KR20090111071A - Substrate for semiconductor package and semiconductor package using the substrate - Google Patents

Substrate for semiconductor package and semiconductor package using the substrate Download PDF

Info

Publication number
KR20090111071A
KR20090111071A KR1020080036647A KR20080036647A KR20090111071A KR 20090111071 A KR20090111071 A KR 20090111071A KR 1020080036647 A KR1020080036647 A KR 1020080036647A KR 20080036647 A KR20080036647 A KR 20080036647A KR 20090111071 A KR20090111071 A KR 20090111071A
Authority
KR
South Korea
Prior art keywords
substrate
metal layer
semiconductor package
metal
fecral
Prior art date
Application number
KR1020080036647A
Other languages
Korean (ko)
Inventor
최원길
Original Assignee
(주) 아모엘이디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 아모엘이디 filed Critical (주) 아모엘이디
Priority to KR1020080036647A priority Critical patent/KR20090111071A/en
Publication of KR20090111071A publication Critical patent/KR20090111071A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Abstract

PURPOSE: A substrate for a semiconductor package is provided to be efficiently used as a large area substrate by using Cu of high heat conduction and FeCrAl of low thermal expansion coefficient. CONSTITUTION: A substrate for a semiconductor package includes a first metal layer(30) and a second metal layer(32,34). The second metal layer is laminated between a top part and a bottom part of the first metal layer. The second metal layer is made of alloy of FeCrAl. Thickness of the second metal layer is less than 30um. An insulation film(40,42) is formed on the second metal layer.

Description

반도체 패키지용 기판 및 이를 이용한 반도체 패키지{Substrate for semiconductor package and semiconductor package using the substrate}Substrate for semiconductor package and semiconductor package using the substrate}

본 발명은 반도체 패키지용 기판 및 이를 이용한 반도체 패키지에 관한 것으로, 보다 상세하게는 하이 파워의 발광소자를 채용한 반도체 패키지 및/또는 어레이 타입의 발광소자를 채용한 조명기구 등에 사용가능한 기판 및 이를 이용한 반도체 패키지에 관한 것이다.The present invention relates to a substrate for a semiconductor package and a semiconductor package using the same, and more particularly, a substrate usable in a semiconductor package employing a high power light emitting device and / or a lighting device employing an array type light emitting device, and the like. A semiconductor package.

현재의 LED 패키지는 고휘도 및 고파워를 추구하는 추세이어서 소비 전력이 상승되고 있다. 그로 인해, 엘이디 칩에서 발생하는 열문제가 심각한 이슈로 등장하게 되었다.Current LED packages are in the pursuit of high brightness and high power, so the power consumption is increasing. As a result, the thermal problem in the LED chip has emerged as a serious issue.

그에 따라, 엘이디 칩을 광원으로 사용하는 반도체 패키지에서는 방열을 위해 메탈 피시비(metal PCB) 기판 또는 세라믹 기판을 사용한다.Accordingly, the semiconductor package using the LED chip as a light source uses a metal PCB substrate or a ceramic substrate for heat dissipation.

메탈 피시비 기판의 구조는 도 1에 예시된 바와 같다. 일반적인 메탈 피시비 기판은 알루미늄과 같은 금속 재질의 베이스 기판(10)으로 이루어진다. 베이스 기판(10)의 상면에는 절연층(12)이 형성되고, 절연층(12)의 상면에는 전극(14; 애노드, 캐소드)이 형성된다. 즉, 절연층(12)의 상면에는 구리 판재를 부착하고 이를 에칭하여 일정한 모양을 형성한다. 그리고 나서, 양극, 음극의 전극(14) 자리를 형성한다. 전극(14)의 상면에는 표면에 가해지는 외부로부터의 충격에 의한 스크래치 등의 손상을 방지하기 위해 보호층(16)이 코팅 또는 인쇄 방식으로 형성된다. 두 개의 전극(14)중 어느 한 전극(14)의 위에 엘이디 칩(18)이 실장된다. 엘이디 칩(18)은 와이어(20)에 의해 전극(14)과 전기적으로 연결된다.The structure of the metal PCB substrate is as illustrated in FIG. 1. The general metal PCB substrate is made of a base substrate 10 of a metal material such as aluminum. An insulating layer 12 is formed on the upper surface of the base substrate 10, and an electrode 14 (anode and cathode) is formed on the upper surface of the insulating layer 12. That is, a copper plate is attached to the upper surface of the insulating layer 12 and etched to form a predetermined shape. Then, the positions of the electrodes 14 of the anode and the cathode are formed. A protective layer 16 is formed on the upper surface of the electrode 14 by coating or printing to prevent damage such as scratches due to impact from the outside applied to the surface. The LED chip 18 is mounted on one of the two electrodes 14. The LED chip 18 is electrically connected to the electrode 14 by a wire 20.

이와 같은 메탈 피시비 기판 구조에서, 베이스 기판(10)의 재료로 사용되는 알루미늄은 가볍고 열전도율이 대략 170W/mK 정도로 우수하여 널리 이용되고 있는 방열 재료이다. 알루미늄은 전도체이므로 엘이디 칩을 직접 장착할 수 없다. 그래서, 알루미늄의 베이스 기판(10)의 상면에 절연층(12)을 형성하는 것이다. 절연층(12)의 두께는 대략 75μm ~ 150μm 정도이고, 절연층(12)의 재료인 알루미늄의 열전도율은 대략 1.1 ~ 22W/mK 정도로 낮다. 절연층(12)의 두께가 얇으면 열저항은 감소하지만, 내전압이 낮아지는 단점과 함게 접착력이 낮아지게 된다.In such a metal PCB substrate structure, aluminum, which is used as the material of the base substrate 10, is a heat dissipation material that is widely used because of its light weight and excellent thermal conductivity of about 170 W / mK. Aluminum is a conductor, so LED chips cannot be mounted directly. Thus, the insulating layer 12 is formed on the upper surface of the aluminum base substrate 10. The thickness of the insulating layer 12 is about 75 μm to 150 μm, and the thermal conductivity of aluminum, which is the material of the insulating layer 12, is as low as about 1.1 to 22 W / mK. When the thickness of the insulating layer 12 is thin, the thermal resistance is reduced, but the adhesive strength is lowered with the disadvantage of lowering the breakdown voltage.

또한, 알루미늄의 녹는 온도가 660℃ 정도이므로 절연층(12)은 약 300℃ 이하에서 작업가능한 경화형 재료를 사용해야 한다. 이때 용매가 에폭시 또는 실리콘 계열이라서 열전도율을 향상시키는데 한계가 있다.In addition, since the melting temperature of aluminum is about 660 ° C, the insulating layer 12 should use a curable material capable of working at about 300 ° C or less. At this time, since the solvent is epoxy or silicone-based, there is a limit in improving the thermal conductivity.

또한, 전극(14;구리)의 두께가 두꺼울수록 열저항이 감소하기는 하지만, 그리하면 가격이 상승하므로 보통 최대 75μm 정도의 두께를 사용하는 상황이다.In addition, although the heat resistance decreases as the thickness of the electrode 14 (copper) is thicker, the price is increased, and therefore, a thickness of about 75 μm is usually used.

한편, 세라믹 기판을 사용하는 경우에도 몰딩 수지류로 형성된 기판에 비해 열전도성과 방열성이 우수하다고 하지만, LTCC의 경우 열전도율이 대략 3W/mK 정도이어서 원하는 방열 효과를 얻기에는 역부족이다.On the other hand, even in the case of using a ceramic substrate, the thermal conductivity and heat dissipation are superior to the substrate formed of molding resins, but LTCC has a thermal conductivity of about 3 W / mK, which is insufficient to obtain a desired heat dissipation effect.

그리고, 세라믹 기판은 크기가 커질수록 캠버(camber; 휨)를 최소화하기 어렵다. 그래서, 세라믹 기판은 다수개의 엘이디 칩이 어레이된 조명기구에 대면적의 기판으로 채용하기에는 부적합하다. 조명기구와 같이 사이즈가 큰 기구에서 나사 체결할 때 세라믹의 경우 파손의 가능성이 있다.In addition, as the ceramic substrate increases in size, it is difficult to minimize camber. Thus, the ceramic substrate is not suitable for use as a large-area substrate for a luminaire in which a plurality of LED chips are arranged. There is a possibility of breakage in the case of ceramic when screwing in a large-sized device such as a luminaire.

그래서, 현재 당 업계에서는 기판의 구조를 변경하거나 기판의 재료를 교체해 보려는 시도들이 행해지고 있다. Thus, attempts are currently made in the art to change the structure of a substrate or to replace the material of the substrate.

본 발명은 상기한 종래의 사정을 감안하여 제안된 것으로, 하이 파워의 발광소자를 채용한 반도체 패키지 및/또는 어레이 타입의 발광소자를 채용한 조명기구 등에 적합하도록 한 기판을 제공함에 그 목적이 있다. SUMMARY OF THE INVENTION The present invention has been proposed in view of the above-described conventional circumstances, and an object thereof is to provide a substrate suitable for a semiconductor package employing a high power light emitting element and / or a luminaire employing an array type light emitting element. .

본 발명의 다른 목적은 상기한 목적의 기판을 이용한 반도체 패키지를 제공함에 있다.Another object of the present invention to provide a semiconductor package using a substrate of the above object.

상기와 같은 목적을 달성하기 위하여 본 발명의 바람직한 실시예에 따른 반도체 패키지용 기판은, 제 1금속층; 및 제 1금속층을 사이에 두고 제 1금속층의 상부 및 하부에 각각 적층되되, FeCrAl의 합금으로 구성된 제 2금속층을 포함한다.In order to achieve the above object, a semiconductor package substrate according to a preferred embodiment of the present invention, the first metal layer; And a second metal layer stacked on top and bottom of the first metal layer with the first metal layer interposed therebetween and composed of an alloy of FeCrAl.

본 발명의 다른 실시예에 따른 반도체 패키지용 기판은, 제 1금속층; 및 제 1금속층상에 적층되되, FeCrAl의 합금으로 구성된 제 2금속층을 포함한다.A semiconductor package substrate according to another embodiment of the present invention, the first metal layer; And a second metal layer laminated on the first metal layer and composed of an alloy of FeCrAl.

한편, 본 발명의 실시예에 따른 반도체 패키지는, 발광소자가 기판에 실장되는 반도체 패키지로서,Meanwhile, the semiconductor package according to the embodiment of the present invention is a semiconductor package in which a light emitting device is mounted on a substrate.

기판은, 제 1금속층; 및 제 1금속층을 사이에 두고 제 1금속층의 상부 및 하부에 각각 적층되되, FeCrAl의 합금으로 구성된 제 2금속층을 포함한다.The substrate includes a first metal layer; And a second metal layer stacked on top and bottom of the first metal layer with the first metal layer interposed therebetween and composed of an alloy of FeCrAl.

본 발명의 다른 실시예에 따른 반도체 패키지는, 발광소자가 기판에 실장되는 반도체 패키지로서,A semiconductor package according to another embodiment of the present invention is a semiconductor package in which a light emitting device is mounted on a substrate.

기판은, 제 1금속층; 및 제 1금속층상에 적층되되, FeCrAl의 합금으로 구성된 제 2금속층을 포함한다.The substrate includes a first metal layer; And a second metal layer laminated on the first metal layer and composed of an alloy of FeCrAl.

상술한 실시예들 및 다른 실시예들에서, 제 2금속층은 30μm 이하의 두께를 갖음이 바람직하다.In the above-described embodiments and other embodiments, it is preferable that the second metal layer has a thickness of 30 μm or less.

그리고, 제 2금속층에는 절연피막이 형성된다.An insulating film is formed on the second metal layer.

이러한 구성의 본 발명에 따르면, 열전도가 세라믹에 비해 매우 우수한 구리와 열팽창계수가 구리 또는 알루미늄에 비해 매우 낮은 FeCrAl을 사용함으로써, 열전도가 우수하면서도 표면 열팽창계수는 세라믹과 유사한 기판이 되므로 하이 파워의 발광소자를 채용한 반도체 패키지 및/또는 어레이 타입의 발광소자를 채용한 조명기구 등에 대면적의 기판으로 매우 효율적으로 사용된다. According to the present invention having such a configuration, by using copper having a very high thermal conductivity compared to ceramics and FeCrAl having a very low coefficient of thermal expansion compared to copper or aluminum, the thermal expansion coefficient is excellent and the surface thermal expansion coefficient becomes a substrate similar to that of ceramics, thereby providing high power emission. It is very efficiently used as a large-area substrate for semiconductor packages employing devices and / or lighting devices employing array type light emitting devices.

특히, 기판은 금속 기판이므로 강도가 높고 그로 인해 대형 엘이디 기판의 제조를 가능하게 한다.In particular, since the substrate is a metal substrate, the strength is high, thereby making it possible to manufacture large LED substrates.

종래의 세라믹 기판은 크기가 커질수록 캠버(camber; 휨)를 최소화하기 어려웠으나, 본 발명에 의한 기판은 금속 기판이므로 캠버가 거의 없다.Conventional ceramic substrates have been difficult to minimize the camber (curvature) as the size increases, but the substrate according to the present invention is a metal substrate, so there is almost no camber.

그리고, 어레이 타입의 발광소자를 채용한 조명기구에서의 나사 체결시 본 발명에 의한 기판은 강도 및 연성이 있으므로 세라믹 기판에 비해 파손의 위험이 없고 작업하기가 쉽다.In addition, since the substrate according to the present invention has a strength and a ductility at the time of screwing in a luminaire employing an array type light emitting device, there is no risk of damage compared to the ceramic substrate and it is easy to work.

이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 패키지용 기판 및 이를 이용한 반도체 패키지에 대하여 설명하면 다음과 같다.Hereinafter, a semiconductor package substrate and a semiconductor package using the same according to the present invention will be described with reference to the accompanying drawings.

(제 1실시예)(First embodiment)

도 2는 본 발명의 제 1실시예에 따른 반도체 패키지용 기판의 구조 및 이를 이용한 반도체 패키지의 제조공정을 설명하기 위한 도면이다.2 is a view for explaining the structure of the semiconductor package substrate and the manufacturing process of the semiconductor package using the same according to the first embodiment of the present invention.

일단, 구리(Cu)재질의 제 1금속층(30)과, 철(Fe; 75중량%)-크롬(Cr; 20중량%)-알루미늄(Al; 5중량%)으로 구성된 FeCrAl의 제 2금속층(32, 34)을 각각 준비한다. 제 2금속층(32, 34)은 각각 대략 30μm 이하의 두께로 이루어진다. 통상적으로, FeCrAl의 열전도율이 대략 13W/mK 정도이다. FeCrAl의 열전도율은 세라믹에 비해서 높은 편이지만 구리 또는 알루미늄에 비해 상대적으로 낮다. 열전도율 측면에서 FeCrAl의 영향을 최소화하기 위해서는 제 2금속층(32, 34)을 각각 대략 30μm 이하의 얇은 박막으로 하는 것이 바람직하다. 제 2금속층(32, 34)을 30μm 이상의 두께로 할 경우에는 열전도율이 나빠지게 된다. 또한, 제 2금속층(32, 34)을 구성하는 FeCrAl의 열팽창계수는 세라믹과 유사할 뿐만 아니라 구리 또는 알루미늄에 비해 매우 낮다. 즉, 본 발명의 제 1실시예에서는 열전도율이 우수한 구리(Cu)와 열팽창계수가 낮은 FeCrAl을 사용한다. 제 1실시예에서는 제 1금속층(30)을 구리 재질로 하였으나, 구리 이외로 구리의 열전도율과 유사 또는 그 이상의 열전도율을 갖는 금속을 재료로 사용하여도 무방하다.First, a second metal layer of FeCrAl composed of a first metal layer 30 of copper (Cu) material and iron (Fe; 75% by weight)-chromium (Cr; 20% by weight)-aluminum (Al; 5% by weight) 32, 34). The second metal layers 32 and 34 each have a thickness of approximately 30 μm or less. Typically, the thermal conductivity of FeCrAl is about 13 W / mK. The thermal conductivity of FeCrAl is higher than that of ceramics, but is lower than that of copper or aluminum. In order to minimize the influence of FeCrAl in terms of thermal conductivity, it is preferable to make the second metal layers 32 and 34 into thin films of approximately 30 μm or less, respectively. When the second metal layers 32 and 34 are made to have a thickness of 30 μm or more, the thermal conductivity becomes poor. In addition, the thermal expansion coefficient of FeCrAl constituting the second metal layers 32 and 34 is not only similar to that of ceramic, but also very low compared to copper or aluminum. That is, in the first embodiment of the present invention, copper (Cu) having excellent thermal conductivity and FeCrAl having a low thermal expansion coefficient are used. In the first embodiment, although the first metal layer 30 is made of copper, a metal having a thermal conductivity similar to or higher than that of copper other than copper may be used as the material.

그 후, 도 2의 (a)에서와 같이, 준비된 제 2금속층(34)을 최하층으로 하여 그 위에 제 1금속층(30)을 적층하고 그 위에 제 2금속층(32)을 적층한다. 즉, 제 1금속층(30)을 사이에 두고서 제 1금속층(30)의 상부 및 하부에 각각 제 2금속층(32, 34)이 위치하게 된다.Thereafter, as shown in FIG. 2A, the prepared first metal layer 34 is the lowermost layer, and the first metal layer 30 is laminated thereon, and the second metal layer 32 is laminated thereon. That is, the second metal layers 32 and 34 are positioned above and below the first metal layer 30 with the first metal layer 30 interposed therebetween.

그리고 나서, 그 적층체(즉, 제 2금속층(34)/제 1금속층(30)/제 2금속층(32)으로 적층된 것)에 대하여 냉간압연의 방식을 취하여 서로 밀착되게 붙인다.Then, the laminate (that is, the one laminated with the second metal layer 34 / the first metal layer 30 / the second metal layer 32) is cold rolled and adhered closely to each other.

그리고, 도 2의 (b)에서와 같이, 제 2금속층(32)의 상면 및 제 2금속층(34)의 하면에 니켈(Ni) 도금을 하여 도금막(36, 38)을 형성한다. 여기서, 제 2금속층(32)의 상면의 도금막(36)은 절연피막의 형성을 위해 필요하다. 도금막(36)의 두께는 절연피막을 형성할 수 있을 정도의 두께이면 충분하다. 물론, 도금막(36)의 열팽창계수는 세라믹에 비해 크지만 하부의 제 2금속층(32)이 잡아주기 때문에 추후의 동시 소성시 도금막(36)으로 인한 문제(예컨대, 크랙 발생 등)는 거의 발생되지 않는다. 제 2금속층(34)의 하면의 도금막(38)은 추후에 본 발명에 의한 반도체 패키지(예컨대, 엘이디 패키지)를 PCB기판(도시 생략)상에 표면실장한 후에 리플로우(reflow)공정 진행시 제 2금속층(34)이 솔더와의 반응에 의하여 박리되는 것을 방지해 준다. As shown in FIG. 2B, nickel (Ni) plating is performed on the upper surface of the second metal layer 32 and the lower surface of the second metal layer 34 to form the plating films 36 and 38. Here, the plating film 36 on the upper surface of the second metal layer 32 is necessary for forming the insulating film. The thickness of the plating film 36 is sufficient to be thick enough to form an insulating film. Of course, the thermal expansion coefficient of the plated film 36 is larger than that of the ceramic, but since the lower second metal layer 32 is held, problems (eg, cracks, etc.) due to the plated film 36 during the subsequent simultaneous firing are almost eliminated. It does not occur. The plated film 38 on the lower surface of the second metal layer 34 is later subjected to a reflow process after surface mounting a semiconductor package (for example, an LED package) according to the present invention on a PCB substrate (not shown). The second metal layer 34 is prevented from peeling off by reaction with the solder.

이어, 도 2의 (c)에서와 같이, 열처리를 수행하여 도금막(36, 38)의 표면에 절연피막(40, 42; NiO층)을 형성한다. 물론, 열처리를 도금막(36)의 표면에만 실시하여 도금막(36)의 표면에만 절연피막을 형성시켜도 된다. 절연피막(42)이 없게 되 면 열전도 측면에서 다소 유리하다.Subsequently, as shown in FIG. 2C, heat treatment is performed to form insulating films 40 and 42 (NiO layers) on the surfaces of the plating films 36 and 38. Of course, heat treatment may be performed only on the surface of the plating film 36 to form an insulating film only on the surface of the plating film 36. Without the insulating film 42, it is somewhat advantageous in terms of heat conduction.

그 이후에, 도 2의 (d)에서와 같이, 절연피막(40)의 상면에 전극(44)을 형성한다. 예를 들어, Ag 페이스트를 인쇄 또는 코팅하는 방식으로 형성한다. Ag를 사용하는 이유는 와이어 본딩이 가능하고 빛을 반사시키는 반사체의 역할을 하며 솔더와의 반응이 우수하기 때문이다. 상술한 도 2의 (d)까지의 공정을 거친 형태를 하부 기판이라고 할 수 있다. 하부 기판은 평판형 대면적의 금속 기판이 된다.After that, as shown in FIG. 2 (d), the electrode 44 is formed on the upper surface of the insulating film 40. For example, Ag paste is formed by printing or coating. The reason for using Ag is that it can be wire bonded, serves as a reflector that reflects light, and has a good reaction with solder. The form which went through the process to FIG. 2 (d) mentioned above can be called a lower substrate. The lower substrate is a metal substrate of a large plate type area.

마지막으로, 도 2의 (e)에서와 같이, 상부 기판(캐비티가 형성된 기판)(50)이 될 세라믹 기판 또는 금속 기판, 몰딩 수지 계열의 기판을 앞선 공정에 의해 완성된 기판(즉, 하부 기판이라고 할 수 있음)의 상면에 적층시킨다. 그리고 나서, 하부 기판과 상부 기판(50)을 결합시킨다. 여기서, 하부 기판과 상부 기판(50)을 결합시키는 방법으로는 두 가지가 있을 수 있다. 첫번째로는, 소결되지 않은 LTCC(상부 기판의 일예)를 하부 기판상에 적층시키고서 동시 소결로 접착시킨다. 두번째로는, 하부 기판을 미리 소결하고 멀티 레이어 타입의 소결된 LTCC 또는 Zn 금속, FR4중에서 어느 하나를 상부 기판으로 하여 접착제로 하부 기판과 상부 기판을 접착한다. Finally, as shown in (e) of FIG. 2, the substrate (ie, the lower substrate) completed by the process preceding the ceramic substrate, the metal substrate, or the molding resin-based substrate to be the upper substrate (substrate with a cavity) 50. Laminated on the upper surface). Then, the lower substrate and the upper substrate 50 are bonded. Here, there may be two methods for coupling the lower substrate and the upper substrate 50. Firstly, unsintered LTCC (an example of the upper substrate) is laminated on the lower substrate and bonded by co-sintering. Secondly, the lower substrate is sintered in advance and the lower substrate and the upper substrate are adhered with an adhesive using either the multilayered sintered LTCC or Zn metal, FR4 as the upper substrate.

그 이후에, 엘이디 칩(18)을 실장하고 와이어(20)의 본딩을 실시한다. 그리고, 상부 기판(50)의 캐비티내에 형광체를 충전한다. 필요하다면, 원하는 지향각을 얻기 위한 반사판을 상부 기판(50)의 상면에 접착제로 붙여도 된다.After that, the LED chip 18 is mounted and the wire 20 is bonded. The phosphor is filled in the cavity of the upper substrate 50. If necessary, a reflecting plate for obtaining a desired direction angle may be pasted with an adhesive on the upper surface of the upper substrate 50.

상술한 제 1실시예에서는 제 2금속층(32)의 상면 및 제 2금속층(34)의 하면 에 니켈 도금한 후에 열처리하여 절연피막(40; NiO층)을 형성하는 것으로 하였는데, 니켈 도금을 하지 않고 FeCrAl의 제 2금속층(32, 34)의 표면을 직접 열처리하여 Al2O3의 절연피막이 형성되게 하여도 된다.In the first embodiment described above, the upper surface of the second metal layer 32 and the lower surface of the second metal layer 34 are nickel plated and then heat treated to form an insulating coating 40 (NiO layer). The surface of the second metal layers 32 and 34 of FeCrAl may be directly heat-treated to form an insulating film of Al 2 O 3 .

이와 같은 제 1실시예에 따르면, 열전도가 세라믹에 비해 매우 우수한 구리와 열팽창계수가 구리 또는 알루미늄에 비해 매우 낮은 FeCrAl을 사용함으로써, 열전도가 우수하면서도 표면 열팽창계수는 세라믹과 유사한 기판이 되므로 하이 파워의 발광소자를 채용한 반도체 패키지 및/또는 어레이 타입의 발광소자를 채용한 조명기구 등에 대면적의 기판으로 매우 효율적으로 사용된다. According to this first embodiment, by using copper having excellent thermal conductivity compared to ceramics and FeCrAl having a very low thermal expansion coefficient compared to copper or aluminum, a high thermal conductivity and surface thermal expansion coefficient become a substrate similar to that of ceramics. It is very efficiently used as a large-area substrate for semiconductor packages employing light emitting elements and / or lighting equipment employing array type light emitting elements.

특히, 제 1실시예에 의한 기판은 금속 기판이므로 강도가 높고 그로 인해 대형 엘이디 기판의 제조를 가능하게 한다.In particular, since the substrate according to the first embodiment is a metal substrate, the strength is high, thereby enabling the manufacture of a large LED substrate.

종래의 세라믹 기판은 크기가 커질수록 캠버(camber; 휨)를 최소화하기 어려웠으나, 제 1실시예에 의한 기판은 금속 기판이므로 캠버가 거의 없다.Conventional ceramic substrates have been difficult to minimize camber as the size increases, but since the substrate according to the first embodiment is a metal substrate, there is almost no camber.

그리고, 어레이 타입의 발광소자를 채용한 조명기구에서의 나사 체결시 제 1실시예에 의한 기판은 강도 및 연성이 있으므로 세라믹 기판에 비해 파손의 위험이 없고 작업하기가 쉽다.In addition, since the substrate according to the first embodiment has the strength and the ductility at the time of screwing in the luminaire employing the array type light emitting device, there is no risk of damage compared to the ceramic substrate and it is easy to work.

어레이 타입의 발광소자를 기판상에 탑재하였을 경우 기판이 금속 기판이므로 세라믹 기판 또는 몰딩 수지류의 기판에 비해 방열 효과가 높게 된다.When the array type light emitting device is mounted on a substrate, the heat dissipation effect is higher than that of a ceramic substrate or a molding resin because the substrate is a metal substrate.

(제 2실시예)(Second embodiment)

도 3은 본 발명의 제 2실시예에 따른 반도체 패키지용 기판의 구조 및 이를 이용한 반도체 패키지의 제조공정을 설명하기 위한 도면이다.3 is a view for explaining the structure of the semiconductor package substrate and the manufacturing process of the semiconductor package using the same according to a second embodiment of the present invention.

일단, 구리(Cu)재질의 제 1금속층(70)과, 철(Fe; 75중량%)-크롬(Cr; 20중량%)-알루미늄(Al; 5중량%)으로 구성된 FeCrAl의 제 2금속층(72)을 각각 준비한다. 제 2금속층(72)은 대략 30μm 이하의 두께로 이루어짐이 바람직하고, 그 이유는 제 1실시예의 제 2금속층 설명으로 대신한다. 제 2실시예에서는 제 1금속층(70)을 구리 재질로 하였으나, 구리 이외로 구리의 열전도율과 유사 또는 그 이상의 열전도율을 갖는 금속을 재료로 사용하여도 무방하다.First, a second metal layer of FeCrAl composed of a first metal layer 70 made of copper (Cu) and iron (Fe; 75 wt%)-chromium (Cr; 20 wt%)-aluminum (Al; 5 wt%) 72). The second metal layer 72 preferably has a thickness of approximately 30 μm or less, and the reason is replaced by the description of the second metal layer in the first embodiment. In the second embodiment, the first metal layer 70 is made of copper, but a metal having a thermal conductivity similar to or higher than that of copper other than copper may be used as the material.

그 후, 도 3의 (a)에서와 같이, 준비된 제 1금속층(70)을 최하층으로 하여 그 위에 제 2금속층(72)을 적층한다. Thereafter, as shown in FIG. 3A, the prepared first metal layer 70 is the lowermost layer, and the second metal layer 72 is laminated thereon.

그리고 나서, 그 적층체(즉, 제 1금속층(70)/제 2금속층(72)으로 적층된 것)에 대하여 냉간압연의 방식을 취하여 서로 밀착되게 붙인다.Then, the laminate (that is, the laminate of the first metal layer 70 / the second metal layer 72) is cold rolled and adhered closely to each other.

그리고, 도 3의 (b)에서와 같이, 제 2금속층(72)의 상면에 니켈(Ni) 도금을 하여 도금막(74)을 형성한다. 여기서, 도금막(74)은 절연피막의 형성을 위해 필요하다. 도금막(74)의 두께는 절연피막을 형성할 수 있을 정도의 두께이면 충분하다. 물론, 도금막(74)의 열팽창계수는 세라믹에 비해 크지만 하부의 제 2금속층(72)이 잡아주기 때문에 추후의 동시 소성시 도금막(74)으로 인한 문제(예컨대, 크랙 발생 등)는 거의 발생되지 않는다. As shown in FIG. 3B, the plating film 74 is formed by nickel (Ni) plating on the upper surface of the second metal layer 72. Here, the plating film 74 is necessary for the formation of the insulating film. The thickness of the plating film 74 is sufficient as the thickness which can form an insulating film. Of course, the coefficient of thermal expansion of the plated film 74 is larger than that of the ceramic, but since the lower second metal layer 72 is held, the problem caused by the plated film 74 (for example, cracking, etc.) during the subsequent simultaneous firing is almost eliminated. It does not occur.

이어, 도 3의 (c)에서와 같이, 열처리를 수행하여 도금막(74)의 표면에 절연 피막(76; NiO층)을 형성한다. Next, as shown in FIG. 3C, heat treatment is performed to form an insulating film 76 (NiO layer) on the surface of the plating film 74.

그 이후에, 도 3의 (d)에서와 같이, 절연피막(76)의 상면에 전극(78)을 형성한다. 예를 들어, Ag 페이스트를 인쇄 또는 코팅하는 방식으로 형성한다. Ag를 사용하는 이유는 와이어 본딩이 가능하고 빛을 반사시키는 반사체의 역할을 하며 솔더와의 반응이 우수하기 때문이다. 상술한 도 3의 (c) 또는 (d)까지의 공정을 거친 형태를 하부 기판이라고 할 수 있다. 하부 기판은 평판형 대면적의 금속 기판이 된다.After that, the electrode 78 is formed on the upper surface of the insulating film 76 as shown in FIG. For example, Ag paste is formed by printing or coating. The reason for using Ag is that it can be wire bonded, serves as a reflector that reflects light, and has a good reaction with solder. The form through the process up to (c) or (d) of FIG. 3 may be referred to as a lower substrate. The lower substrate is a metal substrate of a large plate type area.

마지막으로, 도 3의 (e)에서와 같이, 상부 기판(캐비티가 형성된 기판)(80)이 될 세라믹 기판 또는 금속 기판, 몰딩 수지 계열의 기판을 앞선 공정에 의해 완성된 기판(즉, 하부 기판이라고 할 수 있음)의 상면에 적층시킨다. 그리고 나서, 하부 기판과 상부 기판(80)을 결합시킨다. 여기서, 하부 기판과 상부 기판(80)을 결합시키는 방법에 대해서는 앞서 설명한 제 1실시예의 설명으로 대체가능하다.Finally, as shown in (e) of FIG. 3, the substrate (ie, the lower substrate) completed by the process preceding the ceramic substrate, the metal substrate, or the molding resin-based substrate to be the upper substrate (substrate with a cavity) 80. Laminated on the upper surface). Then, the lower substrate and the upper substrate 80 are bonded. Here, the method of combining the lower substrate and the upper substrate 80 may be replaced with the description of the first embodiment described above.

그 이후에, 엘이디 칩(18)을 실장하고 와이어(20)의 본딩을 실시한다. 그리고, 상부 기판(80)의 캐비티내에 형광체를 충전한다. 필요하다면, 원하는 지향각을 얻기 위한 반사판을 상부 기판(80)의 상면에 접착제로 붙여도 된다.After that, the LED chip 18 is mounted and the wire 20 is bonded. The phosphor is filled in the cavity of the upper substrate 80. If necessary, a reflecting plate for obtaining a desired directivity angle may be pasted with an adhesive on the upper surface of the upper substrate 80.

상술한 제 2실시예에서는 제 2금속층(72)의 상면에 니켈 도금한 후에 열처리하여 절연피막(76; NiO층)을 형성하는 것으로 하였는데, 니켈 도금을 하지 않고 FeCrAl의 제 2금속층(72)의 표면을 직접 열처리하여 Al2O3의 절연피막이 형성되게 하여도 된다.In the above-described second embodiment, the upper surface of the second metal layer 72 is nickel plated and then heat treated to form an insulating coating 76 (NiO layer). The surface may be directly heat-treated to form an insulating film of Al 2 O 3 .

이와 같은 제 2실시예에 따르면, 열전도가 세라믹에 비해 매우 우수한 구리와 열팽창계수가 구리 또는 알루미늄에 비해 매우 낮은 FeCrAl을 사용함으로써, 열전도가 우수하면서도 표면 열팽창계수는 세라믹과 유사한 기판이 되므로 하이 파워의 발광소자를 채용한 반도체 패키지 및/또는 어레이 타입의 발광소자를 채용한 조명기구 등에 대면적의 기판으로 매우 효율적으로 사용된다. According to this second embodiment, by using copper having excellent thermal conductivity compared to ceramics and FeCrAl having a very low coefficient of thermal expansion compared to copper or aluminum, a high thermal conductivity and surface coefficient of thermal expansion are similar to those of ceramics. It is very efficiently used as a large-area substrate for semiconductor packages employing light emitting elements and / or lighting equipment employing array type light emitting elements.

특히, 제 2실시예에 의한 기판은 금속 기판이므로 강도가 높고 그로 인해 대형 엘이디 기판의 제조를 가능하게 한다.In particular, since the substrate according to the second embodiment is a metal substrate, the strength is high, thereby enabling the manufacture of a large LED substrate.

종래의 세라믹 기판은 크기가 커질수록 캠버(camber; 휨)를 최소화하기 어려웠으나, 제 2실시예에 의한 기판은 금속 기판이므로 캠버가 거의 없다.In the conventional ceramic substrate, it is difficult to minimize the camber as the size increases, but the substrate according to the second embodiment is a metal substrate, and thus there is almost no camber.

그리고, 어레이 타입의 발광소자를 채용한 조명기구에서의 나사 체결시 제 2실시예에 의한 기판은 강도 및 연성이 있으므로 세라믹 기판에 비해 파손의 위험이 없고 작업하기가 쉽다.In addition, since the substrate according to the second embodiment has the strength and the ductility at the time of screwing in the luminaire employing the light emitting element of the array type, there is no risk of damage compared to the ceramic substrate and it is easy to work.

어레이 타입의 발광소자를 기판상에 탑재하였을 경우 기판이 금속 기판이므로 세라믹 기판 또는 몰딩 수지류의 기판에 비해 방열 효과가 높게 된다.When the array type light emitting device is mounted on a substrate, the heat dissipation effect is higher than that of a ceramic substrate or a molding resin because the substrate is a metal substrate.

한편, 본 발명은 상술한 실시예들로만 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위내에서 수정 및 변형하여 실시할 수 있고, 그러한 수정 및 변형이 가해진 기술사상 역시 이하의 특허청구범위에 속하는 것으로 보아야 한다.On the other hand, the present invention is not limited only to the above-described embodiments can be carried out by modifying and modifying within the scope not departing from the gist of the present invention, the technical idea that such modifications and variations are also within the scope of the claims Must see

도 1은 일반적인 메탈 피시비(metal PCB) 기판의 구조를 나타낸 도면이다.1 is a view showing the structure of a typical metal PCB (metal PCB) substrate.

도 2는 본 발명의 제 1실시예에 따른 반도체 패키지용 기판의 구조 및 이를 이용한 반도체 패키지의 제조공정을 설명하기 위한 도면이다.2 is a view for explaining the structure of the semiconductor package substrate and the manufacturing process of the semiconductor package using the same according to the first embodiment of the present invention.

도 3은 본 발명의 제 2실시예에 따른 반도체 패키지용 기판의 구조 및 이를 이용한 반도체 패키지의 제조공정을 설명하기 위한 도면이다.3 is a view for explaining the structure of the semiconductor package substrate and the manufacturing process of the semiconductor package using the same according to a second embodiment of the present invention.

< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>

18 : 엘이디 칩 20 : 와이어18: LED chip 20: wire

30, 70 : 제 1금속층 32, 34, 72 : 제 2금속층30, 70: first metal layer 32, 34, 72: second metal layer

36, 38, 74 : 도금막 40, 42, 76 : 절연피막36, 38, 74: plating film 40, 42, 76: insulating film

50, 80 : 상부 기판 50, 80: upper substrate

Claims (8)

반도체 패키지용 기판으로서, As a substrate for a semiconductor package, 제 1금속층; 및A first metal layer; And 상기 제 1금속층을 사이에 두고 상기 제 1금속층의 상부 및 하부에 각각 적층되되, FeCrAl의 합금으로 구성된 제 2금속층을 포함하는 것을 특징으로 하는 반도체 패키지용 기판. And a second metal layer stacked on top and bottom of the first metal layer with the first metal layer interposed therebetween, the second metal layer comprising an alloy of FeCrAl. 반도체 패키지용 기판으로서, As a substrate for a semiconductor package, 제 1금속층; 및A first metal layer; And 상기 제 1금속층상에 적층되되, FeCrAl의 합금으로 구성된 제 2금속층을 포함하는 것을 특징으로 하는 반도체 패키지용 기판.The semiconductor package substrate, characterized in that stacked on the first metal layer, comprising a second metal layer made of an alloy of FeCrAl. 청구항 1 또는 청구항 2에 있어서,The method according to claim 1 or 2, 상기 제 2금속층은 30μm 이하의 두께를 갖는 것을 특징으로 하는 반도체 패키지용 기판.The second metal layer is a semiconductor package substrate, characterized in that having a thickness of less than 30μm. 청구항 1 또는 청구항 2에 있어서,The method according to claim 1 or 2, 상기 제 2금속층에는 절연피막이 형성된 것을 특징으로 하는 반도체 패키지용 기판.The semiconductor package substrate, characterized in that the insulating film is formed on the second metal layer. 발광소자가 기판에 실장되는 반도체 패키지로서,A semiconductor package in which a light emitting element is mounted on a substrate, 상기 기판은, 제 1금속층; 및 상기 제 1금속층을 사이에 두고 상기 제 1금속층의 상부 및 하부에 각각 적층되되, FeCrAl의 합금으로 구성된 제 2금속층을 포함하는 것을 특징으로 하는 반도체 패키지. The substrate, the first metal layer; And a second metal layer stacked on top and bottom of the first metal layer with the first metal layer interposed therebetween and composed of an alloy of FeCrAl. 발광소자가 기판에 실장되는 반도체 패키지로서,A semiconductor package in which a light emitting element is mounted on a substrate, 상기 기판은, 제 1금속층; 및 상기 제 1금속층상에 적층되되, FeCrAl의 합금으로 구성된 제 2금속층을 포함하는 것을 특징으로 하는 반도체 패키지.The substrate, the first metal layer; And a second metal layer stacked on the first metal layer and composed of an alloy of FeCrAl. 청구항 5 또는 청구항 6에 있어서,The method according to claim 5 or 6, 상기 제 2금속층은 30μm 이하의 두께를 갖는 것을 특징으로 하는 반도체 패키지.The second metal layer has a thickness of less than 30μm semiconductor package. 청구항 5 또는 청구항 6에 있어서,The method according to claim 5 or 6, 상기 제 2금속층에는 절연피막이 형성된 것을 특징으로 하는 반도체 패키지.The semiconductor package, characterized in that the insulating film is formed on the second metal layer.
KR1020080036647A 2008-04-21 2008-04-21 Substrate for semiconductor package and semiconductor package using the substrate KR20090111071A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080036647A KR20090111071A (en) 2008-04-21 2008-04-21 Substrate for semiconductor package and semiconductor package using the substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080036647A KR20090111071A (en) 2008-04-21 2008-04-21 Substrate for semiconductor package and semiconductor package using the substrate

Publications (1)

Publication Number Publication Date
KR20090111071A true KR20090111071A (en) 2009-10-26

Family

ID=41538869

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080036647A KR20090111071A (en) 2008-04-21 2008-04-21 Substrate for semiconductor package and semiconductor package using the substrate

Country Status (1)

Country Link
KR (1) KR20090111071A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101236470B1 (en) * 2011-06-27 2013-02-22 주식회사 코스텍시스 Substrate and semiconductor device package using the same
US9241399B2 (en) 2013-12-24 2016-01-19 Lg Innotek Co., Ltd. Printed circuit board and light emitting device
CN110113880A (en) * 2018-12-29 2019-08-09 广东生益科技股份有限公司 Metal base copper-clad laminate and preparation method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101236470B1 (en) * 2011-06-27 2013-02-22 주식회사 코스텍시스 Substrate and semiconductor device package using the same
US9241399B2 (en) 2013-12-24 2016-01-19 Lg Innotek Co., Ltd. Printed circuit board and light emitting device
CN110113880A (en) * 2018-12-29 2019-08-09 广东生益科技股份有限公司 Metal base copper-clad laminate and preparation method thereof

Similar Documents

Publication Publication Date Title
JP5093840B2 (en) Multilayer wiring board for mounting light emitting device and method for manufacturing the same
WO2016092956A1 (en) Board for light emitting devices and method for producing board for light emitting devices
JP5640632B2 (en) Light emitting device
JP6215360B2 (en) LIGHT EMITTING DEVICE SUBSTRATE, LIGHT EMITTING DEVICE, AND LIGHT EMITTING DEVICE SUBSTRATE MANUFACTURING METHOD
JP6290380B2 (en) Light emitting device substrate, light emitting device, and method of manufacturing light emitting device substrate
KR101049698B1 (en) Led array module and manufacturing method thereof
US20080043444A1 (en) Wiring Board for Light-Emitting Element
KR100917841B1 (en) Metal substrate for electronic components module and electronic components module using it and method of manufacturing metal substrate for electronic components module
JP2012099779A (en) Power module using burning join and manufacturing method of the power module
KR100934476B1 (en) Circuit board and method of manufacturing the same
JP2008258214A (en) Multilayer wiring board for mounting light-emitting device, and its manufacturing method
CN202535631U (en) Aluminum oxide ceramic circuit board having metal posts and packaging structure of aluminum oxide ceramic circuit board
JP2006041230A (en) Light emitting devices and wiring board therefor
JP6030244B2 (en) Light emitting device substrate, light emitting device, and method for manufacturing light emitting device substrate
JP2007227728A (en) Led (light emitting diode) component, and its manufacturing method
KR20090111071A (en) Substrate for semiconductor package and semiconductor package using the substrate
JP2008060330A (en) Element mounting circuit-board, and luminescent device using same
US10330304B2 (en) Heatsink including thick film layer for UV LED arrays, and methods of forming UV LED arrays
JP2006100364A (en) Wiring board for light emitting element, method for manufacturing the same and light emitting element
KR101125752B1 (en) Printed circuit board and method of manufacturing the same
KR100954722B1 (en) Electrode material of ??? substrate, method of formating electrode on ??? substrate and ??? substrate
CN103887396A (en) A light-emitting assembly in which an LED chip is directly welded to the surface of a copper heat sink and a preparation method thereof
TW201429009A (en) Light emitting diode device and a method for manufacturing heat dissipating substrate
TWI450425B (en) Die structure, manufacture method thereof and substrate structure thereof
KR101613295B1 (en) Substrate for LED package

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid