KR100934476B1 - Circuit board and method of manufacturing the same - Google Patents

Circuit board and method of manufacturing the same Download PDF

Info

Publication number
KR100934476B1
KR100934476B1 KR1020090026946A KR20090026946A KR100934476B1 KR 100934476 B1 KR100934476 B1 KR 100934476B1 KR 1020090026946 A KR1020090026946 A KR 1020090026946A KR 20090026946 A KR20090026946 A KR 20090026946A KR 100934476 B1 KR100934476 B1 KR 100934476B1
Authority
KR
South Korea
Prior art keywords
layer
sealing
insulating layer
base material
thickness
Prior art date
Application number
KR1020090026946A
Other languages
Korean (ko)
Inventor
이환철
김준태
Original Assignee
코아셈(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코아셈(주) filed Critical 코아셈(주)
Priority to KR1020090026946A priority Critical patent/KR100934476B1/en
Application granted granted Critical
Publication of KR100934476B1 publication Critical patent/KR100934476B1/en
Priority to PCT/KR2010/001582 priority patent/WO2010114238A2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/04—Anodisation of aluminium or alloys based thereon
    • C25D11/18—After-treatment, e.g. pore-sealing
    • C25D11/24—Chemical after-treatment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0116—Porous, e.g. foam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive

Abstract

PURPOSE: A circuit board and a manufacturing method thereof are provided to improve the adhesive force between a substrate and an insulation layer by forming an uneven layer on a substrate. CONSTITUTION: An insulation layer(160) is formed on a substrate(110) and includes pores. A sealing layer(170) is filled in the insulation layer to fill pores. An adhesive layer(200) is formed on the sealing layer and is made of the adhesive material. A wiring layer(120) is formed on the adhesive layer. An interface insulation layer is formed between the sealing layer and the adhesive layer. The interface insulation layer is the oxide or nitride film made of organic or inorganic material. The thickness of the interface insulation layer is 0.05 to 20 um. The total thickness of the insulation layer, the sealing layer, and the interface insulation layer is 5 to 60 um. The thickness of the insulation layer is in inverse proportion to the thickness of the insulation layer.

Description

회로 기판 및 그 제조 방법{Circuit board and method of manufacturing the same}Circuit board and method of manufacturing the same

본 발명은 회로 기판 및 그 제조 방법에 관한 것으로, 보다 상세하게는 열전달 성능 및 절연파괴 전압을 향상시킨 전자부품 모듈용 회로 기판 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit board and a method for manufacturing the same, and more particularly, to a circuit board for an electronic component module having improved heat transfer performance and insulation breakdown voltage and a method for manufacturing the same.

일반적으로, 인쇄 회로 기판(Printed Circuit Board; PCB)은 페놀수지 절연판 또는 에폭시 수지 절연판 등의 한쪽 면에 구리 등의 박판을 부착시킨 후, 미세회로 패턴을 구성하고, 부품들을 부착 탑재하기 위한 홀(hole)을 형성하여 제작된다. 이러한 인쇄 회로 기판은 다수의 전자부품을 유지하고, 탑재된 전자부품 상호간의 전기적 접속과, 인접하는 회로 간을 절연하는 역할을 담당한다. 최근, 이동통신기기와 전자 제품들의 경박단소화가 급격히 확산됨에 따라 인쇄 회로 기판의 기술도 다층 고밀도 및 다기능을 가진 제품으로 급속도로 변화하고 있다. 특히, 오디오 파워 모듈, PDP용 파워모듈, 모터 컨트롤러, LED 조명, LED 백라이트 유 닛(light emitting diode back light unit LED BLU), 열전재료, 고출력 반도체 소자 분야에서는 발열문제가 중요하게 대두되고 있으며, 효과적인 방열구조를 채택하지 않으면 제품의 신뢰성에 문제가 발생된다.In general, a printed circuit board (PCB) is formed by attaching a thin plate such as copper to one surface of a phenolic resin insulating plate or an epoxy resin insulating plate, and then constructs a fine circuit pattern and mounts holes for attaching and mounting components. It is manufactured by forming a hole). Such printed circuit boards hold a large number of electronic components, and serve to insulate electrical connections between mounted electronic components and insulate adjacent circuits. In recent years, as the light and short size of mobile communication devices and electronic products is rapidly spreading, the technology of printed circuit boards is rapidly changing to products having multilayer high density and multifunction. In particular, the heating problem is important in the fields of audio power module, PDP power module, motor controller, LED lighting, light emitting diode back light unit LED BLU, thermoelectric material, and high power semiconductor device. Failure to adopt a heat dissipation structure will result in problems with the reliability of the product.

도 1은 종래 기술에 따른 인쇄 회로 기판인 FR-4(Flame retardant-4) 인쇄 회로 기판을 도시한 단면도이다. 도시된 바와 같이, 종래의 FR-4 인쇄 회로 기판은, 모재(110)와 상기 모재 위에 형성된 절연층(130)과 상기 절연층 위에 형성된 구리 배선층(120)이 형성된 구조로 되어 있다. 상기 절연층(130)은 옷감을 짜듯이 씨줄과 날줄로 교차하여 만든 유리섬유(132)에 에폭시(131)를 함침하여 만든다. 이러한 절연층(130)은 쉬트 형태로 제공되며, 인쇄 회로 기판을 제조할 때 양면에 전해동박을 진공 열압착하여 CCL(Copper Clad Laminate)을 만든 후, 포토 공정을 이용하여 인쇄 회로 패턴이 형성된 배선층(120)을 형성한다. 포토 공정은 통상적으로 감광막 도포, 노광, 에칭, 감광막 스트립 등의 공정으로 구성되며, 인쇄 회로 기판 업계에서는 공지의 기술이므로 이후부터는 포토 공정이라 한다. 일반적인 FR-4 인쇄 회로 기판에서 절연층(130)의 두께는 60㎛ 이상으로 형성되는데, 유리섬유(132)와 에폭시(131)의 열 전도율이 보통 0.25 W/mK로 매우 낮기 때문에 LED 및 고출력 반도체 소자용 회로 기판으로 사용하기에는 부적절하다. 이러한 절연층(130)의 두께를 줄이면, 같은 열 전도율을 가지더라도 열저항을 감소시킬 수 있으나, 회로 기판에서 요구하는 절연파괴 전압이 떨어지기 때문에 절연층(130)의 두께를 줄이는 데 한계가 있다. 반면, 에폭시 수지의 유전율이 낮기 때문에 충분한 절연성을 얻기 위해서는 두꺼운 절연층을 사용하여야 한다. 절연층의 두께가 두꺼워지면 열저항이 급격하게 증가하는 단점과 함께, 에폭시 수지가 기지 금속과의 접착력이 부족하고 수분을 잘 흡수하기 때문에 제품의 신뢰성에 큰 문제가 있다.1 is a cross-sectional view showing a flame retardant-4 (FR-4) printed circuit board according to the prior art. As illustrated, the conventional FR-4 printed circuit board has a structure in which a base material 110, an insulating layer 130 formed on the base material, and a copper wiring layer 120 formed on the insulating layer are formed. The insulating layer 130 is made by impregnating the epoxy 131 in the glass fiber 132 made by crossing the string and the blade like weaving cloth. The insulating layer 130 is provided in the form of a sheet, and when manufacturing a printed circuit board, vacuum thermocompression bonding electrolytic copper foil on both sides to form a copper clad laminate (CCL), and then using a photo process, a wiring layer on which a printed circuit pattern is formed ( 120). The photo process is usually composed of a process such as photoresist coating, exposure, etching, photoresist strip, and the like, which is well known in the printed circuit board industry. In a typical FR-4 printed circuit board, the insulating layer 130 is formed to have a thickness of 60 μm or more, and the thermal conductivity of the glass fiber 132 and the epoxy 131 is usually low at 0.25 W / mK, so that the LED and the high power semiconductor are It is not suitable for use as a circuit board for devices. If the thickness of the insulating layer 130 is reduced, the thermal resistance may be reduced even though the thermal conductivity is the same. However, since the dielectric breakdown voltage required by the circuit board falls, there is a limit in reducing the thickness of the insulating layer 130. . On the other hand, since the dielectric constant of the epoxy resin is low, a thick insulating layer should be used to obtain sufficient insulation. In addition to the drawback that the heat resistance increases rapidly when the thickness of the insulating layer is thick, there is a big problem in the reliability of the product because the epoxy resin lacks the adhesion to the base metal and absorbs moisture well.

도 2는 종래 기술에 따른 금속 인쇄 회로 기판(metal PCB)을 도시한 단면도이다. 도 2를 참조하면, 도 1의 FR-4 인쇄 회로 기판에서는 에폭시(131)가 함침된 유리 섬유(132)를 절연층(130)으로 사용하는 것과 달리, 금속 인쇄 회로 기판의 절연층(140)은 에폭시 수지(141)에 세라믹 필러(142)를 첨가하여 사용하고 있다. 일반적으로 금속 인쇄 회로 기판은 열 전도율이 우수한 알루미늄(Al)이나 구리(Cu), 철, 티타늄, 마그네슘, 니켈 또는 그 합금을 모재(110)로 이용하고, 전해동박과 모재(110) 사이에 절연층(140)을 넣고 프레스를 이용하여 진공 열 압착하여 제조한다.2 is a cross-sectional view showing a metal PCB according to the prior art. Referring to FIG. 2, in the FR-4 printed circuit board of FIG. 1, the insulating layer 140 of the metal printed circuit board is different from using the glass fiber 132 impregnated with epoxy 131 as the insulating layer 130. The ceramic filler 142 is added to the silver epoxy resin 141, and is used. In general, a metal printed circuit board uses aluminum (Al), copper (Cu), iron, titanium, magnesium, nickel, or an alloy thereof having excellent thermal conductivity as a base material 110, and an insulating layer between the electrolytic copper foil and the base material 110. 140 is added and manufactured by vacuum thermocompression bonding using a press.

금속 인쇄 회로 기판이 충분한 절연성을 확보하기 위해서는 최소 75㎛ 내지 200㎛ 두께의 절연층(140)을 형성하여야 하는데, 절연층(140)의 두께가 두꺼워지면 열저항이 급격히 증가하는 단점이 있다. 한편, 일반적인 에폭시 수지(141)의 경우 매우 낮은 열전도율을 가지므로, 이를 개선하기 위하여 에폭시 수지(141)에 비해 상대적으로 열전도율이 우수한 알루미나(Al2O3) 또는 질화붕소(BN) 같은 세라믹 필러(142)를 약 30% 내지 50% 정도 절연층(140)에 넣고 있다. 그러나, 이는 절연층(140)의 제조 가격을 높이는데 비해 약 2W/mK 내외의 충분한 열 전도율을 얻지 못하고 있다. 또한, 세라믹 필러(142)의 함량이 많아지면 절연층(140)의 탄력성이 없어지고 깨지기 쉬운 경질층이 되기 때문에 배선층(120)이 박리되거나 절연층(140)이 들뜨는 등의 문제점이 발생하고, 금속 인쇄 회로 기판 제조를 위한 후속 드릴링이나 라우팅, 금형 타발 공정을 진행하는데 문제가 있다.In order to ensure sufficient insulation of the metal printed circuit board, the insulating layer 140 having a thickness of at least 75 μm to 200 μm must be formed. However, when the thickness of the insulating layer 140 becomes thick, the thermal resistance increases rapidly. On the other hand, since the general epoxy resin 141 has a very low thermal conductivity, in order to improve this, a ceramic filler such as alumina (Al 2 O 3 ) or boron nitride (BN), which has a relatively higher thermal conductivity than the epoxy resin 141 ( 142 is about 30% to 50% of the insulating layer 140. However, this increases the manufacturing cost of the insulating layer 140, but does not obtain sufficient thermal conductivity of about 2W / mK. In addition, when the content of the ceramic filler 142 increases, the elasticity of the insulating layer 140 is lost and the hard layer becomes brittle, so that problems such as peeling the wiring layer 120 or the insulating layer 140 are lifted up, There is a problem in the subsequent drilling, routing, and mold punching process for the manufacture of metal printed circuit boards.

참고로, 열전도율(W/mK)은 재료의 고유 특성이며, 열저항(K/W)은 재료의 두께 변수가 고려된 값이다. 즉, 열전도율이 아무리 좋은 절연층을 사용한다고 하더라도 절연층의 두께가 증가하면 상대적으로 열저항은 커지게 되고, 열전도율이 낮은 재료라고 하더라도 절연층의 두께를 얇게 하면 열저항은 낮아지게 된다. 따라서 절연층의 열전달 성능을 높이기 위해서는 열전도율이 높은 재료를 사용하거나, 절연층의 두께를 얇게 하여 열저항을 낮추어야 한다. For reference, the thermal conductivity (W / mK) is an intrinsic property of the material, and the thermal resistance (K / W) is a value in consideration of the thickness parameter of the material. In other words, even if an insulating layer having a good thermal conductivity is used, as the thickness of the insulating layer is increased, the thermal resistance becomes relatively large, and even if the material having a low thermal conductivity is made thin, the thermal resistance is lowered. Therefore, in order to increase the heat transfer performance of the insulating layer, it is necessary to use a material having high thermal conductivity or to reduce the thermal resistance by thinning the insulating layer.

종래의 금속 인쇄 회로 기판을 제조하는 또 다른 방법으로 알루미늄 금속 모재에 아노다이징을 이용하여 알루미나 절연층을 형성하는 방법이 있다. 그러나, 아노다이징에 의해 형성된 알루미나 절연층은 많은 기공을 포함하는데, 이 기공으로 인해 충분한 절연파괴 전압을 확보하기가 어려우며, 또한 소정의 두께로 균일하게 성장시키기 위해 많은 공정시간이 필요하여 생산성이 저하되는 문제점이 있다.Another method of manufacturing a conventional metal printed circuit board is a method of forming an alumina insulating layer using anodizing on an aluminum metal substrate. However, the alumina insulating layer formed by anodizing contains a large number of pores, which makes it difficult to ensure sufficient breakdown voltage, and also requires a lot of processing time to grow uniformly to a predetermined thickness, resulting in decreased productivity. There is a problem.

상기한 바와 같은 문제점을 해결하기 위해, 절연층의 열전달 성능을 향상시킬 수 있으면서도, 충분한 절연성을 확보할 수 있는 회로 기판 및 그 제조 방법을 제공한다.In order to solve the above problems, there is provided a circuit board and a method of manufacturing the same, which can improve the heat transfer performance of the insulating layer while ensuring sufficient insulation.

상기한 바와 같은 목적을 달성하기 위한 본 발명에 따른 회로 기판은,The circuit board according to the present invention for achieving the above object,

모재; 상기 모재 위에 형성되며, 기공을 포함하는 절연층; 상기 절연층 위에 형성되며, 상기 기공을 충진하는 실링층; 상기 실링층 위에 형성된 접착층; 및, 상기 접착층 위에 형성된 배선층을 포함한다. Base material; An insulating layer formed on the base material and including pores; A sealing layer formed on the insulating layer and filling the pores; An adhesive layer formed on the sealing layer; And a wiring layer formed on the adhesive layer.

상기 모재는 알루미늄, 마그네슘, 티타늄 또는 그 합금 중 적어도 어느 하나를 포함하는 것이 바람직하다.It is preferable that the said base material contains at least any one of aluminum, magnesium, titanium, or its alloy.

상기 모재에는 방열핀, 다공성 금속층, 히트 파이프, 또는 CNT 코팅층이 형성될 수 있다.The base material may be a heat radiation fin, a porous metal layer, a heat pipe, or a CNT coating layer.

상기 모재는 표면 처리에 의해 형성된 요철층을 포함할 수 있다.The base material may include an uneven layer formed by the surface treatment.

상기 실링층은 금속염 실링법에 의해 형성된 제1 실링층과 비등수 실링법에 의해 형성된 제2 실링층을 포함하는 것이 바람직하다.It is preferable that the said sealing layer contains the 1st sealing layer formed by the metal salt sealing method, and the 2nd sealing layer formed by the boiling water sealing method.

상기 접착층은 에폭시, 폴리이미드, 또는 열경화성 폴리머로 이루어지는 것이 바람직하다.It is preferable that the said contact bonding layer consists of an epoxy, a polyimide, or a thermosetting polymer.

상기 실링층과 상기 접착층 사이에 형성된 계면 절연층을 포함할 수 있다.It may include an interface insulating layer formed between the sealing layer and the adhesive layer.

상기 절연층과 실링층을 합한 두께는 5 내지 40㎛인 것이 바람직하며, 상기 계면 절연층은 0.05 내지 20㎛의 두께로 형성되는 것이 바람직하다.The thickness of the insulating layer and the sealing layer is preferably 5 to 40 μm, and the interfacial insulating layer is preferably formed to a thickness of 0.05 to 20 μm.

또한, 본 발명에 따른 회로 기판 제조 방법은,In addition, the circuit board manufacturing method according to the present invention,

모재를 마련하는 단계; 상기 모재 위에 아노다이징법으로 절연층을 형성하는 단계; 금속염 실링법으로 상기 절연층을 봉공 처리하여 실링층을 형성하는 단계; 상기 실링층 위에 접착층을 형성하는 단계; 상기 접착층 위에 배선층을 형성하는 단계를 포함한다.Preparing a base material; Forming an insulating layer on the base material by anodizing; Sealing the insulating layer by a metal salt sealing method to form a sealing layer; Forming an adhesive layer on the sealing layer; Forming a wiring layer on the adhesive layer.

상기 금속염 실링법으로 상기 절연층을 봉공 처리한 후, 비등수 실링법으로 상기 절연층을 2차 봉공 처리하여 실링층을 형성하는 것이 바람직하다. 이때, 상기 금속염 실링법은 니켈아세트산을 5g/L의 농도로 첨가한 후, 상온에서 5분 동안 수행하는 것이 바람직하다. 또한, 상기 비등수 실링법은 증류수 또는 탈이온수(DI water, De-ionized water)를 90℃ 이상 가열한 후, 5분 동안 수행하는 것이 바람직하다.After sealing the insulating layer with the metal salt sealing method, it is preferable to form a sealing layer by secondary sealing the insulating layer with a boiling water sealing method. In this case, the metal salt sealing method is preferably performed at room temperature for 5 minutes after the addition of nickel acetic acid at a concentration of 5g / L. In addition, the boiling water sealing method is preferably performed for 5 minutes after heating distilled water or deionized water (DI water, De-ionized water) 90 ° C or more.

상기 모재를 마련하는 단계 후에, 상기 모재 상에 표면 처리에 의해 요철층을 형성하는 단계를 포함할 수 있다.After preparing the base material, it may include the step of forming an uneven layer by surface treatment on the base material.

상기 실링층을 형성하는 단계 이후, 상기 실링층 위에 계면 절연층을 형성하는 단계를 포함할 수 있다. 이때, 상기 계면 절연층을 형성하는 단계는 스퍼터링법, 진공 증착법, 화학 기상 증착법CVD, 상압 플라즈마 증착법, 졸겔법, 용사법, 스크린 프린팅법, 잉크젯 프린팅법, 디핑법(dipping), 분사법 중 적어도 어느 하나의 방법을 사용하여 형성하는 것이 바람직하다.After the forming of the sealing layer, the method may include forming an interface insulating layer on the sealing layer. At this time, the step of forming the interfacial insulating layer is at least one of sputtering, vacuum deposition, chemical vapor deposition CVD, atmospheric plasma deposition, sol-gel method, thermal spraying, screen printing, inkjet printing, dipping, spraying It is preferable to form using one method.

상기한 바와 같은 본 발명에 의하면, 모재 위에 아노다이징 방법으로 절연층을 형성한 후, 절연층에 포함된 기공을 2차례 봉공 처리하여 실링층을 형성함으로써 기공으로 인한 절연성 저하를 방지하고, 인쇄 회로 기판의 절연파괴 전압을 크게 향상시킬 수 있다. 또한, 2차 봉공 처리한 실링층 위에 계면 절연층을 추가로 형성한 경우, 추가된 계면 절연층의 두께 만큼 절연층을 보다 얇게 형성함으로써 열저항은 줄이고 열전달은 향상시킬 수 있다. 또한, 모재에 요철층을 추가로 형성한 경우, 요철층은 앵커 형태로 형성되기 때문에 모재와 절연층의 계면 접착력을 향상시킬 수 있게 되어, 기계적 충격이나 열 충격, 열 피로 등에 의해서도 모재와 절연층이 분리되지 않고 단단히 접착된다.According to the present invention as described above, after forming the insulating layer on the base material by an anodizing method, by sealing the pores contained in the insulating layer twice to form a sealing layer to prevent the degradation of the insulation due to the pores, the printed circuit board The breakdown voltage of can be greatly improved. In addition, when the interfacial insulating layer is further formed on the sealing layer subjected to the secondary sealing, by forming the insulating layer thinner by the thickness of the added interfacial insulating layer, heat resistance may be reduced and heat transfer may be improved. In addition, when the uneven layer is additionally formed on the base material, the uneven layer is formed in the form of an anchor, thereby improving the interfacial adhesion between the base material and the insulating layer, and the base material and the insulating layer may also be caused by mechanical shock, thermal shock, or thermal fatigue. It is glued tightly without being separated.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 여러 층 및 각 영역을 명확하게 표현하기 위하여 두께를 확대하여 표현하였으며 도면상에서 동일 부호는 동일한 요소를 지칭하도록 하였다. 또한, 층, 막, 영역 등의 부분이 다른 부분 “상부에” 또는 “상에” 있다고 표현되는 경우는 각 부분이 다른 부분의 “바로 상부” 또는 “바로 위에” 있는 경우뿐만 아니라 각 부분과 다른 부분의 사이에 또 다른 부분이 있는 경우도 포함한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention; However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various forms, and only the embodiments are intended to complete the disclosure of the present invention and to those skilled in the art. It is provided for complete information. In the drawings, the thickness of layers, films, panels, regions, etc., may be exaggerated for clarity, and like reference numerals designate like elements. In addition, if a part such as a layer, film, area, etc. is expressed as “upper” or “on” another part, each part is different from each part as well as being “right up” or “directly above” another part. This includes the case where there is another part between parts.

도 3은 본 발명의 제1 실시예에 따른 회로 기판을 도시한 단면도이다. 3 is a cross-sectional view illustrating a circuit board according to a first embodiment of the present invention.

도 3에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 회로 기판은, 모재(110), 상기 모재 위에 형성되며 기공을 포함하는 절연층(160), 상기 절연층 위에 형성되며 상기 기공을 충진하는 실링층(170), 상기 실링층 위에 형성되며 에폭시, 폴리이미드, 또는 열경화성 폴리머로 이루어진 접착층(200), 상기 접착층 위에 형성된 배선층(120)을 포함한다.As shown in FIG. 3, the circuit board according to the first embodiment of the present invention includes a base material 110, an insulating layer 160 formed on the base material and including pores, and formed on the insulating layer. Filled sealing layer 170, the adhesive layer 200 formed on the sealing layer and made of epoxy, polyimide, or a thermosetting polymer, and a wiring layer 120 formed on the adhesive layer.

상기 모재(110)로서는 금속을 사용한다. 특히, 상기 금속은 알루미늄(Al), 마그네슘(Mg), 티타늄(Ti) 또는 이들의 합금 등과 같이 아노다이징을 통해 절연층 형성이 용이하도록 산화력이 높으며, 회로 기판 내부에서 발생되는 열이 외부로 방출되도록 발열성이 높은 금속이 좋다. 일반적으로는 비용 및 상용화 정도를 고려할 때 상기 모재로서 알루미늄이 바람직하지만, 이에 한정되는 것은 아니다.Metal is used as the base material 110. In particular, the metal has a high oxidizing power to facilitate the formation of an insulating layer through anodizing such as aluminum (Al), magnesium (Mg), titanium (Ti), or an alloy thereof, and the heat generated inside the circuit board to be discharged to the outside. High exothermic metals are preferred. Generally, aluminum is preferred as the base material in consideration of cost and degree of commercialization, but is not limited thereto.

상기 모재(110) 위에 형성되는 절연층(160)은 아노다이징 방법에 의해 형성될 수 있다. 아노다이징(anodizing, 양극산화)은 건축 자재, 전기통신 기기, 광학 기기, 장식품, 자동차 부품 등에 광범위하게 활용되는 표면 처리 방법으로서, 모재의 표면에 얇은 산화막을 형성하여 모재의 내부를 보호하며, 모재와 전기 소자가 전기적으로 절연되도록 한다. 주로 알루미늄(Al), 마그네슘(Mg), 티타늄(Ti) 등과 같이 산소와 반응하는 정도가 매우 커서 스스로 표면에 산화막을 만드는 금속에 대해 사용되는 방법이다.The insulating layer 160 formed on the base material 110 may be formed by an anodizing method. Anodizing (anodizing) is a surface treatment method widely used in building materials, telecommunication equipment, optical devices, ornaments, automobile parts, etc., and forms a thin oxide film on the surface of the base material to protect the inside of the base material. Ensure that the electrical elements are electrically insulated. It is mainly used for metals that make an oxide film on their surface because the degree of reaction with oxygen is very large such as aluminum (Al), magnesium (Mg), titanium (Ti), and the like.

아노다이징은 황산, 크롬산, 옥살산, 또는 인산 등의 용액에서 금속이 양극으로 작용하도록 함으로써 금속 표면의 산화 작용을 촉진시켜 균일한 두께의 산화막을 인위적으로 생성시켜주는 방법으로서, 아노다이징하려고 하는 알루미늄 등의 금속을 양극으로 하고 통전(通電)시켜 양극에서 발생하는 산소에 의하여 금속면이 산화되어 금속 산화막(예를 들면, 산화 알루미늄(Al2O3; 알루미나))을 생성시킨다. 이 금속 산화막은 대단히 견고하고, 내식성이 크며, 직경이 극히 작은 유공성(有孔性)층으로서 여러 가지 색으로 염색할 수 있기 때문에 내식, 내마모성과 같은 실용적인 이유에서 뿐만 아니라 미관상의 이유로 금속 표면에 아노다이징 처리를 행하는 경우가 많다.Anodizing is a method of promoting the oxidation of the metal surface by artificially acting as a positive electrode in a solution such as sulfuric acid, chromic acid, oxalic acid, or phosphoric acid to artificially create an oxide film having a uniform thickness. The metal surface is oxidized by oxygen generated from the anode by energizing the anode to produce a metal oxide film (for example, aluminum oxide (Al 2 O 3 ; alumina)). This metal oxide film is a very strong, highly corrosion-resistant, extremely small diameter pore layer that can be dyed in various colors, so that it can be anodized on the surface of metals not only for practical reasons such as corrosion resistance and abrasion resistance but also for aesthetic reasons. In many cases, processing is performed.

아노다이징은 전해액의 조성과 농도, 첨가제, 온도, 전압, 전류, 시간, 모재의 합금성분 등에 따라 금속 산화막의 두께, 밀도, 색상, 경도 등의 특성이 달라지게 된다. 아노다이징 방법으로 형성된 산화막에는 약 20nm 내외의 직경을 갖는 많은 기공이 형성되는데, 이 기공은 산화막의 절연성을 떨어뜨리는 원인이 된다. 따라서, 상기 기공을 충진하는 봉공 처리법을 수행하여 상기 절연층 위에 실링층(170)을 형성한다. 이때, 상기 실링층(170)은 금속염 실링법에 의해 형성된 제1 실링층(미도시)과 비등수 실링법에 의해 형성된 제2 실링층(미도시)을 포함하는 것 이 바람직하다.In anodizing, characteristics such as thickness, density, color, and hardness of a metal oxide film vary depending on the composition and concentration of an electrolyte, an additive, a temperature, a voltage, a current, a time, and an alloy component of a base material. In the oxide film formed by the anodizing method, many pores having a diameter of about 20 nm are formed, which causes a decrease in the insulation of the oxide film. Therefore, the sealing layer 170 is formed on the insulating layer by performing a sealing process for filling the pores. In this case, the sealing layer 170 preferably includes a first sealing layer (not shown) formed by the metal salt sealing method and a second sealing layer (not shown) formed by the boiling water sealing method.

상기 접착층(200)은 상기 실링층(170)과 배선층(120)을 접착시키기 위해 형성되며, 스크린 프린팅, 잉크젯 프린팅, 또는 디핑 등의 방법으로 에폭시, 폴리이미드, 또는 열경화성 폴리머 계열의 접착 물질로 이루어 진다.The adhesive layer 200 is formed to bond the sealing layer 170 and the wiring layer 120, and is made of an epoxy, polyimide, or thermosetting polymer-based adhesive material by screen printing, inkjet printing, or dipping. Lose.

이와 같이, 본 발명의 회로 기판은 모재 위에 아노다이징 방법으로 절연층을 형성한 후, 절연층에 포함된 기공을 1차례 이상 봉공 처리하여 실링층을 형성함으로써 기공으로 인한 절연성 저하를 방지하고, 후술하는 실험예에서 보듯이 기판의 절연파괴 전압을 크게 향상시킬 수 있게 된다.As described above, the circuit board of the present invention forms an insulating layer on the base material by an anodizing method, and then seals the pores included in the insulating layer one or more times to form a sealing layer, thereby preventing the lowering of insulation due to the pores, which will be described later. As shown in the experimental example, the breakdown voltage of the substrate can be greatly improved.

도 4는 본 발명의 제2 실시예에 따른 회로 기판을 도시한 단면도이다. 4 is a cross-sectional view illustrating a circuit board according to a second embodiment of the present invention.

도 4에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 회로 기판은, 모재(110), 상기 모재 위에 형성되며 기공을 포함하는 절연층(160), 상기 절연층 위에 형성되며 상기 기공을 충진하는 실링층(170), 상기 실링층 위에 형성된 계면 절연층(180), 상기 계면 절연층 위에 형성된 접착층(200), 상기 접착층 위에 형성된 배선층(120)을 포함한다.As shown in FIG. 4, the circuit board according to the second embodiment of the present invention includes a base material 110, an insulating layer 160 formed on the base material and including pores, and formed on the insulating layer and forming the pores. Filling sealing layer 170, the interface insulating layer 180 formed on the sealing layer, the adhesive layer 200 formed on the interface insulating layer, and the wiring layer 120 formed on the adhesive layer.

제2 실시예에 따른 회로 기판은 제1 실시예와 비교하면, 실링층(170)과 접착층(200) 사이에 계면 절연층(180)이 더 포함된다는 점이 상이하고, 다른 부분에 대한 설명은 제1 실시예와 동일하므로 이에 대한 설명은 생략한다.The circuit board according to the second embodiment differs from the first embodiment in that the interface insulating layer 180 is further included between the sealing layer 170 and the adhesive layer 200. Since it is the same as the first embodiment, a description thereof will be omitted.

상기 계면 절연층(180)은 상기 절연층(160)을 60㎛ 미만으로 얇게 형성하더라도 충분한 절연파괴 전압 및 접착성을 가질 수 있게 한다. 즉, 절연층을 얇게 형 성함으로써 열저항은 줄이고 열전달은 향상시키며, 얇은 절연층으로 인해 감소된 절연 파괴 전압 및 접착성은 계면 절연층(180)에 의해 보완된다.The interfacial insulating layer 180 may have sufficient dielectric breakdown voltage and adhesion even when the insulating layer 160 is formed thinner than 60 μm. That is, by forming the insulating layer thinner, the thermal resistance is reduced and the heat transfer is improved, and the dielectric breakdown voltage and the adhesion reduced by the thin insulating layer are compensated by the interface insulating layer 180.

상기 계면 절연층(180)은 절연층(160)에 비해 상대적으로 열저항이 작고 접착성이 뛰어나며 절연 강도가 높은 물질을 사용하는 것이 바람직한데, 이를 위해 상기 계면 절연층(180)은 유기질의 절연 물질 또는 무기질의 절연 물질로 이루어지는 것이 바람직하다. 보다 구체적으로 상기 계면 절연층(180)은 산소 또는 질소를 포함하는 산화물 또는 질화물 계통의 박막인 것이 바람직하다.The interfacial insulating layer 180 is preferable to use a material having a relatively low thermal resistance, excellent adhesion, and high insulation strength than the insulating layer 160. For this purpose, the interfacial insulating layer 180 is formed of organic insulating material. It is preferably made of a material or inorganic insulating material. More specifically, the interface insulating layer 180 is preferably a thin film of an oxide or nitride system containing oxygen or nitrogen.

상기 계면 절연층(180)은 스퍼터링법, 진공 증착법, 화학 기상 증착법(Chemical Vapor Deposition: CVD), 상압 플라즈마 증착법, 졸겔법, 용사법, 스크린 프린팅법, 잉크젯 프린팅법, 디핑법(dipping), 분사법 등을 이용하여 무기질 또는 유기질의 계면 절연층(180)을 형성할 수 있다.The interfacial insulating layer 180 may be formed by sputtering, vacuum deposition, chemical vapor deposition (CVD), atmospheric plasma deposition, sol-gel, thermal spraying, screen printing, inkjet printing, dipping, or spraying. The interface insulating layer 180 of inorganic or organic material may be formed by using the same or the like.

상기 절연층(160)은 전술한 바와 같이 아노다이징 방법으로 형성되는데, 상기 절연층(160)과 실링층(170)을 합한 두께는 5 내지 40㎛인 것이 바람직하다. 상기 두께를 5㎛ 미만으로 형성하면 충분한 절연성을 확보하기가 어렵고 두께 제어가 용이하지 않아서 생산성이 저하된다. 또한, 상기 두께가 40㎛을 초과하면 두꺼운 두께로 인해 열저항이 증가하고 이에 따라 열전달 성능이 저하된다. 또한, 상기 계면 절연층(180)의 두께는 0.05 내지 20㎛로 형성되는 것이 바람직하다. 상기 계면 절연층(180)이 0.05㎛ 미만의 두께로 형성되는 경우 절연성이 부족해지며, 20㎛를 초과하는 두께로 형성하는 것은 일반적으로 수시간의 공정 시간을 필요로 하여 생산성이 저하되며, 두꺼운 두께로 인해 계면 절연층(180) 내부에 크랙이나 결함이 내재할 가능성이 높아지기 때문이다. 따라서, 상기 절연층(160)과 실링층(170), 계면 절연층(180)을 합한 두께는 5 내지 60㎛인 것이 바람직하다. 상기 두께로 형성되면 회로 기판의 절연성은 높일 수 있고, 절연층(160)의 두께를 효과적으로 감소시킬 수 있게 되어 열전달 성능을 향상시킬 수 있게 된다.The insulating layer 160 is formed by an anodizing method as described above, and the thickness of the insulating layer 160 and the sealing layer 170 is preferably 5 to 40 μm. When the thickness is formed to be less than 5 µm, it is difficult to secure sufficient insulation and the thickness control is not easy, and the productivity is lowered. In addition, when the thickness exceeds 40 μm, the heat resistance increases due to the thick thickness, thereby degrading the heat transfer performance. In addition, the thickness of the interface insulating layer 180 is preferably formed to 0.05 to 20㎛. If the interfacial insulating layer 180 is formed to a thickness of less than 0.05㎛ is insufficient insulation, forming a thickness of more than 20㎛ generally requires a few hours of processing time, productivity is reduced, thick thickness This is because there is a high possibility that cracks or defects are inherent in the interface insulating layer 180. Therefore, the thickness of the insulating layer 160, the sealing layer 170, and the interface insulating layer 180 is preferably 5 to 60㎛. When the thickness is formed, the insulation of the circuit board can be increased, and the thickness of the insulating layer 160 can be effectively reduced, thereby improving heat transfer performance.

상기와 같이 본 발명의 제2 실시예에 따른 회로 기판은 모재(110) 위에 아노다이징 방법으로 절연층(160)을 형성하고, 절연층 위에 실링층(170)을 형성하며, 실링층 위에 계면 절연층(180)과 접착층(200)을 형성한 후, 그 위에 배선층(120)을 형성한다. 이와 같이 추가된 계면 절연층의 두께 만큼 절연층(160)을 보다 얇게 형성함으로써 열저항은 줄이고 열전달은 향상시킬 수 있게 되며, 얇은 절연층으로 인해 감소된 절연 파괴전압 및 접착성은 계면 절연층(180)으로 보완하게 된다.As described above, in the circuit board according to the second embodiment of the present invention, the insulating layer 160 is formed on the base material 110 by an anodizing method, the sealing layer 170 is formed on the insulating layer, and the interface insulating layer is formed on the sealing layer. After the 180 and the adhesive layer 200 are formed, the wiring layer 120 is formed thereon. By forming the insulating layer 160 thinner by the thickness of the added interface insulating layer, the thermal resistance can be reduced and the heat transfer can be improved, and the dielectric breakdown voltage and the adhesiveness reduced by the thin insulating layer are the interface insulating layer 180. Is complemented by).

도 5는 본 발명의 제3 실시예에 따른 회로 기판을 도시한 단면도이다. 5 is a cross-sectional view illustrating a circuit board according to a third exemplary embodiment of the present invention.

도 5에 도시된 바와 같이, 본 발명의 제3 실시예에 따른 회로 기판은, 모재(110), 상기 모재 상부에 표면 처리에 의해 형성된 요철층(190), 상기 요철층 위에 아노다이징 방법으로 형성되며 기공을 포함하는 절연층(160), 상기 절연층 위에 형성되며 상기 기공을 충진하는 실링층(170), 상기 실링층 위에 형성된 접착층(200), 상기 접착층 위에 형성된 배선층(120)을 포함한다.As shown in FIG. 5, the circuit board according to the third embodiment of the present invention is formed by an anodizing method on the base material 110, the uneven layer 190 formed by surface treatment on the base material, and the uneven layer. The insulating layer 160 includes pores, a sealing layer 170 formed on the insulating layer and filling the pores, an adhesive layer 200 formed on the sealing layer, and a wiring layer 120 formed on the adhesive layer.

제3 실시예에 따른 회로 기판은 제1 실시예와 비교하면, 모재 상부에 표면 처리에 의해 요철층(190)이 형성된다는 점이 상이하고, 다른 부분에 대한 설명은 제1 실시예와 동일하므로 이에 대한 설명은 생략한다.Compared to the first embodiment, the circuit board according to the third embodiment differs from the fact that the uneven layer 190 is formed on the upper surface of the base material by surface treatment, and the description of other parts is the same as the first embodiment. The description is omitted.

표면 처리에 의해 형성된 요철층(190)은 모재(110) 상부에 형성되며, 모재(110)의 일면에 형성될 수도 있고, 모재(110)의 타면 및 측면을 포함한 전체에 형성될 수도 있다. 이러한 모재(110) 위에 표면 처리에 의해 형성된 요철층(190)은 그릿 블래스팅 또는 샌드 블래스팅, 래핑, 화학적 에칭에 의해 모재(110) 상에 형성될 수 있다. 그릿 블래스팅은 예를 들어 각형 알루미나 또는 탄화규소 분말을 이용하여 실시하고, 그릿 블래스팅을 실시한 후 아세톤 또는 알코올을 이용하여 초음파 세척한다. 이러한 표면 처리에 의해 모재(110) 상부에 형성된 요철층(190)은 약 1㎛ 내지 15㎛의 두께로 형성되는 것이 바람직하다. 상기 요철층(190)을 형성한 후, 그 위에 아노다이징 방법으로 절연층(160)을 형성한다. 모재 표면의 요철층이 1㎛ 미만이 되면 아노다이징 효율이 떨어지게 되고, 15㎛를 초과하면 모재 표면의 전체적인 요철이 너무 심해서 평탄도가 요철층 위에 절연층(160)을 얇게 형성하는 데 문제가 있다. 또한, 그릿 블래스팅이나 샌드 블래스팅의 경우, 고압으로 그릿이나 샌드를 블래스팅해 주기 때문에 2㎜ 이하 두께의 알루미늄이나 마그네슘, 구리와 같이 기계적 강도가 낮은 판재가 휘는 현상이 발생하므로, 두께가 얇은 판재의 경우 적절한 표면 요철층(190)을 형성할 수 있도록 래핑이나 화학적 에칭을 적용하여 접착력을 향상시킬 수 있다.The uneven layer 190 formed by the surface treatment is formed on the base material 110, may be formed on one surface of the base material 110, or may be formed on the entire surface including the other surface and the side surface of the base material 110. The uneven layer 190 formed by the surface treatment on the base material 110 may be formed on the base material 110 by grit blasting or sand blasting, lapping, and chemical etching. Grit blasting is carried out, for example, using square alumina or silicon carbide powder, followed by grit blasting followed by ultrasonic washing with acetone or alcohol. By the surface treatment, the uneven layer 190 formed on the base material 110 is preferably formed to a thickness of about 1㎛ 15㎛. After the concave-convex layer 190 is formed, an insulating layer 160 is formed thereon by an anodizing method. If the uneven layer of the base material surface is less than 1㎛ the anodizing efficiency is lowered, if it exceeds 15㎛ the overall unevenness of the base material surface is too severe, there is a problem in forming the insulating layer 160 thin on the uneven layer. In addition, in the case of grit blasting or sand blasting, since the grit or sand is blasted at a high pressure, a plate of low mechanical strength such as aluminum, magnesium, or copper having a thickness of 2 mm or less occurs, and thus the thickness is thin. In the case of a plate material, lapping or chemical etching may be applied to form an appropriate surface concave-convex layer 190 to improve adhesion.

상기한 바와 같이 본 발명의 제3 실시예에 따른 회로 기판은 모재(110) 상부에 표면 처리에 의해 형성된 요철층(190)을 포함하며, 이 요철층(190)은 앵커 형태로 형성되기 때문에 모재(110)와 절연층(160)의 계면 접착력을 향상시킬 수 있다. 따라서, 기계적 충격이나 열 충격, 열 피로 등에 의해서도 모재(110)와 절연 층(160)이 분리되지 않고 단단히 접착되게 된다. As described above, the circuit board according to the third embodiment of the present invention includes an uneven layer 190 formed on the base material 110 by surface treatment, and the uneven layer 190 is formed in an anchor shape, so Interface adhesion between the 110 and the insulating layer 160 may be improved. Therefore, the base material 110 and the insulating layer 160 are firmly adhered to each other even by mechanical shock, thermal shock, or thermal fatigue.

도 6은 본 발명의 제4 실시예에 따른 회로 기판을 도시한 단면도이다. 6 is a cross-sectional view illustrating a circuit board according to a fourth embodiment of the present invention.

도 6에 도시된 바와 같이, 본 발명의 제4 실시예에 따른 회로 기판은, 모재(110), 상기 모재 상부에 표면 처리에 의해 형성된 요철층(190), 상기 요철층 위에 아노다이징 방법으로 형성되며 기공을 포함하는 절연층(160), 상기 절연층 위에 형성되며 상기 기공을 충진하는 실링층(170), 상기 실링층 위에 형성된 계면 절연층(180), 상기 계면 절연층 위에 형성된 접착층(200), 상기 접착층 위에 형성된 배선층(120)을 포함한다.As shown in FIG. 6, the circuit board according to the fourth embodiment of the present invention is formed by the anodizing method on the base material 110, the uneven layer 190 formed by surface treatment on the base material, and the uneven layer. An insulating layer 160 including pores, a sealing layer 170 formed on the insulating layer and filling the pores, an interface insulating layer 180 formed on the sealing layer, an adhesive layer 200 formed on the interface insulating layer, The wiring layer 120 is formed on the adhesive layer.

제4 실시예에 따른 회로 기판은 제1 실시예와 비교하면, 모재 상부에 표면 처리에 의해 요철층(190)이 형성된다는 점과, 실링층(170)과 배선층(120) 사이에 계면 절연층(180)이 더 포함된다는 점이 상이하고, 다른 부분에 대한 설명은 제1 실시예와 동일하므로 이에 대한 설명은 생략한다. 여기서, 요철층(190)은 전술한 제3 실시예와 동일하며, 계면 절연층(180)은 전술한 제2 실시예와 동일하므로 이에 대한 설명은 생략한다.Compared to the first embodiment, the circuit board according to the fourth embodiment has an uneven layer 190 formed on the base material by surface treatment, and an interface insulating layer between the sealing layer 170 and the wiring layer 120. Since 180 is further included, the description of other parts is the same as in the first embodiment, and thus the description thereof is omitted. Here, the uneven layer 190 is the same as the above-described third embodiment, and since the interface insulating layer 180 is the same as the above-described second embodiment, description thereof will be omitted.

상기한 바와 같이 본 발명의 제4 실시예에 따른 인쇄 회로 기판은 모재(110) 상부에 표면 처리에 의해 형성된 요철층(190)에 의해, 모재(110)와 절연층(160)의 계면 접착력을 향상시킬 수 있다. 또한, 실링층(170) 위에 계면 절연층(180) 및 접착층(200)을 형성한 후, 그 위에 배선층(120)을 형성하는 데, 이와 같이 추가된 계면 절연층의 두께 만큼 절연층(160)을 보다 얇게 형성할 수 있게 됨으로써 열저항 은 줄이고 열전달은 향상시킬 수 있게 되며, 얇은 절연층으로 인해 감소된 절연 파괴전압 및 접착성은 계면 절연층(180)으로 보완하게 된다.As described above, the printed circuit board according to the fourth embodiment of the present invention has the interface adhesion between the base material 110 and the insulating layer 160 by the uneven layer 190 formed by the surface treatment on the base material 110. Can be improved. In addition, after the interfacial insulating layer 180 and the adhesive layer 200 are formed on the sealing layer 170, the wiring layer 120 is formed thereon, and the insulating layer 160 is formed by the thickness of the added interfacial insulating layer. By forming a thinner it is possible to reduce the heat resistance and improve the heat transfer, and the reduced dielectric breakdown voltage and adhesion due to the thin insulating layer is complemented by the interface insulating layer 180.

도 7a 내지 도 7c는 본 발명의 여러 변형예에 따른 회로 기판을 도시한 단면도이다. 7A to 7C are cross-sectional views illustrating circuit boards according to various embodiments of the present disclosure.

도 7a를 참조하면, 모재의 방열 특성을 향상시키기 위해, 모재(110)의 일 면에 다수개의 방열핀(112)을 형성할 수 있다. 즉, 다수개의 방열핀이 형성된 히트 싱크를 모재로 사용할 수 있다. 상기 모재(110) 위에 아노다이징 방법으로 형성되며 기공을 포함하는 절연층(160), 상기 절연층 위에 형성되며 상기 기공을 충진하는 실링층(170), 상기 실링층 위에 형성되는 접착층(200), 그리고 상기 접착층 위에 형성되는 배선층(120)을 포함한다. 이와 같이 방열핀이 형성된 히트싱크를 모재(110)로 사용하여 금속 인쇄 회로 기판을 제작하면, 종래에 금속 인쇄 회로 기판과 히트 싱크를 별도로 사용하고 계면에 실리콘과 같은 열전달 물질을 충진하여 결합하는 방식에 비해 재료 및 제조공정을 단순화하고 열저항을 크게 낮출 수 있는 장점을 가진다. Referring to FIG. 7A, in order to improve heat dissipation characteristics of the base material, a plurality of heat dissipation fins 112 may be formed on one surface of the base material 110. That is, a heat sink in which a plurality of heat sink fins are formed may be used as a base material. An insulating layer 160 formed on the base material 110 by an anodizing method and including pores, a sealing layer 170 formed on the insulating layer and filling the pores, an adhesive layer 200 formed on the sealing layer, and The wiring layer 120 is formed on the adhesive layer. When a metal printed circuit board is manufactured by using the heat sink having the heat dissipation fin as the base material 110 as described above, a metal printed circuit board and a heat sink are separately used in the related art, and a heat transfer material such as silicon is filled at the interface and bonded to each other. Compared with the advantages of simplifying the material and manufacturing process and significantly lowering the thermal resistance.

도 7b를 참조하면, 모재의 방열 성능을 향상시키기 위해 상기 모재(110)의 타면에 순차적으로 형성된 하부 접합층(113)과 기공(115)이 포함된 다공성 금속층(114)을 더 포함할 수 있다. 상기 하부 접합층(113)은 모재(110)와 다공성 금속층(114)을 접합하기 위한 것으로, 모재(110)와 다공성 금속층(114)을 접합시키기 위해서는 솔더 접합, 용접, 초음파 접합, 체결부를 이용한 접합 등 다양한 공지의 기술이 있으므로 이에 대한 설명은 생략한다. 상기 다공성 금속층(114)은 예를 들어 구리, 알루미늄, 철, 니켈 등의 다공성 금속으로 이루어질 수 있으며, 상기 다공성 금속층(114)을 통해 본 발명의 인쇄 회로 기판에 실장될 전자부품에서 발생한 열을 효과적으로 방출할 수 있게 된다.Referring to FIG. 7B, a porous metal layer 114 including a lower bonding layer 113 and pores 115 sequentially formed on the other surface of the base material 110 may be further included to improve heat dissipation performance of the base material. . The lower bonding layer 113 is for bonding the base material 110 and the porous metal layer 114. In order to bond the base material 110 and the porous metal layer 114, solder bonding, welding, ultrasonic bonding, and bonding using a fastening part are used. Since there are various known techniques, such a description thereof will be omitted. The porous metal layer 114 may be made of, for example, a porous metal such as copper, aluminum, iron, or nickel, and effectively heats heat generated from an electronic component to be mounted on the printed circuit board of the present invention through the porous metal layer 114. It can be released.

도 7c를 참조하면, 모재의 방열 특성을 향상시키기 위해, 모재(110)에 히트 파이프(116)를 형성시킬 수 있다. 일반적으로 히트 파이프(116)는 열전도율이 높은 구리 또는 알루미늄 내부에 공극(118)을 형성하고, 상기 공극 내부에는 대기압 이하의 진공를 유지시키고, 물 또는 아세톤, 알콜과 같은 작동유체가 윅(117)(wick)이라는 다공성 채널을 통해 고속으로 이동하면서 열흡수 및 열방출을 하는 원리를 이용하고 있다. 따라서, 회로 기판의 모재(110)에 히트 파이프(116)를 형성하면, 히트 파이프(116)의 고속 열전달 특성에 의해 보다 열방출 특성을 향상시킬 수 있다. 도 7c에서는 설명의 편의상 평판형 히트 파이프(116)의 단면을 예시하였으나, 컴퓨터 본체의 CPU(중앙처리장치) 소자의 방열을 위해서 통상적으로 많이 사용하는 히트 파이프 및 방열핀이 결합된 히트 파이프도 본 발명의 기술적 사상에 포함됨을 밝히며, 상세한 설명은 생략한다. 여기서, 도 7a 내지 도 7c의 모재(110) 상부를 표면 처리하여 요철층(미도시)을 형성시킬 수도 있으며, 이 요철층에 의해 모재(110)와 절연층(160)의 계면 접착력을 향상시킬 수도 있다. 또한, 실링층 위에 계면 절연층(미도시)을 더 형성할 수도 있으며, 이 계면 절연층(미도시)의 두께 만큼 절연층(160)을 보다 얇게 형성함으로써 열저항은 줄이고 열전달은 향상시킬 수 있게 되며, 얇은 절연층으로 인해 감소된 절연 파괴전압 및 접착성은 계면 절연층 으로 보완하게 된다.Referring to FIG. 7C, in order to improve heat dissipation characteristics of the base material, the heat pipe 116 may be formed on the base material 110. In general, the heat pipe 116 forms a void 118 in the copper or aluminum having high thermal conductivity, maintains a vacuum below atmospheric pressure in the void, and a working fluid such as water, acetone, or alcohol is used in the wick 117 ( It uses the principle of heat absorption and heat dissipation while moving at high speed through a porous channel called wick. Therefore, when the heat pipe 116 is formed in the base material 110 of a circuit board, heat dissipation characteristic can be improved more by the high speed heat transfer characteristic of the heat pipe 116. FIG. In FIG. 7C, a cross-sectional view of the flat heat pipe 116 is illustrated for convenience of description, but a heat pipe commonly used for heat dissipation of a central processing unit (CPU) element of a computer main body and a heat pipe in which heat radiation fins are combined is also provided. It will be included in the technical spirit of, and a detailed description thereof will be omitted. Here, the upper surface of the base material 110 of FIGS. 7A to 7C may be surface-treated to form an uneven layer (not shown). The uneven layer may improve the interfacial adhesion between the base material 110 and the insulating layer 160. It may be. In addition, an interfacial insulating layer (not shown) may be further formed on the sealing layer, and the insulating layer 160 is made thinner by the thickness of the interfacial insulating layer (not shown) so that the thermal resistance can be reduced and the heat transfer can be improved. The reduced dielectric breakdown voltage and adhesion due to the thin insulating layer are complemented by the interfacial insulating layer.

또 하나의 변형예로서 도면으로는 도시하지는 않았지만 열전달 특성을 향상시키기 위해 모재(110) 하부에 카본나노튜브(CNT) 코팅을 실시함으로써 회로 기판의 열전달 특성을 향상시킬 수 있다. 일반적으로 CNT는 방열 특성이 매우 우수한 재료로 잘 알려져 있다. 이러한 CNT를 폴리에틸렌 또는 에폭시, 아크릴, 실리콘과 같은 폴리머 물질과 혼합하여 CNT 코팅액을 만든다. 이러한 CNT 코팅액을 모재(110) 하부 표면에 약 1 내지 30㎛의 두께로 분사한 후 경화 열처리하면, 대기로의 열방사율을 높일 수 있게 되어 금속 인쇄 회로 기판의 열전도율을 높일 수 있다.As another modification, although not shown in the drawings, the carbon nanotube (CNT) coating may be applied to the lower portion of the base material 110 to improve heat transfer characteristics, thereby improving heat transfer characteristics of the circuit board. In general, CNTs are well known for their excellent heat dissipation. These CNTs are mixed with polyethylene or polymer materials such as epoxy, acrylic, silicone to form a CNT coating solution. When the CNT coating liquid is sprayed on the lower surface of the base material 110 with a thickness of about 1 to 30 μm and then hardened and heat treated, the thermal emissivity to the atmosphere can be increased, thereby increasing the thermal conductivity of the metal printed circuit board.

다음으로, 도 8a 내지 도 8d를 참조하여 본 발명의 실시예들에 따른 회로 기판의 제조 방법을 설명한다.Next, a method of manufacturing a circuit board according to embodiments of the present invention will be described with reference to FIGS. 8A to 8D.

본 발명의 실시예들에 따른 인쇄 회로 기판의 제조 방법은, 모재를 마련하는 단계, 상기 모재 위에 아노다이징법으로 절연층을 형성하는 단계, 금속염 실링법으로 상기 절연층을 1차 봉공 처리하는 단계, 비등수 실링법으로 상기 절연층을 2차 봉공 처리하는 단계, 상기 봉공 처리에 의해 형성된 실링층 위에 접착층을 형성하는 단계, 상기 접착층 위에 배선층을 형성하는 단계를 포함한다. 상기 단계들에 의하면 본 발명의 제1 실시예에 따른 인쇄 회로 기판을 제조할 수 있게 된다. 여기서, 상기 모재를 마련하는 단계 후에는, 상기 모재 상에 표면 처리에 의해 요철층을 형성하는 단계를 더 포함하여 본 발명의 제3 실시예에 따른 인쇄 회로 기판을 제조할 수 있게 된다. 또한, 상기 절연층을 2차 봉공 처리하여 실링층을 형성한 후에, 상기 실링층 위에 계면 절연층을 형성하는 단계를 더 포함하여 본 발명의 제2 실시예에 따른 인쇄 회로 기판을 제조할 수 있게 된다. 물론, 상기 더 포함되는 단계를 모두 포함시키면 본 발명의 제4 실시예에 따른 인쇄 회로 기판을 제조할 수 있게 된다. In the method of manufacturing a printed circuit board according to the embodiments of the present invention, the method includes: preparing a base material, forming an insulating layer on the base material by anodizing, first sealing the insulating layer by a metal salt sealing method, And performing a secondary sealing process on the insulating layer by boiling water sealing, forming an adhesive layer on the sealing layer formed by the sealing process, and forming a wiring layer on the adhesive layer. According to the above steps, the printed circuit board according to the first embodiment of the present invention can be manufactured. Here, after the step of preparing the base material, it is possible to manufacture a printed circuit board according to a third embodiment of the present invention further comprising the step of forming an uneven layer by surface treatment on the base material. Further, after forming the sealing layer by secondary sealing of the insulating layer, the method may further include forming an interfacial insulating layer on the sealing layer to manufacture the printed circuit board according to the second embodiment of the present invention. do. Of course, including all of the above included steps can be produced a printed circuit board according to a fourth embodiment of the present invention.

전술한 제1 실시예 내지 제4 실시예에서 아노다이징 방법으로 절연층(160)을 형성하는 방법, 계면 절연층(180)을 형성하는 방법, 모재(110) 상에 표면처리에 의해 요철층(190)을 형성하는 방법에 대해 설명하였으므로, 이에 대한 설명은 생략한다.In the above-described first to fourth embodiments, the insulating layer 160 is formed by the anodizing method, the interfacial insulating layer 180 is formed, and the uneven layer 190 is formed on the base material 110 by surface treatment. Since the method of forming a) has been described, a description thereof will be omitted.

먼저, 도 8a에 도시된 바와 같이, 모재(110)를 마련한다. 상기 모재로서는 금속을 사용하는 것이 바람직하다. 특히, 상기 금속은 알루미늄(Al), 마그네슘(Mg), 티타늄(Ti) 또는 이들의 합금 등과 같이 아노다이징을 통해 절연층 형성이 용이하도록 산화력이 높으며, 인쇄 회로 기판 내부에서 발생되는 열이 외부로 방출되도록 발열성이 높은 금속이 좋다. 일반적으로는 비용 및 상용화 정도를 고려할 때 상기 모재로서 알루미늄이 바람직하지만, 이에 한정되는 것은 아니다.First, as shown in FIG. 8A, a base material 110 is prepared. It is preferable to use a metal as said base material. In particular, the metal has a high oxidation power to facilitate the formation of an insulating layer through anodizing, such as aluminum (Al), magnesium (Mg), titanium (Ti), or alloys thereof, and heat generated inside the printed circuit board is released to the outside. A metal with high heat generation is good if possible. Generally, aluminum is preferred as the base material in consideration of cost and degree of commercialization, but is not limited thereto.

그 다음, 도 8b에 도시된 바와 같이 상기 모재 위에 절연층(160)을 형성한다. 이때, 상기 절연층은 아노다이징 방법으로 형성할 수 있다. 아노다이징 방법으로 형성된 산화막에는 많은 기공이 형성되는데, 이 기공은 산화막의 절연성을 떨어뜨리는 원인이 된다.Next, as shown in FIG. 8B, an insulating layer 160 is formed on the base material. In this case, the insulating layer may be formed by an anodizing method. Many pores are formed in the oxide film formed by the anodizing method, which causes a decrease in the insulation of the oxide film.

따라서, 이를 방지하기 위해, 도 8c에 도시된 바와 같이, 상기 기공을 충진 하는 봉공 처리법을 수행하여 상기 절연층 위에 실링층(170)을 형성한다. 여기서, 종래보다 절연성이 강화된 실링층을 형성하기 위해, 적어도 1차례 이상의 봉공 처리 작업을 수행한다. 이를 위해 먼저, 예를 들어 니켈아세트산 등을 사용하는 금속염 실링법으로 상기 절연층을 1차 봉공 처리한다.Therefore, to prevent this, as shown in FIG. 8C, the sealing layer 170 is formed on the insulating layer by performing a sealing process for filling the pores. Here, at least one or more sealing operations are performed in order to form a sealing layer having a higher insulation than the conventional one. To this end, first, the insulating layer is first sealed by a metal salt sealing method using, for example, nickel acetic acid.

상기 금속염 실링법은 금속염 수용액에 양극산화 피막을 침지해 봉공하는 처리 방법이다. 이때, 금속염으로는 니켈, 코발트, 카드늄, 아연, 동, 알루미늄, 납 등의 착산염, 질산염, 황산염 등을 사용한다. 봉공의 메커니즘으로써는 이들 금속염 수용액이 양극산화 피막의 미세공에 들어가 가수분해하여, 수산화물이 침전되어 봉공하는 것이다. 일반적으로 사용되는 금속염은 착산니켈 또는 착산코발트이다. 본 발명에서 상기 금속염 실링법은 니켈아세트산을 5g/L의 농도로 첨가한 후, 상온에서 5분 동안 수행하는 것이 바람직하다.The metal salt sealing method is a treatment method in which an anodized film is immersed in an aqueous metal salt solution and sealed. In this case, as the metal salt, complexes such as nickel, cobalt, cadmium, zinc, copper, aluminum, lead, nitrates, sulfates and the like are used. As a mechanism for sealing, these aqueous metal salt solutions enter the micropores of the anodized film to be hydrolyzed to precipitate and seal the hydroxide. Commonly used metal salts are nickel complex or cobalt complex. In the present invention, the metal salt sealing method is preferably performed at room temperature for 5 minutes after adding nickel acetic acid at a concentration of 5 g / L.

그 다음, 비등수(沸騰水) 실링법으로 상기 절연층을 2차 봉공 처리한다. 상기 비등수 실링법은 양극산화 처리에 의해 형성된 Al2O3를 보오마이트(Al2O3H2O)로 변화시키는 방법이다. 본 발명에서 상기 비등수 실링법은 증류수 또는 탈이온수(DI water, De-ionized water)를 90℃ 이상 가열한 후, 5분 동안 수행하는 것이 바람직하다. 후술하는 실험예를 살펴보면 비등수 실링 시간이 증가함에 따라 절연파괴 전압이 증가함을 알 수 있으며, 실험에 의하면 비등수 실링 시간은 2분 이상인 것이 더욱 바람직하다.Then, the insulating layer is subjected to secondary sealing by boiling water sealing. The boiling water sealing method is a method of changing Al 2 O 3 formed by anodizing into boehmite (Al 2 O 3 H 2 O). In the present invention, the boiling water sealing method may be performed for 5 minutes after heating distilled water or deionized water (DI water, De-ionized water) to 90 ° C. or more. Looking at the experimental example to be described later it can be seen that the insulation breakdown voltage increases as the boiling water sealing time increases, it is more preferable that the boiling water sealing time is more than 2 minutes.

그 다음, 도 8d에 도시된 바와 같이, 상기 실링층(170) 위에 접착층(200) 및 배선층(120)을 형성한다.Next, as shown in FIG. 8D, the adhesive layer 200 and the wiring layer 120 are formed on the sealing layer 170.

상기 접착층(200) 및 배선층(120)을 형성하는 방법은 크게 2가지로 나뉜다. 첫 번째 방법은 상기 실링층(170) 위에 에폭시, 폴리이미드, 또는 열경화성 폴리머 계열의 접착 물질을 스크린 프린팅, 잉크젯 프린팅, 또는 디핑 등의 방법으로 접착층(200)을 형성한 후, 상기 접착층 위에 일정 두께의 전해동박을 배치시키고 진공가압 열처리를 하여 패턴이 없는 배선층을 형성한다. 그 다음, 포토 공정을 수행하여 배선층(120)을 형성한다.The adhesive layer 200 and the wiring layer 120 may be formed in two ways. In the first method, an adhesive layer 200 is formed on the sealing layer 170 by screen printing, inkjet printing, or dipping of an epoxy, polyimide, or thermosetting polymer-based adhesive material, and then a predetermined thickness is formed on the adhesive layer. The electrolytic copper foil was placed and subjected to vacuum pressure heat treatment to form a wiring layer without a pattern. Thereafter, the photolithography process is performed to form the wiring layer 120.

두 번째 방법은 에폭시, 폴리이미드, 또는 열경화성 폴리머 계열의 접착층 물질을 스크린 프린팅, 잉크젯 프린팅, 또는 디핑하고, 경화 열처리한 다음, 예를 들어 접착력이 우수한 크롬(Cr) 또는 티타늄-텅스텐 합금(TiW) 등과 같은 물질을 약 0.05 내지 0.3㎛의 두께로 스터터링하여 접착층을 형성한다. 그 다음, 상기 접착층 상에 금속 시드층(seed layer)을 코팅한다. 이때, 시드층은 접착층과 비슷한 두께로 형성될 수 있다. 이 후 전기 도금을 이용하여 패턴이 없는 배선층을 형성한다. 그 다음, 포토 공정을 수행하여 배선층(120)을 형성한다. 상기 포토 공정은 PCB 업계 및 반도체 업계에서 일반적으로 사용하는 어떤 재료나 공정을 이용할 수 있다.The second method is screen printing, inkjet printing, or dipping an epoxy, polyimide, or thermosetting polymer based adhesive layer material, followed by a hardening heat treatment, for example a good adhesion chromium (Cr) or titanium-tungsten alloy (TiW) A material such as or the like is printed to a thickness of about 0.05 to 0.3 mu m to form an adhesive layer. Next, a metal seed layer is coated on the adhesive layer. In this case, the seed layer may be formed to a thickness similar to the adhesive layer. After that, a wiring layer without a pattern is formed using electroplating. Thereafter, the photolithography process is performed to form the wiring layer 120. The photo process may use any material or process commonly used in the PCB industry and the semiconductor industry.

실험예Experimental Example

[표1]은 아노다이징 방법으로 형성된 절연층에 니켈아세트산으로 1차 실링을 한 후, 비등수로 2차 실링한 인쇄 회로 기판의 절연파괴 전압 변화를 나타낸 표이 다. 아노다이징 방법으로는 황산법을 사용하였으며, 이때 모재로써 사용한 금속은 알루미늄 합금 1050(알루미늄 함유량 99.5%이고, 불순물의 함유량이 0.5%인 알루미늄 합금계열), 아노다이징 수행시 황산의 농도는 10%, 전압은 15V, 전류 밀도는 1.5A/dm2에서 15㎛ 두께로 절연층을 성장시켰다. 이렇게 아노다이징으로 제조한 알루미나 산화막을 니켈아세트산으로 1차 실링을 수행하였다. 그 후, 비등수 실링을 추가적으로 시간에 따라 해 준 것이며, 그에 따른 절연파괴 전압을 각 10회씩 측정하여 평균한 것이다.[Table 1] is a table showing the dielectric breakdown voltage change of the printed circuit board after the primary sealing with nickel acetic acid on the insulating layer formed by the anodizing method, and then secondary sealing with boiling water. As the anodizing method, sulfuric acid was used, and the metal used as the base material was aluminum alloy 1050 (aluminum alloy series containing 99.5% of aluminum and 0.5% of impurity), and the concentration of sulfuric acid was 10% and the voltage was 15V. , The current density was grown to an insulating layer 15㎛ thick at 1.5A / dm 2 . The alumina oxide film prepared by anodizing was subjected to primary sealing with nickel acetic acid. After that, boiling water sealing was additionally performed over time, and the resulting breakdown voltage was measured and averaged 10 times each.

[표 1] 비등수 실링 시간에 따른 절연파괴전압의 변화[Table 1] Variation of insulation breakdown voltage with boiling water sealing time

구 분division 최소값Minimum value 최대값Value 표준편차Standard Deviation 평균값medium 니켈아세트산 실링Nickel Acetic Acid Sealing 420420 880880 154154 592592 2분 비등수 실링2 minutes boiling water sealing 460460 12801280 327327 939939 5분 비등수 실링5 minutes boiling water sealing 680680 13501350 234234 10551055 10분 비등수 실링10 minutes boiling water sealing 860860 14901490 196196 11221122

비등수 실링의 시간이 증가함에 따라 절연파괴 전압이 증가하였으며, 비등수 실링을 한 인쇄 회로 기판의 절연파괴 전압의 표준편차도 감소하였다. 따라서 아노다이징 방법으로 형성된 알루미나 산화막을 1차로 니켈아세트산 실링을 해 주고, 2차로 비등수 실링을 추가적으로 해 주었을 경우, 15㎛ 두께의 얇은 산화막에서도 충분히 높은 절연파괴 전압을 얻을 수 있음을 알 수 있다. As the time of boiling water sealing increased, the breakdown voltage increased, and the standard deviation of the breakdown voltage of the printed circuit board with boiling water sealing decreased. Therefore, if the alumina oxide film formed by the anodizing method is first subjected to nickel acetate sealing and additionally the boiling water sealing second, it can be seen that a sufficiently high dielectric breakdown voltage can be obtained even in a thin oxide film having a thickness of 15 μm.

참고적으로 현재까지 LED용 금속 인쇄 회로 기판의 표준이나 규격은 전세계적으로 전혀 정해지지 않은 상태이다. 그러나 LED 칩은 통상적으로 3V 내외의 입력 전압을 가지므로, LED용 회로 기판의 경우 대략적으로 500V 이상의 절연파괴전압을 가지면 응용하는데 거의 문제가 없는 것으로 알려져 있다. 따라서 상기 [표1]을 참조하면 니켈아세트산 실링 공정을 최적화하면, 추가적인 2차 실링을 하지 않더라도 LED용 회로 기판으로 사용할 수 있을 것으로 예측된다. 그러나 고출력 반도체용 회로 기판 등에 응용하기 위해서는 수 kV 이상의 절연파괴전압을 요구하고 있다. 따라서 본 발명에서의 1차 금속염 실링 및 2차 비등수 실링을 통해 충분히 절연파괴 전압을 높이고 난 후, 추가적으로 에폭시와 폴리이미드, 열경화성 폴리머 등과 같은 접착층을 통해서 절연파괴전압을 한층 더 높일 수 있다. 보통 에폭시의 종류와 특성에 따라 다르지만 10㎛의 두께가 수백 V의 절연파괴 전압을 상승시키는 것으로 알려져 있다.For reference, the standards and specifications of metal printed circuit boards for LEDs have not been determined at all in the world. However, since the LED chip typically has an input voltage of about 3V, the LED circuit board is known to have little problem in application if the dielectric breakdown voltage is approximately 500V or more. Therefore, referring to [Table 1], if the nickel acetate sealing process is optimized, it is expected that it can be used as a circuit board for LEDs without additional secondary sealing. However, the dielectric breakdown voltage of several kV or more is required for applications such as circuit boards for high output semiconductors. Therefore, after sufficiently increasing the dielectric breakdown voltage through the primary metal salt sealing and the secondary boiling water sealing in the present invention, the dielectric breakdown voltage may be further increased through an adhesive layer such as epoxy, polyimide, and thermosetting polymer. Usually, it is known that the thickness of 10 mu m raises the breakdown voltage of several hundred volts depending on the type and characteristics of epoxy.

이상과 같이 본 발명에 따른 회로 기판 및 그 제조 방법을 예시한 도면을 참조로 하여 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 발명이 한정되는 것은 아니며, 본 발명의 기술사상 범위내에서 당업자에 의해 다양한 변형이 이루어질 수 있음은 물론이다.As described above with reference to the drawings illustrating a circuit board and a manufacturing method according to the present invention, the present invention is not limited by the embodiments and drawings disclosed herein, but within the technical scope of the present invention Of course, various modifications may be made by those skilled in the art.

도 1은 종래 기술에 따른 회로 기판으로써, FR-4 인쇄 회로 기판을 도시한 단면도,1 is a circuit board according to the prior art, a cross-sectional view showing a FR-4 printed circuit board,

도 2는 종래 기술에 따른 회로 기판으로써, 금속 인쇄 회로 기판을 도시한 단면도, Figure 2 is a circuit board according to the prior art, a cross-sectional view showing a metal printed circuit board,

도 3은 본 발명의 제1 실시예에 따른 회로 기판을 도시한 단면도,3 is a cross-sectional view showing a circuit board according to a first embodiment of the present invention;

도 4는 본 발명의 제2 실시예에 따른 회로 기판을 도시한 단면도,4 is a cross-sectional view showing a circuit board according to a second embodiment of the present invention;

도 5는 본 발명의 제3 실시예에 따른 회로 기판을 도시한 단면도,5 is a cross-sectional view showing a circuit board according to a third embodiment of the present invention;

도 6은 본 발명의 제4 실시예에 따른 회로 기판을 도시한 단면도, 6 is a cross-sectional view showing a circuit board according to a fourth embodiment of the present invention;

도 7a 내지 도 7c는 본 발명의 여러 변형예에 따른 회로 기판을 도시한 단면도,7A to 7C are cross-sectional views illustrating circuit boards in accordance with various modifications of the present invention;

도 8a 내지 도 8d는 본 발명의 일 실시예에 따른 회로 기판 제조 방법을 도시한 공정도이다.8A to 8D are process diagrams illustrating a circuit board manufacturing method according to an embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

110 : 모재 120 : 배선층110: base material 120: wiring layer

160 : 절연층 170 : 실링층160: insulating layer 170: sealing layer

180 : 계면 절연층 190 : 요철층180: interfacial insulation layer 190: uneven layer

Claims (14)

모재;Base material; 상기 모재 위에 형성되며 기공을 포함하는 절연층;An insulating layer formed on the base material and including pores; 상기 절연층 위에 형성되며 상기 기공을 충진하는 실링층;A sealing layer formed on the insulating layer and filling the pores; 상기 실링층 위에 형성되고 접착물질로 이루어진 접착층; An adhesive layer formed on the sealing layer and made of an adhesive material; 상기 접착층 위에 형성된 배선층; 및A wiring layer formed on the adhesive layer; And 상기 실링층과 상기 접착층 사이에 상기 절연층에 비해 상대적으로 열저항이 작고 접착성이 뛰어나며 절연 강도가 높은 유기질 또는 무기질 절연 물질로 이루어진 산화물 또는 질화물 계통 박막의 계면 절연층을 포함하고, An interfacial insulating layer of an oxide or nitride-based thin film made of an organic or inorganic insulating material between the sealing layer and the adhesive layer is made of an organic or inorganic insulating material having a relatively low thermal resistance, excellent adhesion and high insulation strength, 상기 계면 절연층의 두께는 0.05 내지 20μm이고, 상기 절연층, 상기 실링층 및 상기 계면 절연층을 합한 두께는 5 내지 60μm이며,The thickness of the interface insulating layer is 0.05 to 20μm, the thickness of the insulating layer, the sealing layer and the interface insulating layer is 5 to 60μm, 상기 절연층의 두께는 상기 계면 절연층의 두께와 반비례하도록, 얇아지는 것을 특징으로 하는 회로 기판.And the thickness of the insulating layer becomes thinner in inverse proportion to the thickness of the interface insulating layer. 청구항 1에 있어서,The method according to claim 1, 상기 모재는 알루미늄, 마그네슘, 티타늄 또는 그 합금 중 적어도 어느 하나를 포함하는 회로 기판.The base material includes at least one of aluminum, magnesium, titanium or alloys thereof. 청구항 1에 있어서,The method according to claim 1, 상기 모재는 방열핀, 다공성 금속층, 히트 파이프, 또는 CNT 코팅층이 형성된 회로 기판.The base material is a circuit board formed with a heat sink fin, a porous metal layer, a heat pipe, or a CNT coating layer. 청구항 1에 있어서,The method according to claim 1, 상기 모재는 표면 처리에 의해 형성된 요철층을 포함하는 회로 기판.The base material includes a concave-convex layer formed by surface treatment. 청구항 1에 있어서,The method according to claim 1, 상기 실링층은 금속염 실링법에 의해 형성된 제1 실링층과 비등수 실링법에 의해 형성된 제2 실링층을 포함하는 회로 기판.The sealing layer includes a first sealing layer formed by the metal salt sealing method and a second sealing layer formed by the boiling water sealing method. 청구항 1에 있어서,The method according to claim 1, 상기 접착층은 에폭시, 폴리이미드, 또는 열경화성 폴리머로 이루어진 회로 기판.The adhesive layer is a circuit board made of epoxy, polyimide, or thermosetting polymer. 삭제delete 삭제delete 삭제delete 모재를 마련하는 단계;Preparing a base material; 상기 모재 위에 아노다이징법으로 절연층을 형성하는 단계;Forming an insulating layer on the base material by anodizing; 금속염 실링법으로 상기 절연층을 봉공 처리하여 실링층을 형성하는 단계;Sealing the insulating layer by a metal salt sealing method to form a sealing layer; 상기 실링층 위에 접착물질로 이루어진 접착층을 형성하는 단계;Forming an adhesive layer made of an adhesive material on the sealing layer; 상기 접착층 위에 배선층을 형성하는 단계; 및,Forming a wiring layer on the adhesive layer; And, 상기 실링층과 상기 접착층 사이에 상기 절연층에 비해 상대적으로 열저항이 작고 접착성이 뛰어나며 절연 강도가 높은 유기질 또는 무기질 절연 물질로 이루어진 산화물 또는 질화물 계통 박막의 계면 절연층을 형성하는 단계를 포함하고,Forming an interfacial insulating layer between the sealing layer and the adhesive layer of an oxide or nitride based thin film made of an organic or inorganic insulating material having a relatively low thermal resistance, excellent adhesiveness, and high insulating strength compared to the insulating layer; , 상기 계면 절연층의 두께는 0.05 내지 20μm로 형성하고, 상기 절연층, 상기 실링층 및 상기 계면 절연층을 합한 두께는 5 내지 60μm로 형성하며,The interfacial insulation layer is formed to a thickness of 0.05 to 20μm, the thickness of the insulation layer, the sealing layer and the interfacial insulation layer is formed from 5 to 60μm, 상기 절연층의 두께는 상기 계면 절연층의 두께와 반비례하도록, 얇게 형성하는 것을 특징으로 하는 회로 기판 제조 방법.The thickness of the insulating layer is formed in a thin, so as to be inversely proportional to the thickness of the interface insulating layer circuit board manufacturing method. 청구항 10에 있어서,The method according to claim 10, 상기 금속염 실링법으로 상기 절연층을 봉공 처리한 후, 비등수 실링법으로 상기 절연층을 2차 봉공 처리하여 실링층을 형성하는 회로 기판 제조 방법.And sealing the insulating layer by the metal salt sealing method, and then sealing the insulating layer by a second sealing operation by a boiling water sealing method to form a sealing layer. 청구항 10에 있어서,The method according to claim 10, 상기 모재를 마련하는 단계 후에, 상기 모재 상에 표면 처리에 의해 요철층을 형성하는 단계를 포함하는 회로 기판 제조 방법.After the step of preparing the base material, forming a concave-convex layer by surface treatment on the base material. 삭제delete 청구항 10에 있어서,The method according to claim 10, 상기 계면 절연층을 형성하는 단계는 스퍼터링법, 진공 증착법, 화학 기상 증착법CVD, 상압 플라즈마 증착법, 졸겔법, 용사법, 스크린 프린팅법, 잉크젯 프린팅법, 디핑법(dipping), 분사법 중 적어도 어느 하나의 방법을 사용하여 형성하는 회로 기판 제조 방법.The forming of the interfacial insulating layer may include at least one of sputtering, vacuum deposition, chemical vapor deposition, CVD, atmospheric plasma deposition, sol-gel, thermal spraying, screen printing, inkjet printing, dipping, and spraying. The circuit board manufacturing method formed using the method.
KR1020090026946A 2009-03-30 2009-03-30 Circuit board and method of manufacturing the same KR100934476B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090026946A KR100934476B1 (en) 2009-03-30 2009-03-30 Circuit board and method of manufacturing the same
PCT/KR2010/001582 WO2010114238A2 (en) 2009-03-30 2010-03-15 Circuit board, and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090026946A KR100934476B1 (en) 2009-03-30 2009-03-30 Circuit board and method of manufacturing the same

Publications (1)

Publication Number Publication Date
KR100934476B1 true KR100934476B1 (en) 2009-12-30

Family

ID=41684887

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090026946A KR100934476B1 (en) 2009-03-30 2009-03-30 Circuit board and method of manufacturing the same

Country Status (2)

Country Link
KR (1) KR100934476B1 (en)
WO (1) WO2010114238A2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102143649A (en) * 2011-03-16 2011-08-03 深圳市华星光电技术有限公司 PCB board with heat radiation structure and processing method thereof
KR101067091B1 (en) 2010-03-31 2011-09-22 삼성전기주식회사 Heat-radiating substrate and manufacturing method thereof
KR101077378B1 (en) 2010-06-23 2011-10-26 삼성전기주식회사 Heat-radiating substrate and manufacturing method thereof
KR101154373B1 (en) 2010-07-16 2012-06-15 주식회사 유앤비오피씨 Metal core substrate and method for manufacturing the same
KR101322623B1 (en) * 2012-01-18 2013-10-29 한국생산기술연구원 Anodic Aluminum Oxide Having Aluminum Heat Spreading Layer Having Reclaimed Groove and Its Manufacturing Method
KR101322633B1 (en) * 2012-01-18 2013-10-29 한국생산기술연구원 Anodic Aluminum Oxide Having Aluminum Heat Spreading Layer Having Adhesion Groove and Its Manufacturing Method
KR101489476B1 (en) * 2012-06-27 2015-02-05 김정윤 Device for cooling electronic element and method for manufacturing thereof
JP2018533197A (en) * 2015-07-17 2018-11-08 ロジャーズ ジャーマニー ゲーエムベーハーＲｏｇｅｒｓ Ｇｅｒｍａｎｙ ＧｍｂＨ Electric circuit board and method of manufacturing same type board

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920006017B1 (en) * 1990-01-06 1992-07-25 장정훈 Manufacturing process for printed circuit board
KR19990008009A (en) * 1995-04-26 1999-01-25 웨인스테인폴 Anodized aluminum substrate with increased breakdown voltage
JP2003318316A (en) * 2002-04-25 2003-11-07 Hitachi Metals Ltd Ceramic circuit substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920006017B1 (en) * 1990-01-06 1992-07-25 장정훈 Manufacturing process for printed circuit board
KR19990008009A (en) * 1995-04-26 1999-01-25 웨인스테인폴 Anodized aluminum substrate with increased breakdown voltage
JP2003318316A (en) * 2002-04-25 2003-11-07 Hitachi Metals Ltd Ceramic circuit substrate

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101067091B1 (en) 2010-03-31 2011-09-22 삼성전기주식회사 Heat-radiating substrate and manufacturing method thereof
KR101077378B1 (en) 2010-06-23 2011-10-26 삼성전기주식회사 Heat-radiating substrate and manufacturing method thereof
KR101154373B1 (en) 2010-07-16 2012-06-15 주식회사 유앤비오피씨 Metal core substrate and method for manufacturing the same
CN102143649A (en) * 2011-03-16 2011-08-03 深圳市华星光电技术有限公司 PCB board with heat radiation structure and processing method thereof
CN102143649B (en) * 2011-03-16 2013-01-23 深圳市华星光电技术有限公司 PCB board with heat radiation structure and processing method thereof
KR101322623B1 (en) * 2012-01-18 2013-10-29 한국생산기술연구원 Anodic Aluminum Oxide Having Aluminum Heat Spreading Layer Having Reclaimed Groove and Its Manufacturing Method
KR101322633B1 (en) * 2012-01-18 2013-10-29 한국생산기술연구원 Anodic Aluminum Oxide Having Aluminum Heat Spreading Layer Having Adhesion Groove and Its Manufacturing Method
KR101489476B1 (en) * 2012-06-27 2015-02-05 김정윤 Device for cooling electronic element and method for manufacturing thereof
JP2018533197A (en) * 2015-07-17 2018-11-08 ロジャーズ ジャーマニー ゲーエムベーハーＲｏｇｅｒｓ Ｇｅｒｍａｎｙ ＧｍｂＨ Electric circuit board and method of manufacturing same type board
US10940671B2 (en) 2015-07-17 2021-03-09 Rogers Germany Gmbh Substrate for electrical circuits and method for producing a substrate of this type

Also Published As

Publication number Publication date
WO2010114238A3 (en) 2010-12-23
WO2010114238A2 (en) 2010-10-07

Similar Documents

Publication Publication Date Title
KR100934476B1 (en) Circuit board and method of manufacturing the same
KR100917841B1 (en) Metal substrate for electronic components module and electronic components module using it and method of manufacturing metal substrate for electronic components module
US20150118391A1 (en) Thermal management circuit materials, method of manufacture thereof, and articles formed therefrom
US9551082B2 (en) Insulated metal substrate
KR101077378B1 (en) Heat-radiating substrate and manufacturing method thereof
CN107004752A (en) The manufacture method of light-emitting device substrate and light-emitting device substrate
JP2007103939A (en) Printed circuit board incorporating electronic element and manufacturing method of the same
US20140041906A1 (en) Metal heat radiation substrate and manufacturing method thereof
KR101027422B1 (en) LED array board
KR101101709B1 (en) Led array heat-radiating module and manufacturing method thereof
JP5175320B2 (en) Heat dissipation board and manufacturing method thereof
KR101095100B1 (en) Heat-radiating substrate and manufacturing method thereof
KR20130036650A (en) Metal substrate module for led, method for manufacturing the same, and led package for vehicle using metal substrate module
WO2015135249A1 (en) Patterned multi-insulating material circuit substrate
KR101125752B1 (en) Printed circuit board and method of manufacturing the same
CN209418557U (en) Circuit board and ultraviolet LED curing light source
JP2010192897A (en) Substrate for holding at least one component, and method for producing substrate
JP6089144B1 (en) Copper-clad laminate and manufacturing method thereof
CN103887396A (en) A light-emitting assembly in which an LED chip is directly welded to the surface of a copper heat sink and a preparation method thereof
KR101460749B1 (en) Lamination technical development of metal printed circuit board having high heat-radiation property
KR20090111071A (en) Substrate for semiconductor package and semiconductor package using the substrate
TWM359191U (en) Thermal (conduct) substrate with composite material
US20110232950A1 (en) Substrate and method for manufacturing the same
KR20160085617A (en) Formation technical development of metal printed circuit board for LED having high heat-radiation property
CN1702863A (en) Circuit device

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121221

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141222

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee