KR20090109313A - Ceramic probe card and manufacturing method thereof - Google Patents
Ceramic probe card and manufacturing method thereof Download PDFInfo
- Publication number
- KR20090109313A KR20090109313A KR1020080034700A KR20080034700A KR20090109313A KR 20090109313 A KR20090109313 A KR 20090109313A KR 1020080034700 A KR1020080034700 A KR 1020080034700A KR 20080034700 A KR20080034700 A KR 20080034700A KR 20090109313 A KR20090109313 A KR 20090109313A
- Authority
- KR
- South Korea
- Prior art keywords
- ceramic
- probe
- ceramic blocks
- blocks
- probe card
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
본 발명은 세라믹 프로브 카드 및 그의 제조 방법에 관한 것으로, 보다 상세하게는, 저온 소성 처리된 복수의 세라믹 블럭을 포함하는 세라믹 프로브 카드 및 그의 제조 방법에 관한 것이다. The present invention relates to a ceramic probe card and a method of manufacturing the same, and more particularly, to a ceramic probe card including a plurality of ceramic blocks subjected to low temperature baking treatment and a method of manufacturing the same.
일반적인 반도체 테스트 장치는 테스터(Tester), 퍼포먼스 보드(Performance board), 프로브 카드(Probe card), 척(Chuck) 및 프로버(Prober)를 구비하여, 웨이퍼(Wafer)에 제조된 칩(Chip)들의 전기적인 특성을 테스트한다. 그리고, 반도체 테스트 장치의 프로브 카드는 테스터에서 발생한 신호(Signal)를 퍼포먼스 보드를 통해 전달받아 이를 웨이퍼 내 칩의 패드(Pad)들로 전달하고, 칩의 패드들로부터 출력되는 신호를 퍼포먼스 보드를 통해 테스터로 전달하는 역할을 수행한다.A general semiconductor test apparatus includes a tester, a performance board, a probe card, a chuck, and a prober, and includes chips of chips manufactured on a wafer. Test the electrical characteristics. The probe card of the semiconductor test apparatus receives a signal generated by the tester through the performance board and transmits the signal to the pads of the chip in the wafer, and transmits signals output from the pads of the chip through the performance board. Deliver the tester.
종래 프로브 카드는 고온 동시 소성 처리된 세라믹 기판을 이용하였다. 구체적으로, 세라믹 그린시트에 전기 신호 패턴과 비아 전극을 형성하여 적층하고, 고온 소성하는 방법에 의해 제조된 세라믹 기판을 프로브 카드로 이용하였다. 이 경 우, 소성 과정에서 세라믹 그린시트가 수축됨에 따라 비아 전극의 위치가 변경된다. The conventional probe card uses a ceramic substrate subjected to high temperature co-firing. Specifically, a ceramic substrate manufactured by a method of forming and stacking an electrical signal pattern and a via electrode on a ceramic green sheet, and baking at a high temperature was used as a probe card. In this case, the position of the via electrode is changed as the ceramic green sheet shrinks during the firing process.
도 1은 종래 세라믹 프로브 카드의 프로브 패드 형성면을 도시한 도면이다. 도 1을 참조하면, 세라믹 프로브 카드의 표층면에 소정 패턴의 프로브 패드(1)를 형성하였다. 하지만, 소성 과정에서 비아 전극(2)의 위치가 변경됨에 따라 프로브 패드(1)와 비아 전극(2)이 접합되지 않는 부분이 발생하여 세라믹 프로드 카드의 제조 수율이 저하된다는 문제점이 있었다. 이 경우, 비아 전극(2)은 0.2~1.2㎜의 직경을 갖는 것으로, 비아 전극(2)의 위치 변경을 고려할 때, 프로브 패드(1)는 최소한 0.4㎜의 직경을 가져야만 프로브 카드의 제조 수율을 10% 정도 구현할 수 있게 되었다. 이에 따라, 프로브 패드(1)의 크기를 감소시켜 고집적화하는 것이 어려웠다. 1 is a view showing a probe pad forming surface of a conventional ceramic probe card. Referring to FIG. 1, a
이와 같은 문제점을 해결하기 위한 방안으로, 무수축 공법을 이용한 저온 소성 처리한 세라믹 프로브 카드를 제조하였다. 그러나, 무수축 공법을 이용하더라도, 세라믹 프로브 카드를 제조하기 위한 세라믹 그린시트가 1.5㎜ 이상의 두께를 가지는 경우에는 면 방향으로 수축이 발생되어 비아 전극의 위치가 변경된다는 문제점이 있었다. In order to solve such a problem, a low-temperature firing ceramic probe card using a non-shrinkage method was manufactured. However, even when the non-shrinkage method is used, when the ceramic green sheet for manufacturing the ceramic probe card has a thickness of 1.5 mm or more, there is a problem that shrinkage occurs in the plane direction and the position of the via electrode is changed.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은, 저온 소성 처리된 복수의 세라믹 블럭들 간의 비아 전극을 매칭시켜 접합함으로써, 비아 전극의 위치 정확도를 향상시킬 수 있는 세라믹 프로브 카드 및 그 제조 방법을 제공하기 위한 것이다. The present invention is to solve the above problems, an object of the present invention, the ceramic probe card that can improve the position accuracy of the via electrode by matching and bonding the via electrode between the plurality of ceramic blocks subjected to low temperature firing process and It is for providing the manufacturing method.
이상과 같은 목적을 달성하기 위한 본 발명의 일 실시예에 따른 세라믹 프로브 카드의 제조 방법은, 세라믹 그린시트가 적층되고, 비아 전극이 형성된 복수의 세라믹 블럭을 형성하는 단계, 상기 복수의 세라믹 블럭을 소성하는 단계, 상기 소성된 복수의 세라믹 블럭들 간의 비아 전극 위치를 매칭시키는 단계, 상기 복수의 세라믹 블럭을 접합하는 단계, 상기 접합된 복수의 세라믹 블럭 중 최표층 상에 노출된 비아 전극 상에 프로브 패드를 형성하는 단계 및, 상기 프로브 패드 상에 프로브 탐침을 형성하는 단계를 포함한다. According to an aspect of the present invention, there is provided a method of manufacturing a ceramic probe card, the method comprising: forming a plurality of ceramic blocks in which ceramic green sheets are stacked and via electrodes are formed; Firing, matching via electrode positions between the plurality of fired ceramic blocks, bonding the plurality of ceramic blocks, probes on via electrodes exposed on the outermost layer of the plurality of bonded ceramic blocks Forming a pad and forming a probe probe on the probe pad.
이 경우, 상기 복수의 세라믹 블럭을 소성하는 단계는, 상기 복수의 세라믹 블럭 각각의 양면에 상기 복수의 세라믹 블럭의 소성 온도에서 소성되지 않는 구속층을 형성하는 단계, 상기 구속층이 형성된 복수의 세라믹 블럭을 개별 소성하는 단계, 및, 상기 소성된 복수의 세라믹 블럭 상에서 상기 구속층을 제거하는 단계를 포함한다. In this case, the firing of the plurality of ceramic blocks may include forming a restraint layer on both surfaces of each of the plurality of ceramic blocks that are not baked at the firing temperatures of the plurality of ceramic blocks, and the plurality of ceramics on which the restraint layer is formed. Firing the blocks separately, and removing the constraint layer on the fired plurality of ceramic blocks.
본 제조 방법에서, 상기 소성된 복수의 세라믹 블럭 각각은 1.5㎜ 이하의 두 께를 갖는 것이 바람직하다. In the present production method, each of the fired ceramic blocks preferably has a thickness of 1.5 mm or less.
한편, 상기 복수의 세라믹 블럭을 접합하는 단계는, 상기 복수의 세라믹 블럭 중 서로 마주하는 세라믹 블럭의 비아 전극 상에 접합 패드를 형성하여 상기 복수의 세라믹 블럭을 접합할 수 있다. In the bonding of the plurality of ceramic blocks, a plurality of ceramic blocks may be bonded by forming a bonding pad on a via electrode of a ceramic block facing each other among the plurality of ceramic blocks.
또한, 상기 복수의 세라믹 블럭을 접합하는 단계는, 웰딩(welding) 접합 방법, 브레이징(brazing) 접합 방법 및 솔더링(soldering) 접합 방법 중 어느 하나를 이용하여 수행될 수 있다. In addition, the bonding of the plurality of ceramic blocks may be performed using any one of a welding bonding method, a brazing bonding method, and a soldering bonding method.
상기 접합 패드는, Au-Sn로 이루어질 수 있으며, 상기 Au-Sn은 7:3의 조성비를 갖는 것이 바람직하다. The bonding pad may be made of Au-Sn, and the Au-Sn preferably has a composition ratio of 7: 3.
한편, 본 발명의 일 실시예에 따른 세라믹 프로브 카드는, 세라믹 그린시트가 적층되고, 비아 전극이 형성된 복수의 세라믹 블럭, 상기 복수의 세라믹 블럭 중 최표층의 비아 전극에 접촉하며, 일정 간격으로 형성된 프로브 패드, 상기 프로브 패드 상에 형성된 프로브 탐침, 및, 상기 복수의 세라믹 블럭의 사이에 형성되어, 상기 복수의 세라믹 블럭을 접합시키는 접합 패드를 포함한다. On the other hand, the ceramic probe card according to an embodiment of the present invention, the ceramic green sheet is laminated, a plurality of ceramic blocks having a via electrode, contact with the via electrode of the outermost layer of the plurality of ceramic blocks, formed at regular intervals A probe pad, a probe probe formed on the probe pad, and a bonding pad formed between the plurality of ceramic blocks to bond the plurality of ceramic blocks.
이 경우, 상기 접합 패드는, 상기 복수의 세라믹 블럭 중 서로 마주하는 세라믹 블럭의 비아 전극 상에 형성될 수 있다. In this case, the bonding pads may be formed on via electrodes of ceramic blocks facing each other among the plurality of ceramic blocks.
본 세라믹 프로브 카드에서, 상기 복수의 세라믹 블럭 각각은 1.5㎜ 이하의 두께를 갖는 것이 바람직하다. In the ceramic probe card, each of the plurality of ceramic blocks preferably has a thickness of 1.5 mm or less.
또한, 상기 접합 패드는, Au-Sn으로 이루어질 수 있으며, 상기 Au-Sn은 7:3의 조성비를 갖는 것이 바람직하다. In addition, the bonding pad may be made of Au-Sn, and the Au-Sn preferably has a composition ratio of 7: 3.
본 발명에 따르면, 복수의 세라믹 블럭을 무수축 공법을 이용하여 저온 소성하고, 복수의 세라믹 블럭 상에 형성된 비아 전극을 매칭시켜 접합함으로써, 비아 전극의 위치 정확도를 향상시킬 수 있게 되어 프로브 카드의 제조 수율이 향상된다.According to the present invention, by sintering a plurality of ceramic blocks using a non-shrinkage method, by matching and bonding via electrodes formed on the plurality of ceramic blocks, it is possible to improve the positional accuracy of the via electrodes to manufacture the probe card. Yield is improved.
또한, 비아 전극의 위치 정확도가 향상됨에 따라, 프로브 패드의 면적을 감소시킬 수 있게 되어 프로브 패드의 고집적화를 달성할 수 있게 된다.In addition, as the positional accuracy of the via electrode is improved, the area of the probe pad can be reduced, thereby achieving high integration of the probe pad.
이하에서는 첨부된 도면을 참조하여 본 발명을 보다 자세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
도 2a 내지 도 2g는 본 발명의 일 실시예에 따른 세라믹 프로브 카드의 제조 방법을 설명하기 위한 도면이다. 우선, 도 2a에 도시된 바와 같이, 복수의 세라믹 블럭을 마련한다. 구체적으로, 제1 세라믹 블럭(11), 제2 세라믹 블럭(12), 제3 세라믹 블럭(13), 제4 세라믹 블럭(14) 및 제5 세라믹 블럭(15)을 마련한다. 각 세라믹 블럭은 제1 및 제2 세라믹 그린시트를 포함하며, 제1 및 제2 세라믹 그린시트는 비아 전극 및 전기 신호 패턴을 포함한다. 즉, 제1 세라믹 블럭(11)은 제1 및 제2 세라믹 그린시트(11a, 11b), 비아 전극(11c) 및 전기 신호 패턴(11d)를 포함하며, 제2 세라믹 블럭(12)은 제1 및 제2 세라믹 그린시트(12a, 12b), 비아 전극(12c) 및 전기 신호 패턴(12d)를 포함한다. 또한, 제3 세라믹 블럭(13)은 제1 및 제2 세라믹 그린시트(13a, 13b), 비아 전극(13c) 및 전기 신호 패턴(13d)을 포함하며. 제4 세 라믹 블럭(14)은 제1 및 제2 세라믹 그린시트(14a, 14b), 비아 전극(14c) 및 전기 신호 패터(14d)를 포함한다. 그리고, 제5 세라믹 블럭(15)은 제1 및 제2 세라믹 그린시트(15a, 15b), 비아 전극(15c) 및 전기 신호 패턴(15d)을 포함한다. 이 경우, 제1 내지 제5 세라믹 블럭(11-15)은 각각 1.5㎜ 이하의 두께로 제조될 수 있다. 2A to 2G are views for explaining a method of manufacturing a ceramic probe card according to an embodiment of the present invention. First, as shown in FIG. 2A, a plurality of ceramic blocks is provided. Specifically, the first
도 2a에서는 제1 내지 제5 세라믹 블럭(11-15)이 2개의 그린시트로 구성되는 것으로 도시 및 설명되었으나, 제1 내지 제5 세라믹 블럭(11-15)을 구성하는 그린시트의 수는 3개 또는 그 이상이 될 수도 있다. In FIG. 2A, the first to fifth ceramic blocks 11-15 are illustrated and described as being composed of two green sheets, but the number of the green sheets constituting the first to fifth ceramic blocks 11-15 is 3. May be dogs or more.
한편, 도 2b에 도시된 바와 같이, 제1 세라믹 블럭(11)의 상부면 및 하부면 상에, 상기 제1 세라믹 블럭(11)의 소성 온도에서 소결되지 않는 구속층(20a, 20b)을 형성한다. 이 경우, 제1 세라믹 블럭(11)의 소성 온도는 약 700~900℃이며, 구속층(20a, 20b)의 소성 온도는 약 1000℃ 이상인 것이 바람직하다. 이와 같은 조건을 만족하는 물질로는, 알루미나(Al2O3) 및 지르코니아(ZrO2) 등이 있을 수 있다. On the other hand, as shown in Figure 2b, on the upper surface and the lower surface of the first
이 후, 구속층(20a, 20b)이 형성된 제1 세라믹 블럭(11)을 약 700~900℃의 온도에서 소성한다. 이 경우, 제 1 세라믹 블럭(11)은 구속층(20a, 20b)에 의해 면방향 수축이 억제되고, 두께 방향으로 수축이 발생된다. 본 발명의 제1 세라믹 블럭(11)은 1.5㎜ 이하의 두께로 제조되기 때문에, 소성 과정에서 수축되더라도 세라믹 블럭의 비아 전극 및 전기 신호 패턴의 위치가 크게 변경되지 않는다. 이와 같은 방법으로, 제2 내지 제5 세라믹 블럭(12-15) 각각에 구속층(20a, 20b)을 형성하 여 개별 소성한다.Thereafter, the first
다음, 도 2c에 도시된 바와 같이, 제1 내지 제5 세라믹 블럭(11-15)의 소성이 완료되면, 구속층(20a, 20b)을 제거한다. 구속층(20a, 20b)이 제거되면, 제1 내지 제5 세라믹 블럭(11-15)의 표면을 연마하고, Ni/Au 무전해 도금한다. Next, as shown in FIG. 2C, when the firing of the first to fifth ceramic blocks 11-15 is completed, the
그리고, 제1 내지 제5 세라믹 블럭(11-15)들 간의 비아 전극 위치를 매칭시켜 정렬한다. 구체적으로, 점선으로 표시된 바와 같이, 제1 세라믹 블럭(11)의 비아 전극(11c)에 제2 세라믹 블럭(12)의 비아 전극(12c)을 매칭시키고, 제2 세라믹 블럭(12)의 비아 전극(12c)에 제3 세라믹 블럭(13)의 비아 전극(13c)을 매칭시킨다. 그리고, 제3 세라믹 블럭(13)의 비아 전극(13c)에 제4 세라믹 블럭(14)의 비아 전극(14c)을 매칭시키고, 제4 세라믹 블럭(14)의 비아 전극(14c)에 제5 세라믹 블럭(15)의 비아 전극(15c)을 매칭시킨다. Then, the via electrode positions between the first to fifth ceramic blocks 11-15 are matched and aligned. Specifically, as indicated by the dotted line, the
상기와 같은 방법으로, 각 세라믹 블럭 간의 비아 전극 위치를 매칭시켜 정렬한 후, 도 2d에 도시된 바와 같이, 서로 마주하는 세라믹 블럭 중 어느 하나의 세라믹 블럭에 접합 패드(30)를 형성한다. 구체적으로, 제1 세라믹 블럭(11)과 마주하는 제2 세라믹 블럭(12)의 상부 비아 전극(12c) 상에 접합 패드(30)를 형성하고, 제2 세라믹 블럭(12)과 마주하는 제3 세라믹 블럭(13)의 상부 비아 전극(13c) 상에 접합 패드(30)를 형성할 수 있다. 또한, 제3 세라믹 블럭(13)과 마주하는 제4 세라믹 블럭(14)의 상부 비아 전극(14c) 상에 접합 패드(30)를 형성할 수 있으며, 제4 세라믹 블럭(14)과 마주하는 제5 세라믹 블럭(15)의 상부 비아 전극(15c) 상에 접합 패드(30)를 형성할 수 있다. 이 경우, 이 경우, 접합 패드(30)는 접합 물질을 솔더 볼 방법 또는 인쇄 방법을 이용하여 비아 전극 상에 도포함으로써 형성될 수 있다. 또한, 접합 패드(30)는 비아 전극(11c, 12c, 13c, 14c, 15c)의 크기(예를 들어, 면적)에 따라, 솔더 볼 또는 인쇄 방법을 통해 형성되는 높이 또는 면적이 상이해진다. 본 발명에 적용 가능한 접합 물질로는, Au-Sn이 있을 수 있다. In this manner, after matching and aligning via electrode positions between the ceramic blocks, as shown in FIG. 2D, the
한편, 도 2e에 도시된 바와 같이, 제1 내지 제5 세라믹 블럭(11-15)를 접합한다. 이 경우, 제1 내지 제5 세라믹 블럭(11-15)은 접합 패드(30)에 의해 접착되는 것으로, 웰딩(welding) 접합, 브레이징(brazing) 접합 및 솔더링(soldering) 접합 중 어느 하나의 접합 방법을 통해 이루어질 수 있다. 그러나, 이 중에서도 브레이징 접합 방법을 이용하는 것이 바람직하다. 구체적으로, 웰딩 접합 및 솔더링 접합의 경우, 약 600~700℃ 이상의 고온에서 공정이 이루어지기 때문에 세라믹 블럭 및 비아 전극이 변형될 가능성이 있다. 따라서, 세라믹 블럭의 접합 과정에서, 기판의 손상이 없고, 접합의 고강도, 내고온성, 내부식성 및 세척성이 뛰어난 브레이징 접합 방법을 이용하는 것이 바람직하다. 이 경우, 브레이징 접합 방법은 약 300℃의 온도에서 이루어질 수 있다. 이를 위해, 접합 물질, 즉, Au-Sn을 7:3 또는 8:2의 비율로 혼합할 수 있다. Meanwhile, as shown in FIG. 2E, the first to fifth ceramic blocks 11-15 are bonded to each other. In this case, the first to fifth ceramic blocks 11-15 are bonded by the
이 후, 도 2f에 도시된 바와 같이, 제1 세라믹 블럭(11) 상에 프로브 패 드(40)를 형성한다. 이 경우, 제1 내지 제5 세라믹 블럭(11-15) 각각은 1.5㎜ 이하의 두께를 가지는 것으로, 소성 과정에서 면 방향 수축이 억제되어 비아 전극의 위치 변형을 감소시킬 수 있게 된다. 이에 따라, 비아 전극의 위치 정확도를 향상시킬 수 있게 되어, 상하 좌우로 일정 패턴을 갖는 복수의 프로브 패드(40)를 형성하는 경우, 프로브 패드(40) 영역 내에 비아 전극이 접속될 수 있게 된다. 이에 따라, 프로브 패드(40)와 비아 전극의 접속 불량을 감소시켜 세라믹 프로브 카드의 제조 수율을 향상시킬 수 있게 된다. Thereafter, as illustrated in FIG. 2F, a
다음, 도 2g에 도시된 바와 같이, 프로브 패드(40) 상에 테스트 탐침(50)을 형성하여 세라믹 프로브 카드(100)를 제조할 수 있게 된다. 이와 같은 방법으로 제조된 세라믹 프로브 카드(100)는 도 2g에 도시된 바와 같이, 제1 내지 제5 세라믹 블럭(11-15), 제1 내지 제5 세라믹 블럭(11-15) 사이에 형성된 접합 패드(30), 제1 세라믹 블럭(11) 상에 위치한 프로브 패드(40) 및 테스트 탐침(50)을 포함하는 형태로 제조된다. 이 경우, 제1 내지 제5 세라믹 블럭(11-15) 각각은 1.5㎜ 이하의 두께를 가지나, 이를 접합하여 형성된 세라믹 프로브 카드(100)는 5㎜ 이상의 두께를 가지게 된다. 이에 따라, 비아 전극의 위치 정확도가 향상되어 프로브 패드와의 접속 불량을 감소시킬 수 있으며, 면적이 넓고 적정 두께를 갖는 세라믹 프로브 카드(100)를 제조할 수 있게 된다. Next, as illustrated in FIG. 2G, the
도 3a 및 도 3b는 본 발명의 세라믹 프로브 카드의 프로브 패드 형성면을 도시한 도면이다. 도 3a는 본 발명에 의해 제조된 세라믹 프로브 카드에 일반적으로 이용되는 프로브 패드를 형성한 도면이다. 도 3a를 참조하면, 세라믹 프로브 카드의 표층(11a)에는 프로브 패드(40)가 형성되어 있으며, 프로브 패드(40) 아래에는 비아 전극(11c)이 형성되어 있다. 이 경우, 비아 전극(11c)은 약 0.2~1.2㎜의 직경을 갖는 것으로, 0.4㎜의 직경을 갖는 프로브 패드(40) 영역 내에 위치한다. 이와 같이, 비아 전극(11c)의 위치 정확도 향상에 따라, 비아 전극(11c)은 프로브 패드(40) 영역을 벗어나지 않게 된다. 따라서, 세라믹 프로브 카드의 제조 수율이 증가된다. 3A and 3B are diagrams illustrating a probe pad forming surface of the ceramic probe card of the present invention. 3A is a view showing a probe pad generally used in the ceramic probe card manufactured by the present invention. Referring to FIG. 3A, a
도 3b는 본 발명에 의해 제조된 세라믹 프로브 카드에 고집적도의 프로브 패드를 형성한 도면이다. 도 3b를 참조하면, 세라믹 프로브 카드의 표면에는 프로브 패드(220)가 형성되어 있으며, 도 3a에 도시된 프로브 패드(40)와 비교할 때, 프로브 패드(220)는 그 크기가 감소되었으며, 상하 좌우의 프로브 패드(220)와의 간격이 감소될 것을 알 수 있다. 즉, 프로브 패드(220)가 고집적화된 것을 알 수 있다. 이는, 비아 전극(210)의 위치 정확도 향상에 의한 것으로, 도 3a에 도시된 것보다 작은 크기를 갖는 프로브 패드(220)를 이용하더라도, 비아 전극(210)과 프로브 패드(220)의 접속이 용이해진다. 3B is a view in which a highly integrated probe pad is formed on a ceramic probe card manufactured by the present invention. Referring to FIG. 3B, a
이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가 진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안 될 것이다.While the above has been shown and described with respect to preferred embodiments of the invention, the invention is not limited to the specific embodiments described above, it is usually in the technical field to which the invention belongs without departing from the spirit of the invention claimed in the claims. Various modifications may be made by those skilled in the art, and these modifications should not be individually understood from the technical spirit or the prospect of the present invention.
도 1은 종래 세라믹 프로브 카드의 프로브 패드 형성면을 도시한 도면, 1 is a view showing a probe pad forming surface of a conventional ceramic probe card,
도 2a 내지 도 2g는 본 발명의 일 실시예에 따른 세라믹 프로브 카드의 제조 방법을 설명하기 위한 도면, 그리고, 2A to 2G are views for explaining a method of manufacturing a ceramic probe card according to an embodiment of the present invention, and
도 3a 및 도 3b는 본 발명의 세라믹 프로브 카드의 프로브 패드 형성면을 도시한 도면이다. 3A and 3B are diagrams illustrating a probe pad forming surface of the ceramic probe card of the present invention.
* 도면의 주요 부분에 대한 부호 설명 *Explanation of symbols on the main parts of the drawings
100 :세라믹 프로브 카드 11 : 제1 세라믹 블럭100: ceramic probe card 11: the first ceramic block
12 : 제2 세라믹 블럭 13 : 제3 세라믹 블럭12: second ceramic block 13: third ceramic block
14 : 제4 세라믹 블럭 15 : 제5 세라믹 블럭14: fourth ceramic block 15: fifth ceramic block
20a, 20b : 구속층 30 : 접합 패드20a, 20b: restraint layer 30: bonding pad
40 : 프로브 패드 40: probe pad
Claims (12)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080034700A KR101018257B1 (en) | 2008-04-15 | 2008-04-15 | Ceramic probe card and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080034700A KR101018257B1 (en) | 2008-04-15 | 2008-04-15 | Ceramic probe card and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090109313A true KR20090109313A (en) | 2009-10-20 |
KR101018257B1 KR101018257B1 (en) | 2011-03-03 |
Family
ID=41552631
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080034700A KR101018257B1 (en) | 2008-04-15 | 2008-04-15 | Ceramic probe card and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101018257B1 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101149472B1 (en) * | 2010-10-22 | 2012-05-24 | 장경규 | A probe card |
KR20200095243A (en) * | 2019-01-31 | 2020-08-10 | (주)포인트엔지니어링 | Multi layer ceramic and probe card including the same |
KR20210100373A (en) * | 2020-02-06 | 2021-08-17 | (주)포인트엔지니어링 | Multi layer wiring board |
US11497126B2 (en) | 2019-11-05 | 2022-11-08 | Point Engineering Co., Ltd. | Multilayer wiring board and probe card including same |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2921223B2 (en) * | 1991-11-21 | 1999-07-19 | 日本電気株式会社 | Manufacturing method of polyimide multilayer wiring board |
JP2749566B2 (en) * | 1996-11-15 | 1998-05-13 | 株式会社日立製作所 | Probe head for semiconductor LSI inspection device and method of manufacturing the same |
JP3572305B2 (en) | 2001-09-27 | 2004-09-29 | 松下電器産業株式会社 | INSULATING SHEET, MULTI-LAYER WIRING BOARD, AND ITS MANUFACTURING METHOD |
JP2008034828A (en) * | 2006-06-30 | 2008-02-14 | Ngk Spark Plug Co Ltd | Multilayer ceramic substrate used for integrated circuit (ic) inspection jig device, and manufacturing method of multilayer ceramic substrate |
-
2008
- 2008-04-15 KR KR1020080034700A patent/KR101018257B1/en not_active IP Right Cessation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101149472B1 (en) * | 2010-10-22 | 2012-05-24 | 장경규 | A probe card |
KR20200095243A (en) * | 2019-01-31 | 2020-08-10 | (주)포인트엔지니어링 | Multi layer ceramic and probe card including the same |
US11497126B2 (en) | 2019-11-05 | 2022-11-08 | Point Engineering Co., Ltd. | Multilayer wiring board and probe card including same |
KR20210100373A (en) * | 2020-02-06 | 2021-08-17 | (주)포인트엔지니어링 | Multi layer wiring board |
Also Published As
Publication number | Publication date |
---|---|
KR101018257B1 (en) | 2011-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101004843B1 (en) | Ceramic multi-layer circuit substrate and manufacturing method thereof | |
KR100806736B1 (en) | Probe card and method for fabricating the same | |
US8723538B2 (en) | Probe head formation methods employing guide plate raising assembly mechanism | |
US7180315B2 (en) | Substrate with patterned conductive layer | |
KR101441632B1 (en) | Manufacturing method of space transformer for glass base probe card and the space transformer for glass base probe card thereby | |
TWI265763B (en) | Connection structure of inner conductor and multilayer substrate | |
JP4819549B2 (en) | Electrostatic chuck | |
KR101018257B1 (en) | Ceramic probe card and manufacturing method thereof | |
US20160313393A1 (en) | Multilayer circuit board and tester including the same | |
KR20130037451A (en) | Probe card and manufacturing method threrof | |
TW200935059A (en) | Wiring substrate for electronic-component inspection apparatus | |
KR100997986B1 (en) | Ceramic probe card and manufacturing method thereof | |
KR101046066B1 (en) | Manufacturing method of ceramic probe card | |
JPWO2017188253A1 (en) | Electronic component mounting substrate, electronic device and electronic module | |
KR20120092915A (en) | Manufacturing method for ceramic substrate for probe card | |
JP6835540B2 (en) | Ceramic wiring board, probe board and probe card | |
KR20110020098A (en) | Space transformer for probe card and manufacturing method of space transformer for probe card | |
KR20090079273A (en) | Probe Card having integral Space Transformer with pin | |
KR100983125B1 (en) | Manufacturing method of multi-layer ceramic substrate | |
JP4613410B2 (en) | Manufacturing method of ceramic circuit board | |
TWI754537B (en) | Space transformer, probe card, and manufacturing methods thereof | |
KR101415635B1 (en) | Manufacturing method of space transformer for glass base probe card and the space transformer for glass base probe card thereby | |
TWI721424B (en) | Space transformer, probe card, and manufacturing methods thereof | |
KR102170221B1 (en) | Space transformer for probe card and method for manufacturing the same | |
JP7233407B2 (en) | Power semiconductor module containing dimples in the metallization layer below the legs of the terminals |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
J201 | Request for trial against refusal decision | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20131224 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20150202 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |