KR20090079273A - Probe Card having integral Space Transformer with pin - Google Patents

Abstract

A probe card having a pin integrated space transformer is provided to increase the number of pins in a space transformer in comparison with an existing probe card by reducing remarkably a manufacturing process. A probe card includes a main substrate(200), a probe pin(220), and a pin integrated space transformer(210). The main substrate is connected to a semiconductor test apparatus. A plurality of circuits is printed on an upper surface of the main substrate. The probe pin is soldered to be connected with a circuit pattern of a bottom surface of the main substrate. The probe pin is positioned on an upper end of a multilayered substrate. The pin integrated space transformer probes a wafer(240) by using a probe pin of a lower end of the multilayered substrate.

Description

핀 일체형 스페이스 트랜스포머를 구비한 프로브 카드{Probe Card having integral Space Transformer with pin} Probe Card having integral Space Transformer with pin}

본 발명은 반도체 검사용 프로브 카드에 관한 것으로서, 보다 상세하게는 초소형화 및 박형화한 니들과 이 니들에의 인터페이스 구성을 간소하게 개선하므로서 보다 미세한 패턴의 반도체 칩 검사에 적용 가능토록 하는 반도체 검사용 프로BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a probe card for semiconductor inspection, and more particularly, to a semiconductor inspection pro which can be applied to inspection of finer patterns of semiconductor chips by simply improving the microminiaturized and thinned needle and the interface configuration to the needle.

브 카드에 관한 것이다.It is about the card.

일반적으로 반도체소자는 웨이퍼(Wafer) 상에 패턴(pattern)을 형성시키는 제조공정과 패턴이 형성된 웨이퍼를 각각의 칩(Chip)으로 조립하는 어셈블리공정을 수행함으로써 제조된다.In general, a semiconductor device is manufactured by performing a manufacturing process of forming a pattern on a wafer and an assembly process of assembling the wafer on which the pattern is formed into each chip.

그리고 제조공정과 어셈블리공정 사이에는 웨이퍼를 구성하고 있는 각각의 칩의 전기적특성을 검사하는 이디에스(Electrical Die Sorting:이하 'EDS' 라 한다)공정을 수행하게 된다.An electronic die sorting (EDS) process is performed between the fabrication process and the assembly process to inspect the electrical characteristics of each chip constituting the wafer.

이러한 EDS공정은 웨이퍼를 구성하고 있는 칩들 중에서 불량칩을 판별하기 위하여 수행하는 것이다.This EDS process is performed to determine the defective chip among the chips constituting the wafer.

이같은 검사는 웨이퍼를 구성하는 칩들의 전기적 상태를 검사할 수 있도록 상기 웨이퍼와 접촉하여 전기적 신호를 인가시킬 수 있는 니들이 구비되는 프로브 카드로 이루어지는 검사장치를 주로 이용한다.Such inspection mainly uses an inspection apparatus including a probe card having needles for contacting the wafer and applying an electrical signal to inspect the electrical state of the chips constituting the wafer.

프로브 카드를 이용한 테스트의 결과가 양품으로 판정되는 반도체 디바이스는 패키징등의 후공정에 의해서 완성품으로서 제작된다.The semiconductor device whose result of the test using a probe card is judged good quality is manufactured as a finished product by a post process, such as packaging.

반도체 웨이퍼의 전기적 특성검사는 통상 반도체 웨이퍼의 전극패드에 프로브 카드의 니들을 접촉시키고, 이 니들을 통해 특정의 전류를 통전시키므로서 그때의 전기적 특성을 측정하게 된다.In the electrical property inspection of the semiconductor wafer, the needle of the probe card is usually brought into contact with the electrode pad of the semiconductor wafer, and the electrical property at that time is measured while energizing a specific current through the needle.

한편 반도체 디바이스는 점차 미세한 사이즈로 축소되면서 회로의 집적도 또한 더욱 높아지고 있으므로 프로브 카드의 니들과 접촉되는 반도체 디바이스의 전극 패드가 더욱 미세해지고 있는 추세이다.Meanwhile, as semiconductor devices are gradually reduced to finer sizes, the degree of integration of circuits is also increased, so that electrode pads of semiconductor devices in contact with the needles of probe cards are becoming more fine.

이와 같은 반도체 웨이퍼 검사에 사용되는 종래의 프로브 카드는 도1에서 보는 바와 같다.The conventional probe card used for such semiconductor wafer inspection is as shown in FIG.

도1에 도시된 바와 같이 종래의 프로브 카드는 반도체 검사장비와 연결되는 메인기판(100); 이 메인기판은 회로로 구성되어 하면에 스페이스 트랜스포머(110) 부품과 연결된다. As shown in FIG. 1, a conventional probe card includes a main substrate 100 connected to a semiconductor inspection apparatus; The main board is composed of a circuit and is connected to the space transformer 110 component on the lower surface thereof.

일반적으로, 스페이스 트랜스포머 부품은 복수개의 탄성 접촉 구조물(프로브 핀)(120)을 전자 부품의 단자(즉, 반도체 장치상의 결합 패드)(130)와 상대적으로 미세한 피치(간격)로 접촉시킬 수 있도록 그의 상부면으로부터 연장하도록 하는 반면에, 그의 하부면상에서 스페이스 트랜스포머에 대한(즉, 결합 패드 또는 대체적 으로 탄성 접촉 구조물에 대한) 연결은 상대적으로 넓은 피치에서 효과적이다.In general, a space transformer component may contact a plurality of elastic contact structures (probe pins) 120 with a terminal (ie, a bonding pad on a semiconductor device) 130 of the electronic component at a relatively fine pitch (interval). While allowing to extend from the top face, the connection to the space transformer on its bottom face (ie to the bond pad or generally the elastic contact structure) is effective at a relatively wide pitch.

상기 스페이스 트랜스포머는 하부에 프로브 핀과 연결되고 프로브 핀(120)은 가이드 플레이트(120)에 의해 정렬되는 구조로 되어 있다. The space transformer is connected to the probe pin at the bottom and the probe pin 120 is arranged by the guide plate 120.

상기 프로브 카드는 프로브 핀간의 넓은 피치를 확보하기 위하여 스페이스 트랜스포머를 사용한다. 탐침해야하는 반도체 웨이퍼의 패드 간격이 점점 작아지면서 상기의 스페이스 트랜스포머는 사용은 필수적이 되었다. 그리고 이 스페이스 트랜스 포머와 연결되는 프로브 핀도 점차 초소형 및 박형화 되면서 핀간의 간섭을 막기 위하여 가이드 플레이트가 추가 되었다.The probe card uses a space transformer to secure a wide pitch between probe pins. As the pad spacing of the semiconductor wafer to be probed becomes smaller and smaller, the use of the above space transformer becomes essential. In addition, the probe pin connected to the space transformer is gradually miniaturized and thinned, and a guide plate is added to prevent interference between the pins.

일반적으로 프로브 카드의 구성은 상기와 같고, 이러한 구성을 가지고 프로브 카드의 제조는 공정의 복잡성과 함께 생산비용 상승의 문제점이 있다. 또한 프로브 카드가 커질수록 수직으로 적층되는 스페이스 트랜스 포머는 부품의 뒤틀림이 발생할 수 있음으로 제품의 안정성에 문제가 발생할 수 있다.In general, the configuration of the probe card is as described above, the production of the probe card with such a configuration there is a problem of rising production cost with the complexity of the process. In addition, space transformers stacked vertically with larger probe cards may cause component warping, which may cause product stability problems.

본 발명의 핀 일체형 스페이스 트랜스포머를 구비한 프로브 카드는 초소형화 및 박형화한 프로브 핀과 이 프로브 핀에서의 인터페이스 구성을 간소하게 개선하므로서 보다 미세한 패턴의 반도체 칩 검사에 적용 가능토록 하는 반도체 검사용 프로The probe card with the pin integrated space transformer of the present invention is a semiconductor inspection pro which can be applied to inspection of finer patterns of semiconductor chips by simply improving the miniaturized and thinned probe pins and the interface configuration of the probe pins.

브 카드에 관한 것이다. 그리고 공정을 간소화시키면서 생산비용을 획기적으로 감소 시키는 프로브 카드 제조에 있다.It is about the card. And it is in the manufacture of probe card that dramatically reduces the production cost while simplifying the process.

이에 본 발명은 상술한 종래 기술의 문제점을 해결하기 위한 것으로서, 본 발명의 주된 목적은 스페이스 트랜스포머와 프로브 핀을 일체화 하여 프로브 카드의 공정을 획기적으로 간소화가 가능토록 하는데 있다.Accordingly, the present invention is to solve the above-mentioned problems of the prior art, the main object of the present invention is to integrate the space transformer and the probe pin to simplify the process of the probe card significantly.

반도체 웨이퍼 검사를 위한 프로브 카드의 제조 공정을 획기적으로 감소 시키면서 스페이스 트랜스포머의 수평적층은 기존의 프로브 카드보다 핀의 수를 늘릴수 있고, 스페이스 트랜스포머의 뒤틀림과 같은 문제점을 해결할 수 있다.While significantly reducing the manufacturing process of the probe card for semiconductor wafer inspection, the horizontal stacking of the space transformer can increase the number of pins more than the conventional probe card, and solve the problems such as the distortion of the space transformer.

이와 같은 목적을 달성하기 위하여 본 발명은 도2에서 확인하면, 반도체 검사장비와 연결되는 메인기판(200)을 프로브 핀(220)과 일체화된 스페이스 트랜스포머(210) 상부의 프로브핀과 솔더링 하여 연결하고, 이 연결된 스페이스 트렌스포머 하측의 프로브 핀이 반도체 웨이퍼(240) 패드(230)를 탐침한다.In order to achieve the above object, in the present invention, as shown in FIG. 2, the main board 200 connected to the semiconductor inspection equipment is soldered and connected to the probe pin on the space transformer 210 integrated with the probe pin 220. The probe pins below the connected space transformer probe the pads 230 of the semiconductor wafer 240.

이하 첨부한 도면을 참조하여 핀 일체형 스페이스 트랜스포머를 구비한 프로브 카드에 대하여 상세하게 설명한다.Hereinafter, a probe card having a pin integrated space transformer will be described in detail with reference to the accompanying drawings.

본 발명에서 도3의 스페이스 트랜스포머는 여러개의 단편블럭(210a, 210b)으로 구성되고, 이 단편블럭들 사이에 각각의 프로브 핀(220a)을 삽입하여 수평으로 적층하면서 체결한다.In the present invention, the space transformer of FIG. 3 is composed of a plurality of fragment blocks 210a and 210b, and the probe pins 220a are inserted between the fragment blocks to be horizontally laminated.

일반적으로 스페이스 트랜스포머는 IC 칩의 성능 테스트를 위해 웨이퍼 상태의 칩패드에 접촉해 테스트 장비와 반도체 칩 사이의 전기적 신호를 전달하는 프로브 카드를 구성하는 부품으로, 프로브 카드중 반도체 칩에 직접 접촉하는 핀을 연결 고정하는 한편 전기적 신호를 검사장비에 전달하는 역할을 한다. 또한 이것은 수십 미크론 수준의 간격을 유지하는 세라믹 세트를 수십층 적층하는 적층 세라믹 공정으로 이뤄져 있다.In general, a space transformer is a component that forms a probe card that contacts the chip pad in a wafer state and transmits an electrical signal between the test equipment and the semiconductor chip to test the performance of the IC chip. It also connects and secures the electrical signal to the inspection equipment. It also consists of a multilayer ceramic process, in which dozens of layers of ceramic sets are spaced at intervals of tens of microns.

세라믹 소재의 스페이스 트랜스포머는 실리콘 웨이퍼와 열팽창 계수가 비슷하고 기계적 강도 및 내화학성이 우수해 반도체 검사 장비용으로 많이 사용되고 있는 부품이다. The space transformer of ceramic material is a component that is widely used for semiconductor inspection equipment because of its similar thermal expansion coefficient and excellent mechanical strength and chemical resistance.

본 발명은 수직 적층이 아닌 수평 적층형태로서 수직 적층 같은 경우는 프로브 카드의 크기가 커질수록 부품의 뒤틀림이 발생하게 된다. 그러나 수평적층 같은 경우는 프로브 카드가 커진다 할지라고 뒤틀림이 발생되지 않고, 중간중간에 핀을 삽입함으로써 더 많은 핀 삽입과 함께 공정이 획기적으로 단순화 된다. According to the present invention, the vertical stacking is not a vertical stacking. In the vertical stacking, the component is warped as the size of the probe card increases. However, in the case of horizontal stacking, there is no distortion of whether the probe card is enlarged, and the process is dramatically simplified by inserting more pins in the middle.

도1 종래의 프로브 카드 구성도1 is a block diagram of a conventional probe card

도2 본 발명의 프로브 카드 구성도2 is a configuration diagram of the probe card of the present invention

도3 스페이스 트랜스포머의 핀 구성 단면도Fig. 3 Pin configuration cross-sectional view of the space transformer

Claims (2)

반도체 테스트 장비와 연결되어 다수의 회로가 인쇄되어 있는 메인기판과; A main board connected to the semiconductor test equipment and printed with a plurality of circuits; 상기 메인 기판 저면의 회로 패턴과 접속되도록 솔더링하는 다층 기판 상단부의 프로브 핀; 다층 기판 하단부의 프로브 핀에 의해 웨이퍼를 탐침하도록 구성되는 핀일체형 스페이스 트랜스포머를 구비한 프로브 카드A probe pin at an upper end portion of the multilayer substrate soldered to be connected to a circuit pattern on a bottom surface of the main substrate; Probe card with pin-integrated space transformer configured to probe the wafer by probe pins at the bottom of the multilayer substrate 제 1항에 있어서,The method of claim 1, 상기 다층기판은 기판블록들 사이에 프로브 핀을 삽입하여 수평으로 적층하면서 체결하는 핀 일체형 스페이스 트랜스포머를 구비한 프로브 카드 The multi-layer substrate is a probe card having a pin-integrated space transformer for fastening while inserting the probe pins between the substrate blocks and stacked horizontally

Images