JP2921223B2 - Manufacturing method of polyimide multilayer wiring board - Google Patents
Manufacturing method of polyimide multilayer wiring boardInfo
- Publication number
- JP2921223B2 JP2921223B2 JP30594391A JP30594391A JP2921223B2 JP 2921223 B2 JP2921223 B2 JP 2921223B2 JP 30594391 A JP30594391 A JP 30594391A JP 30594391 A JP30594391 A JP 30594391A JP 2921223 B2 JP2921223 B2 JP 2921223B2
- Authority
- JP
- Japan
- Prior art keywords
- polyimide
- substrate
- layer
- multilayer wiring
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Landscapes
- Formation Of Insulating Films (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、セラミック基板にポリ
イミド樹脂を層間絶縁に使用した多層配線層を有するポ
リイミド多層配線基板の製造方法に関し、特にポリイミ
ド樹脂層の積層方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a polyimide multilayer wiring board having a multilayer wiring layer in which a polyimide resin is used for interlayer insulation on a ceramic substrate, and more particularly to a method for laminating a polyimide resin layer.
【０００２】[0002]
【従来の技術】ＬＳＩチップを搭載する配線基板とし
て、従来から多層プリント配線基板が使用されてきた。
多層プリント配線基板は、銅張積層板をコア材に、プリ
プレグをコア材の接着剤として構成され、コア材とプリ
プレグを交互に積層し熱プレスを使用して一体化する。
積層板間の電気的接続はコア材とプリプレグを一体化し
た後、ドリルによって貫通スルーホールを形成し、貫通
スルーホール内壁を銅メッキすることによって行われ
る。2. Description of the Related Art A multilayer printed wiring board has conventionally been used as a wiring board on which an LSI chip is mounted.
The multilayer printed wiring board is configured by using a copper-clad laminate as a core material and a prepreg as an adhesive for the core material, alternately laminating the core material and the prepreg, and integrating them using a hot press.
The electrical connection between the laminated plates is performed by integrating the core material and the prepreg, forming a through hole with a drill, and plating the inner wall of the through hole with copper.
【０００３】また、近年、多層プリント配線基板より高
配線密度を要求されている大型コンピュータ用配線基板
に、セラミック基板上にポリイミド樹脂を層間絶縁に使
用した多層配線基板が使用されてきている。このポリイ
ミド・セラミック多層配線基板は、セラミック基板上に
ポリイミド前駆体ワニスを塗布、乾燥し、この塗布膜に
ヴィアホールを形成するポリイミド樹脂絶縁層形成工程
と、フォトリソグラフィー，真空蒸着およびメッキ法を
使用した配線層形成工程とからなり、かつ、この一連の
工程を繰り返すことにより、ポリイミド多層配線層の形
成を行っていた。In recent years, a multilayer wiring board using a polyimide resin for interlayer insulation on a ceramic substrate has been used as a wiring board for a large computer which requires a higher wiring density than a multilayer printed wiring board. This polyimide / ceramic multilayer wiring board uses a polyimide resin insulating layer forming step of coating and drying a polyimide precursor varnish on a ceramic substrate and forming a via hole in this coating film, and uses photolithography, vacuum deposition and plating. And a series of steps are repeated to form a polyimide multilayer wiring layer.
【０００４】また、上述したポリイミド・セラミック多
層配線基板の形成方法とは別にポリイミドシート上に配
線パターンを形成し、そのシートをセラミック基板上に
位置合わせを行って順次、加圧積層を行い多層配線基板
の形成を行う方法もある。この方法は、信号層をシート
単位で形成するため、欠陥の無いシートを選別して積層
することが可能となり、上述した逐次積層方法よりも製
造歩留まりを上げることができる。In addition to the above-described method for forming a polyimide / ceramic multilayer wiring substrate, a wiring pattern is formed on a polyimide sheet, and the sheet is positioned on the ceramic substrate and sequentially laminated under pressure to form a multilayer wiring. There is also a method of forming a substrate. According to this method, since the signal layer is formed in sheet units, it is possible to select and stack sheets having no defect, thereby increasing the manufacturing yield compared with the above-described sequential stacking method.
【０００５】[0005]
【発明が解決しようとする課題】上述した多層プリント
配線基板は、積層板間の電気的接続をドリル加工で形成
した貫通スルーホールで行うため、微細な貫通スルーホ
ールの形成は不可能であり、そのためスルーホール間に
形成できる配線本数が限られてくる。また、一つの積層
板間の接続に一つの貫通スルーホールが必要となり、積
層数が増えるほど信号配線収容性が低下し、高配線密度
の多層プリント配線基板を形成することが困難になって
くるという欠点があった。In the above-mentioned multilayer printed wiring board, electrical connection between the laminated boards is performed by through-holes formed by drilling, so that fine through-holes cannot be formed. Therefore, the number of wirings that can be formed between through holes is limited. Further, one through-hole is required for connection between one laminated board, and as the number of laminated layers increases, the signal wiring accommodating property decreases, and it becomes difficult to form a multilayer printed wiring board with a high wiring density. There was a disadvantage.
【０００６】また、上述した従来の多層プリント配線金
属の欠点を補うために、最近開発されたポリイミド・セ
ラミック多層配線基板は、ポリイミド絶縁層の積層数と
同じ回数だけ、セラミック基板上にポリイミド前駆体ワ
ニスの塗布，嵌装、ヴィアホールの形成、およびキュア
の各工程を繰り返し行う必要がある。そのため、多層配
線基板の積層工程に、非常に時間がかかる。また、ポリ
イミド絶縁層の形成工程が繰り返し行われるため、多層
配線層の下層部分のポリイミド樹脂に多数回にわたるキ
ュア工程の熱ストレスが加わり、このため、ポリイミド
樹脂が劣化していくという欠点があった。さらにこのポ
リイミド多層配線層は、逐次積層方式であるため製造歩
留まりの向上が困難であるという欠点がある。In order to compensate for the above-mentioned disadvantages of the conventional multilayer printed wiring metal, a recently developed polyimide-ceramic multilayer wiring board uses a polyimide precursor on a ceramic substrate as many times as the number of laminated polyimide insulating layers. It is necessary to repeat the steps of varnish application, fitting, formation of via holes, and curing. Therefore, it takes a very long time for the lamination process of the multilayer wiring board. In addition, since the process of forming the polyimide insulating layer is repeatedly performed, the thermal stress of the curing process performed many times is applied to the polyimide resin in the lower layer portion of the multilayer wiring layer, so that the polyimide resin is deteriorated. . Further, the polyimide multilayer wiring layer has a drawback that it is difficult to improve the production yield because of the sequential lamination method.
【０００７】また、製造歩留まりを向上させる方法とし
て開発されたシート単位の積層方式も、１層ずつ順次加
圧積層を行うため、高多層になるほど下層部分のポリイ
ミド樹脂に熱ストレスが加わりポリイミド樹脂の劣化が
起きること、および、基板製作日数が長いという欠点は
改善されていない。Also, in the sheet-based lamination method developed as a method for improving the manufacturing yield, since the pressure lamination is performed sequentially one layer at a time, the higher the number of layers, the more the thermal stress is applied to the lower layer of the polyimide resin and the lower the polyimide resin. The disadvantages of degradation and long substrate manufacturing days are not improved.
【０００８】また、上記欠点を改善させるために、ポリ
イミド多層配線層の構造を、複数の配線層を含んだ積層
体をひとつのブロックとし、貼り合わせるたびにアルミ
等の基材を塩酸などの溶液で随時溶かしていく方法も考
えられているが、基材を溶かすための液により配線が侵
されてしまう問題がある。In order to improve the above-mentioned drawbacks, the structure of the polyimide multi-layered wiring layer is formed such that a laminate including a plurality of wiring layers is formed into one block, and a substrate such as aluminum is replaced with a solution of hydrochloric acid or the like each time it is bonded. However, there is a problem that the wiring is affected by a liquid for dissolving the base material.
【０００９】本発明の目的は、これらの問題点を解決
し、従来の逐次積層方式に比べ非常に短い製造時間で、
高多層配線密度のポリイミド多層配線基板を形成できる
製造方法を提供することにある。[0009] An object of the present invention is to solve these problems and achieve a very short manufacturing time as compared with the conventional sequential lamination method.
An object of the present invention is to provide a manufacturing method capable of forming a polyimide multilayer wiring board having a high multilayer wiring density.
【００１０】[0010]
【課題を解決するための手段】本発明のポリイミド多層
配線基板の製造方法は、ポリイミド多層配線層を有する
多層配線基板において、ポリイミド多層配線を形成した
ポリイミド多層配線層の接着剤層と、やはりポリイミド
多層配線層を形成したセラミック基板上のポリイミド配
線層の表面とを位置合わせを行って重ね合わせたのち、
加圧・加熱条件下において、ポリイミド多層配線を形成
したポリイミド多層配線層の接着剤面とセラミック基板
上に形成したポリイミド多層配線層のポリイミド面を接
着剤で接着し、同時に金属バンプと金属バンプとが接着
し、積層構造体間が電気的に接続し、次にポリイミド多
層配線層を形成するときに使用した支持基板の平板をポ
リイミド多層配線層から剥離することを特徴とする。According to the present invention, there is provided a method for manufacturing a polyimide multilayer wiring board, comprising the steps of: providing a polyimide multilayer wiring board having a polyimide multilayer wiring layer; After aligning and superposing the surface of the polyimide wiring layer on the ceramic substrate on which the multilayer wiring layer has been formed,
Under pressure and heating conditions, the adhesive surface of the polyimide multilayer wiring layer on which the polyimide multilayer wiring was formed and the polyimide surface of the polyimide multilayer wiring layer formed on the ceramic substrate were bonded with an adhesive, and at the same time, the metal bump and the metal bump Are bonded, the laminate structures are electrically connected to each other, and then the flat plate of the support substrate used for forming the polyimide multilayer wiring layer is separated from the polyimide multilayer wiring layer.
【００１１】[0011]
【実施例】次に本発明の実施例について図面を用いて説
明する。Next, an embodiment of the present invention will be described with reference to the drawings.
【００１２】図１〜図１２は本発明のポリイミド多層配
線基板の製造方法の第１の実施例を工程順に図示したも
のである。本実施例のポリイミド多層配線基板１は、配
線層間絶縁厚２０μｍ，信号線幅２５μｍ，信号線膜厚
１０μｍであり、ポリイミド樹脂にはガラス転移点を有
する感光性ポリイミドを、配線金属には金を使用してい
る。FIGS. 1 to 12 show a first embodiment of a method for manufacturing a polyimide multilayer wiring board according to the present invention in the order of steps. The polyimide multilayer wiring board 1 of this embodiment has a wiring interlayer insulation thickness of 20 μm, a signal line width of 25 μm, and a signal line thickness of 10 μm. A photosensitive polyimide having a glass transition point is used for the polyimide resin, and gold is used for the wiring metal. I'm using
【００１３】まず、アルミニウムの平坦な板（以下、ア
ルミニウム平板と略す）上に一組の信号配線層と、ひと
つの接地および接続層を以下の方法で形成する。First, a pair of signal wiring layers and one grounding and connection layer are formed on a flat aluminum plate (hereinafter abbreviated as aluminum flat plate) by the following method.
【００１４】まず図１（ａ）に示すように、アルミニウ
ム平板１上に、パターンエリアの広さに低熱膨張率タイ
プのポリイミド２を使いべた層を形成する。First, as shown in FIG. 1 (a), a solid layer of polyimide 2 having a low coefficient of thermal expansion is formed on an aluminum flat plate 1 over a pattern area.
【００１５】次に図１（ｂ）に示すように、図１（ａ）
の工程で形成したべた層より大きく、低熱膨張率タイプ
のポリイミド３の層を形成する。Next, as shown in FIG. 1B, FIG.
A polyimide 3 layer having a smaller coefficient of thermal expansion than the solid layer formed in step 3 is formed.
【００１６】次に図１（ｃ）に示すように、接地および
接続配線層４を、フォトレジストを用いたフォトリソグ
ラフィーでパターン化し、電解金メッキを行い接地およ
び接続配線層４を形成する。Next, as shown in FIG. 1C, the ground and connection wiring layer 4 is patterned by photolithography using a photoresist, and electrolytic gold plating is performed to form the ground and connection wiring layer 4.
【００１７】次に図１（ｄ）に示すように、感光性ポリ
イミドワニス５を、接地および接続層４を形成したアル
ミニウム平板１上に塗布し、露光・現像を行い所定の位
置にヴィアホール６を形成し、キュアを行う。Next, as shown in FIG. 1D, a photosensitive polyimide varnish 5 is applied on the aluminum plate 1 on which the grounding and connection layer 4 is formed, and is exposed and developed to form a via hole 6 at a predetermined position. Is formed and cured.
【００１８】次に図２（ｅ）に示すように、一組の信号
配線層７を層間絶縁に感光性ポリイミド８を使用して形
成する形成方法は、図１（ｃ）の工程において接地およ
び接続層４を形成した方法で信号配線層７を形成し、図
１（ｄ）の工程において絶縁層を形成した方法で信号層
間絶縁層を形成する。Next, as shown in FIG. 2 (e), a method of forming a pair of signal wiring layers 7 using photosensitive polyimide 8 for interlayer insulation is the same as the method of FIG. The signal wiring layer 7 is formed by the method of forming the connection layer 4, and the signal interlayer insulating layer is formed by the method of forming the insulating layer in the step of FIG.
【００１９】次に図２（ｆ）に示すように、信号配線層
７上にポリイミドワニス９を塗布し、露光・現像を行い
所定の位置にヴィアホール１０を形成し、キュアを行
う。Next, as shown in FIG. 2F, a polyimide varnish 9 is applied on the signal wiring layer 7, exposed and developed to form a via hole 10 at a predetermined position, and curing is performed.
【００２０】次に図２（ｇ）に示すように、必要層数を
形成した多層配線層の最上層に、図３および図４に示す
工程で形成する多層配線層と電気的接続を行う位置に接
続用バンプ１１を形成する。バンプ１１はフォトレジス
トを使用したフォトリソグラフィーでパターン化し、電
解金メッキで形成する。メッキ厚は金１０μｍである。Next, as shown in FIG. 2 (g), a position for making an electrical connection with the multilayer wiring layer formed in the steps shown in FIGS. Then, the connection bumps 11 are formed. The bumps 11 are patterned by photolithography using a photoresist and formed by electrolytic gold plating. The plating thickness is 10 μm of gold.
【００２１】次に、上記とは別にセラミック基板上に一
組の信号配線層とそれを挟む一組の接地および接続層を
以下の工程で形成する。Next, separately from the above, a set of signal wiring layers and a set of grounding and connection layers sandwiching the set of signal wiring layers are formed in the following steps.
【００２２】まず図３（ａ）に示すように、入出力信号
ピンおよび電源ピン１２が裏面にあるセラミック基板１
３上に接地および接続配線層１４をフォトレジストを用
いたフォトリソグラフィーでパターン化し、電解金メッ
キを行い接地および接続配線層を形成する。First, as shown in FIG. 3A, a ceramic substrate 1 having input / output signal pins and power
The ground and connection wiring layer 14 is patterned on the substrate 3 by photolithography using a photoresist, and electrolytic gold plating is performed to form the ground and connection wiring layer.
【００２３】次に図３（ｂ）に示すように、感光性ポリ
イミドワニス１５を接地および接続層１４を形成したセ
ラミック基板１３上に塗布し、露光・現像を行い所定の
位置にヴィアホール１６を形成し、キュアを行う。Next, as shown in FIG. 3B, a photosensitive polyimide varnish 15 is applied on the ceramic substrate 13 on which the grounding and connection layer 14 is formed, and is exposed and developed to form a via hole 16 at a predetermined position. Form and cure.
【００２４】次に図３（ｃ）に示すように、一組の信号
配線層１７を層間絶縁に感光性ポリイミド１８を使用し
て形成する。形成方法は、図３（ａ）の工程において接
地および接続層１４を形成した方法で信号配線層を形成
し、図３（ｂ）の工程において絶縁層を形成した方法で
信号層間絶縁層を形成する。Next, as shown in FIG. 3C, a pair of signal wiring layers 17 are formed using photosensitive polyimide 18 for interlayer insulation. The signal wiring layer is formed by the method of forming the ground and connection layer 14 in the step of FIG. 3A, and the signal interlayer insulating layer is formed by the method of forming the insulating layer in the step of FIG. I do.
【００２５】次に図４（ｄ）に示すように、感光性ポリ
イミドワニス１９を信号配線１７上に塗布し、露光・現
像を行い所定の位置にヴィアホール２０を形成し、キュ
アを行う。Next, as shown in FIG. 4D, a photosensitive polyimide varnish 19 is applied on the signal wiring 17, exposed and developed to form a via hole 20 at a predetermined position, and cured.
【００２６】次に図４（ｅ）に示すように、接続用バン
プ２１を図２（ｇ）の工程において使用した方法でポリ
イミド層１９上に形成する。Next, as shown in FIG. 4E, connection bumps 21 are formed on the polyimide layer 19 by the method used in the step of FIG. 2G.
【００２７】次に図４（ｆ）に示すように、接続用バン
プ２１の上に図４（ｄ）の工程と同じようにヴィアホー
ル２２が形成されたポリイミド層２３を形成する。Next, as shown in FIG. 4F, a polyimide layer 23 having via holes 22 formed thereon is formed on the connection bumps 21 in the same manner as in the step of FIG. 4D.
【００２８】次に図５に示すように、図１（ａ）〜図２
（ｇ）の工程で形成したアルミニウム平板１上のポリイ
ミド多層配線層の接続用金属バンプ１１を有するポリイ
ミド層と、図３（ａ）〜図４（ｆ）の工程で形成したセ
ラミック基板１３上の金属バンプ２１を有するポリイミ
ド多層配線層を位置合わせを行った後重ね合わせ、加圧
およびポリイミド樹脂のガラス転移点を越える温度まで
加熱を行い、互いのポリイミド膜を接着し固定する。こ
の時、形成した金属バンプ１１，２１どうしで接合し、
ふたつの積層構造体が電気的に接続する。加圧及び加熱
方法は次の通りである。加圧・加熱はオートクレーブ型
真空プレス装置を使用し、加圧気体は窒素ガスを使用
し、加圧は基板温度２５０℃までは３ｋｇ／ｃｍ2 、基
板温度２５０℃から３５０℃までは１４ｋｇ／ｃｍ2 で
行う。この時、基板はプラテン上に置かれポリイミドフ
ィルムを用いて密封して、内部を真空状態にする。Next, as shown in FIG. 5, FIGS.
The polyimide layer having the metal bumps 11 for connection of the polyimide multilayer wiring layer on the aluminum flat plate 1 formed in the step (g) and the ceramic substrate 13 formed in the steps of FIGS. After the polyimide multilayer wiring layers having the metal bumps 21 are aligned, they are superposed, pressed and heated to a temperature exceeding the glass transition point of the polyimide resin, and the polyimide films are bonded and fixed to each other. At this time, the formed metal bumps 11 and 21 are joined together,
The two stacked structures are electrically connected. The pressurizing and heating methods are as follows. Pressurization and heating use an autoclave type vacuum press device, pressurized gas uses nitrogen gas, pressurization is 3 kg / cm 2 up to a substrate temperature of 250 ° C., and 14 kg / cm 2 from a substrate temperature of 250 ° C. to 350 ° C. Perform in 2 . At this time, the substrate is placed on a platen, sealed using a polyimide film, and the inside is evacuated.
【００２９】次に図６および図７に示すように、上記接
着済み基板をダイシングソー２５を用いて、パターンエ
リアの広さにアルミの平板１をカットする。Next, as shown in FIG. 6 and FIG. 7, the flat plate 1 made of aluminum is cut into the area of the pattern area of the bonded substrate by using a dicing saw 25.
【００３０】次に図８に示すように、アルミの平板１上
の低熱膨張率ポリイミド層２とその上のポリイミド層３
の密着がないことを利用して、アルミの平板１を剥離す
る。Next, as shown in FIG. 8, a polyimide layer 2 having a low coefficient of thermal expansion on an aluminum plate 1 and a polyimide layer 3 thereon.
The aluminum flat plate 1 is peeled off using the fact that there is no close contact.
【００３１】次に図９に示すように、図８の工程で新た
に露出した低熱膨張ポリイミド３にドライエッチングプ
ロセスを行い所定の位置にヴィアホール２６を形成す
る。Next, as shown in FIG. 9, a dry etching process is performed on the low thermal expansion polyimide 3 newly exposed in the step of FIG. 8 to form a via hole 26 at a predetermined position.
【００３２】次に図１０に示すように、図９の工程で形
成したポリイミド層上に金バンプ２７を形成する。形成
方法は図４（ｅ）の工程と同じである。Next, as shown in FIG. 10, a gold bump 27 is formed on the polyimide layer formed in the step of FIG. The forming method is the same as the step of FIG.
【００３３】次に図１１に示すように、図１０の工程で
形成した金バンプ２７の上に図４（ｄ）の工程と同じよ
うにヴィアホール２８が形成されたポリイミド層２９を
形成する。Next, as shown in FIG. 11, a polyimide layer 29 having a via hole 28 formed thereon is formed on the gold bump 27 formed in the step of FIG. 10 in the same manner as in the step of FIG. 4D.
【００３４】以上の工程で形成したポリイミド配線層積
層体上に、図１（ａ）〜図２（ｇ）の工程で形成した別
のポリイミド配線層を、図５〜図８の方法で積層一体化
し、設計した配線層数になるまで上記工程を繰り返す。
図１２は、最終的なポリイミド多層配線基板を示してい
る。On the polyimide wiring layer laminate formed in the above steps, another polyimide wiring layer formed in the steps of FIGS. 1A to 2G is integrally laminated by the method of FIGS. The above steps are repeated until the number of wiring layers reaches the designed number.
FIG. 12 shows a final polyimide multilayer wiring board.
【００３５】図１３〜図２１は本発明のポリイミド多層
配線基板の製造方法の第２の実施例を工程順に図示した
ものである。本実施例のポリイミド多層配線基板は、配
線層間絶縁厚２０μｍ，信号線幅２５μｍ，信号線膜厚
１０μｍであり、ポリイミド樹脂にはガラス転移点が無
い低熱膨張率感光性ポリイミドを、ただし、接着層には
ガラス転移点を有するポリイミド樹脂を、配線金属には
銅を使用している。FIGS. 13 to 21 illustrate a second embodiment of the method for manufacturing a polyimide multilayer wiring board according to the present invention in the order of steps. The polyimide multilayer wiring board of this embodiment has a wiring interlayer insulation thickness of 20 μm, a signal line width of 25 μm, and a signal line thickness of 10 μm. The polyimide resin has a low thermal expansion coefficient photosensitive polyimide having no glass transition point. Is made of a polyimide resin having a glass transition point, and copper is used as a wiring metal.
【００３６】まず、サファイアの平坦な板（以下サファ
イア平板と略す）上に一組の信号配線層と、ひとつの接
地および接続層を以下の方法で形成する。First, a pair of signal wiring layers and one grounding and connection layer are formed on a flat sapphire plate (hereinafter abbreviated as sapphire flat plate) by the following method.
【００３７】まず図１３（ａ）に示すように、サファイ
ア平板３１上に接地および接続配線層をフォトレジスト
を用いたフォトリソグラフィーでパターン化し、電解銅
メッキを行い接地および接続配線層３２を形成する。ま
た、この基板の外周に金属の蒸着膜３３を形成する。First, as shown in FIG. 13A, a grounding and connection wiring layer is patterned on a sapphire flat plate 31 by photolithography using a photoresist, and electrolytic copper plating is performed to form a grounding and connection wiring layer 32. . Further, a metal deposition film 33 is formed on the outer periphery of the substrate.
【００３８】次に図１３（ｂ）に示すように、感光性ポ
リイミドワニス３４を接地および接続層３２，および蒸
着膜３３を形成したサファイア平板３１上に塗布し、露
光・現像を行い所定の位置にヴィアホール３５を形成
し、キュアを行う。Next, as shown in FIG. 13B, a photosensitive polyimide varnish 34 is applied on the ground and connection layer 32 and the sapphire flat plate 31 on which the vapor deposition film 33 is formed, and is exposed and developed to a predetermined position. Then, a via hole 35 is formed and cured.
【００３９】次に図１３（ｃ）に示すように、一組の信
号配線層３６を層間絶縁に感光性ポリイミド３７を使用
して形成する。形成方法は、図１３（ａ）の工程におい
て接地および接続層３２を形成した方法で信号配線層を
形成し、図１３（ｂ）の工程において絶縁層を形成した
方法で信号層間絶縁層を形成する。Next, as shown in FIG. 13C, a pair of signal wiring layers 36 are formed using photosensitive polyimide 37 for interlayer insulation. 13A, the signal wiring layer is formed by the method of forming the ground and connection layer 32 in the step of FIG. 13A, and the signal interlayer insulating layer is formed by the method of forming the insulating layer in the step of FIG. I do.
【００４０】次に図１３（ｄ）に示すように、信号配線
層３６上にポリイミドワニス３８を塗布し、露光・現像
を行い所定の位置にヴィアホール３９を形成し、キュア
を行う。Next, as shown in FIG. 13D, a polyimide varnish 38 is applied on the signal wiring layer 36, exposed and developed to form a via hole 39 at a predetermined position, and curing is performed.
【００４１】次に図１３（ｅ）に示すように、図１３
（ｄ）の工程で必要層数を形成した多層配線層の最上層
に、図１４および図１５に示す工程で形成する多層配線
層と電気的接続を行う位置に接続用バンプ４０を形成す
る。バンプはフォトレジストを使用したフォトリソグラ
フィーでパターン化し、電解銅メッキで形成する。銅メ
ッキ厚は１０μｍである。Next, as shown in FIG.
A connection bump 40 is formed on the uppermost layer of the multilayer wiring layer having the required number of layers formed in the step (d) at a position where electrical connection with the multilayer wiring layer formed in the steps shown in FIGS. The bumps are patterned by photolithography using a photoresist and formed by electrolytic copper plating. The copper plating thickness is 10 μm.
【００４２】次に、上記とは別にセラミック基板上に一
組の信号配線層とそれをはさむ一組の接地および接続層
を形成する。Next, a set of signal wiring layers and a set of ground and connection layers sandwiching the signal wiring layers are formed on a ceramic substrate separately from the above.
【００４３】まず図１４（ａ）に示すように、信号入出
力ピンおよび電源ピン４１が裏面にあるセラミック基板
４２上に接地および接続配線層をフォトレジストを用い
たフォトリソグラフィーでパターン化し、電解銅メッキ
を行い接地および接続配線層４３を形成する。First, as shown in FIG. 14 (a), the ground and connection wiring layers are patterned by photolithography using a photoresist on a ceramic substrate 42 having signal input / output pins and power supply pins 41 on the back side, and the electrolytic copper Plating is performed to form the ground and connection wiring layer 43.
【００４４】次に図１４（ｂ）に示すように、感光性ポ
リイミドワニス４４を接地および接続層４３を形成した
セラミック基板４２上に塗布し、露光・現像を行い所定
の位置にヴィアホール４５を形成し、キュアを行う。Next, as shown in FIG. 14B, a photosensitive polyimide varnish 44 is applied on the ceramic substrate 42 on which the grounding and connection layer 43 is formed, and is exposed and developed to form a via hole 45 at a predetermined position. Form and cure.
【００４５】次に図１４（ｃ）に示すように、一組の信
号配線層４６を層間絶縁に感光性ポリイミド４７を使用
して形成する。形成方法は、図１４（ａ）の工程におい
て接地および接続層４３を形成した方法で信号配線層を
形成し、図１４（ｂ）の工程において絶縁層を形成した
方法で信号層間絶縁層を形成する。Next, as shown in FIG. 14C, a pair of signal wiring layers 46 are formed using photosensitive polyimide 47 for interlayer insulation. The signal wiring layer is formed by the method of forming the grounding and connection layer 43 in the step of FIG. 14A, and the signal interlayer insulating layer is formed by the method of forming the insulating layer in the step of FIG. I do.
【００４６】次に図１５（ｄ）に示すように、感光性ポ
リイミドワニス４８を信号配線４６上に塗布し、露光・
現像を行い所定の位置にヴィアホール４８を形成し、キ
ュアを行う。Next, as shown in FIG. 15D, a photosensitive polyimide varnish 48 is applied on the signal wiring 46,
Development is performed to form a via hole 48 at a predetermined position, and curing is performed.
【００４７】次に図１５（ｅ）に示すように、接続用金
属バンプ５０を工程１３（ｅ）において使用した方法で
ポリイミド層４８上に形成する。Next, as shown in FIG. 15E, a connecting metal bump 50 is formed on the polyimide layer 48 by the method used in the step 13 (e).
【００４８】次に図１５（ｆ）に示すように、金属バン
プ５０の上に図１５（ｄ）の工程と同じようにヴィアホ
ール５１が形成されたポリイミド層５２を形成する。Next, as shown in FIG. 15F, a polyimide layer 52 in which a via hole 51 is formed is formed on the metal bump 50 in the same manner as in the step of FIG.
【００４９】次に図１６に示すように、図１３の工程で
形成したサファイア平板３１上の接続用金属バンプ４０
を有するポリイミド多層配線層と、図１４および図１５
の工程で形成したセラミック基板４２上の金属バンプ５
０を有するポリイミド多層配線層を位置合わせを行った
後重ね合わせ、加圧およびポリイミド樹脂のガラス転移
点を越える温度まで加熱を行い互いのポリイミド膜を接
着し固定する。この時、形成した金属バンプ４０，５０
どうしで接合し、ふたつの積層構造体が電気的に接続す
る。加圧及び加熱方法は次の通りである。加圧・加熱は
オートクレーブ型真空プレス装置を使用し、加圧気体は
窒素ガスを使用し、加圧は基板温度２５０℃までは３ｋ
ｇ／ｃｍ2 、基板温度２５０℃から３５０℃までは１４
ｋｇ／ｃｍ2 で行う。この時、基板はプラテン上に置か
れポリイミドフィルムを用いて密封して、内部を真空状
態にする。Next, as shown in FIG. 16, the connection metal bumps 40 on the sapphire flat plate 31 formed in the process of FIG.
14 and 15 with a polyimide multilayer wiring layer having
Bump 5 on ceramic substrate 42 formed in step
After aligning the polyimide multilayer wiring layers having 0, they are superposed, pressed and heated to a temperature exceeding the glass transition point of the polyimide resin to bond and fix the polyimide films to each other. At this time, the formed metal bumps 40, 50
The two stacked structures are electrically connected to each other. The pressurizing and heating methods are as follows. Pressurization and heating use an autoclave type vacuum press device, pressurized gas uses nitrogen gas, and pressurization is 3k until the substrate temperature is 250 ° C.
g / cm 2 , and 14 for substrate temperatures from 250 ° C. to 350 ° C.
Perform at kg / cm 2 . At this time, the substrate is placed on a platen, sealed using a polyimide film, and the inside is evacuated.
【００５０】次に図１７および図１８に示すように、上
記接着済み基板をダイシングソー５５を用いて、パター
ンエリアの広さにかつ金属の蒸着膜３３を除去するよう
にサファイア平板３１をカットする。Next, as shown in FIGS. 17 and 18, the sapphire flat plate 31 is cut from the bonded substrate by using a dicing saw 55 so that the pattern area is wide and the metal deposition film 33 is removed. .
【００５１】次に図１９に示すように、サファイア平板
３１と低熱膨張率ポリイミドの層３４および金属配線層
３２との密着がないことを利用して、サファイアの平板
３１を剥離する。Next, as shown in FIG. 19, the sapphire flat plate 31 is peeled off by utilizing the fact that there is no close contact between the sapphire flat plate 31 and the layer 34 of low thermal expansion polyimide and the metal wiring layer 32.
【００５２】次に図２０に示すように、図１９の工程で
新たに露出した接地および接続配線層３２上に感光性ポ
リイミドワニス５６を塗布し、露光・現像を行い所定の
位置にヴィアホール５７を形成し、キュアを行う。Next, as shown in FIG. 20, a photosensitive polyimide varnish 56 is applied on the ground and connection wiring layer 32 newly exposed in the step of FIG. 19, and is exposed and developed to form a via hole 57 at a predetermined position. Is formed and cured.
【００５３】以上の工程で形成したポリイミド配線層積
層体上に、図１３の工程で形成した別のポリイミド配線
層を、図１６〜図２０の方法で積層一体化する。On the polyimide wiring layer laminate formed in the above steps, another polyimide wiring layer formed in the step shown in FIG. 13 is laminated and integrated by the method shown in FIGS.
【００５４】設計した配線層数になるまで上記工程を繰
り返す。図２１は、最終的なポリイミド多層配線基板を
示している。The above steps are repeated until the designed number of wiring layers is reached. FIG. 21 shows a final polyimide multilayer wiring board.
【００５５】図２２は本発明のポリイミド多層配線基板
の製造方法の第３の実施例を工程順に図示したものであ
る。本実施例のポリイミド多層配線基板は、配線層間絶
縁厚２０μｍ，信号線幅２５μｍ，信号線膜厚１０μｍ
であり、ポリイミド樹脂にはガラス転移点を有する感光
性ポリイミドを、配線金属には金を使用している。FIG. 22 shows a third embodiment of the method for manufacturing a polyimide multilayer wiring board according to the present invention in the order of steps. The polyimide multilayer wiring board of this embodiment has a wiring interlayer insulation thickness of 20 μm, a signal line width of 25 μm, and a signal line thickness of 10 μm.
A photosensitive polyimide having a glass transition point is used for the polyimide resin, and gold is used for the wiring metal.
【００５６】まず、シリコンの平坦な板（以下シリコン
平板と略す）上に一組の信号配線層と、ひとつの接地お
よび接続層を以下の方法で形成する。First, a pair of signal wiring layers and one ground and connection layer are formed on a flat silicon plate (hereinafter abbreviated as a silicon flat plate) by the following method.
【００５７】図２２（ａ）に示すように、シリコン平板
６１上にパターンエリアの広さに無電解Ｎｉメッキを１
〜２μｍの厚さでべた層６２を形成する。As shown in FIG. 22A, electroless Ni plating is applied to the silicon
The solid layer 62 is formed with a thickness of about 2 μm.
【００５８】次に図２２（ｂ）に示すように、無電解Ｎ
ｉメッキべた層６２より大きいポリイミドの層６３を形
成する。Next, as shown in FIG.
A polyimide layer 63 larger than the i-plated solid layer 62 is formed.
【００５９】次に図２２（ｃ）に示すように、接地およ
び接続配線層６４をフォトレジストを用いたフォトリソ
グラフィーでパターン化し、電解金メッキを行い接地お
よび接続配線層を形成する。Next, as shown in FIG. 22C, the ground and connection wiring layer 64 is patterned by photolithography using a photoresist, and electrolytic gold plating is performed to form the ground and connection wiring layer.
【００６０】次に図２２（ｄ）に示すように感光性ポリ
イミドワニス６５を接地および接続層を形成したシリコ
ン平板６１上に塗布し、露光・現像を行い所定の位置に
ヴィアホール６６を形成し、キュアを行う。Next, as shown in FIG. 22D, a photosensitive polyimide varnish 65 is applied onto the silicon flat plate 61 on which the grounding and connection layers are formed, and is exposed and developed to form a via hole 66 at a predetermined position. , Do the cure.
【００６１】次に図２３（ｅ）に示すように、一組の信
号配線層６７を層間絶縁に感光性ポリイミド６８を使用
して形成する。形成方法は、接地および接続層６４を形
成した方法で信号配線層を形成し、図２２（ｄ）の工程
で絶縁層を形成した方法で信号層間絶縁層を形成する。Next, as shown in FIG. 23E, a pair of signal wiring layers 67 are formed using photosensitive polyimide 68 for interlayer insulation. As a forming method, a signal wiring layer is formed by forming the grounding and connection layer 64, and a signal interlayer insulating layer is formed by forming an insulating layer in the step of FIG.
【００６２】次に図２３（ｆ）に示すように、信号配線
層６７上にポリイミドワニス６８を塗布し、露光・現像
を行い所定の位置にヴィアホール６９を形成し、キュア
を行う。Next, as shown in FIG. 23F, a polyimide varnish 68 is applied on the signal wiring layer 67, exposed and developed to form a via hole 69 at a predetermined position, and curing is performed.
【００６３】次に図２３（ｇ）に示すように、図２３
（ｆ）の工程で必要層数を形成した多層配線層の最上層
に、図２４および図２５に示す工程で形成する多層配線
層と電気的接続を行う位置に接続用バンプ７０を形成す
る。バンプはフォトレジストを使用したフォトリソグラ
フィーでパターン化し、電解金メッキで形成する。メッ
キ厚は金１０μｍである。Next, as shown in FIG.
A connection bump 70 is formed on the uppermost layer of the multilayer wiring layer having the required number of layers formed in the step (f) at a position where electrical connection with the multilayer wiring layer formed in the steps shown in FIGS. The bumps are patterned by photolithography using a photoresist and formed by electrolytic gold plating. The plating thickness is 10 μm of gold.
【００６４】次に、上記とは別にセラミック基板上に一
組の信号配線層とそれを挟む一組の接地および接続層を
形成する。Next, a set of signal wiring layers and a set of ground and connection layers sandwiching the signal wiring layers are formed on a ceramic substrate separately from the above.
【００６５】まず図２４（ａ）に示すように、入出力信
号ピンおよび電源ピン７１が裏面にあるセラミック基板
７２上に接地および接続配線層７３をフォトレジストを
用いたフォトリソグラフィーでパターン化し、電解金メ
ッキを行い接地および接続配線層を形成する。First, as shown in FIG. 24 (a), the ground and connection wiring layer 73 are patterned on a ceramic substrate 72 having input / output signal pins and power supply pins 71 on the back surface by photolithography using a photoresist, and electrolytically. Gold plating is performed to form a ground and connection wiring layer.
【００６６】次に図２４（ｂ）に示すように、感光性ポ
リイミドワニス７４を接地および接続層７３を形成した
セラミック基板７２上に塗布し、露光・現像を行い所定
の位置にヴィアホール７５を形成し、キュアを行う。Next, as shown in FIG. 24B, a photosensitive polyimide varnish 74 is applied on the ceramic substrate 72 on which the grounding and connection layer 73 is formed, and is exposed and developed to form a via hole 75 at a predetermined position. Form and cure.
【００６７】次に図２４（ｃ）に示すように、一組の信
号配線層７６を層間絶縁に感光性ポリイミド７７を使用
して形成する。形成方法は、図２４（ａ）の工程におい
て接地および接続層７３を形成した方法で信号配線層を
形成し、図２４（ｂ）の工程において絶縁層を形成した
方法で信号層間絶縁層を形成する。Next, as shown in FIG. 24C, a pair of signal wiring layers 76 are formed using photosensitive polyimide 77 for interlayer insulation. The signal wiring layer is formed by the method of forming the grounding and connection layer 73 in the step of FIG. 24A, and the signal interlayer insulating layer is formed by the method of forming the insulating layer in the step of FIG. I do.
【００６８】次に図２５（ｄ）に示すように、感光性ポ
リイミドワニス７８を信号配線７６上に塗布し、露光・
現像を行い所定の位置にヴィアホール７９を形成し、キ
ュアを行う。Next, as shown in FIG. 25D, a photosensitive polyimide varnish 78 is applied on the signal wiring 76,
Development is performed to form a via hole 79 at a predetermined position, and curing is performed.
【００６９】次に図２５（ｅ）に示すように、接続用バ
ンプ８０を図２３（ｇ）の工程において使用した方法で
ポリイミド層７８上に形成する。Next, as shown in FIG. 25E, connection bumps 80 are formed on the polyimide layer 78 by the method used in the step of FIG.
【００７０】次に図２５（ｆ）に示すように、接続用バ
ンプ８０の上に図２５（ｄ）と同じようにヴィアホール
８１が形成されたポリイミド層８２を形成する。Next, as shown in FIG. 25F, a polyimide layer 82 having a via hole 81 formed thereon is formed on the connection bump 80 in the same manner as in FIG. 25D.
【００７１】次に図２６に示すように、図２２（ａ）〜
図２３（ｇ）の工程で形成したシリコン平板上のポリイ
ミド多層配線層の接続用金属バンプ７０を有するポリイ
ミド層と、図２４および図２５の工程で形成したセラミ
ック基板７２上の金属バンプ８０を有するポリイミド多
層配線層を位置合わせを行った後重ね合わせ、加圧およ
びポリイミド樹脂のガラス転移点を越える温度まで加熱
を行い互いのポリイミド膜を接着し固定する。この時、
形成した金属バンプ７０，８０どうしで接合し、ふたつ
の積層構造体が電気的に接続する。加圧及び加熱方法は
次の通りである。加圧・加熱はオートクレーブ型真空プ
レス装置を使用し、加圧気体は窒素ガスを使用し、加圧
は基板温度２５０℃までは３ｋｇ／ｃｍ2 、基板温度２
５０℃から３５０℃までは１４ｋｇ／ｃｍ2 で行う。こ
の時、基板はプラテン上に置かれポリイミドフィルムを
用いて密封して、内部を真空状態にする。Next, as shown in FIG. 26, FIGS.
A polyimide layer having a metal bump 70 for connection of a polyimide multilayer wiring layer on a silicon flat plate formed in the step of FIG. 23 (g) and a metal bump 80 on a ceramic substrate 72 formed in the steps of FIGS. 24 and 25 are provided. After aligning the polyimide multilayer wiring layers, they are superposed, pressed and heated to a temperature exceeding the glass transition point of the polyimide resin to bond and fix the polyimide films to each other. At this time,
The formed metal bumps 70 and 80 are joined together, and the two laminated structures are electrically connected. The pressurizing and heating methods are as follows. Pressurization and heating are performed using an autoclave type vacuum press, nitrogen gas is used as the pressurized gas, and pressurization is performed at 3 kg / cm 2 up to a substrate temperature of 250 ° C. and a substrate temperature of 2
From 50 ° C. to 350 ° C., it is performed at 14 kg / cm 2 . At this time, the substrate is placed on a platen, sealed using a polyimide film, and the inside is evacuated.
【００７２】次に図２７および図２８に示すように、上
記接着済み基板をダイシングソー８５を用いて、パター
ンエリアの広さにシリコンの平板をカットする。Next, as shown in FIGS. 27 and 28, a silicon flat plate is cut from the bonded substrate to a pattern area using a dicing saw 85.
【００７３】次に図２９に示すように、シリコンの平板
６１上の無電解Ｎｉメッキの層６２とその上のポリイミ
ド層６３との密着がないことを利用して、シリコンの平
板６１を剥離する。Next, as shown in FIG. 29, the silicon flat plate 61 is peeled off by utilizing the fact that there is no adhesion between the electroless Ni plating layer 62 on the silicon flat plate 61 and the polyimide layer 63 thereon. .
【００７４】次に図３０に示すように、図２９の工程で
新たに露出したポリイミド層６３にドライエッチングプ
ロセスを行い所定の位置にヴィアホール８６を形成す
る。Next, as shown in FIG. 30, a dry etching process is performed on the polyimide layer 63 newly exposed in the step of FIG. 29 to form a via hole 86 at a predetermined position.
【００７５】次に図３１に示すように、図３１の工程で
形成したポリイミド層上に金バンプ８７を形成する。形
成方法は図２３（ｇ）の工程と同じである。Next, as shown in FIG. 31, a gold bump 87 is formed on the polyimide layer formed in the step of FIG. The formation method is the same as the step shown in FIG.
【００７６】次に図３２に示すように、図３１の工程で
形成した金バンプの上にヴィアホール８８が形成された
ポリイミド層８９を形成する。Next, as shown in FIG. 32, a polyimide layer 89 having a via hole 88 formed thereon is formed on the gold bump formed in the step of FIG.
【００７７】図２４および図２５の工程で形成したポリ
イミド配線層積層体上に、図２２および図２３の工程で
形成した別のポリイミド配線層を、図２６〜図２９の方
法で積層一体化する。On the polyimide wiring layer laminate formed in the steps of FIGS. 24 and 25, another polyimide wiring layer formed in the steps of FIGS. 22 and 23 is integrated by the method of FIGS. 26 to 29. .
【００７８】設計した配線層数になるまで上記工程を繰
り返す。図３３は、最終的なポリイミド多層配線基板を
示している。The above steps are repeated until the number of wiring layers reaches the designed value. FIG. 33 shows the final polyimide multilayer wiring board.
【００７９】以上３つの実施例について説明したが、上
記に示した例の他、金属配線材料には銅などの低抵抗金
属を使用することができる。Although the three embodiments have been described above, a low-resistance metal such as copper can be used as the metal wiring material in addition to the above-described examples.
【００８０】なお、接着層の材料としては溶融硬化型の
マレイミド樹脂、溶融型のフッ素系フィルム、例えばＰ
ＦＡ（フッ化エチレンとパーフルオロアルキルパーフル
オロビニルエーテル共重合体）などが使用できる。As a material of the adhesive layer, a melt-curable maleimide resin, a melt-type fluorine-based film,
FA (fluorinated ethylene and perfluoroalkyl perfluorovinyl ether copolymer) and the like can be used.
【００８１】また、以上の実施例では、接着するふたつ
のポリイミド多層配線層のうちの一方の表面層にのみ接
着剤を塗布したが、両方の表面層に接着剤を塗布し接着
面の凹凸の影響を軽減することも可能である。In the above embodiment, the adhesive was applied only to one surface layer of the two polyimide multilayer wiring layers to be bonded. The effect can be reduced.
【００８２】また第１，第２および第３の実施例ではセ
ラミック基板上にポリイミド多層配線層を形成したが、
セラミック基板の他に硬質有機樹脂基板、例えば、ポリ
イミド樹脂の成形基板なども使用することができる。こ
の場合の入出力ピンは、ポリイミド樹脂成形基板に貫通
スルーホールを形成し入出力ピンを打ち込んで形成す
る。このポリイミド樹脂成形基板を使用したポリイミド
多層配線基板は、土台となるポリイミド樹脂成形基板と
配線層を有するポリイミド多層配線層の熱膨張係数を正
確に合わせることが可能であり、特に大面積高積層配線
基板の製造に適している。In the first, second and third embodiments, a polyimide multilayer wiring layer is formed on a ceramic substrate.
In addition to the ceramic substrate, a hard organic resin substrate, for example, a molded substrate of a polyimide resin can also be used. In this case, the input / output pins are formed by forming through-holes in the polyimide resin molded substrate and driving the input / output pins. The polyimide multilayer wiring board using this polyimide resin molded board can accurately match the thermal expansion coefficient of the polyimide resin molded board serving as a base and the polyimide multilayer wiring layer having a wiring layer, Suitable for manufacturing substrates.
【００８３】以上示した方法を使用することにより高積
層数の高配線密度ポリイミド多層配線基板を形成する時
に、積層体を支持する基板を容易に剥離することができ
る。By using the method described above, the substrate supporting the laminate can be easily peeled off when forming a high-wiring-density polyimide multilayer wiring substrate having a high number of laminations.
【００８４】[0084]
【発明の効果】以上説明したように本発明は、ポリイミ
ド多層配線層を有する多層配線基板において、ポリイミ
ド多層配線を形成したポリイミド多層配線層の接着剤層
と、やはりポリイミド多層配線層を形成したセラミック
基板上のポリイミド配線層の表面とを位置合わせを行っ
て重ね合わせたのち、加圧・加熱条件下において、ポリ
イミド多層配線を形成したポリイミド多層配線層の接着
剤面とセラミック基板上に形成したポリイミド多層配線
層のポリイミド面を接着剤で接着し、同時に金属バンプ
と金属バンプとが接着し、積層構造体間が電気的に接続
し、次にポリイミド多層配線層を形成するときに使用し
た支持基板の平板をポリイミド多層配線層から剥離する
ことにより、従来の逐次積層方式に比べ非常に短い製造
時間で、高多層高配線密度のポリイミド多層配線基板を
形成できるという効果がある。As described above, the present invention relates to a multilayer wiring board having a polyimide multilayer wiring layer, wherein the adhesive layer of the polyimide multilayer wiring layer on which the polyimide multilayer wiring is formed and the ceramic layer on which the polyimide multilayer wiring layer is also formed. After aligning and superimposing the surface of the polyimide wiring layer on the substrate, under pressure and heat conditions, the adhesive surface of the polyimide multilayer wiring layer that formed the polyimide multilayer wiring and the polyimide formed on the ceramic substrate The polyimide substrate of the multilayer wiring layer is bonded with an adhesive, and at the same time, the metal bumps and the metal bumps are bonded to each other, thereby electrically connecting the laminated structures, and then the supporting substrate used for forming the polyimide multilayer wiring layer. By peeling the flat plate from the polyimide multi-layer wiring layer, the production time is very short compared to the conventional sequential lamination method, There is an effect that can form a polyimide multilayer wiring substrate of the linear density.
【００８５】また、ポリイミド多層配線層の構造を、複
数の配線層を含んだ積層体をひとつのブロックとし、張
り合わせるたびにアルミ等の基材を塩酸などの溶液で随
時溶かしていく方法も考えられている。そのとき、基材
を溶かすための液により配線が侵されてしまうのが、本
発明により改善できる。Further, the structure of the polyimide multilayer wiring layer may be a method in which a laminated body including a plurality of wiring layers is formed into one block, and a substrate such as aluminum is dissolved as needed with a solution such as hydrochloric acid every time it is laminated. Have been. At this time, the present invention can prevent the wiring from being damaged by the liquid for dissolving the base material.
【図１】本発明の第１の実施例の製造工程を示す図であ
る。FIG. 1 is a diagram showing a manufacturing process of a first embodiment of the present invention.
【図２】本発明の第１の実施例の製造工程を示す図であ
る。FIG. 2 is a diagram showing a manufacturing process of the first embodiment of the present invention.
【図３】本発明の第１の実施例の製造工程を示す図であ
る。FIG. 3 is a view showing a manufacturing process of the first embodiment of the present invention.
【図４】本発明の第１の実施例の製造工程を示す図であ
る。FIG. 4 is a view showing a manufacturing process of the first embodiment of the present invention.
【図５】本発明の第１の実施例の製造工程を示す図であ
る。FIG. 5 is a diagram showing a manufacturing process of the first embodiment of the present invention.
【図６】本発明の第１の実施例の製造工程を示す図であ
る。FIG. 6 is a diagram showing a manufacturing process of the first embodiment of the present invention.
【図７】本発明の第１の実施例の製造工程を示す図であ
る。FIG. 7 is a view showing a manufacturing process of the first embodiment of the present invention.
【図８】本発明の第１の実施例の製造工程を示す図であ
る。FIG. 8 is a diagram showing a manufacturing process of the first embodiment of the present invention.
【図９】本発明の第１の実施例の製造工程を示す図であ
る。FIG. 9 is a view showing a manufacturing process of the first embodiment of the present invention.
【図１０】本発明の第１の実施例の製造工程を示す図で
ある。FIG. 10 is a diagram showing a manufacturing process according to the first embodiment of the present invention.
【図１１】本発明の第１の実施例の製造工程を示す図で
ある。FIG. 11 is a diagram showing a manufacturing process of the first embodiment of the present invention.
【図１２】本発明の第１の実施例の製造工程を示す図で
ある。FIG. 12 is a diagram showing a manufacturing process of the first embodiment of the present invention.
【図１３】本発明の第２の実施例の製造工程を示す図で
ある。FIG. 13 is a view showing a manufacturing process according to the second embodiment of the present invention.
【図１４】本発明の第２の実施例の製造工程を示す図で
ある。FIG. 14 is a diagram showing a manufacturing process of the second embodiment of the present invention.
【図１５】本発明の第２の実施例の製造工程を示す図で
ある。FIG. 15 is a diagram showing a manufacturing process according to the second embodiment of the present invention.
【図１６】本発明の第２の実施例の製造工程を示す図で
ある。FIG. 16 is a diagram showing a manufacturing process of the second embodiment of the present invention.
【図１７】本発明の第２の実施例の製造工程を示す図で
ある。FIG. 17 is a view showing a manufacturing process of the second embodiment of the present invention.
【図１８】本発明の第２の実施例の製造工程を示す図で
ある。FIG. 18 is a view showing a manufacturing process of the second embodiment of the present invention.
【図１９】本発明の第２の実施例の製造工程を示す図で
ある。FIG. 19 is a view showing a manufacturing process of the second embodiment of the present invention.
【図２０】本発明の第２の実施例の製造工程を示す図で
ある。FIG. 20 is a diagram illustrating a manufacturing process according to the second embodiment of the present invention.
【図２１】本発明の第２の実施例の製造工程を示す図で
ある。FIG. 21 is a view showing a manufacturing process of the second embodiment of the present invention.
【図２２】本発明の第３の実施例の製造工程を示す図で
ある。FIG. 22 is a diagram showing a manufacturing process according to the third embodiment of the present invention.
【図２３】本発明の第３の実施例の製造工程を示す図で
ある。FIG. 23 is a diagram showing a manufacturing process according to the third embodiment of the present invention.
【図２４】本発明の第３の実施例の製造工程を示す図で
ある。FIG. 24 is a diagram showing a manufacturing process according to the third embodiment of the present invention.
【図２５】本発明の第３の実施例の製造工程を示す図で
ある。FIG. 25 is a diagram showing a manufacturing process according to the third embodiment of the present invention.
【図２６】本発明の第３の実施例の製造工程を示す図で
ある。FIG. 26 is a diagram showing a manufacturing process according to the third embodiment of the present invention.
【図２７】本発明の第３の実施例の製造工程を示す図で
ある。FIG. 27 is a diagram showing a manufacturing process according to the third embodiment of the present invention.
【図２８】本発明の第３の実施例の製造工程を示す図で
ある。FIG. 28 is a diagram showing a manufacturing process according to the third embodiment of the present invention.
【図２９】本発明の第３の実施例の製造工程を示す図で
ある。FIG. 29 is a diagram showing a manufacturing process according to the third embodiment of the present invention.
【図３０】本発明の第３の実施例の製造工程を示す図で
ある。FIG. 30 is a diagram showing a manufacturing process according to the third embodiment of the present invention.
【図３１】本発明の第３の実施例の製造工程を示す図で
ある。FIG. 31 is a diagram showing a manufacturing process according to the third embodiment of the present invention.
【図３２】本発明の第３の実施例の製造工程を示す図で
ある。FIG. 32 is a diagram showing a manufacturing process according to the third embodiment of the present invention.
【図３３】本発明の第３の実施例の製造工程を示す図で
ある。FIG. 33 is a diagram showing a manufacturing process according to the third embodiment of the present invention.
１ アルミニウム平板 ２，３，６３ 低熱膨張率タイプのポリイミド ４，１４，４３，６４，７３ 接地および接続配線層 ５，１５ 感光性ポリイミドワニス ６，１０，１６，２０，２２，２６，２８，３５，３
９，４５ ヴィアホール ４９，５１，５７，６６，６９，７５，７９，８１，８
６ ヴィアホール ７，１７，３６，４６，６７，７６ 一組の信号配線層 １１，４０，７０ 接続用バンプ １２，４１，７１ 入出力信号ピンおよび電源ピン １３，４２，７２ セラミック基板 ２１，５０，８０ 接続用バンプ ２５，５５，８５ ダイシングソー ２７ 金バンプ ３１ サファイア平板 ６１ シリコン平板 ６２ Ｎｉメッキべた層1 Aluminum flat plate 2,3,63 Low thermal expansion type polyimide 4,14,43,64,73 Grounding and connection wiring layer 5,15 Photosensitive polyimide varnish 6,10,16,20,22,26,28,35 , 3
9,45 Via hole 49,51,57,66,69,75,79,81,8
6 Via holes 7, 17, 36, 46, 67, 76 One set of signal wiring layers 11, 40, 70 Connection bumps 12, 41, 71 Input / output signal pins and power supply pins 13, 42, 72 Ceramic substrates 21, 50 , 80 Connection bumps 25, 55, 85 Dicing saw 27 Gold bumps 31 Sapphire flat plate 61 Silicon flat plate 62 Ni plated solid layer
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０５Ｋ 3/46 Ｈ０１Ｌ 23/14 Ｒ (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/12 H01L 21/312 H01L 23/14 H01L 23/15 H05K 3/46 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 6 identification code FI H05K 3/46 H01L 23/14 R (58) Fields investigated (Int.Cl. 6 , DB name) H01L 23/12 H01L 21 / 312 H01L 23/14 H01L 23/15 H05K 3/46
Claims (4)
の接着性を良好にし内部表面をポリイミドとの接着性を
ほぼ０にした上でこの基板上に１以上の配線層と層間絶
縁材であるポリイミド層とから成る第１の積層構造を形
成する第１の工程と、 第２の基板上に１以上の配線層と層間絶縁材であるポリ
イミド層とから成る第２の積層構造を形成する第２の工
程と、 第１の積層構造の表面に形成され第１の積層構造内の配
線と電気的に接続された金属バンプと、第２の積層構造
の表面に形成され第２の積層構造内の配線と電気的に接
続された金属バンプとを目合せすると同時に、第１の積
層構造の表面に形成された接着層と第２の積層構造の表
面に形成された接着層とを加圧・加熱条件下において接
着することにより上記金属バンプ相互の接続を行う第３
の工程と、第１の積層構造の外周部を切り離すことによ
って第１の基板を除去する第４の工程と、 第４の工程によって露出したポリイミド層にヴィアホー
ルをあける第５の工程とを含むことを特徴とするポリイ
ミド多層配線基板の製造方法。1. An outer peripheral surface of a first substrate having good adhesiveness with polyimide and an inner surface having almost zero adhesiveness with polyimide, and one or more wiring layers and interlayer insulation on the substrate. Forming a first laminated structure comprising a polyimide layer which is a material, and forming a second laminated structure comprising one or more wiring layers and a polyimide layer which is an interlayer insulating material on a second substrate. A second step of forming; a metal bump formed on the surface of the first stacked structure and electrically connected to a wiring in the first stacked structure; and a second bump formed on the surface of the second stacked structure. At the same time as aligning the metal bumps electrically connected to the wiring in the laminated structure, the adhesive layer formed on the surface of the first laminated structure and the adhesive layer formed on the surface of the second laminated structure are separated. Bonding between the metal bumps by bonding under pressure and heating conditions The first carried out 3
And a fourth step of removing the first substrate by separating an outer peripheral portion of the first laminated structure; and a fifth step of forming a via hole in the polyimide layer exposed in the fourth step. A method for producing a polyimide multilayer wiring board.
もしくはシリコン等の硬質な平板とし、前記第１の基板
に密接する第１のポリイミド層とその上に形成する第２
のポリイミド層とを低熱膨張率タイプのポリイミドと
し、第１のポリイミド層を基板内部のみに形成し、前記
接着層をガラス転移点を有するポリイミドとすることを
特徴とする請求項１記載のポリイミド多層配線基板の製
造方法。2. The method according to claim 1, wherein the first substrate is a hard plate made of aluminum, alumina, silicon, or the like, and a first polyimide layer closely contacting the first substrate and a second polyimide layer formed thereon.
2. The polyimide multilayer according to claim 1, wherein the polyimide layer is a polyimide having a low thermal expansion coefficient type, the first polyimide layer is formed only inside the substrate, and the adhesive layer is a polyimide having a glass transition point. Manufacturing method of wiring board.
この基板の外周部表面にチタン，クロム，タングステ
ン，パラジウムもしくは白金の蒸着膜を形成し、この接
着層をガラス転移点を有するポリイミドとすることを特
徴とする請求項１記載のポリイミド多層配線基板の製造
方法。3. The method according to claim 2, wherein the first substrate is an alumina single crystal plate,
2. The polyimide multilayer wiring board according to claim 1, wherein a titanium, chromium, tungsten, palladium or platinum deposited film is formed on the outer peripheral surface of the substrate, and the adhesive layer is made of polyimide having a glass transition point. Production method.
もしくはシリコン等の硬質な平板とし、この第１の基板
の内部表面に無電解ニッケルメッキを施すことを特徴と
する請求項１記載のポリイミド多層配線基板の製造方
法。4. The polyimide multilayer according to claim 1, wherein said first substrate is a hard flat plate made of aluminum, alumina or silicon, and electroless nickel plating is applied to an inner surface of said first substrate. Manufacturing method of wiring board.
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30594391A JP2921223B2 (en) | 1991-11-21 | 1991-11-21 | Manufacturing method of polyimide multilayer wiring board |
| CA002059020A CA2059020C (en) | 1991-01-09 | 1992-01-08 | Polyimide multilayer wiring board and method of producing same |
| US07/818,529 US5321210A (en) | 1991-01-09 | 1992-01-09 | Polyimide multilayer wiring board and method of producing same |
| DE69223657T DE69223657T2 (en) | 1991-01-09 | 1992-01-09 | Multi-layer printed circuit board made of polyimide and method of production |
| EP92100269A EP0494668B1 (en) | 1991-01-09 | 1992-01-09 | Polyimide multilayer wiring board and method of producing same |
| CA002083072A CA2083072C (en) | 1991-11-21 | 1992-11-17 | Method for manufacturing polyimide multilayer wiring substrate |
| EP92119708A EP0543364B1 (en) | 1991-11-21 | 1992-11-19 | Method for manufacturing polyimide multilayer wiring substrate |
| DE69220892T DE69220892T2 (en) | 1991-11-21 | 1992-11-19 | Method of manufacturing a multilayer polyimide wiring substrate |
| US07/979,795 US5322593A (en) | 1991-11-21 | 1992-11-20 | Method for manufacturing polyimide multilayer wiring substrate |
| US08/070,923 US5426849A (en) | 1991-01-09 | 1993-07-28 | Method of producing a polyimide multilayer wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30594391A JP2921223B2 (en) | 1991-11-21 | 1991-11-21 | Manufacturing method of polyimide multilayer wiring board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05144974A JPH05144974A (en) | 1993-06-11 |
| JP2921223B2 true JP2921223B2 (en) | 1999-07-19 |
Family
ID=17951169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30594391A Expired - Fee Related JP2921223B2 (en) | 1991-01-09 | 1991-11-21 | Manufacturing method of polyimide multilayer wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2921223B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2751902B2 (en) * | 1995-12-27 | 1998-05-18 | 日本電気株式会社 | Method for manufacturing multilayer printed wiring board |
| JP4549691B2 (en) * | 2004-02-27 | 2010-09-22 | 日本特殊陶業株式会社 | Wiring board manufacturing method |
| JP3961537B2 (en) | 2004-07-07 | 2007-08-22 | 日本電気株式会社 | Manufacturing method of semiconductor mounting wiring board and manufacturing method of semiconductor package |
| TWI381433B (en) * | 2006-07-27 | 2013-01-01 | Princo Corp | Structure combined with an ic integrated substrate and a carrier, method of manufacturing the structure, and method of manufacturing an electrical device |
| KR101018257B1 (en) * | 2008-04-15 | 2011-03-03 | 삼성전기주식회사 | Ceramic probe card and manufacturing method thereof |
-
1991
- 1991-11-21 JP JP30594391A patent/JP2921223B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05144974A (en) | 1993-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0543364B1 (en) | Method for manufacturing polyimide multilayer wiring substrate | |
| KR101160498B1 (en) | Printed wiring board and method for producing the same | |
| KR100548607B1 (en) | Member for connection between wiring films, method for manufacturing same and method for manufacturing multilayer wiring board | |
| US5224265A (en) | Fabrication of discrete thin film wiring structures | |
| JP2551224B2 (en) | Multilayer wiring board and method for manufacturing multilayer wiring board | |
| JPH0828580B2 (en) | Wiring board structure and manufacturing method thereof | |
| JPH08148828A (en) | Thin film multilayered circuit board and its manufacture | |
| JP2921223B2 (en) | Manufacturing method of polyimide multilayer wiring board | |
| JP2581431B2 (en) | Method for manufacturing multilayer wiring board | |
| JP2817530B2 (en) | Manufacturing method of polyimide multilayer wiring board | |
| WO2004064150A1 (en) | Method for manufacturing electronic component mount board and electronic mount board manufactured by this method | |
| JP3016292B2 (en) | Polyimide multilayer wiring board and method of manufacturing the same | |
| JPH04162589A (en) | Manufacture of polyimide multilayer interconnection board | |
| JP2581427B2 (en) | Manufacturing method of polyimide multilayer wiring board | |
| JP2751678B2 (en) | Polyimide multilayer wiring board and method of manufacturing the same | |
| JP2616588B2 (en) | Polyimide multilayer wiring board and method of manufacturing the same | |
| JP2850518B2 (en) | Organic resin multilayer wiring board and method of manufacturing organic resin multilayer wiring board | |
| JP2697661B2 (en) | Manufacturing method of polyimide multilayer wiring board | |
| JPS60216573A (en) | Manufacture of flexible printed circuit board | |
| JP2776096B2 (en) | Manufacturing method of polyimide multilayer wiring board | |
| JP2638518B2 (en) | Manufacturing method of polyimide multilayer wiring board | |
| JPH04312999A (en) | Polyimide multilayer wiring board and manufacture thereof | |
| JP4186236B2 (en) | Method for producing polyimide multilayer wiring film and method for producing multilayer wiring board | |
| JP2004214273A (en) | Method for manufacturing single side lamination wiring board | |
| JP3593708B2 (en) | Manufacturing method of multilayer printed wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20080430 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |