KR20090104721A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20090104721A
KR20090104721A KR1020090026895A KR20090026895A KR20090104721A KR 20090104721 A KR20090104721 A KR 20090104721A KR 1020090026895 A KR1020090026895 A KR 1020090026895A KR 20090026895 A KR20090026895 A KR 20090026895A KR 20090104721 A KR20090104721 A KR 20090104721A
Authority
KR
South Korea
Prior art keywords
driving
transistor
sampling
potential
video signal
Prior art date
Application number
KR1020090026895A
Other languages
English (en)
Inventor
테츠로 야마모토
카츠히데 우치노
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Priority to KR1020090026895A priority Critical patent/KR20090104721A/ko
Publication of KR20090104721A publication Critical patent/KR20090104721A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치는: 구동 전류를 생성하는 구동 트랜지스터, 상기 구동 트랜지스터의 출력단에 접속된 전기광학 소자, 영상 신호의 신호 진폭에 따른 정보를 보존하는 보존 용량, 및 상기 신호 진폭에 따른 정보를 상기 보존 용량에 기록하는 종속접속된 제 1의 샘플링 트랜지스터 및 제 2의 샘플링 트랜지스터를 각각 포함하며 행렬 형상으로 배치된 복수의 화소 회로와; 상기 화소 회로를 수직 주사하기 위한 수직 주사 펄스를 생성하는 수직 주사부와; 상기 수직 주사부에 접속된 복수의 수직 주사선과; 상기 수직 주사부에 의한 수직 주사와 동기하여 상기 화소 회로에 상기 영상 신호를 공급하는 수평 주사부; 및 상기 수평 주사부에 접속된 복수의 수평 주사선을 포함한다.

Description

표시 장치{DISPLAY APPARATUS}
본 발명은, 표시 소자나 발광 소자로서 기능하는 전기광학 소자를 구비하는 복수의 화소 회로 또는 화소를 포함하는 표시 장치에 관한 것으로, 보다 상세하게는, 구동 신호의 대소에 의해 휘도가 변화하는 전류 구동형의 전기광학 소자에 의해 형성된 표시 소자와, 화소 단위로 표시 구동을 수행하기 위한 능동 소자를 각각 포함하는 복수의 화소 회로를 포함하는 표시 장치에 관한 것이다.
화소의 표시 소자로서, 인가되는 전압이나 흐르는 전류에 의해 휘도가 변화하는 전기광학 소자를 이용한 표시 장치가 있다. 예를 들면, 인가되는 전압에 의해 휘도가 변화하는 전기광학 소자로서는 액정 표시 소자가 대표예이고, 흐르는 전류에 의해 휘도가 변화하는 전기광학 소자로서는, 유기 일렉트로루미네선스(Organic Electroluminescence, 이하, 유기 EL이라고 약칭한다) 소자가 대표예이다. 후자인 유기 EL 소자를 이용하는 유기 EL 표시 장치는, 화소의 표시 소자로서, 자발광 소자인 전기광학 소자를 이용하는 이른바 자발광형의 표시 장치이다.
유기 EL 소자는 하부 전극과 상부 전극 사이에 유기 정공 수송층이나 유기 발광층을 적층시켜서 이루어지는 유기 박막(유기층)을 마련하여 이루어지고, 유기 박막에 전계를 걸면 발광하는 현상을 이용하며, 유기 EL 소자를 흐르는 전류치를 제어함으로써 발색의 계조를 얻는다.
전기광학 소자로서 유기 EL 소자와 같은 전류 구동형의 소자를 사용하는 유기 EL 표시 장치에 있어서, 보존 용량에 받아들인 입력 화상 신호에 응한 구동 신호(전압 신호)를 구동 트랜지스터에서 전류 신호로 변환하여, 그 구동 전류를 유기 EL 소자에 공급한다.
예를 들면, 유기 EL 소자의 발광 휘도가 불변하기 위해서는, 입력 화상 신호에 응한 구동 전류를 일정하게 하는 것이 중요하다.
그런데, 프로세스 변동에 의해 전기광학 소자를 구동하는 능동 소자(구동 트랜지스터)의 임계치 전압이나 이동도가 흐트러져 버린다. 또한, 유기 EL 소자 등의 전기광학 소자의 특성이 경시적으로 변동한다. 이와 같은 구동용의 능동 소자의 특성 편차나 전기광학 소자의 특성 변동이 있으면, 정전류 구동 방식이라도, 발광 휘도에 영향을 주게 된다.
이 때문에, 표시 장치의 화면 전체에 걸쳐서 발광 휘도를 균일하게 제어하기 위해, 각 화소 회로 내에서 상술한 구동용의 능동 소자나 전기광학 소자의 특성 변동에 기인하는 휘도 변동을 보정하기 위한 구조가 여러가지 검토되어 있다.
예를 들면, 일본 특개 제2006-215213(이하, 특허문헌1이라 칭함)에는, 상기 상술된 구조를 채용하는 유기 EL 소자용 화소 회로가 개시되어 있다. 이 화소 회로는, 구동 트랜지스터의 임계치 전압에 편차나 경시변화가 있는 경우에도 구동 전류 를 일정하게 하기 위한 임계치 보정 기능이나, 구동 트랜지스터의 이동도에 편차나 경시변화가 있는 경우에도 구동 전류를 일정하게 하기 위한 이동도 보정 기능이나, 유기 EL 소자의 전류-전압 특성에 경시변화가 있는 경우에도 구동 전류를 일정하게 하기 위한 부트스트랩 기능을 구비하고 있다.
한편, 저비용화를 고려한 경우, 화소 수를 줄이지 않으면서, 화소 어레이부의 주변부에 마련되는 각종의 주사 회로로부터 인출되는 주사선의 수를 줄이는 것이 생각된다. 이 때에는, 하나의 수평 주사선에 대해 복수열의 화소를 할당하거나, 또는 하나의 수직 주사선에 대해 복수행의 화소를 할당함으로써, 주사 회로로부터 출력된 주사 신호를 복수의 화소에서 공용하게 된다.
화소 어레이부 내에 배선되는 주사선 수를 삭감함으로써, 각 주사선을 구동하기 위한 회로 비용분만큼 저비용화가 가능해진다. 이 때에는, 액정 표시 장치에서 제안되어 있는 화소 수를 줄이는 일 없이 취출 배선의 수를 삭감하는 구조를 채용하는 것이 생각된다. 예를 들면, 수평 주사측에 주목하면, 신호선을 복수 화소에서 공용화함으로써 저비용화를 도모하는 구조를 채용하는 것이 생각된다. 이러한 구조는, 예를들면, 일본 특개 제2006-215322호 공보(이하, 특허문헌2라고 칭함)에 개시되어 있다.
특허문헌2에 기재된 구조는, 신호선을 인접 화소에서 공용하고, 하나의 화소에 2개의 영상 신호를 입력하여 영상 신호를 재기록하는 방식이다.
그러나, 특허문헌2에 기재된 구조는, 전류를 흘리면서 신호 기록을 행함으로써 이동도 보정을 행하는 구조에는 채용할 수가 없다. 왜냐하면, 영상 신호 전압을 2회 이상 구동 트랜지스터의 게이트에 입력하면, 최초의 영상 신호에 대해 이동도 보정을 행하여 버리고, 2회째 이후에 구동 트랜지스터의 게이트에 입력되는 영상 신호에 대해서는 정상적으로 이동도 보정 동작을 행할 수가 없기 때문이다.
또한, 특허문헌1에 기재된 구조에서는, 보정용의 전위를 공급하는 배선과, 보정용의 스위칭 트랜지스터와, 스위칭 트랜지스터 구동을 위한 스위칭용의 펄스가 필요하게 되어, 구동 트랜지스터 및 샘플링 트랜지스터를 포함하면 5개의 트랜지스터를 사용하는 5TR 구동의 구성을 채택하게 된다. 따라서, 수직 주사선의 수가 많은 등, 화소 회로의 구성이 복잡하다. 화소 회로의 구성 요소가 많기 때문에, 표시 장치의 고정밀화의 장애가 된다. 그 결과, 5TR 구동의 구성으로 인해, 모바일 기기 등의 소형의 전자 기기에서 이용되는 표시 장치에 적용하기가 어렵다.
따라서, 수평 주사계에 주목하여, 제어선이나 제어 신호의 수를 늘리지 않고, 영상 신호선이나 영상 신호를 복수 화소(즉 복수열)에서 공용화할 수가 있는 표시 장치를 제공할 필요가 있다.
또한, 화소 회로의 간소화에 의해 표시 장치의 고정밀화를 가능하게 하는 표시 장치를 제공할 필요가 있다.. 또한, 구동 트랜지스터나 전기광학 소자의 특성 편차에 의한 휘도 변화를 억제하면서 화소 회로가 단순화될 수 있는 표시 장치를 제공할 필요가 있다.
본 발명의 실시예에 따르면, 수평 주사선의 한 예인 영상 신호선을 복수 화소(즉 복수열)에서 공용화하기 위해, 복수의 화소 회로가 행렬형상으로 배치된 화소 어레이부를 포함하는 표시 장치가 제공된다. 화소 회로에서, 전기광학 소자는 구동 트랜지스터에 의해 보존 용량에 보존된 정보에 기초하여 구동 전류를 생성하고, 이 구동 전류를 전기광학 소자로 흘려 발광하게 한다. 화소 어레이부는 구동 전류를 생성하는 구동 트랜지스터, 구동 트랜지스터의 출력단에 접속된 전기광학 소자, 영상 신호의 신호 진폭에 따른 정보를 보존하는 보존 용량, 및 신호 진폭에 따른 정보를 보존 용량에 기록하는 종속접속된 제 1의 샘플링 트랜지스터 및 제 2의 샘플링 트랜지스터를 포함한다. 또한, 화소 어레이부는, 화소 회로를 수직 주사하기 위한 수직 주사 펄스를 생성하는 수직 주사부와, 상기 수직 주사부에 의한 수직 주사와 동기하여 화소 회로(특히, 제 1의 샘플링 트랜지스터와 제 2의 샘플링 트랜지스터)에 영상 신호를 제공하기 위한 수평 주사부, 및 상기수평 주사부에 접속된 복수의 수평 주사선을 포함한다. 수직 주사부는 적어도 화소 회로를 수직 주사하여 보존 용량에 신호 진폭에 따른 정보를 기록하기 위한 기록 주사 펄스를 생성하는 기록 주사부를 포함하고, 수직 주사선은 기록 주사부에 접속된 복수의 기록 주사선을 포함한다. 수평 주사선 각각은, 복수의 열에 포함된 제 1의 샘플링 트랜지스터의 입력 단자에 수평 주사부로부터의 신호 기록용의 영상 신호가 공통으로 제공되도록 배선된다. 영상 신호가 공통으로 공급되는 복수의 열을 각각 포함하는 조(組) 각각에 속하는 제 2의 샘플링 트랜지스터의 제어 입력단은, 제 2의 샘플링 트랜지스터가 속하는 조 이외의 다른 조의 서로 상이한 행에 대한 수직 주사 펄스가 수직 주사부에서 제 2의 샘플링 트랜지스터의 제어 입력단에 공급되도록 수직 주사선에 접속된다.
즉, 수평 주사계의 주사선인 영상 신호선이나 영상 신호를 복수열에서 공용하기 위해, 샘플링 트랜지스터는 2단 접속된 트랜지스터를 포함하는 더블게이트 구성으로 형성된다. 그리고, 공용 대상(對象)의 복수열의 영상 신호선은, 영상 신호선측의 더블게이트 구성의 샘플링 트랜지스터의 신호 입력단에 공통으로 접속된다.
한편, 제 2의 샘플링 트랜지스터는, 제 1 및 제 2의 샘플링 트랜지스터의 조합에 의해, 통상적인 1행마다의 수직 주사와 동기하여, 영상 신호가 구동 트랜지스터의 제어 입력단에 공급되도록, 자체 행이 속하는 공용화된 조를 제외한 다른 조의 각각 다른 행의 동종(同種)이나 이종(異種)의 수직 주사선과 접속하여 둔다. 그와 관련하여, "이종"이라는 것은, 조 내에서 제 2의 샘플링 트랜지스터의 제어 입력단과 접속되는 각 수직 주사선의 전부가 이종인 것을 의미하는 것이 아니고, 조 내의 각 제 2의 샘플링 트랜지스터의 제어 입력단이, 적어도 2종류의 수직 주사선과 접속되어 있는 것을 의미한다.
표시 장치에서, 샘플링 트랜지스터는 더블게이트 구조를 가지며, 데블게이트 구조의 샘플링 트랜지스터의 신호 입력단은, 하나의 영상 신호선이 복수열의 화소 회로에 의해 공통으로 사용되도록 공용 대상의 영상 신호선에 공통으로 접속된다. 한편, 제 2의 샘플링 트랜지스터를 제어하기 위한 수직 주사선으로서는, 기존의 수직 주사선으로서, 자체 행이 속하는 공용화된 조를 제외한 다른 조의 각각 다른 행의 동종이나 이종의 수직 주사선을 할당한다.
이 때문에, 제어선이나 제어 신호의 수를 늘리지 않고, 영상 신호선이나 해당 영상 신호선을 경유하여 화소 회로에 공급되는 영상 신호를 복수열의 화소 회로에서 공용함으로써 저비용화를 도모하는 것이 가능해진다.
<표시 장치의 전체 개요>
도 1은, 본 발명에 관한 표시 장치의 한 실시예인 액티브 매트릭스형 표시 장치를 일반적인 구성을 도시한다. 본 실시예에서는, 표시 장치는 액티브 매트릭스형 유기 일렉트로루미네슨스(EL) 표시 장치(이하, "유기 EL 표시 장치"로 약칭)에 적용된다. 유기 EL 표시 장치에서, 유기 EL 소자는 각 화소의 표시 소자, 전기광학 소자 또는 발광 소자로 사용되고, 폴리실리콘 박막 트랜지스터(TFT)가 각 화소의 능동 소자로서 사용된다. 또한, 유기 EL 소자는 박막 트랜지스터가 상부에 형성된 반도체 기판 상에 형성된다. 상기 상술된 이러한 유기 EL 표시 장치는, 반도체 메모리, 미니디스크(MD) 또는 카세트 테이프와 같은 기록 매체를 활용하는 몇몇 다른 전자 기기 또는 휴대형 음악 플레이어에서 표시부로서 활용된다.
도 1에 도시하는 바와 같이, 유기 EL 표시 장치(1)는, 복수의 표시 소자로서의 유기 EL 소자(도시 생략)를 갖은 화소 회로(화소라고도 칭하여진다)(P)가 표시 애스펙트비인 종횡비가 X : Y(예를 들면 9 : 16)의 유효 영상 영역을 구성하도록 배치된 표시 패널부(100)와, 이 표시 패널부(100)를 구동 제어하는 여러가지의 펄스 신호를 발하는 패널 제어부의 한 예인 구동 신호 생성부(200)와, 영상 신호 처리부(300)를 구비하고 있다. 구동 신호 생성부(200)와 영상 신호 처리부(300)는, 1칩의 IC(Integrated Circuit)에 내장되어 있다.
예를 들면, 유기 EL 표시 장치가 패널형의 표시 장치로 형성되면, TFT나 전기광학 소자 등의 화소 회로를 구성하는 소자를 행렬형상으로 배치한 화소 어레이부(102)와, 화소 어레이부(102)의 주변에 배치되고, 각 화소 회로(P)를 구동하기 위한 주사선과 접속된 주사부(수평 구동부나 수직 구동부)를 주요부로 하는 제어부(109)와, 제어부(109)를 동작시키기 위한 각종의 신호를 생성하는 구동 신호 생성부(200)나 영상 신호 처리부(300)를 구비하여 장치의 전체가 구성되는 것이 일반적이다.
표시 패널부(100)는, 화소 회로(P)가 n행×m열의 매트릭스형상으로 배열된 화소 어레이부(102)와, 화소 회로(P)를 수직 방향으로 주사하는 수직 주사부의 한 예인 수직 구동부(103)와, 화소 회로(P)를 수평 방향으로 주사하는 수평 주사부의 한 예인 수평 구동부(106)와, 외부 접속용의 단자부 또는 패드부(108) 등이 집적된 형태로 형성되어 있다. 수평 구동부(106)는 수평 실렉터 또는 데이터선 구동부라고도 칭해진다. 즉, 수직 구동부(103)나 수평 구동부(106) 등의 주변 구동 회로가, 상부에 화소 어레이부(102)가 형성된 기판(101) 상에 형성된다.
수직 구동부(103)에서는, 예를 들면, 기록 주사부(기록 스캔 WS ; Write Scan)(104)나 전원 공급 능력을 갖는 전원 스캐너로서 기능하는 구동 주사부(드라 이브 스캔(DS) ; Drive Scan)(105)를 갖는다. 수직 구동부(103)와 수평 구동부(106)로, 신호 전위의 보존 용량에의 기록이나, 임계치 보정 동작이나, 이동도 보정 동작이나, 부트스트랩 동작을 제어하는 제어부(109)가 구성된다.
단자부(108)에는, 유기 EL 표시 장치(1)의 외부에 배치된 구동 신호 생성부(200)로부터, 여러가지의 펄스 신호가 공급되도록 되어 있다. 또한 마찬가지로, 영상 신호 처리부(300)로부터 영상 신호(Vsig)가 공급되도록 되어 있다. 컬러 표시 대응의 경우에는, 색별(본 예에서는 R(적), G(녹), B(청)의 3원색)의 영상 신호(Vsig_R, G, B)가 공급된다.
한 예로서는, 수직 구동용의 펄스 신호로서, 수직 방향의 기록 시작 펄스의 한 예인 시프트 스타트 펄스(SPDS, SPWS)나 수직 주사 클록(CKDS, CKWS) 등 필요한 펄스 신호가 공급된다. 또한, 수평 구동용의 펄스 신호로서, 수평 방향의 기록 시작 펄스의 한 예인 수평 스타트 펄스(SPH)나 수평 주사 클록(CKH) 등 필요한 펄스 신호가 공급된다.
화소 어레이부(102)에는, 수직 주사측의 각 주사선(수직 주사선 : 기록 주사선(104WS) 및 전원 공급선(105DSL))과 수평 주사측의 주사선(수평 주사선)인 영상 신호선(데이터선)(106HS)이 형성되어 있다. 수직 주사와 수평 주사의 각 주사선의 교차부부분에는 도시를 하지 않은 유기 EL 소자와 이것을 구동하는 박막 트랜지스터(TFT)가 형성된다. 유기 EL 소자와 박막 트랜지스터의 조합으로 화소 회로(P)를 구성한다.
구체적으로는, 매트릭스형상으로 배열된 각 화소 회로(P)에 대해서는, 기록 주사부(104)에 의해 기록 구동 펄스(WS)로 구동된 n행분의 기록 주사선(104WS_1 내지 104WS_n) 및 구동 주사부(105)에 의해 전원 구동 펄스(DSL)로 구동되는 n행분의 전원 공급선(105DSL_1 내지 105DSL_n)이 화소행마다 배선된다.
기록 주사부(104) 및 구동 주사부(105)는, 구동 신호 생성부(200)로부터 공급되는 수직 구동계의 펄스 신호에 의거하여, 기록 주사선(104WS) 및 전원 공급선(105DSL)을 통하여 각 화소 회로(P)를 순차적으로 선택한다. 수평 구동부(106)는, 구동 신호 생성부(200)로부터 공급되는 수평 구동계의 펄스 신호에 의거하여, 선택된 화소 회로(P)에 대해 영상 신호선(106HS)을 통하여 영상 신호(Vsig) 내의 소정 전위를 샘플링하여 보존 용량에 기록시킨다.
본 실시예의 유기 EL 표시 장치(1)에서는, 선순차 구동이나 면순차(面順次) 구동 또는 그 밖에의 방식으로의 구동이 가능하게 되어 있고, 예를 들면, 수직 구동부(103)의 기록 주사부(104) 및 구동 주사부(105)는 행 단위로 화소 어레이부(102)를 주사함과 함께, 이에 동기하여 수평 구동부(106)가, 화상 신호를, 1수평 라인분을 동시에, 화소 어레이부(102)에 기록한다.
수평 구동부(106)는, 예를 들면, 전(全) 열의 영상 신호선(106HS)상에 마련된 도시하지 않은 스위치를 일제히 온 시키는 드라이버 회로를 구비하여 구성되고, 영상 신호 처리부(300)로부터 입력되는 화소 신호를, 수직 구동부(103)에 의해 선택된 행의 1라인분의 모든 화소 회로(P)에 동시에 기록하기 위해, 전 열의 영상 신호선(106HS)상에 마련된 도시를 할사랑한 스위치를 일제히 온 시키고, 드라이버 회로를 경유하여 수평 주사선(영상 신호선(106HS))에 영상 신호(Vsig)(수평 주사 신 호의 한 예)가 공급된다.
수직 구동부(103)의 각 부분은, 논리 게이트의 조합(래치도 포함한다)과 드라이버 회로에 의해 구성되고, 논리 게이트에 의해 화소 어레이부(102)의 각 화소 회로(P)를 행 단위로 선택하고, 드라이버 회로를 경유하여 수직 주사선에 수직 주사 신호가 공급된다. 또한, 도 1에서는, 화소 어레이부(102)의 일방측에만 수직 구동부(103)를 배치하는 구성을 나타내고 있지만, 화소 어레이부(102)를 끼우고 좌우 양측에 수직 구동부(103)를 배치하는 구성을 채택할 수도 있다. 마찬가지로, 도 1에서는, 화소 어레이부(102)의 일방측에만 수평 구동부(106)를 배치하는 구성을 나타내고 있지만, 화소 어레이부(102)를 끼우고 상하 양측에 수평 구동부(106)를 배치하는 구성을 채택할 수도 있다.
이들 수직 구동부(103)(기록 주사부(104) 및 구동 주사부(105))나 수평 구동부(106)와 수직 주사선(기록 주사선(104WS) 및 전원 공급선(105DSL))이나 수평 주사선(영상 신호선(106HS))의 접속 양태로부터 알 수 있는 바와 같이, 주사 신호를 화소 어레이부(102)의 각 화소 회로(P)에 공급하는데는 주사선이 필요해지고, 단순한 구조에서는, 화소 회로(P)의 수가 증가하면 주사선의 수도 그에 응하여 증가하고, 이 주사선을 구동하는 드라이버 회로도 증가하여 버린다. 도 1에서는 편의적으로, 행마다나 열마다 주사선을 배치한 형태로 나타내고 있지만, 후술하는 본 실시예의 구조에서는, 화소 수를 유지하면서 주사선(특히 영상 신호선(106HS))의 수를 삭감하는 구조를 채택한다.
<비교예의 화소 회로 : 제 1 예>
도 2에 도시하는 바와 같이, 제 1 비교예의 화소 회로(P)는, 기본적으로 p형의 박막 전계효과 트랜지스터(TFT)로 드라이브 트랜지스터가 구성되어 있는 점에 특징을 갖는다. 또한, 도라이브 트랜지스터 외에 주사용으로 2개의 트랜지스터를 사용한 3Tr 구동의 구성을 채택하고 있다.
구체적으로는, 제 1 비교예의 화소 회로(P)는, p형의 구동 트랜지스터(121), 액티브(L)의 구동 펄스가 공급되는 p형의 발광 제어 트랜지스터(122), 액티브-H 구동 펄스가 공급되는 n형 트랜지스터(125), 전류가 흐름으로써 발광하는 전기광학 소자(발광 소자)의 한 예인 유기 EL 소자(127), 및 보존 용량(화소용량이라고도 칭하여진다)(120)을 갖는다. 또한, 가장 단순한 회로로서, 발광 제어 트랜지스터(122)를 떼어낸 2Tr 구동의 구성을 채택할 수도 있다. 이 경우, 유기 EL 표시 장치(1)에서는 구동 주사부(105)를 떼어낸 구성을 채택한다.
구동 트랜지스터(121)는, 제어 입력 단자인 게이트단에 공급되는 전위에 응한 구동 전류를 유기 EL 소자(127)에 공급하도록 되어 있다. 일반적으로, 유기 EL 소자(127)는 정류성이 있기 때문에 다이오드의 기호로 나타내고 있다. 또한, 유기 EL 소자(127)에는, 기생 용량(Cel)이 존재한다. 도면에서는, 기생 용량(Cel)를 유기 EL 소자(127)와 병렬로 나타낸다.
샘플링 트랜지스터(125)는, 구동 트랜지스터(121)의 게이트단(제어 입력 단자)측에 마련된 스위칭 트랜지스터이고, 또한, 발광 제어 트랜지스터(122)도 스위칭 트랜지스터이다. 또한, 일반적으로는, 샘플링 트랜지스터(125)는 액티브(L)의 구동 펄스가 공급되는 p형으로 치환할 수도 있다. 발광 제어트랜지스터(122)는 액 티브-H 구동 펄스가 공급되는 n형으로 치환할 수도 있다.
화소 회로(P)는, 수직 주사측의 각 주사선(104WS, 105DS)과 수평 주사측의 주사선인 영상 신호선(106HS)의 교차부에 배치되어 있다. 기록 주사부(104)로부터의 기록 주사선(104WS)은, 샘플링 트랜지스터(125)의 게이트단에 접속되고, 구동 주사부(105)로부터의 구동 주사선(105DS)은 발광 제어 트랜지스터(122)의 게이트단에 접속되어 있다.
샘플링 트랜지스터(125)는, 소스단(S)을 신호 입력단으로서 영상 신호선(106HS)에 접속되고, 드레인단(D)을 신호 출력단으로서 구동 트랜지스터(121)의 게이트단(G)에 접속되고, 그 접속점과 제 2 전원 전위(Vc2)(예를 들면 정전원 전압, 제 1 전원 전위(Vc1)와 같아도 좋다) 사이에 보존 용량(120)이 마련되어 있다. 괄호를 써서 나타내는 바와 같이, 샘플링 트랜지스터(125)는, 소스단(S)과 드레인단(D)을 역전시켜서, 드레인단(D)을 신호 입력단으로서 영상 신호선(106HS)에 접속하고, 소스단(S)을 신호 출력단으로서 구동 트랜지스터(121)의 게이트단(G)에 접속할 수도 있다.
구동 트랜지스터(121), 발광 제어 트랜지스터(122), 및 유기 EL 소자(127)는, 제 1 전원 전위(Vc1)(예를 들면 정전원 전압)와 기준 전위의 한 예인 접지 전위(GND) 사이에서, 이 순서로 직렬로 접속되어 있다. 구체적으로는, 구동 트랜지스터(121)는, 소스단(S)이 제 1 전원 전위(Vc1)에 접속되고, 드레인단(D)이 발광 제어 트랜지스터(122)의 소스단(S)에 접속되어 있다. 발광 제어 트랜지스터(122)의 드레인단(D)이, 유기 EL 소자(127)의 애노드단(A)에 접속되고, 유기 EL 소자(127) 의 캐소드단(K)이 전 화소 공통의 캐소드 공통 배선(127K)에 접속되어 있다. 캐소드 공통 배선(127K)은, 한 예로서 접지 전위(GND)가 되고, 이 경우, 캐소드 전위(Vcath)도 접지 전위(GND)가 된다.
도 2에 도시한 3Tr 구동이나 도시하지 않은 2Tr 구동의 어느 것에서도, 유기 EL 소자(127)는 전류 발광 소자이기 때문에, 유기 EL 소자(127)에 흐르는 전류량을 컨트롤함으로서 발색의 계조를 얻는다. 이를 위해, 구동 트랜지스터(121)의 게이트단에의 인가 전압을 변화시키고, 보존 용량(120)에 보존되는 게이트-소스 사이 전압(Vgs)을 변화시킴으로써, 유기회 EL 소자(127)에 흐르는 전류치를 컨트롤한다. 이 때에는, 영상 신호선(106HS)으로부터 공급된 영상 신호(Vsig)의 전위(영상 신호선 전위)를 신호 전위로 한다. 또한, 계조를 나타내는 신호 진폭은 △Vin로 한다.
기록 주사부(104)로부터 액티브-H 기록 구동 펄스(WS)를 공급하여 기록 주사선(104WS)을 선택 상태로 하고, 수평 구동부(106)로부터 영상 신호선(106HS)에 신호 전위를 인가하면, n형 트랜지스터(125)가 도통하고, 신호 전위가 구동 트랜지스터(121)의 게이트단의 전위가 되고, 신호 진폭(△Vin)에 대응하는 정보가 보존 용량(120)에 기록된다. 구동 트랜지스터(121) 및 유기 EL 소자(127)에 흐르는 전류는, 보존 용량(120)에 보존되어 있는 구동 트랜지스터(121)의 게이트-소스 사이 전압(Vgs)에 응한 값이 되고, 유기 EL 소자(127)는 그 전류치에 응한 휘도로 계속 발광한다. 기록 주사선(104WS)을 선택하여 영상 신호선(106HS)에 주어진 영상 신호(Vsig)를 화소 회로(P)의 내부에 전하는 동작을, "기록" 또는 "샘플링"이라고 부른다. 한번 신호의 기록을 행하면, 다음에 재기록될 때까지의 동안, 유기 EL 소 자(127)는 일정한 휘도로 발광을 계속한다.
제 1 비교예의 화소 회로(P)에서는, 구동 트랜지스터(121)의 게이트단에 공급하는 인가 전압를 신호 진폭(△Vin)에 응하여 변화시킴으로써, EL 유기 EL 소자(127)에 흐르는 전류치를 제어하고 있다. 이 때, p형의 구동 트랜지스터(121)의 소스단은 제 1 전원 전위(Vc1)에 접속되어 있고, 이 구동 트랜지스터(121)는 항상 포화 영역에서 동작하고 있다.
<비교예의 화소 회로 : 제 2 예>
다음에, 도 3에 도시된 제 2 실시예의 화소 회로(P)를 설명한다. 도 3을 참조하면, 제 2 비교예의 화소 회로(P)는, 기본적으로 n형의 박막 전계효과 트랜지스터로 드라이브 트랜지스터가 구성되어 있는 점에 특징을 갖는다(후술하는 본 발명의 실시예에서도 마찬가지). p형이 아니라 n형으로 각 트랜지스터를 구성할 수가 있으면, 트랜지스터 작성에 있어서 종래의 어모퍼스 실리콘(a-Si) 프로세스를 이용하는 것이 가능해진다. 이로써, 트랜지스터 기판의 저비용화가 가능해지고, 이와 같은 구성의 화소 회로(P)의 개발이 기대된다.
제 2 비교예의 화소 회로(P)는, 기본적으로 n형의 박막 전계효과 트랜지스터로 드라이브 트랜지스터가 구성되어 있는 점에서 후술하는 본 실시예와 같지만, 유기 EL 소자(127)나 구동 트랜지스터(121)의 특성 변동(편차나 경시변화)에 의한 구동 전류(Ids)에 주는 영향을 막기 위한 구동 신호 일정화 회로가 마련되어 있지 않다.
구체적으로는, 제 2 비교예의 화소 회로(P)는, 제 1 비교예의 화소 회로(P) 에 있어서의 p형의 구동 트랜지스터(121)를 단순히 n형의 구동 트랜지스터(121)로 치환하고, 그 소스단측에 발광 제어 트랜지스터(122)나 유기 EL 소자(127)를 배치한 것이다. 또한, 발광 제어 트랜지스터(122)도 n형으로 치환하고 있다. 물론, 가장 단순한 회로로서, 발광 제어 트랜지스터(122)를 떼어낸 2Tr 구동의 구성을 채택할 수도 있다.
제 2 비교예의 화소 회로(P)에서는, 발광 제어 트랜지스터를 마련하는지의 여부에 관계없이, 유기 EL 소자(127)를 구동할 때에는, 구동 트랜지스터(121)의 드레인단측이 제 1 전원전위(Vc1)에 접속되고, 소스단이 유기 EL 소자(127)의 애노드단측에 접속된 것으로, 전체로서 소스 폴로워 회로를 형성하도록 되어 있다.
<전기광학 소자의 Iel-Vel 특성의 관계>
일반적으로, 도 4a에 도시하는 바와 같이, 구동 트랜지스터(121)는 드레인-소스 사이 전압에 관계없이 구동 전류(Ids)가 일정하게 되는 포화 영역에서 구동된다. 따라서, 포화 영역에서 동작하는 트랜지스터의 드레인단-소스 사이에 흐르는 전류를 Ids, 이동도를 μ, 채널 폭(게이트 폭)을 W, 채널 길이(게이트 길이)를 L, 게이트 용량(단위 면적당의 게이트 산화막 용량)을 Cox, 트랜지스터의 임계치 전압을 Vth로 하면, 구동 트랜지스터(121)는 하기한 식(1)에 표시한 값을 갖는 정전류원으로 되어 있다. 또한, "＾"는 멱승을 나타낸다. 식(1)로부터 분명한 바와 같이, 포화 영역에서는 트랜지스터의 드레인 전류(Ids)는 게이트-소스 사이 전압(Vgs)에 의해 제어되고 정전류원으로서 동작한다.
Figure 112009018974495-PAT00001
그런데, 일반적으로 유기 EL 소자를 위시한 전류 구동형의 발광 소자의 I-V 특성은, 도 4b에 도시하는 바와 같이 시간이 경과하면 변화한다. 도 4b에 도시하는 유기 EL 소자로 대표되는 전류 구동형의 발광 소자의 전류-전압(Iel-Vel) 특성에 있어서, 실선으로 도시하는 곡선이 초기 상태시의 특성을 나타내고, 파선으로 도시하는 곡선이 경시변화 후의 특성을 나타내고 있다.
예를 들면, 발광 소자의 한 예인 유기 EL 소자(127)에 발광 전류(Iel)가 흐를 때, 그 제 1 전원 전위(Vel)는 일률적으로 결정된다. 그런데, 도 4b에 도시하는 바와 같이, 발광 기간중에는, 구동 트랜지스터(121)의 구동 전류(Ids)로 결정되는 발광 전류(Iel)가 유기 EL 소자(127)의 애노드단에 흐르고, 그에 의해 유기 EL 소자(127)의 애노드-캐소드 사이 전압(Vel) 분만큼 상승한다.
도 2에 도시한 제 1 비교예의 화소 회로(P)는, 이 유기 EL 소자(127)의 애노드-캐소드 사이 전압(Vel)분의 상승의 영향은 구동 트랜지스터(121)의 드레인단측에 나타나지만, 구동 트랜지스터(121)가 포화 영역에서 동작하는 정전류 구동이기 때문에, 유기 EL 소자(127)에는 정전류(Ids)가 계속 흐르고, 유기 EL 소자(127)의 Iel-Vel 특성이 변화하여도 그 발광 휘도가 경시변화하는 일은 없다.
도 3을 참조하면, 제 2 비교예의 화소 회로(P)는, 구동 트랜지스터(121)와, 발광 제어 트랜지스터(122)와, 보존 용량(120)과, 샘플링 트랜지스터(125)를 구비하고, 도 2에 도시한 접속 상태가 된 화소 회로(P)의 구성에서, 전기광학 소자의 한 예인 유기 EL 소자(127)의 전류-전압 특성의 변화를 보정하여 구동 전류를 일정하게 유지하는 구동 신호 일정화 회로가 구성되도록 되어 있는 것이다. 즉, 화소 회로(P)를 영상 신호(Vsig)로 구동할 때, p형의 구동 트랜지스터(121)의 소스단은 제 1 전원 전위(Vc1)에 접속되어 있고, 항상 포화 영역에서 동작하도록 설계되어 있기 때문에, 상기한 식(1)에 의해 정의되는 값의 전류를 공급하는 정전류원으로서 기능한다.
또한, 제 1 비교예의 화소 회로(P)에서는, 유기 EL 소자(127)의 Iel-Vel 특성의 경시변화(도 4b)와 함께, 구동 트랜지스터(121)의 드레인단의 전압이 변화하여 가지만, 구동 트랜지스터(121)는, 보존 용량(120)의 부트스트랩 기능에 의해 게이트-소스 사이 전압(Vgs)이 원리적으로는 일정하게 유지되기 때문에, 구동 트랜지스터(121)는 정전류원으로서 동작하고, 그 결과, 유기 EL 소자(127)에는 일정량의 전류가 흐르고, 유기 EL 소자(127)를 일정한 휘도로 발광시킬 수 있고, 발광 휘도는 변화하지 않는다.
제 2 비교예의 화소 회로(P)에서도, 구동 트랜지스터(121)의 소스단의 전위(소스 전위(Vs))는, 구동 트랜지스터(121)와 유기 EL 소자(127)와의 동작점에서 정해지고, 구동 트랜지스터(121)는 포화 영역에서 구동되기 때문에, 동작점의 소스 전압에 대응한 게이트-소스 사이 전압(Vgs)에 관해, 전술한 식(1)에 규정된 전류치의 구동 전류(Ids)를 흘린다.
그런데, 제 1 비교예의 화소 회로(P)의 p형의 구동 트랜지스터(121)를 n형으로 변경한 단순한 회로(제 2 비교예의 화소 회로(P))에서는, 소스단이 유기 EL 소 자(127)측에 접속되어 버린다. 그 결과, 전술한 도 4b에 도시한 바와 같이 경시변화하는 유기 EL 소자(127)의 Iel-Vel 특성에 의해, 같은 발광 전류(Iel)에 대한 애노드-캐소드 사이 전압(Vel)이 Vel1로부터 Vel2로 변화하기 때문에, 구동 트랜지스터(121)의 동작점이 변화하여 버리고, 같은 게이트 전위(Vg)를 인가하여도 구동 트랜지스터(121)의 소스 전위(Vs)는 변화하여 버린다. 이로 인해, 구동 트랜지스터(121)의 게이트-소스 사이 전압(Vgs)은 변화하여 버린다. 상기 식(1)로부터 분명한 바와 같이, 게이트-소스 사이 전압(Vgs)이 변동하면, 예를 들어 게이트 전위(Vg)가 일정하여도 구동 전류(Ids)가 변동하여 버린다. 이 원인에 의한 구동 전류(Ids)의 변동은 화소 회로(P)마다의 발광 휘도의 편차나 경시 변동이 되어 나타난다.
이에 대해, 상세는 후술하지만, n형의 구동 트랜지스터(121)를 사용하는 경우에도, 구동 트랜지스터(121)의 소스단의 전위(Vs)의 변동에 게이트단의 전위(Vg)가 연동하도록 하는 부트스트랩 기능을 실현하는 회로 구성 및 구동 타이밍으로 함응로써, 유기 EL 소자(127)의 특성의 경시 변동에 의한 유기 EL 소자(127)의 애노드 전위 변동(즉 구동 트랜지스터(121)의 소스 전위 변동)이 있더라도, 그 변동을 상쇄하도록 게이트 전위(Vg)를 변동시킬 수 있다. 이로써, 화면 휘도의 균일성(유니포미티)를 확보할 수 있다. 부트스트랩 기능에 의해, 유기 EL 소자를 대표로 하는 전류 구동형의 발광 소자의 경시 변동 보정 능력을 향상시킬 수 있다. 물론, 이 부트스트랩 기능은, 발광 시작 시점에서, 유기 EL 소자(127)에 발광 전류(Iel)가 흐르기 시작하고, 그로 인해 애노드-캐소드 사이 전압(Vel)이 안정하게 될 때까지 상승하여 가는 과정에서, 그 애노드-캐소드 사이 전압(Vel)의 변동에 수반하여 구동 트랜지스터(121)의 소스 전위(Vs)가 변동할 때에도 기능한다.
<구동 트랜지스터의 Vgs-Ids 특성의 관계>
또한, 제 1 및 제 2 비교예에서는, 구동 트랜지스터(121)의 특성에 관해서는 특히 문제시하고 있지 않았지만, 화소마다 구동 트랜지스터(121)의 특성이 다르면, 그 영향이구동 트랜지스터(121)에 흐르는 구동 전류(Ids)에 영향을 미친다. 한 예로서는, 식(1)로 부터 알 수 있는 바와 같이, 이동도(μ)나 임계치 전압(Vth)이 화소에 의해 흐트러진 경우나 경시적으로 변화한 경우, 게이트-소스 사이 전압(Vgs)이 같더라도, 구동 트랜지스터(121)에 흐르는 구동 전류(Ids)에 편차나 경시변화가 생기고, 유기 EL 소자(127)의 발광 휘도도 화소마다 변화하여 버리게 된다.
예를 들면, 구동 트랜지스터(121)의 제조 프로세스의 편차에 의해, 화소 회로(P)마다에 임계치 전압(Vth)이나 이동도(μ) 등의 특성 변동이 있다. 구동 트랜지스터(121)를 포화 영역에서 구동하는 경우에도, 이 특성 변동에 의해, 구동 트랜지스터(121)에 동일한 게이트 전위를 주어도, 화소 회로(P)마다 드레인 전류(구동 전류(Ids))가 변동하고, 발광 휘도의 편차가 되어 나타난다.
전술한 바와 같이, 구동 트랜지스터(121)가 포화 영역에서 동작하고 있을 때의 드레인 전류(Ids)는, 상기 식(1)로 표시된다. 구동 트랜지스터(121)의 임계치 전압 편차에 주목한 경우, 상기 식(1)로부터 분명한 바와 같이, 임계치 전압(Vth)이 변동하면, 게이트-소스 사이 전압(Vgs)이 일정하여도 드레인 전류(Ids)가 변동한다. 또한, 구동 트랜지스터(121)의 이동도 편차에 주목한 경우, 상기 식(1)로부 터 분명한 바와 같이, 이동도(μ)가 변동하면, 게이트-소스 사이 전압(Vgs)이 일정하여도 드레인 전류(Ids)가 변동한다.
이와 같이, 임계치 전압(Vth)이나 이동도(μ)의 차이로 Vgs-Ids 특성에 큰 차이가 나타나게 되면, 같은 신호 진폭(△Vin)을 주어도, 구동 전류(Ids)가 변동하고, 발광 휘도가 달라져 버리고, 화면 휘도의 균일성을 얻을 수가 없다. 이에 대해, 임계치 보정 기능 및 이동도 보정 기능를 실현하는 구동 타이밍(상세는 후술한다)으로 함으로써, 그들의 변동의 영향을 억제할 수 있고, 화면 휘도의 균일성을 확보할 수 있다.
본 실시예에서 채용하는 임계치 보정 동작 및 이동도 보정 동작에서는, 기록 게인이 이상치인 1이라고 가정한 경우, 발광시의 게이트-소스 사이 전압(Vgs)이 "△Vin+Vth-△V"로 표시되도록 함으로써, 드레인·소스 사이 전류(Ids)가, 임계치 전압(Vth)의 편차나 변동에 의존하지 않도록 함과 함께, 이동도(μ)의 편차나 변동에 의존하지 않도록 한다. 결과로서, 임계치 전압(Vth)이나 이동도(μ)가 제조 프로세스나 경시에 의해 변동하여도, 구동 전류(Ids)는 변동하지 않고, 유기 EL 소자(127)의 발광 휘도도 변동하지 않는다. 이동도 보정시에는, 큰 이동도(μ1)에 대해서는 이동도 보정 파라미터(△V1)가 커지도록 하는 한편, 작은 이동도(μ2)에 대해서는 이동도 보정 파라미터(△V2)도 작아지도록 부귀환을 걸게 된다. 이러한 의미에서, 이동도 보정 파라미터(△V)를 부귀환량(△V)이라고도 칭한다.
<비교예의 화소 회로 : 제 3 예>
제 3 비교예의 화소 회로(P)가 도 5에 도시된다. 도 3에 도시된 제 2 비교예 의 화소 회로(P)에, 유기 EL 소자(127)의 경시변화에 의한 구동 전류 변동을 막는 회로, 즉 부트스트랩 회로를 탑재하고, 또한 구동 트랜지스터(121)의 특성 변동(임계치 전압 편차나 이동도 편차)에 의한 구동 전류 변동을 막는 구동 방식을 채용한 것이 본 실시예의 화소 회로(P)에서 베이스로 하는 도 5에 도시하는 제 3 비교예의 화소 회로(P)이다.
제 3 비교예의 화소 회로(P)는, 제 2 비교예의 화소 회로(P)와 마찬가지로, n형의 구동 트랜지스터(121)를 사용한다. 더하여, 유기 EL 소자의 경시변화에 의한 해당 유기 EL 소자에의 구동 전류(Ids)의 변동을 억제하기 위한 회로, 즉 전기광학 소자의 한 예인 유기 EL 소자의 전류-전압 특성의 변화를 보정하여 구동 전류(Ids)를 일정하게 유지하는 구동 신호 일정화 회로를 구비한 점에 특징을 갖는다. 또한, 유기 EL 소자의 전류-전압 특성에 경시변화가 있는 경우라도 구동 전류를 일정하게 한 기능을 구비한 점에 특징을 갖는다.
즉, 구동 트랜지스터(121) 외에 주사용에 하나의 스위칭 트랜지스터(샘플링 트랜지스터(125))를 사용하는 2TR 구동의 구성을 채택함과 함께, 각 스위칭 트랜지스터를 제어하는 전원 구동 펄스(DSL) 및 기록 구동 펄스(WS)의 온/오프 타이밍(스위칭 타이밍)의 설정에 의해, 유기 EL 소자(127)의 경시변화나 구동 트랜지스터(121)의 특성 변동(예를 들면 임계치 전압이나 이동도 등의 편차나 변동)에 의한 구동 전류(Ids)에 주는 영향을 막는 점에 특징을 갖는다. 2TR 구동의 구성이고, 소자 수나 배선 수가 적기 때문에, 고정밀화가 가능하다.
도 3에 도시한 제 2 비교예에 대한 구성상의 큰 차이는, 보존 용량(120)의 접속 양태를 변형하여, 유기 EL 소자(127)의 경시변화에 의한 구동 전류 변동을 막는 회로로 하여, 구동 신호 일정화 회로의 한 예인 부트스트랩 회로를 구성하는 점에 있다. 구동 트랜지스터(121)의 특성 변동(예를 들면 임계치 전압이나 이동도 등의 편차나 변동)에 의한 구동 전류(Ids)에 주는 영향을 억제하는 방법으로서는, 각 트랜지스터(121, 125)의 구동 타이밍을 궁리함으로써 대처한다.
구체적으로는, 제 3 비교예의 화소 회로(P)는, 보존 용량(120), n형의 구동 트랜지스터(121), 및 액티브(H)(하이)의 기록 구동 펄스(WS)가 공급되는 n형 트랜지스터(125), 전류가 흐름으로써 발광하는 전기광학 소자(발광 소자)의 한 예인 유기 EL 소자(127)를 갖는다.
구동 트랜지스터(121)의 게이트단(노드(ND122))과 소스단 사이에 보존 용량(120)이 접속되고, 구동 트랜지스터(121)의 소스단이 직접 유기 EL 소자(127)의 아노드 단에 접속되어 있다. 보존 용량(120)은, 부트스트랩 용량으로서도 기능하도록 되어 있다. 유기 EL 소자(127)의 캐소드단은, 제 1 비교예나 제 2 비교예와 마찬가지로, 전 화소 공통의 캐소드 공통 배선(127K)에 접속되고, 캐소드 전위(Vcath)(예를 들면 접지 전위(GND))가 주어진다.
구동 트랜지스터(121)의 드레인단은, 전원 스캐너로서 기능하는 구동 주사부(105)로부터의 전원 공급선(105DSL)에 접속되어 있다. 전원 공급선(105DSL)은, 이 전원 공급선(105DSL) 그 자체가, 구동 트랜지스터(121)에 대한 전원 공급 능력을 구비하는 점에 특징을 갖는다.
구체적으로는, 구동 주사부(105)는, 구동 트랜지스터(121)의 드레인단에 대 해, 각각 전원 전압에 상당하는 고전압측의 제 1 전위(Vcc)와 저전압측의 제 2 전위(Vss) 를 전환하여 공급하는 전원 전압 전환 회로를 구비하고 있다.
제 2 전위(Vss)로서는, 영상 신호선(106HS)에 있어서의 영상 신호(Vsig)의 오프셋 전위(Vofs)(기준 전위라고도 칭한다)보다 충분 낮은 전위로 한다. 구체적으로는, 구동 트랜지스터(121)의 게이트-소스 사이 전압(Vgs)(게이트 전위(Vg)과 소스 전위(Vs)의 차)가 구동 트랜지스터(121)의 임계치 전압(Vth)보다 커지도록, 전원 공급선(105DSL)의 저전위측의 제 2 전위(Vss)를 설정한다. 또한, 오프셋 전위(Vofs)는, 임계치 보정 동작에 앞서는 초기화 동작에 이용함과 함께 영상 신호선(106HS)을 미리 프리차지로 하여 두기 위해서도 이용한다.
샘플링 트랜지스터(125)는, 게이트단이 기록 주사부(104)로부터의 기록 주사선(104WS)에 접속되고, 드레인단이 영상 신호선(106HS)에 접속되고, 소스단이 구동 트랜지스터(121)의 게이트단(노드(ND122))에 접속되어 있다. 그 게이트단에는, 기록 주사부(104)로부터 액티브-H 기록 구동 펄스(WS)가 공급된다.
샘플링 트랜지스터(125)는, 소스단과 드레인단을 역전시킨 접속 양태로 할 수도 있다. 또한, 샘플링 트랜지스터(125)로서는, 디프레션형 및 인핸스먼트형의 어느 것도 사용할 수 있다.
<화소 회로의 동작 : 제 3 비교예>
도 6은, 도 5에 도시한 제 3 비교예의 화소 회로(P)에 관한 제 3 비교예의 구동 타이밍의 기본 예를 설명하는 타이밍 차트이고, 선순차 구동의 경우로 나타내고 있다. 도 6에서는, 시간축을 공통으로 하여, 기록 주사선(104WS)의 전위 변화, 전원 공급선(105DSL)의 전위 변화, 및 영상 신호선(106HS)의 전위 변화를 나타내고 있다. 또한, 이들의 전위 변화와 병행하여, 1행분(도면에서는 1행째)에 관해 구동 트랜지스터(121)의 게이트 전위(Vg) 및 소스 전위(Vs)의 변화도 나타내고 있다.
도 6에 도시하는 구동 타이밍은, 선순차 구동의 경우이고, 기록 구동 펄스(WS), 전원 구동펄스(DSL), 및 영상 신호(Vsig)는, 1행분을 1조(組)로 하여, 각 신호의 타이밍(특히 위상 관계)이 행 단위로 독립하여 제어되고, 행이 바뀌면 1H(H는 수평 주사 기간)분만큼 시프트된다.
이하에서는, 설명이나 이해를 용이하게 하기 위해, 특별한 거절이 없는 한, 기록 게인이 1(이상치)이라 가정하고, 보존 용량(120)에 신호 진폭(△Vin)의 정보를, 기록하는, 보존하는, 또는 샘플링하는 등으로 간결하게 기재하여 설명한다. 기록 게인이 1 미만인 경우, 보존 용량(120)에는 신호 진폭(△Vin)의 크기 그 자체가 아니라, 신호 진폭(△Vin)의 크기에 대응하는 게인배(倍)된 정보가 보존되게 된다.
그와 관련하여, 신호 진폭(△Vin)에 대응하는 보존 용량(120)에 기록되는 정보의 크기의 비율를, 기록 게인(Ginput)이라고 칭한다. 여기서, 기록 게인(Ginput)은, 구체적으로는, 전기 회로적으로 보존 용량(120)과 병렬로 배치되는 기생 용량을 포함한 전(全)용량(C1)과, 전기 회로적으로 보존 용량(120)과 직렬로 배치되는 전용량(C2)의 용량 직렬 회로에 있어서, 신호 진폭(△Vin)을 용량 직렬 회로에 공급한 때에 용량(C1)에 배분되는 전하량에 관계된다. 식으로 표시하면, g=C1/(C1+C2)로 하면, 기록 게인(Ginput)=C2/(C1+C2)=1-C1/(C1+C2)=1-g가 된다. 이하의 설명에서, "g"가 등장하는 기재는 기록 게인을 고려한 것이다.
또한, 설명이나 이해를 용이하게 하기 위해, 특별한 언급이 없는 한, 부트스트랩 게인이 1(이상치)이라고 가정하여 간결하게 기재하고 설명한다. 그와 관련하여, 구동 트랜지스터(121)의 게이트·소스 사이에 보존 용량(120)이 마련되어 있는 경우에, 소스 전위(Vs)의 상승에 대한 게이트 전위(Vg)의 상승률을 부트스트랩 게인(부트스트랩 동작 능력)(Gbst)이라고 칭한다. 여기서, 부트스트랩 게인(Gbst)은, 구체적으로는, 보존 용량(120)의 용량치(Cs), 구동 트랜지스터(121)의 게이트·소스 사이에 형성되는 기생 용량(C121gs)의 용량치(Cgs), 게이트·드레인 사이에 형성되는 기생 용량(C121gd)의 용량치(Cgd), 및 샘플링 트랜지스터(125)의 게이트·소스 사이에 형성되는 기생 용량(C125gs)의 용량치(Cws)에 관계된다. 식으로 표시하면, 부트스트랩 게인(Gbst)=(Cs+Cgs)/(Cs+Cgs+Cgd+Cws)이 된다.
또한, 제 3 비교예의 구동 타이밍에서는, 영상 신호(Vsig)가 비(非)유효 기간인 오프셋 전위(Vofs)에 있는 기간을 1수평 기간의 전반부(前半部)로 하고, 유효 기간인 신호 전위(Vin)(=Vofs+△Vin)에 있는 기간을 1수평 기간의 후반부로 한다. 또한, 영상 신호(Vsig)의 유효 기간와 비유효 기간을 합한 1수평 기간마다, 임계치 보정 동작을 복수회(도면에서는 3회)에 걸처서 반복하도록 한다. 그 각 회의 영상 신호(Vsig)의 유효 기간과 비유효 기간의 전환 타이밍(t13V, t15V), 및 기록 구동 펄스(WS)의 액티브와 인액티브의 전환 타이밍(t13W, t15W)에 관해서는, 그 타이밍에, 각 회를 "_" 없음의 참조자(參照子)로 나타냄으로써 구별한다.
우선, 유기 EL 소자(127)의 발광 기간(B)에서는, 전원 공급선(105DSL)이 제 1 전위(Vcc)이고, 샘플링 트랜지스터(125)가 오프 한 상태이다. 이 때, 구동 트랜 지스터(121)는 포화 영역에서 동작하도록 설정되어 있기 때문에, 유기 EL 소자(127)에 흐르는 구동 전류(Ids)는 구동 트랜지스터(121)의 게이트-소스 사이 전압(Vgs)에 응하여, 식(1)에 표시되는 값을 취한다.
다음에, 비발광 기간에 들어가면, 우선 방전 기간(C)에서는, 전원 공급선(105DSL)을 제 2 전위(Vss)로 전환한다. 이 때, 제 2 전위(Vss)가 유기 EL 소자(127)의 임계치 전압(VthEL)과 캐소드 전위(Vcath)의 합보다도 작은 때, 즉 "Vss<VthEL+Vcath "이면, 유기 EL 소자(127)는 소광하고, 전원 공급선(105DSL)이 구동 트랜지스터(121)의 소스측이 된다. 이 때, 유기 EL 소자(127)의 애노드는 제 2 전위(Vss)로 충전된다.
또한, 초기화 기간(D)에서는, 영상 신호선(106HS)이 오프셋 전위(Vofs)가 된 때에 샘플링 트랜지스터(125)를 온 하여 구동 트랜지스터(121)의 게이트 전위를 오프셋 전위(Vofs)로 한다. 이 때, 구동 트랜지스터(121)의 게이트-소스 사이 전압(Vgs)은 "Vofs-Vss"라는 값을 취한다. 이 "Vofs-Vss"가 구동 트랜지스터(121)의 임계치 전압(Vth)보다 크지 않으면 임계치 보정 동작을 행할 수가 없기 때문에, "Vofs-Vss >Vth"로 할 필요가 있다.
이 후, 제 1 임계치 보정 기간(E)에 들어가면, 전원 공급선(105DSL)을 재차 제 1 전위(Vcc)로 전환한다. 전원 공급선(105DSL)(즉 구동 트랜지스터(121)에의 전원 전압)을 제 1 전위(Vcc)로 함으로써, 유기 EL 소자(127)의 애노드가 구동 트랜지스터(121)의 소스가 되고 구동 트랜지스터(121)로부터 구동 전류(Ids)가 흐른다. 유기 EL 소자(127)의 등가 회로는 다이오드와 용량으로 표시되기 때문에, 유기 EL 소자(127)의 캐소드 전위(Vcath)에 대한 애노드 전위를 Vel로 하였을 때, "Vel≤Vcath+VthEL"인 한, 환언하면, 유기 EL 소자(127)의 리크 전류가 구동 트랜지스터(121)에 흐르는 전류보다도 훨씬 작은 한, 구동 트랜지스터(121)의 구동 전류(Ids)는 보존 용량(120)과 유기 EL 소자(127)의 기생 용량(Cel)를 충전하기 위해 사용된다. 이 때, 유기 EL 소자(127)의 애노드 전위(Vel)는 시간과 함께 상승하여 간다.
일정 시간 경과 후, 샘플링 트랜지스터(125)를 오프 한다. 이 때, 구동 트랜지스터(121)의 게이트-소스 사이 전압(Vgs)이 임계치 전압(Vth)보다도 크면(즉 임계치 보정이 완료되어 있지 않으면), 구동 트랜지스터(121)의 구동 전류(Ids)는 보존 용량(120)을 수전(受電)하도록 계속 흐르고, 구동 트랜지스터(121)의 게이트-소스 사이 전압(Vgs)은 상승하여 간다. 이 때, 유기 EL 소자(127)에는 역(逆)바이어스가 걸려 있기 때문에, 유기 EL 소자(127)가 발광하는 일은 없다.
또한 제 2 임계치 보정 기간(G)에 들어가면, 재차 영상 신호선(106HS)이 오프셋 전위(Vofs)가 된 때에 샘플링 트랜지스터(125)를 온 하여 구동 트랜지스터(121)의 게이트 전위를 오프셋 전위(Vofs)로 하여, 재차 임계치 보정 동작을 시작한다. 이 동작을 반복함으로써, 최종적으로, 구동 트랜지스터(121)의 게이트-소스 사이 전압(Vgs)은 임계치 전압(Vth)이라는 값을 취한다. 이 때 "Vel=Vofs-Vth≤Vcath+VthEL"로 되어 있다.
또한, 이 제 3 비교예의 동작예에서는, 임계치 보정 동작을 반복하여 실행함으로써 확실하게 구동 트랜지스터(121)의 임계치 전압(Vth)에 상당한 전압을 보존 용량(120)에 보존시키기 위해, 1수평 기간을 처리 사이클로 하여서, 임계치 보정 동작을 복수회에 걸쳐서 반복하도록 하고 있지만, 이 반복 동작은 필수가 아니라, 1수평 기간을 처리 사이클으로 하여, 1회만의 임계치 보정 동작을 실행하도록 하여도 좋다.
임계치 보정 동작 종료 후(본 예에서는 제 3 임계치 보정 기간(I)의 후)는, 샘플링 트랜지스터(125)를 오프 하여 기록 및 이동도 보정 준비 기간(J)에 들어간다. 영상 신호선(106HS)이 신호 전위(Vin)(=Vofs+△Vin)가 되었을 때에, 샘플링 트랜지스터(125)를 재차 온 하여 샘플링 기간&이동도 보정 기간(K)에 들어간다. 신호 진폭(△Vin)은 계조에 응한 값이다. 샘플링 트랜지스터(125)의 게이트 전위는 샘플링 트랜지스터(125)를 온 하고 있기 때문에 신호 전위(Vin)(=Vofs+△Vin)가 되지만, 구동 트랜지스터(121)의 드레인단은 제 1 전위(Vcc)이고 구동 전류(Ids)가 흐르기 때문에 소스 전위(Vs)는 시간와 함께 상승하여 간다. 도면에서는, 이 상승분을 △V로 나타내고 있다.
이 때, 소스 전압(Vs)이 유기 EL 소자(127)의 임계치 전압(VthEL)과 캐소드 전위(Vcath)의 합을 넘지 않으면, 환언하면, 유기 EL 소자(127)의 리크 전류가 구동 트랜지스터(121)에 흐르는 전류보다도 훨씬 작으면, 구동 트랜지스터(121)의 구동 전류(Ids)는 보존 용량(120)과 유기 EL 소자(127)의 기생 용량(Cel)를 충전하는데 사용된다.
이 시점에서는, 구동 트랜지스터(121)의 임계치 보정 동작은 완료하고 있기 때문에, 구동 트랜지스터(121)가흘리는 전류는 이동도(μ)를 반영한 것이 된다. 구 체적으로는, 이동도(μ)가 크면, 이 때의 전류량이 크고, 소스 전압의 상승도 빠르다. 역으로 이동도(μ)가 작으면, 전류량이 작고, 소스 전위의 상승은 늦어진다. 이로써, 구동 트랜지스터(121)의 게이트-소스 사이 전압(Vgs)은 이동도(μ)를 반영하여 작아지고, 일정 시간 경과 후에 완전히 이동도(μ)를 보정한 게이트-소스 사이 전압(Vgs)이 된다.
이 후에는, 발광 기간(L)에 들어가, 샘플링 트랜지스터(125)를 오프 하여 기록을 종료하고, 유기 EL 소자(127)를 발광시킨다. 보존 용량(120)에 의한 부트스트랩 효과에 의해, 구동 트랜지스터(121)의 게이트-소스 사이 전압(Vgs)은 일정하기 때문에, 구동 트랜지스터(121)는 일정 전류(구동 전류(Ids))를 유기 EL 소자(127)에 흘리고, 유기 EL 소자(127)의 애노드 전위(Vel)는 유기 EL 소자(127)에 구동 전류(Ids)라는 전류가 흐르는 전압(Vx)까지 상승하고, 유기 EL 소자(127)는 발광한다.
제 3 비교예의 화소 회로(P)에서도, 유기 EL 소자(127)는 발광 시간이 길어지면 그I-V 특성은 변화하여 버린다. 그 때문에, 노드(ND121)의 전위(즉 구동 트랜지스터(121)의 소스 전위(Vs))도 변화한다. 그러나, 구동 트랜지스터(121)의 게이트-소스 사이 전압(Vgs)은 보존 용량(120)에 의한 부트스트랩 효과로 일정치로 유지되어 있기 때문에, 유기 EL 소자(127)에 흐르는 전류는 변화하지 않는다. 따라서, 유기 EL 소자(127)의 I-V 특성이 열화되어도, 유기 EL 소자(127)에는 일정 전류(구동 전류(Ids))가 항상 계속 흐르고, 유기 EL 소자(127)의 휘도가 변화하는 일은 없다.
여기서, 구동 전류(Ids) 대 게이트 전압(Vgs)의 관계는, 앞서의 트랜지스터 특성을 나타낸 식(1)의 Vgs에 "△Vin-△V+Vth"를 대입함으로써, 식(2-1)과 같이 표시할 수 있다. 그와 관련하여, 기록 게인을 고려한 때에는, 식(1)의 Vgs에 "(1-g)△Vin-△V+Vth"를 대입함으로써, 식(2-2)과 같이 표시할 수 있다. 수식(2-1)이나 식(2-2)(종합하여 식(2)이라고 칭한다)에서, k=(1/2)(W/L)Cox이다.
Ids=kμ(Vgs-Vth)^2=kμ(ΔVin-ΔV)^2 …(2-1)
Ids=kμ(Vgs-Vth)^2=kμ((1-g)ΔVin-ΔV)^2 …(2-2)
이 식(2)로부터, 임계치 전압(Vth)의 항이 캔슬되어 있고, 유기 EL 소자(127)에공급되는 구동 전류(Ids)는 구동 트랜지스터(121)의 임계치 전압(Vth)에 의존하지 않는 것을 알 수 있다. 기본적으로 구동 전류(Ids)는 신호 진폭(△Vin)(상세하게는 신호 진폭(△Vin)에 대응하고 보존 용량(120)에 보존되는 샘플링 전압=Vgs)에 의해 정해진다. 환언하면, 유기 EL 소자(127)는 신호 진폭(△Vin)에 응한 휘도로 발광하게 된다.
그 때, 보존 용량(120)에 보존되는 정보는 소스 전위(Vs)의 상승분(△V)으로 보정되어 있다. 상승분(△V)은 정확하게 식(2)의 계수부에 위치하는 이동도(μ)의 효과를 지우도록 작용한다. 구동 트랜지스터(121)의 이동도(μ)에 대한 보정분(△V)을 보존 용량(120)에 기록되는 신호에 가하는 것이지만, 그 방향은 실제로는 부의 방향이고, 이러한 의미에서, 상승분(△V)은, 이동도 보정 파라미터(△V)나 부귀환량(△V)이라고도 칭한다.
유기 EL 소자(127)에 흐르는 구동 전류(Ids)는, 구동 트랜지스터(121)의 임 계치 전압(Vth)이나 이동도(μ)의 변동이 상쇄되고, 실질적으로 신호 진폭(△Vin)만에 의존하게 된다. 구동 전류(Ids)는 임계치 전압(Vth)이나 이동도(μ)에 의존하지 않기 때문에, 임계치 전압(Vth)이나 이동도(μ)가 제조 푸로세스에 의해 흐트러지거나 경시변화가 있거나 하여도, 드레인·소스 사이의 구동 전류(Ids)는 변동하지 않고, 유기 EL 소자(127)의 발광 휘도도 변동하지 않는다.
또한, 구동 트랜지스터(121)의 게이트와 소스 사이에 보존 용량(120)을 접속함으로써, n형의 구동 트랜지스터(121)를 사용하는 경우에도, 구동 트랜지스터(121)의 소스단의 전위(Vs)의 변동에 게이트단의 전위(Vg)가 연동하도록 하는 부트스트랩 기능을 실현하는 회로 구성 및 구동 타이밍으로 하고 있고, 유기 EL 소자(127)의 특성의 경시 변동에 의한 유기 EL 소자(127)의 애노드 전위 변동(즉 구동 트랜지스터(121)의 소스 전위 변동)이 있어도, 그 변동을 상쇄하도록 게이트 전위(Vg)를 변동시킬 수 있다.
이로써, 유기 EL 소자(127)의 특성의 경시변화의 영향이 완화되고, 화면 휘도의 균일성을 확보할 수 있다. 구동 트랜지스터(121)의 게이트·소스 사이의 보존 용량(120)에 의한 부트스트랩 기능에 의해, 유기 EL 소자를 대표로 하는 전류 구동형의 발광 소자의 경시 변동 보정 능력을 향상시킬 수 있다. 물론, 부트스트랩 기능은, 발광 시작 시점에서, 유기 EL 소자(127)에 발광 전류(Iel)가 흐르기 시작하고, 그로 인해 애노드-캐소드 사이 전압(Vel)이 안정하게 될 때까지 상승하여 가는 과정에서, 그 애노드-캐소드 사이 전압(Vel)의 변동에 수반하여 구동 트랜지스터(121)의 소스 전위(Vs)가 변동할 때에도 기능한다.
이와 같이, 제 3 비교예의 화소 회로(P)(사실상, 후술하는 본 실시예의 화소 회로(P)도 같음) 및 그것을 구동하는 제어부(109)에 의한 구동 타이밍에 의하면, 구동 트랜지스터(121)나 유기 EL 소자(127)의 특성 변동(편차나 경시 변동)이 있은 경우에도, 그들의 변동분을 보정함으로써, 표시 화면상에는 그 영향이 나타나지 않고, 휘도 변화가 없는 고품질의 화상 표시가 가능해진다.
그런데, 임계치 보정 기능이나, 신호 기록 기능이나, 이동도 보정 기능이나, 부트스트랩 기능을 작용시키기 위해서는, 각종의 트랜지스터에의 신호를 스위칭 제어할 필요가 있다. 예를 들면, 도 5에 도시한 제 3 비교예의 화소 회로(P)를 도 6에 도시한 구동 타이밍과 같이 제어하는데는, 샘플링 트랜지스터(125)를 온/오프 제어하거나, 구동 트랜지스터(121)에의 전원 공급을 제 1 전위(Vcc)와 제 2 전위(Vss)로 스위칭 제어하거나, 영상 신호(Vsig)를 오프셋 전위(Vofs)와 신호 전위(Vin)(=Vofs+△Vin)로 스위칭 제어하거나 할 필요가 있다. 이들 신호를 화소 어레이부(102)의 각 화소 회로(P)에 공급하는데는 주사선이 필요해지고, 화소 회로(P)의 수가 증가하면 주사선의 수도 그에 응하여 증가하여 버린다. 이와 같은 관점에서, 화소 수를 유지하면서 주사선의 수를 삭감하는 구조가 요구되고 있다.
전술한 제 3 비교예의 화소 회로(P)를 베이스로 하여 저비용화를 생각하면, 화소 수를 감소하는 일 없이, 화소 어레이부(102)의 주변에 마련되어 있는 제어부(109)(기록 주사부(104), 구동 주사부(105), 수평 구동부(106))로부터 인출되는 주사선의 수를 줄이는 것이 우선 생각된다. 주사선을 삭감함으로써, 그 주사선을 구동하기 위한 회로 비용분만큼 저비용화가 가능해진다.
<비교예 : 제 4 예>
도 7a는, 도 1에 도시한 유기 EL 표시 장치(1)를 구성하는 본 실시예의 화소 회로(P)에 대한 참조 회로를 설명하는 것이다. 도 7b는, 참조 회로의 구조를 제 3 비교예의 화소 회로(P)에 적용 하는 경우(제 4 비교예라고 칭한다)의 구동 타이밍을 설명하는 타이밍 차트이다. 또한, 도 7a에서는, 3화소분(1행3열)에 관해 나타내고 있다. 이 제 4 비교예는, 저비용화를 고려한 한 양태이다. 그와 관련하여, 도 7a 및 도 7b의 일부는, 특허문헌2의 도 3이나 도 5를 인용하고 있고, 참조 부호 등도 그대로 사용하여 나타내고 있다.
주사선 수를 삭감하여 저비용화를 도모하는 경우에, 수평 구동부(106)측에 주목하면, 영상 신호선(106HS)을 복수 화소에서 공용화하는 것이 생각된다. 그 때에는 액정 표시 장치에서, 신호선을 복수 화소에서 공용화함으로써 저비용화를 도모하는 구조를 채용하는 것이 생각된다. 예를 들면, 특허문헌2에 기재된 구조를 채용하는 것이 생각된다.
그러나, 특허문헌2에 기재된 구조는, 신호선을 인접 화소에서 공용하고, 하나의 화소에 2개의 영상 신호를 입력하여 영상 신호를 재기록하는 방식이기 때문에, 전류를 흘리면서 신호 기록을 행하지 않는 방식에 대해서는 유효한 수단이지만, 전류 구동형의 전기광학 소자를 구동할 때에, 전류를 흘리면서 신호 기록을 행함으로써 이동도 보정을 행하는 제 3 비교예에, 단순히 그 구조를 채용할 수가 없다.
왜냐하면, 도 7b에 도시하는 바와 같이, 영상 신호(Vsig)를 2회 이상 구동 트랜지스터(121)의 게이트에 입력하면, 최초의 영상 신호(Vsig)에 대해 이동도 보정을 행하여 버리고, 2회째 이후에 구동 트랜지스터(121)의 게이트에 입력되는 영상 신호(Vsig)에 대해서는 정상적으로 이동도 보정 동작을 행할 수가 없기 때문이다. 이로 인해, 제 3 비교예의 화소 회로(P)에서는 영상 신호선(106HS)을 공용화하기가 어렵고, 저비용화라는 점에서 문제가 있다고 말할 수 있다.
그러면, 본 실시예에서는, 전류 구동형의 전기광학 소자에의 적용에 있어서, 수평 구동부(106)측에 주목하여 영상 신호선(106HS)을 복수 화소에서 공용화할 때에, 전류를 흘리면서 신호 기록을 행함으로써 이동도 보정을 행하는 것도 가능하게 하는 구조를 채택한다. 이하, 이점에 관해 설명한다.
<개선 수법 : 제 1 실시예>
도 8a 내지 도 8c는, 전류 구동형의 전기광학 소자의 한 예인 유기 EL 소자(127)를 구동할 때에, 전류를 흘리면서 신호 기록을 행함으로써 이동도 보정을 행하는 구조를 채택하면서, 수평 주사계의 영상 신호선(106HS)을 복수 화소에서 공용화하는 유기 EL 표시 장치의 제 1 실시예를 설명하는 도면이다. 여기서, 도 8a는, 제 1 실시예의 유기 EL 표시 장치(1)의 16화소(4행4열)분의 화소 회로(P)와 각 주사부(기록 주사부(104), 구동 주사부(105), 수평 구동부(106)) 사이의 각 주사선(기록 주사선(104WS), 전원 공급선(105DSL), 영상 신호선(106HS))의 접속 관계의 개요를 도시하는 도면이다.
도 8b는, 도 8a의 3화소(1행3열)분의 화소 회로(P)와 각 주사선(기록 주사선(104WS), 전원 공급선(105DSL), 영상 신호선(106HS))의 접속 관계의 상세를 도시 하는 도면이다. 도 8c는, 제 1 실시예의 구동 타이밍을 설명하는 타이밍 차트이고, 선순차 구동의 경우로 나타내고 있다. 설명문중에서 행 번호나 열의 속성을(예를 들면 색종(色種)이나 홀짝(奇偶)의 구별)을 나타내여 설명할 때에는, "_"로 행 번호나 열의 속성의 참조자를 붙여서 나타내는 것도 있다. 후술하는 다른 실시예도 마찬가지이다.
후술하는 다른 실시예도 포함하여, 본 실시예는, 수평 주사계의 주사선인 영상 신호선(106HS)이나 영상 신호(Vsig)를 복수 화소에서 공용화함에 있어서, 우선, 샘플링 트랜지스터를 한쪽의 샘플링 트랜지스터(제 1의 샘플링 트랜지스터(125))와다른쪽의 샘플링 트랜지스터(제 2의 샘플링 트랜지스터(625))의 2단(段) 종속접속 구성으로 변경한다. 요컨대, 샘플링 트랜지스터를 더블게이트 구조로 한다는 것이다.
종속접속하고 있는 2개의 샘플링 트랜지스터(125, 625)가 모두 온한 때에 영상 신호선(106HS)으로부터의 영상 신호(Vsig)(오프셋 전위(Vofs)나 신호 전위(Vin))가 구동 트랜지스터(121)의 게이트에 공급되기 때문에, 샘플링 트랜지스터(125, 625)는 AND(논리곱) 기능을 다한다. 따라서, 2개의 샘플링 트랜지스터(125, 625)의 합성이 되는 임계치 보정 준비 펄스나 임계치 보정 펄스에서는 조 내의 R, G, B화소의 샘플링 트랜지스터(125, 625)가 전부 온 하도록, 또한 신호 기록 펄스나 이동도 보정 펄스에서는 색별의 신호 전위(Vin_R, Vin_G, Vin_B)에 응하여 공유화되어 있는 R, G, B 각 열의 제 2의 샘플링 트랜지스터(625)가 순번대로 온 하도록 설정하면 좋다.
그리고, 각 열의 제 1의 샘플링 트랜지스터(125)의 제어 입력단(게이트)을 톤상적으로 자체 행의 기록 주사선(104WS)에 접속하여 기록 구동 펄스(WS)로 제어하면서, 제 2의 샘플링 트랜지스터(625)에 관해서는, 영상 신호선(106HS)을 공통화하는 조마다, 그 제어 입력단(게이트)을 다른 조(타행(他行))의 각각 다른 행의 동종 또는 이종의 수직 주사선에 접속하고, 예를 들면 타행의 기록 구동 펄스(WS)나 타행의 전원 구동 펄스(DSL)를 샘플링 제어 신호(SC)로서 이용하여 제어하는 점에 특징을 갖는다. 샘플링 트랜지스터(625)의 제어에 기록 주사부(104)나 구동 주사부(105)를 이용하기 때문에, 제 2의 샘플링 트랜지스터(625)를 제어하는 주사부를 기록 주사부(104) 및 구동 주사부(105)와는 별도로 준비할 필요가 없다는 이점이 있다.
여기서, 전체 샘플링 기간&이동도 보정 기간(Q_all)에서는, 어느 하나의 샘플링 트랜지스터(625)가 표시 처리(본 예에서는 신호 기록이나 이동도 보정)를 위해 온 할 때, 영상 신호(Vsig)나 영상 신호선(106HS)을 공용화하고 있는 타색(他色)의 샘플링 트랜지스터(125)도 온 하고 있기 때문에, 타색으로의 표시 처리 동작(본 예에서는 신호 기록이나 이동도 보정)을 금지하기 위해, 타색의 샘플링 트랜지스터(625)가 오프 하도록 타행의 기록 구동 펄스(WS)나 타행의 전원 구동 펄스(DSL)를 설정한다.
또한, 샘플링 트랜지스터(625)를 제어하기 위해서도 이용되는 타행의 기록 구동펄스(WS)나 타행의 전원 구동 펄스(DSL)는, 각 행에서 극력 같은 천이(遷移) 상태가 되도록 하는, 즉 타행에 있어서의 기록 구동 펄스(WS)나 전원 구동 펄 스(DSL)에 의거한 트랜지스터의 기본적인 온/오프 동작의 상태가 극력 정돈되도록 한다. 샘플링 트랜지스터(625)를 제어하기 위한 샘플링 제어 신호(SC)에 기록 구동 펄스(WS)나 전원 구동 펄스(DSL)를 이용함으로써, 행에 의해 동작의 언밸런스가 생기지 않도록 하기 위해서다. 이로써, 각 행의 수직 주사선을 제어하기 위한 주사 펄스는, 기준 펄스를 작성하고, 그것을 시프트 레지스터로 1H씩 순차적으로 시프트시키는 일반적인 구조를 적용 가능해진다.
특히, 후술하는 다른 실시예와의 상위점으로서, 제 1 실시예에서는, 영상 신호선(106HS)을 공통화하는 조마다, 제 2의 샘플링 트랜지스터(625)의 게이트를 각각 다른 타행의 전원 공급선(105DSL)에 접속하고, 각각 다른 타행의 전원 구동 펄스(DSL)를 이용하여 제어하는 점에 특징을 갖는다. 요컨대, 영상 신호선(106HS)(영상 신호(Vsig))를 공용화하는 대상 열의 수에 관계없이, 제 2의 샘플링 트랜지스터(625)의 제어 입력단(게이트)을, 타행의 전원 구동 펄스(DSL)만으로 제어하는 점에 특징이 있다. 이로써, 영상 신호선(106HS)을 공용화하는 조마다, 자체 조가 속하는 행 이외에서, 각각 다른다 타행의 전원 구동 펄스(DSL)를 이용하여 다른쪽의 샘플링 트랜지스터(제 2의 샘플링 트랜지스터(625))를 제어함으로써, 수평 구동부(106)로부터 인출되는 주사선(영상 신호선(106HS))의 갯수를 삭감한 것이다.
이해를 용이하게 하기 위해, 도 8a 내지 도 8c는 3열분의 영상 신호선(106HS)을 공용화하는 예를 도시하고 있다. 공통화되는 3열분의 전형례로서는, 컬러 표시를 행할 때의 색별, 즉 전형례로서의 R(적), G(녹), B(청)의 부화소(서브픽셀)가 상당한다. 도 8a 및 도 8b는, 이 전형적인 사례인 컬러 표시를 위한 서브 픽셀(R, G, B)용의 3열분에서 영상 신호(Vsig)나 영상 신호선(106HS)을 공용화한 경우에서 나타내고 있다.
수평 방향으로 인접하는 3화소(3칼럼분의 화소 회로(P))에서 영상 신호(Vsig)를 공용하기 위해, 우선, 샘플링 트랜지스터를 제 1의 샘플링 트랜지스터(125)와 제 2의 샘플링 트랜지스터(625)의 2단 종속접속 구성으로 하고, 샘플링 트랜지스터를 더블게이트 구조로 한다.
그리고, 도 8a에 도시하는 바와 같이, 제 1의 샘플링 트랜지스터(125)에 대해서는, 톤상적으로 자체 행의 기록 주사선(104WS)에 접속함으로써, 기록 주사부(104)로부터의 기록 구동 펄스(WS)로 제어한다. 제 2의 샘플링 트랜지스터(625)는, R, G, B화소에서 게이트의 접속되어 있는 전원 공급선(105DSL)의 행이 다르다. 구체적으로는, R화소(화소 회로(P_R))는 N-3행째의 전원 공급선(105DSL_N-3)에, G화소(화소 회로(P_G))에서는 N-2행째의 전원 공급선(105DSL_N-2)에, B화소(화소 회로(P_B))에서는 N-1행째의 전원 공급선(105DSL_N-1)에, 각각 접속되어 있다.
도 8a 및 도 8b로부터 이해되는 바와 같이, 영상 신호(Vsig)가 공용되는 R, G, B 각 열의 제 2의 샘플링 트랜지스터(625)의 게이트를 타조(타행)의 각각 다른 전원 공급선(105DSL)에 접속하기 때문에, 화소 어레이부(102)의 수직 주사의 단부(본 예에서는 최상부)에 관해서는 샘플링 트랜지스터(625)를 제어하는 전원 공급선(105DSL)이 부족하게 되지만, 그 만큼의 더미의 행을 마련하면 좋다.
도 8c에는, 제 1 실시예의 타이밍 차트가 도시되어 있다. 후술하는 다른 실시예도 포함하여, 선순차 구동이고, 전원 구동 펄스(DSL) 및 기록 구동 펄스(WS)나 영상 신호(Vsig)는, 영상 신호(Vsig)나 영상 신호선(106HS)을 공통화한 3열분을 1조로 하여 각 신호의 타이밍(특히 위상 관계)이 규정된다. 이하의 설명에서는, R, G, B의 3열에 주목하여 설명한다.
우선, 샘플링 트랜지스터(125)와 샘플링 트랜지스터(625)로 AND(논리곱) 기능을 다하기 때문에, N행째의 R열의 샘플링 트랜지스터(125, 625)에 의해 합성된 제어 신호는 기록 구동 펄스(WS_N)와 전원 구동 펄스(DSL_N-3)의 논리곱이 되고, N행째의 G열의 샘플링 트랜지스터(125, 625)에 의해 합성된 제어 신호는 기록 구동 펄스(WS_N)와 전원 구동 펄스(DSL_N-2)의 논리곱이 되고, N행째의 B열의 샘플링 트랜지스터(125, 625)에 의해 합성된 제어 신호는 기록 구동 펄스(WS_N)와 전원 구동 펄스(DSL_N-1)의 논리곱이 된다.
R, G, B 각 열의 영상 신호(Vsig)에 관해서는, 영상 신호(Vsig)가 비유효 기간인 오프셋 전위(Vofs)에 있는 기간을 1수평 기간의 전반부로 하고, 유효 기간인 신호 전위(Vin)(=Vofs+△Vin)에 있는 기간을 1수평 기간의 후반부로 하고, 신호 전위(Vin)의 기간을 R, G, B용의 계조에 응한 각 신호 전위(Vin_R, Vin_G, Vin_B)로 전환하는 수법을 채택한다. 이에 맞추어서, 기록 구동 펄스(WS)는 각 신호 전위(Vin_R, Vin_G, Vin_B)일 때에 액티브(H)가 되도록 전환한다. 또한, 제 2의 샘플링 트랜지스터(625)에 의한 온/오프 제어가 작용하기 때문에, 전체 샘플링 기간&이동도 보정 기간(Q_all)에서 기록 구동 펄스(WS)를 액티브(H)로 하고 있어도 좋다. 이 점은 다른 실시예에서도 마찬가지이다.
그와 관련하여, 신호 전위(Vin)의 기간에, 차례로(예를 들면 R→G→B의 순서 로) 신호 기록을 행하는 방식으로 하기 때문에, 영상 신호(Vsig)를 합성한 3열분의 신호 기록을 행하기 위해, 영상 신호(Vsig)(상세하게는 신호 전위(Vin)=Vofs+△Vin)를 R화소용의 Vsig_R와 G화소용의 Vsig_G와 B화소용의 Vsig_B로 전환하여 신호 기록을 행할 필요가 있다. 이를 위해서는, 신호 전위(Vin)(=Vofs+△Vin)를 R화소용의 신호 전위(Vin_R)와 G화소용의 신호전위(Vin)와 B화소용의 신호 전위(Vin_B)로 전환하는 것이 되기 때문에, 이 대응을 위해, 예를 들면 수평 구동부(106)에 기억부(예를 들면 라인 메모리)를 구비하도록 하여, Vin_R, Vin_G, Vin_B를 곧바로 전환되도록 하는 것이 좋다.
오프셋 전위(Vofs)와 전신호 전위(Vin)의 각 기간의 비율은, 예를 들면 제 3 비교예의 타이밍 차트의 경우와 마찬가지로 대강 50%씩으로 하여도 좋고, R, G, B용의 계조에 응한 각 신호 전위(Vin_R, Vin_G, Vin_B)로 전환하는 점(환언하면 R, G, B 각각의 신호 기록 기간이 좁아지는 점)을 가미하여 신호 전위(Vin)의 기간의 쪽을 넓게 하여도 좋다. 그 만큼 오프셋 전위(Vofs)의 기간이 좁아지고 1H당의 임계치 보정 기간이 좁아지기 때문에, 이 점을 가미하여 임계치 보정 회수를 늘려도 좋다. 이들은 한 예이고, 그 밖의 타이밍을 적용 가능하다.
또한, 전체 샘플링 기간&이동도 보정 기간(Q_all)에서는, 타 화소의 샘플링&이동도 보정의 금지도 가미하여, R화소의 샘플링 기간&이동도 보정 기간(Q_R)에는 G화소와 B화소의 샘플링 트랜지스터(625)를 제어하기 위한 샘플링 제어 신호(SC_G, SC_B)로서도 이용되는 N-2행째 및 N-1행째의 전원 구동 펄스(DSL_N-2, DSL_N-1)를 제 2 전위(Vss)로 하고, 다음에 필요하게 될 때에 제 1 전위(Vcc)로 되돌린다. 마 찬가지로, G화소의 샘플링 기간&이동도 보정 기간(Q_G)에는 G화소과 B화소의 샘플링 트랜지스터(625)를 제어하기 위한 샘플링 제어 신호(SC_R, SC_B)로서도 이용되는 N-3행째 및 N-1행째의 전원 구동 펄스(DSL_N-3, DSL_1)를 제 2 전위(Vss)로 하고, 다음에 필요하게 될 때에 제 1 전위(Vcc)로 되돌린다. 또한, B화소의 샘플링 기간&이동도 보정 기간(Q_B)에는 R화소과 G화소의 샘플링 트랜지스터(625)를 제어하기 위한 샘플링 제어 신호(SC_R, SC_G)로서도 이용되는 N-3행째 및 N-2행째의 전원 구동 펄스(DSL_N-3, DSL_2)를 제 2 전위(Vss)로 하고, 다음에 필요하게 될 때에 제 1 전위(Vcc)로 되돌린다. 자체 행의 기록 구동 펄스(WS)와 타행의 전원 구동 펄스(DSL)의 논리곱의 액티브 기간에 색별의 샘플링 기간&이동도 보정 기간(Q_R, Q_G, Q_B)을 결정하게 된다.
또한, 샘플링 트랜지스터(625)를 제어하기 위해서도 이용되는 타행의 전원 구동펄스(DSL)는, 각 행에서 극력 같은 천이 상태가 되도록 하는, 즉 타행에 있어서의 전원 구동 펄스(DSL)에 의거한 구동 트랜지스터(121)의 기본적인 전원 라인의 온/오프 동 작의 상태가 극력 정돈되도록 한다. 샘플링 트랜지스터(625)를 제어하기 위한 샘플링 제어 신호(SC)에 타행의 전원 구동 펄스(DSL)를 이용함으로써, 행에 의해 동작의 언밸런스가 생기지 않도록 하기 위해서다. 이로써, 각 행의 전원 공급선(105DSL)을 제어하기 위한 전원 구동 펄스(DSL)는, 기준 펄스를 작성하고, 그것을 시프트 레지스터로 1H씩 순차적으로 시프트시키는 일반적인 구조를 적용 가능해진다.
여기서, 도 8c에 도시한 타이밍 차트로부터 이해되는 바와 같이, 제 1 실시 예의 경우, 영상 신호(Vsig)나 영상 신호선(106HS)을 공용하고 있는 R, G, B 각 열의 화소 사이에서의 식역치 보정 회수가 같아진다. 그와 관련하여, 영상 신호(Vsig)나 영상 신호선(106HS)을 공용하고 있는 R, G, B 각 열의 화소 사이에서의 임계치 보정 준비 기간이 달라저 버리지만, 임계치 보정 준비는 구동 트랜지스터(121)의 소스 전압을 제 2 전위(Vss)로 하는 오퍼레이션이기 때문에 문제는 없다.
또한, 제 1 실시예의 구조에서는, 다른 행(본 예에서는 N행째에 대해, N-3행째, N-2행째, N-1행째)의 전원 구동 펄스(DSL)를 제 2 전위(Vss)로 하여(환언하면 구동 트랜지스터(121)에의 전원을 오프로 하여), 신호 전위의 샘플링이나 이동도 보정을 행하는 타이밍을 결정하고 있기 때문에, 자체 행의 전원 구동 펄스(DSL)도 샘플링 기간&이동도 보정 기간의 후에 제 2 전위(Vss)가 되는 기간이 있다. 그러나, 신호 기록 종료 후에 자체 행의 전원 공급선(105DSL)이 제 2 전위(Vss)가 되어도(즉 전원이 오프 하여도), 구동 트랜지스터(121)의 게이트·소스 사이에는 보존 용량(120)이 접속되어 있고 부트스트랩 기능이 작용하여 게이트-소스 사이 전압(Vgs)은 일정하기 때문에, 재차 전원 공급선(105DSL)이 제 1 전위(Vcc)로 되돌아온 때(즉 전원이 온 한 때)에, 유기 EL 소자(127)는 재차 정상적으로 발광할 수 있고, 발광 휘도가 변화하는 일은 없다.
그와 관련하여, 유기 EL 소자(127)의 발광 기간은, 기본적으로는, 샘플링 기간&이동도 보정 기간(Q) 후의 기록 구동 펄스(WS)를 인액티브로 하는 타이밍(샘플링 트랜지스터(125)의 오프 타이밍)과 전원 라인인 전원 공급선(105DSL)의 제 2 전 위(Vss)로의 전환(전원 오프)으로 결정된다. 본 예에서는, 샘플링 기간&이동도 보정 기간(Q) 후의 기록 구동 펄스(WS)를 인액티브로 한 후에 임계치 준비 기간에 들어가기 때문에 전원 공급선(105DSL)을 제 2 전위(Vss)로 전환하기 전에, 샘플링 기간&이동도 보정 기간(Q_all)에서 R, G, B의 각 화소용의 신호 기록이나 이동도 보정을 차례로 전환하여 행하도록 하기 때문에, 전원 구동 펄스(DSL_N-3, DSL_N-2, DSL_N-3)을 일단 제 2 전위(Vss)로 전환하고 있다. 이 때문에, 각 행의 샘플링 기간&이동도 보정 기간(Q_R), 후에 샘플링 트랜지스터(125)를 오프 한 시점이 발광 시작 타이밍이 되고, 그 후에 임계치 보정 동작으로 들어가기 전의 초기화를 위해 전원 구동 펄스(DSL)를 제 2 전위(Vss)로 전환한 타이밍이 발광 종료 타이밍이 되고, 그중의 전원 구동 펄스(DSL)가 제 2 전위(Vss)의 기간을 제외한 분이 토탈의 발광 기간이 된다.
도 8c에 도시한 타이밍 차트의 2개의 샘플링 트랜지스터(125, 625)에 의한 합성의 제어 신호의 샘플링 기간&이동도 보정 기간(Q)에서의 관계로부터 이해되는 바와 같이, 1H기간의 후반부에서, R, G, B의 각 화소의 발광 시작 타이밍이 순차적으로 시프트한다. 그러나, 그 차이는 적어도 1H기간 내이고, 근소하기 때문에, 각 색의 발광 기간의 차는 문제로 되지 않는다고 생각하여도 좋다. 이 어긋남이 문제가 되는 경우에는, 예를 들면 색별의 신호 전위(Vin_R, Vin_G, Vin_B)를 보정함으로써 대처하면 좋다.
제 1 실시예의 구조에서는, 제 2의 샘플링 트랜지스터(625)의 게이트를 타행의 전원 공급선(105DSL)에 접속하여 타행의 전원 구동 펄스(DSL)로 제어하도록 하 고 있기 때문에, 제 2의 샘플링 트랜지스터(625)를 제어하는 주사부를 기록 주사부(104) 및 구동 주사부(105)와는 별도로 준비할 필요가 없고 저비용화를 확실하게 실현할 수 있는 이점이 있다. 수직 구동부(103)(스캐너 또는 드라이버)로부터 출력된 제어 신호의 수를 늘리는 일 없이, 또한 외부에 여분의 제어 회로나 제어선을 갖지 않고서 샘플링 트랜지스터(125)에(사실상 샘플링 트랜지스터(625)에도) 영상 신호(Vsig)를 공급하는 주사선인 영상 신호선(106HS)의 갯수를 줄일(본 예에서는 1/3롤 할) 수가 있고 저비용화가 가능해진다.
또한, 전례(前例)에서는, 제 2의 샘플링 트랜지스터(625)의 게이트를 3행 전 내지 1행 전의 전원 공급선(105DSL)에 색별로 다르게 접속하도록 하고 있지만, 이것은 한 예에 지나지 않고, 제 2의 샘플링 트랜지스터(625)의 게이트는, 공용화하고 있는 행을 제외한 타행의 전원 공급선(105DSL)인 한 어느 행의 전원 공급선(105DSL)에 접속하여도 좋다. 단, 공용화하고 있는 부분으로부터 떨어질수록 배선 길이가 길어지고 기록 주사선(104WS)과의 교차가 증가하는 불이익이 생긴다. 예를 들면 배선 저항이 커짐으로서의 타이밍 어긋남이나 교차에 의한 크로스 쇼트가 증가하는 등이 일어날 수 있다. 또한, 화소 어레이부(102)의 수직 주사의 단부에 마련하는 더미의 행 수가 증가한 난점도 있다. 따라서 제 2의 샘플링 트랜지스터(625)의 게이트는, 공용화하고 있는 부분의 부근의 전원 공급선(105DSL)에 접속하는 것이 바람직하다.
또한, 전례에서는, 영상 신호선(106HS)을 컬러 표시를 위한 서브픽셀(R, G, B)용의 3열분에서 공용화하는 예로 설명하였지만, 이것은 한 예에 지나지 않고, 공 용화의 대상이 되는 영상 신호(Vsig)가 복수열분이면 좋고, 인접하는 3열분이 아니라도 좋다.
또한, 전례에서는, 이해를 용이하게 하기 위해, 인접하는 R, G, B용의 3열분에서 영상 신호(Vsig)를 공용화하는 예로 설명하였지만, 이것은 한 예에 지나지 않고, 공용화의 대상 수는 임의(k개로 한다)이고, 샘플링 트랜지스터를 더블게이트 구조로 하여, k열분에서 영상 신호(Vsig)나 영상 신호선(106HS)을 공용화하도록 하여도 좋다. 이 경우, 제 2의 샘플링 트랜지스터(625)에 관해서는, 공용화의 대상이 되는 행을 제외한 각 다른 행의 전원 공급선(105DSL)에 접속하여 각 다른 행의 전원 구동 펄스(DSL)를 샘플링 제어 신호(SC)에 사용하도록 하면 좋다. 단, 3열의 공용화의 경우와 마찬가지로, 공용화하고 있는 부분으로부터 떨어질수록, 배선 길이가 길어지는, 기록 주사선(104WS)과의 교차가 증가하는, 더미행이 증가하는 등의 불이익이 생긴다.
<개선 수법 : 제 2 실시예>
도 9a 및 도 9b는, 전류를 흘리면서 신호 기록을 행함으로써 이동도 보정을 행하는 구조를 채택하면서, 수평 주사계의 영상 신호선(106HS)을 복수 화소에서 공용화하는 유기 EL 표시 장치의 제 2 실시예를 설명하는 도면이다. 여기서, 도 9a는, 제 2 실시예의 유기 EL 표시 장치(1)의 3화소(1행3열)분의 화소 회로(P)와 각 주사선(기록 주사선(104WS), 전원 공급선(105DSL), 영상 신호선(106HS))의 접속 관계의 상세를 도시하는 도면이다. 도 9b는, 제 2 실시예의 구동 타이밍을 설명하는 타이밍 차트이고, 선순차 구동의 경우로 나타내고 있다. 이해를 용이하게 하기 위 해, 제 1 실시예와 마찬가지로, 컬러 표시를 위한 서브픽셀(R, G, B)용의 3열분에서 영상 신호(Vsig)나 영상 신호선(106HS)을 공용화하는 예로 각 도면은 도시하고 있다.
제 2 실시예에서는, 화소 회로(P) 내의 구체적인 구성은 제 1 실시예와 마찬가지로 샘플링 트랜지스터를 제 1의 샘플링 트랜지스터(125)와 제 2의 샘플링 트랜지스터(625)의 종속접속으로 한 더블게이트 구조를 채택한다. 제 1 실시예와의 상위는, 제 2의 샘플링 트랜지스터(625)의 제어 입력단(게이트)을, 타행의 전원 구동 펄스(DSL)만으로 제어하는 것이 아니고, 타행의 기록 구동 펄스(WS)와 타행의 전원 구동 펄스(DSL)의 조합으로 제어하는 점에 특징이 있다.
즉, 샘플링 트랜지스터(625)의 게이트에 관해, 공용화 열의 한쪽은 공용화 부분을 제외한 다른 행의 기록 주사선(104WS)에 접속하여 다른 행의 기록 구동 펄스(WS)를 샘플링 제어 신호(SC)로서 이용하여 제어함과 함께, 공용화 열의 다른쪽은 공용화 부분을 제외한 다른 행의 전원 공급선(105DSL)에 접속하여 타행의 전원 구동 펄스(DSL)를 샘플링 제어 신호(SC)로서 이용하여 제어하는 점에 특징을 갖는다. 즉, 공용화 부분을 제외한 타행의 기록 구동펄스(WS)와 타행의 전원 구동 펄스(DSL)(공용화 부분에서 각각 다른 행으로 한다)를 이용하여 제 2의 샘플링 트랜지스터(625)를 제어함으로써, 수평 구동부(106)로부터 인출되는 주사선(영상 신호선(106HS))의 갯수를 삭감하여, 영상 신호(Vsig)를 복수 화소에서 공용하는 것이다.
수평 방향으로 인접하는 3화소(R, G, B의 3칼럼분의 화소 회로(P))에서 영상 신호선(106HS)에 주는 영상 신호(Vsig)를 공용하기 위해, 우선, 도 8a 내지 도 8c에 도시한 제 1 실시예와 마찬가지로, 샘플링 트랜지스터를 제 1의 샘플링 트랜지스터(125)와 제 2의 샘플링 트랜지스터(625)의 2단 종속접속 구성으로 한다. 그리고, 도 9a에 도시하는 바와 같이, 제 1의 샘플링 트랜지스터(125)에 대해서는, R, G, B 다른 3칼럼(3열)분의 화소 회로(P)를 동일한 영상 신호선(106HS)에 접속함으로써, 수평 구동부(106)로부터의 영상 신호(Vsig)로 3열의 화소 회로(P)에 공통으로 영상 신호(Vsig)를 공급한다. 또한, R, G, B 각 열의 제 1의 샘플링 트랜지스터(125)의 제어 입력단(게이트)을 통상과 같이 자체 행의기록 주사선(104WS)에 접속하여 기록 구동 펄스(WS_N)로 제어한다.
제 2의 샘플링 트랜지스터(625)는, 공용화 부분의 한쪽의 게이트를 자체 행 이외의 기록 주사선(104WS)에 접속함으로써 타행의 기록 주사선(104WS)으로부터의 기록 구동 펄스(WS)로 제어함과 함께, 공용화 부분의 다른쪽의 게이트를 자체 행 이외의 전원 공급선(105DSL)에 접속함으로써 타행의 구동 주사부(105)로부터의 전원 구동 펄스(DSL)로 제어한다. 이 때, 공용화부분인 R, G, B 각 열의 각 샘플링 트랜지스터(625)는, 각각 다른 행의 기록 구동 펄스(WS)나 전원 구동 펄스(DSL)를 샘플링 제어 신호(SC)로서 사용하도록 한다.
예를 들면, N행째의 R, G, B화소에 있어서, 제 2의 샘플링 트랜지스터(625)는, R화소는 N+1행째의 기록 주사선(104WS_N+1)에, G화소에서는 N-3행째의 전원 공급선 105DSL_N-3에, B화소에서는 N+2행째의 기록 주사선(104WS_N+2)에, 각각 접속되어 있다.
도 9a로부터 이해되는 바와 같이, 제 2의 샘플링 트랜지스터(625)의 게이트를 타행의 기록 주사선(104WS)이나 전원 공급선(105DSL)에 접속하기 때문에, 기록 주사선(104WS) 또는 전원 공급선(105DSL)과 교차시킬 필요가 생기다. 또한, 화소 어레이부(102)의 수직 주사의 단부(본 예에서는 최상부나 최하부)에 관해서는 샘플링 트랜지스터(625)를 제어하는 기록 주사선(104WS)이나 전원 공급선(105DSL)이 부족하게 되지만, 그 만큼의 더미의 행을 마련하면 좋다.
도 9b에 도시하는 제 2 실시예의 타이밍 차트와 같이, 신호 전위(Vin)의 기간을 R, G, B용의 계조에 응한 각 신호 전위(Vin_R, Vin_G, Vin_B)로 전환하고, 샘플링 기간&이동도 보정 기간(Q_all)에서는, 색별의 신호 전위(Vin_R, Vin_G, Vin_B)에 응하여 공유화되어 있는 각 열의 샘플링 트랜지스터(625)가 순번대로 온 하도록 설정한다.
또한, 전체 샘플링 기간&이동도 보정 기간(Q_all)에서는, 타 화소의 샘플링&이동도 보정의 금지도 가미하여, R화소의 샘플링 기간&이동도 보정 기간(Q_R)에는, G화소의 샘플링 트랜지스터(625)를 제어하기 위한 샘플링 제어 신호(SC_G)로서도 이용되는 N-3행째의 전원 구동 펄스(DSL_N-3)를 제 2 전위(Vss)로 하고 다음에 필요하게 될 때에 제 1 전위(Vcc)로 되돌리고, B화소의 샘플링 트랜지스터(625)를 제어하기 위한 샘플링 제어 신호(SC_B)로서도 이용되는 N+2행째의 기록 구동 펄스(WS_N+2)를 인액티브(L)에 하고 다음에 필요하게 될 때에 액티브(H)로 한다.
마찬가지로, G화소의 샘플링 기간&이동도 보정 기간(Q_G)에는, R화소나 B화소의 샘플링 트랜지스터(625)를 제어하기 위한 샘플링 제어 신호(SC_R, SC_B)로서 도 이용되는 N+1행째나 N+2행째의 기록 구동 펄스(WS_N+1, WS_N+2)를 인액티브(L)에 하고 다음에 필요하게 될 때에 액티브(H)로 한다.
또한, B화소의 샘플링 기간&이동도 보정 기간(Q_B)에는, R화소의 샘플링 트랜지스터(625)를 제어하기 위한 샘플링 제어 신호(SC_R)로서도 이용되는 N+1행째의 기록 구동 펄스(WS_N+1)를 인액티브(L)로 하고 다음에 필요하게 될 때에 액티브(H)로 하고, G화소의 샘플링 트랜지스터(625)를 제어하기 위한 샘플링 제어 신호(SC_G)로서도 이용되는 N-3행째의 전원 구동 펄스(DSL_N-3)를 제 2 전위(Vss)로 하고 다음에 필요하게 될 때에 제 1 전위(Vcc)로 되돌린다. 자체 행의 기록 구동 펄스(WS)와 타행의 기록 구동펄스(WS)나 전원 구동 펄스(DSL)의 논리곱의 액티브 기간에서 색별의 샘플링 기간&이동도 보정 기간(Q_R, Q_G, Q_B)을 결정하게 된다.
또한, 샘플링 트랜지스터(625)를 제어하기 위해서도 이용되는 타행의 기록 구동펄스(WS)나 전원 구동 펄스(DSL)는, 각 행에서 극력 같은 천이 상태가 되도록 하는, 개공 타행에 있어서의 기록 구동 펄스(WS)에 의거한 샘플링 트랜지스터(125)의 기본적인 온/오프 동작이나 전원 구동 펄스(DSL)에 의거한 구동 트랜지스터(121)의 기본적인 전원 라인의 온/오프 동작의 상태가 극력 정돈되도록 한다. 샘플링 트랜지스터(625)를 제어하기 위한 샘플링 제어 신호(SC)에 타행의 기록 구동 펄스(WS)나 전원 구동 펄스(DSL)를 이용함으로써, 행에 의해 동작의 언밸런스가 생기지 않도록 하기 위해서다. 이로써, 각 행의 기록 주사선(104WS)을 제어하기 위한 기록 구동 펄스(WS)나 각 행의 전원 공급선(105DSL)을 제어하기 위한 전원 구동 펄스(DSL)는, 기준 펄스를 작성하고, 그것을 시프트 레지스터로 1H씩 순차적으로 시 프트시키는 일반적인 구조를 적용함으로써 생성될 수 있다.
이와 같이, 제 2 실시예의 구조에서는, 제 2의 샘플링 트랜지스터(625)를 제어하는 제어 신호의 취급이 제 1 실시예와는 다른 것이지만, 다른 행의 기록 구동 펄스(WS)나 전원 구동 펄스(DSL)를 변화시켜서, 신호 전위의 샘플링이나 이동도 보정을 행한 타이밍를 결정하고 있기 때문에, 자체 행의 전원 구동 펄스(DSL)도 샘플링 기간&이동도 보정 기간의 후에 제 2 전위(Vss)가 되는 기간이 있다. 그러나, 제 1 실시예에서의 설명으로부터 이해되는 바와 같이, 구동 트랜지스터(121)의 게이트·소스 사이에는 보존 용량(120)이 접속되어 있고 부트스트랩 기능이 작용하여 게이트-소스 사이 전압(Vgs)은 일정하기 때문에, 재차 전원 공급선(105DSL)이 제 1 전위(Vcc)로 되돌아온 때(즉 전원이 온 한 때)에 유기 EL 소자(127)는 재차 정상적으로 발광할 수 있다.
또한, 제 2의 샘플링 트랜지스터(625)의 한쪽의 게이트를 타행의 기록 주사선(104WS)에 접속하여 타행의 기록 구동 펄스(WS)로 제어함과 함께 제 2의 샘플링 트랜지스터(625)의 다른쪽의 게이트를 타행의 전원 공급선(105DSL)에 접속하여 타행의 전원 구동 펄스(DSL)로 제어하도록 하고 있기 때문에, 제 1 실시예와 마찬가지로, 수직 구동부(103)(스캐너 또는 드라이버)로부터 출력되는 제어 신호의 수를 늘리는 일 없이, 또한 외부에 여분의 제어 회로나 제어선을 갖지 않고서, 샘플링 트랜지스터(125)에(사실상 샘플링 트랜지스터(625)에도) 영상 신호(Vsig)를 공급하는 주사선인 영상 신호선(106HS)의 갯수를 줄일(본 예에서는 1/3로 할) 수가 있고 저비용화가 가능해진다.
또한, 이 제 2 실시예에서도, 영상 신호(Vsig)나 영상 신호선(106HS)을 공용하고 있는 R, G, B 각 열의 화소 사이에서의 임계치 보정 회수가 같아진다. 그와 관련하여, 영상 신호(Vsig)나 영상 신호선(106HS)을 공용하고 있는 화소 사이에서의 임계치 보정 준비 기간이 달라저 버리지만, 제 1 실시예에서의 설명으로부터 이해되는 바와 같이, 임계치 보정 준비는 구동 트랜지스터(121)의 소스 전압을 제 2 전위(Vss)로 하는 오퍼레이션이기 때문에 문제는 없다.
또한, 제 2 실시예의 구조에서도, 다른 행의 전원 구동 펄스(DSL)를 제 2 전위(Vss)로 하여(환언하면 구동 트랜지스터(121)에의 전원을 오프로 하여), 타 화소의 신호 전위의 샘플링이나 이동도 보정을 행하는 타이밍을 결정하고 있기 때문에, 구체적으로는 R화소 및 B화소의 신호 기록시에 이용되는 N행째에 대해 N-3행째의 전원 구동 펄스(DSL)를 제 2 전위(Vss)로 하여 R화소 및 B화소의 신호 전위의 샘플링이나 이동도 보정을 행하는 타이밍을 결정하고 있기 때문에, 자체 행의 전원 구동 펄스(DSL)도 샘플링 기간&이동도 보정 기간의 후에 제 2 전위(Vss)가 되는 기간이 있다. 그러나, 제 1 실시예에서의 설명으로부터 이해되는 바와 같이, 신호 기록 종료 후에 자체 행의 전원 공급선(105DSL)이 제 2 전위(Vss)가 되어도(즉 전원이 오프 하여도), 구동 트랜지스터(121)의 게이트·소스 사이에는 보존 용량(120)이 접속되어 있고 부트스트랩 기능이 작용하여 게이트-소스 사이 전압(Vgs)은 일정하기 때문에, 재차 전원 공급선(105DSL)이 제 1 전위(Vcc)로 되돌아온 때(즉 전원이 온 한 때)에, 유기 EL 소자(127)는 재차 정상적으로 발광할 수 있고, 발광 휘도가 변화하는 일은 없다.
<개선 수법 : 제 3 실시예>
도 10a 및 도 10b는, 전류를 흘리면서 신호 기록을 행함으로써 이동도 보정을 행하는 구조를 채택하면서, 수평 주사계의 영상 신호선(106HS)을 복수 화소에서 공용화하는 유기 EL 표시 장치의 제 3 실시예를 설명하는 도면이다. 여기서, 도 10a는, 제 3 실시예의 유기 EL 표시 장치(1)의 3화소(1행3열)분의 화소 회로(P)와 각 주사선(기록 주사선(104WS), 전원 공급선(105DSL), 영상 신호선(106HS))의 접속 관계의 상세를 도시하는 도면이다. 도 10b는, 제 3 실시예의 구동 타이밍을 설명하는 타이밍 차트이고, 선순차 구동의 경우로 나타내고 있다. 이해를 용이하게 하기 위해, 제 1 및 제 2 실시예와 마찬가지로, 컬러 표시를 위한 서브픽셀(R, G, B)용의 3열분에서 영상 신호(Vsig)나 영상 신호선(106HS)을 공용화하는 예로 각 도면은 나타내고 있다.
제 3 실시예에서는, 제 2 실시예와 마찬가지로, 제 2의 샘플링 트랜지스터(625)의 제어 입력단(게이트)을, 타행의 전원 구동 펄스(DSL)만으로 제어하는 것이 아니고, 타행의 기록 구동 펄스(WS)와 타행의 전원 구동 펄스(DSL)의 조합으로 제어하는 점에 특징이 있다. 제 2실시예와의 상위는, 샘플링 제어 신호(SC)로서 이용하는 기록 구동 펄스(WS)와 전원 구동 펄스(DSL)의 조합과 행이 다를 뿐이고, 사실상, 제 2 실시예와 같다고 생각하여도 좋다.
예를 들면, N행째의 R, G, B화소에 있어서, 제 2의 샘플링 트랜지스터(625)는, R화소는 N-3행째의 전원 구동 펄스(DSL_N-3)에, G화소에서는 N-2행째의 전원 공급선(105DSL_N-2)에, B화소에서는 N+1행째의 기록 주사선(104WS_N+1)에, 각각 접 속되어 있다.
도 10a로부터 이해되는 바와 같이, 제 2의 샘플링 트랜지스터(625)의 게이트를 타행의 기록 주사선(104WS)이나 전원 공급선(105DSL)에 접속하기 때문에, 기록 주사선(104WS) 또는 전원 공급선(105DSL)과 교차시킬 필요가 생기다. 또한, 화소 어레이부(102)의 수직 주사의 단부(본 예에서는 최상부나 최하부)에 관해서는 샘플링 트랜지스터(625)를 제어하는 기록 주사선(104WS)이나 전원 공급선(105DSL)이 부족한 것이 되지만, 그 만큼의 더미의 행을 마련하면 좋다.
또한, 제 2 실시예나 제 3 실시예에서도, 제 1 실시예에서 기술한 바와 같이, 공용화되는 기록 구동 펄스(WS)나 기록 주사선(104WS)의 수는 2개로 한정되지 않고, 제 2의 샘플링 트랜지스터(625)의 게이트를 제어하는 기록 구동 펄스(WS)나 전원 구동 펄스(DSL)의 행의 설정은, 공용화되는 기록 구동 펄스(WS)나 기록 주사선(104WS)의 조가 속하는 행과는 별개의 행이고, 각각 다른 행인 한, 전술한 예로 한정되지 않는다. 단, 3열의 공용화의 경우와 마찬가지로, 공용화하고 있는 부분에서 떨어질 수록, 배선 길이가 길어지는, 기록 주사선(104WS)과의 교차가 증가하는, 더미행이 증가하는, 등의 불이익이 생긴다.
도 10b에 도시하는 제 2 실시예의 타이밍 차트와 같이, 제 1 및 제 2 실시예와 마찬가지로, 신호 전위(Vin)의 기간을 R, G, B용의 계조에 응한 각 신호 전위(Vin_R, Vin_G, Vin_B)로 전환하고, 샘플링 기간&이동도 보정 기간(Q_all)에서는, 색별의 신호 전위(Vin_R, Vin_G, Vin_B)에 응하여 공유화되어 있는 각 열의 샘플링 트랜지스터(625)가 순번대로 온 하도록 설정한다.
또한, 전체 샘플링 기간&이동도 보정 기간(Q_all)에서는, 타 화소의 샘플링&이동도 보정의 금지도 가미하여, R화소의 샘플링 기간&이동도 보정 기간(Q_R)에는, G화소의 샘플링 트랜지스터(625)를 제어하기 위한 샘플링 제어 신호(SC_G)로서도 이용되는 N-2행째의 전원 구동 펄스(DSL_N-2)를 제 2 전위(Vss)로 하고 다음에 필요하게 될 때에 제 1 전위(Vcc)로 되돌리고, B화소의 샘플링 트랜지스터(625)를 제어하기 위한샘플링 제어 신호(SC_B)로서도 이용되는 N+1행째의 기록 구동 펄스(WS_N+1)를 인액티브(L)로 하고 다음에 필요하게 될 때에 액티브(H)로 한다.
마찬가지로, G화소의 샘플링 기간&이동도 보정 기간(Q_G)에는, R화소의 샘플링 트랜지스터(625)를 제어하기 위한 샘플링 제어 신호(SC_R)로서도 이용되는 N-3행째의 전원 구동 펄스(DSL_N-3)를 제 2 전위(Vss)로 하고 다음에 필요하게 될 때에 제 1 전위(Vcc)로 되돌리고, B화소의 샘플링 트랜지스터(625)를 제어하기 위한 샘플링 제어 신호(SC_B)로서도 이용되는 N+1행째의 기록 구동 펄스(WS)를 인액티브(L)로 하고 다음에 필요하게 될 때에 액티브(H)로 한다.
또한, B화소의 샘플링 기간&이동도 보정 기간(Q_B)에는, R화소나 G화소의 샘플링 트랜지스터(625)를 제어하기 위한 샘플링 제어 신호(SC_R, SC_G)로서도 이용되는 N-3행째나 N-2행째의 전원 구동 펄스(DSL_N-3, DSL_N-2)를 제 2 전위(Vss)로 하고 다음에 필요하게 될 때에 제 1 전위(Vcc)로 되돌린다. 자체 행의 기록 구동 펄스(WS)와 타행의 기록 구동 펄스(WS)나 전원 구동 펄스(DSL)의 논리곱의 액티브 기간에서 색별의 샘플링 기간&이동도 보정 기간(Q_R, Q_G, Q_B)을 결정하게 된다.
또한, 제 2 실시예와 마찬가지로, 샘플링 트랜지스터(625)를 제어하기 위해 서 도 이용되는 타행의 기록 구동 펄스(WS)나 전원 구동 펄스(DSL)는, 각 행에서 극력 같은 천이 상태가 되도록, 1H씩 시프트시킨 상태로 한다.
이와 같이, 제 3 실시예의 구조에서는, 제 2의 샘플링 트랜지스터(625)를 제어하기 위한 기록 구동 펄스(WS)와 전원 구동 펄스(DSL)의 행의 취급이 제 2 실시예와 다ㅣ르지만, 기본적인 사고방식은 제 2 실시예와 마찬가지이고, 제 2 실시예와 같은 효과를 향수할 수 있다.
그런데, 더블게이트 구조로 한 제 2의 샘플링 트랜지스터(625)를 제어하는 샘플링 제어 신호(SC)의 취급에 주목하여 제 1 실시예와 제 2·제 3 실시예를 비교한 경우, 제 1 실시예에서는 어느 것이나 동일한 종류의 제어 신호(상이한 타행의 전원 구동 펄스(DSL))를 샘플링 제어 신호(SC)로서 이용하고 있음에 대해, 제 2·제 3 실시예에서는, 다른 종류의 제어 신호(상이한 타행의 기록 구동 펄스(WS)와 전원 구동 펄스(DSL))를 샘플링 제어 신호(SC)로서 이용하고 있고 하는 차이가 있다.
동작의 대칭성, 환언하면, 제 2의 샘플링 트랜지스터(625)를 제어하기 위한 샘플링 제어 신호(SC)의 타이밍의 관점에서는, 동종의 수직 주사 펄스(전원 구동 펄스(DSL))를 사용하는 제 1 실시예의 쪽이 우수하다. 기록 주사선(104WS)과 전원 공급선(105DSL)에서는 부하가 다르고, 영상 신호(Vsig)나 영상 신호선(106HS)을 복수열에서 공용화함에 있어서 제 2의 샘플링 트랜지스터(625)를 제어하기 때문에 이들 이종의 수직 주사 펄스를 사용하면, 그 차이가 화상에 나타날 우려가 있기 때문이다.
<개선 수법 : 제 4 실시예>
도 11a 내지 도 11c는, 전류 구동형의 전기광학 소자의 한 예인 유기 EL 소자(127)를 구동할 때에, 전류를 흘리면서 신호 기록을 행함으로써 이동도 보정을 행하는 구조를 채택하면서, 수평 주사계의 영상 신호선(106HS)을 복수 화소에서 공용화하는 유기 EL 표시 장치의 제 4 실시예를 설명하는 도면이다. 여기서, 도 11a는, 제 4 실시예의 유기 EL 표시 장치(1)의 12화소(3행4열)분의 화소 회로(P)와 각 주사부(기록 주사부(104), 구동 주사부(105), 수평 구동부(106)) 사이의 각 주사선(기록 주사선(104WS), 전원 공급선(105DSL), 영상 신호선(106HS))의 접속 관계의 개요를 도시하는 도면이다. 도 11b는, 도 11a의 4화소(1행4열)분의 화소 회로(P)와 각 주사선(기록 주사선(104WS), 전원 공급선(105DSL), 영상 신호선(106HS))의 접속 관계의 상세를 도시하는 도면이다. 도 11c는, 제 4 실시예의 구동 타이밍을 설명하는 타이밍 차트이고, 선순차 구동의 경우로 나타내고 있다.
제 4 실시예에서는, 화소 회로(P) 내의 구체적인 구성은 제 1 내지 제 3 실시예와 마찬가지로 샘플링 트랜지스터를 제 1의 샘플링 트랜지스터(125)와 제 2의 샘플링 트랜지스터(625)의 종속접속으로 한 더블게이트 구조를 채택한다. 제 1 내지 제 3 실시예와의 상위는, 영상 신호선(106HS)(영상 신호(Vsig))을 공용화하는 대상 열의 수에 관계없이, 제 2의 샘플링 트랜지스터(625)의 제어 입력단(게이트)를, 타행의 전원 구동 펄스(DSL)만으로 제어하는 것이 아니고, 타행의 기록 구동 펄스(WS)만으로 제어하는 점에 특징이 있다. 이로써, 영상 신호선(106HS)을 공용화한 조마다, 자체 조가 속하는 행 이외에서, 그들 다른 타행의 기록 구동 펄스(WS) 를 이용하여 다른쪽의 샘플링 트랜지스터(제 2의 샘플링 트랜지스터(625))를 제어함으로써, 수평 구동부(106)로부터 인출되는 주사선(영상 신호선(106HS))의 갯수를 삭감하는 것이다.
도 11a 내지 도 11c에서는, 인접하는 2열(홀수열과 짝수열)에서 영상 신호선(106HS)(영상 신호(Vsig))을 공용하는 예로 나타내고 있다. 여기서, 제 2의 샘플링 트랜지스터(625)는, 공용화 부분의 한쪽의 게이트를 자체 행 이외의 기록 주사선(104WS)에 접속함으로써 타행의 기록 주사선(104WS)으로부터의 기록 구동 펄스(WS)로 제어함과 함께, 공용화 부분의 다른쪽의 게이트도 자체 행 이외의 기록 구동 펄스(WS)에 접속함으로써 타행의 기록 주사부(104)로부터의 기록 구동 펄스(WS)로 제어한다. 이 때, 공용화 부분인 2열의 각 샘플링 트랜지스터(625)는, 각각 다른 행의 기록 구동 펄스(WS)를 샘플링 제어 신호(SC)로서 사용하게 한다.
예를 들면, N행째의 화소 회로(P_o, P_e)에서, 제 2의 샘플링 트랜지스터(625)는, 홀수열의 화소 회로(P_o)는 N+1행째의 기록 주사선(104WS_N+1)에, 짝수열의 화소 회로(P_e)는 N+2행째의 기록 구동 펄스(WS_N+2)에, 각각 접속되어 있다.
도 11a로부터 이해되는 바와 같이, 제 2의 샘플링 트랜지스터(625)의 게이트를 타행의 기록 주사선(104WS)에 접속하기 때문에, 각 행의 기록 주사선(104WS)을 교차시킬 필요가 생긴다. 또한, 화소 어레이부(102)의 수직 주사의 단부(본 예에서는 최하부)에 관해서는 샘플링 트랜지스터(625)를 제어하는 기록 주사선(104WS)이 부족한 것이 되지만, 그만큼의 더미의 행을 마련하면 좋다.
또한, 제 4 실시예에서도, 제 1 내지 제 3 실시예에서 기술한 바와 같이, 공 용화되는 기록 구동 펄스(WS)나 기록 주사선(104WS)의 수는 2개로 한정되지 않는다. 그 사례는 제 5 실시예에서 나타낸다. 또한, 제 2의 샘플링 트랜지스터(625)의 게이트를 제어하는 기록 구동 펄스(WS)의 행의 설정은, 공용화되는 기록 구동 펄스(WS)나 기록 주사선(104WS)의 조가 속하는 행과는 별개의 행이고, 각각 다른 행인 한, 전술한 예로 한정되지 않는다. 예를 들면, 샘플링 트랜지스터(625)를 제어하는 기록 구동 펄스(WS)(기록 주사선(104WS))는, N행째에 대해 N+2행째와 N+3행째와 같이, 공용화되어 있는 해당 행(N행) 이외이면 좋고, N+1행째 이후의 임의의 행의 기록 구동 펄스(WS)를 이용하여도 좋다. 단, 3열의 공용화의 경우와 마찬가지로, 공용화하고 있는 부분에서 떨어질 수록, 배선 길이가 길어지는, 기록 주사선(104WS)의 교차가 증가하는, 더미행이 증가하는, 등의 불이익이 생긴다.
도 11c에 도시하는 제 4 실시예의 타이밍 차트와 같이, 제 1 내지 제 3 실시예와 마찬가지로, 신호 전위(Vin)의 기간을 각 화소 회로(P_o, P_o)용의 계조에 응한 각 신호 전위(Vin_o, Vin_e)로 전환하고, 샘플링 기간&이동도 보정 기간(Q_all)에서는, 화소 회로(P)별의 신호전위(Vin_o, Vin_e)에 응하여 공유화되어 있는 각 열의 샘플링 트랜지스터(625)가 순번대로 온 하도록 설정한다.
또한, 전체 샘플링 기간&이동도 보정 기간(Q_all)에서는, 타 화소의 샘플링&이동도 보정의 금지도 가미하여, 홀수열의 화소 회로(P_o)의 샘플링 기간&이동도 보정 기간(Q_o)에는, 짝수열의 화소 회로(P_e)의 샘플링 트랜지스터(625)를 제어하기 위한 샘플링 제어 신호(SC_2)로서도 이용되는 N+2행째의 기록 구동 펄스(WS_N+2)를 인액티브(L)로 하고 다음에 필요하게 될 때에 액티브(H)로 한다. 마 찬가지로, 짝수열의 화소 회로(P_e)의 샘플링 기간&이동도 보정 기간(Q_e)에는, 홀수열의 화소 회로(P_o)의 샘플링 트랜지스터(625)를 제어하기 위한 샘플링 제어 신호(SC_1)로서도 이용되는 N+1행째의 기록 구동 펄스(WS_N+1)를 인액티브(L)로 하고 다음에 필요하게 될 때에 액티브(H)로 한다. 자체 행의 기록 구동 펄스(WS)와 타행의 기록 구동 펄스(WS)의 논리곱의 액티브 기간에서 화소 회로(P)별의 샘플링 기간&이동도 보정 기간(Q_o, Q_e)을 결정하게 된다.
또한, 제 1 내지 제 3 실시예와 마찬가지로, 샘플링 트랜지스터(625)를 제어하기 위해서도 이용되는 타행의 기록 구동 펄스(WS)는, 각 행에서 극력 같은 천이 상태가 되도록, 1H씩 시프트시킨 상태로 한다.
이와 같이, 제 4 실시예의 구조에서는, 제 2의 샘플링 트랜지스터(625)를 제어하기 위한 샘플링 제어 신호(SC)의 취급이 제 1 내지 제 3 실시예와 다르고, 영상 신호(Vsig)(영상 신호선(106HS))를 공용화한 조가 속하는 행을 제외한 타행의 기록 구동 펄스(WS)만으로 하고 있지만, 기본적인 사고방식은 제 1 내지 제 3 실시예와 마찬가지이고, 제 1 내지 제 3 실시예와 같은 효과를 향수할 수 있다.
예를 들면, 수직 구동부(103)(스캐너 또는 드라이버)로부터 출력되는 제어 신호의 수를 늘리는 일 없이, 또한 외부에 여분의 제어 회로나 제어선을 갖지 않고, 샘플링 트랜지스터(125)에(사실상 샘플링 트랜지스터(625)에도) 영상 신호(Vsig)를 공급하는 주사선인 영상 신호선(106HS)의 갯수를 줄일(본 예에서는 1/2로 할) 수 있고 저비용화가 가능해진다.
또한, 제 2의 샘플링 트랜지스터(625)를 제어하기 위한 샘플링 제어 신 호(SC)로서, 영상 신호선(106HS)(영상 신호(Vsig))을 공용화하는 대상 열의 수에 관계없이, 타행의 기록 구동 펄스(WS)만을 이용하는 점에서는, 타행의 전원 구동 펄스(DSL)만을 이용하는 제 1 실시예와 같은 효과를 향수할 수 있고, 제 2·제 3 실시예보다도 우수하다.
또한, 이 제 4 실시예에서는(후술하는 제 5 실시예에서도), 영상 신호선(106HS)(영상 신호(Vsig))의 삭감에 있어서, 샘플링 트랜지스터(625)의 게이트를 제어하는 샘플링 제어 신호(SC)로서, 전원 구동 펄스(DSL)를 이용하지 않고 기록 구동 펄스(WS)만을 사용하고 있기 때문에, 전원 공급선(105DSL)의 배선 형태의 영향을 받는 일 없이, 영상 신호선(106HS)(영상 신호(Vsig))을 삭감할 수 있는 이점이 있다. 예를 들면, 전원 구동 펄스(DSL)가 패널에서 공통으로 되어도 적용 가능하고, 보다 저비용화할 수 있다.
또한, 이 제 4 실시예에서도, 영상 신호(Vsig)나 영상 신호선(106HS)을 공용하고 있는 홀수열과 짝수열의 화소 사이에서의 임계치 보정 회수가 같아진다. 그와 관련하여, 영상 신호(Vsig)나 영상 신호선(106HS)을 공용하고 있는 홀수열과 짝수열의 화소 사이에서의 임계치 보정 준비 기간(Q_o, Q_e)이 달라저 버리지만, 제 1 내지 제 3 실시예에서의 설명으로부터 이해되는 바와 같이, 임계치 보정 준비는구동 트랜지스터(121)의 소스 전압을 제 2 전위(Vss)로 하는 오퍼레이션이기 때문에 문제는 없다.
<개선 수법 : 제 5 실시예>
도 12a 내지 도 12c는, 전류를 흘리면서 신호 기록을 행함으로써 이동도 보 정을 행하는 구조를 채택하면서, 수평 주사계의 영상 신호선(106HS)을 복수 화소에서 공용화하는 유기 EL 표시 장치의 제 5 실시예를 설명하는 도면이다. 여기서, 도 12a는, 제 5 실시예의 유기 EL 표시 장치(1)의 16화소(4행4열)분의 화소 회로(P)와 각 주사부(기록 주사부(104), 구동 주사부(105), 수평 구동부(106)) 사이의 각 주사선(기록 주사선(104WS), 전원 공급선(105DSL), 영상 신호선(106HS))의 접속 관계의 개요를 도시하는 도면이다. 도 12b는, 도 12a의 3화소(1행3열)분의 화소 회로(P)와 각 주사선(기록 주사선(104WS), 전원 공급선(105DSL), 영상 신호선(106HS))의 접속 관계의 상세를 도시하는 도면이다. 도 P13은, 제 5 실시예의 구동 타이밍을 설명하는 타이밍 차트이고, 선순차 구동의 경우로 나타내고 있다. 이해를 용이하게 하기 위해, 제 1 내지 제 3 실시예와 마찬가지로, 컬러 표시를 위한 서브픽셀(R, G, B)용의 3열분에서 영상 신호(Vsig)나 영상 신호선(106HS)을 공용화하는 예로 각 도면은 나타내고 있다.
제 5 실시예는, 제 1 내지 제 4 실시예와 마찬가지로, 샘플링 트랜지스터를 제 1의 샘플링 트랜지스터(125)와 제 2의 샘플링 트랜지스터(625)의 종속접속으로 힌 더블게이트 구조를 채택한다. 그리고, 제 4 실시예와 마찬가지로, 영상 신호선(106HS)(영상 신호(Vsig))을 공용화하는 대상 열의 수에 관계없이, 제 2의 샘플링 트랜지스터(625)의 제어 입력단(게이트)을, 타행의 전원 구동 펄스(DSL)만으로 제어하는 것이 아니고, 타행의 기록 구동 펄스(WS)만으로 제어함으로써, 수평 구동부(106)로부터 인출되는 주사선(영상 신호선(106HS))의 갯수를 삭감하는 것이다. 제 4 실시예와의 상위는, 공용화하는 열 수가 다른 것뿐이다.
수평 방향으로 인접하는 3화소(R, G, B의 3칼럼분의 화소 회로(P))에서 영상 신호선(106HS)에 주는 영상 신호(Vsig)를 공용하기 위해, 우선, 도 8a 내지 도 8c에 도시한 제 1 실시예와 마찬가지로, 샘플링 트랜지스터를 제 1의 샘플링 트랜지스터(125)와 제 2의 샘플링 트랜지스터(625)의 2단 종속접속 구성으로 한다. 그리고, 도 12a 및 도 12b에 도시하는 바와 같이, 제 1의 샘플링 트랜지스터(125)에 대해서는, R, G, B별의 3칼럼(3열)분의 화소 회로(P)를 같은 영상 신호선(106HS)에 접속함으로써, 수평 구동부(106)로부터의 영상 신호(Vsig)로 3열의 화소 회로(P)에 공통으로 영상 신호(Vsig)를 공급한다. 또한, R, G, B 각 열의 제 1의 샘플링 트랜지스터(125)의 제어 입력단(게이트)을 통상과 같이 자체 행의 기록 주사선(104WS)에 접속하여 기록 구동 펄스(WS_N)로 제어한다.
제 2의 샘플링 트랜지스터(625)는, 제 4 실시예와 마찬가지로, 각각 다른 행의 기록 주사선(104WS)에 접속하여, 각각 다른 행의 기록 구동 펄스(WS)를 샘플링 제어 신호(SC)로서 이용하여 제어한다. 예를 들면, N행째의 R, G, B화소에 있어서, 제 2의 샘플링 트랜지스터(625)는, R화소는 N+1행째의 기록 주사선(104WS_N+1)에, G화소에서는 N+2행째의 기록 구동 펄스(WS_N+2)에, B화소에서는 N+3행째의 기록 주사선(104WS_N+3)에, 각각 접속되어 있다.
또한, 제 5 실시예에서도, 제 1 내지 제 4 실시예에서 기술한 바와 같이, 제 2의 샘플링 트랜지스터(625)의 게이트를 제어하는 기록 구동 펄스(WS)의 행의 설정은, 공용화되는 기록 구동 펄스(WS)나 기록 주사선(104WS)의 조가 속하는 행과는 별개 행이고, 각각 다른 행인 한, 전술한 예로 한정되지 않는다. 예를 들면, 샘플 링 트랜지스터(625)를 제어하는 기록 구동 펄스(WS)(기록 주사선(104WS))는, N행째에 대해 N+2행째와 N+3행째와 N+4행째와 같이, 공용화되어 있는 해당 행(N행) 이외이면 좋고, N+1행째 이후의 임의의 행의 기록 구동 펄스(WS)를 이용하여도 좋다. 단, 3열의 공용화의 경우와 마찬가지로, 공용화하고 있는 부분에서 떨어질 수록, 배선 길이가 길어지는, 기록 주사선(104WS)의 교차가 증가하는, 더미행이 증가하는, 등의 불이익이 생긴다.
도 12c에 도시하는 제 5 실시예의 타이밍 차트와 같이, 신호 전위(Vin)의 기간을 R, G, B용의 계조에 응한 각 신호 전위(Vin_R, Vin_G, Vin_B)로 전환하고, 샘플링기간&이동도 보정 기간(Q_all)에서는, 색별의 신호 전위(Vin_R, Vin_G, Vin_B)에 응하여 공유화 되어 있는 R, G, B 각 열의 샘플링 트랜지스터(625)가 순번대로 온 하도록 설정한다.
또한, 전체 샘플링 기간&이동도 보정 기간(Q_all)에서는, 타 화소의 샘플링&이동도 보정의 금지도 가미하여, R화소의 샘플링 기간&이동도 보정 기간(Q_R)에는, G화소나 B화소의 샘플링 트랜지스터(625)를 제어하기 위한 샘플링 제어 신호(SC_G, SC_B)로서도 이용되는 N+2행째나 N+3행째의 기록 구동 펄스(WS_N+2, WS_3)를 인액티브(L)로 하고 다음에 필요하게 될 때에 액티브(H)로 한다. 마찬가지로, G화소의 샘플링 기간&이동도 보정 기간(Q_G)에는, R화소나 B화소의 샘플링 트랜지스터(625)를 제어하기 위한 샘플링 제어 신호(SC_R, SC_B)로서도 이용되는 N+1행째이나 N+3행째의 기록 구동 펄스(WS_N+1, WS_N+3)를 인액티브(L)에 하고 다음에 필요하게 될 때에 액티브(H)로 한다. B화소의 샘플링 기간&이동도 보정 기간(Q_B)에는, R화소나 G화소의 샘플링 트랜지스터(625)를 제어하기 위한 샘플링 제어 신호(SC_R, SC_G)로서도 이용되는 N+1행째나 N+2행째의 기록 구동 펄스(WS_N+1, WS_N+2)를 인액티브(L)로 하고 다음에 필요하게 될 때에 액티브(H)로 한다. 자체 행의 기록 구동 펄스(WS)와 타행의 기록 구동 펄스(WS)의 논리곱의 액티브 기간에서 색별의 샘플링 기간&이동도 보정 기간(Q_R, Q_G, Q_B)을 결정하게 된다.
또한, 샘플링 트랜지스터(625)를 제어하기 위해서도 이용되는 타행의 기록 구동펄스(WS)는, 각 행에서 극력 같은 천이 상태가 되도록 하는, 즉 타행에 있어서의 기록구동 펄스(WS)에 의거한 샘플링 트랜지스터(125)의 기본적인 온/오프 동작의 상태가 극력 정돈되도록 한다. 샘플링 트랜지스터(625)를 제어하기 위한 샘플링 제어 신호(SC)에 타행의 기록 구동 펄스(WS)를 이용함으로써, 행에 의해 동작의 언밸런스가 생기지 않도록 하기 위해서고, 각 행의 기록 주사선(104WS)을 제어하기 위한 기록 구동펄스(WS)는, 기준 펄스를 작성하고, 그것을 시프트 레지스터로 1H씩 순차적으로 시프트시키는 일반적인 구조를 적용 가능해진다.
이와 같이, 제 5 실시예의 구조에서는, 제 2의 샘플링 트랜지스터(625)를 제어하는 제어 신호의 취급은 제 4 실시예와 마찬가지로 모든 타행의 기록 구동 펄스(WS)이고, 다른 행의 기록 구동 펄스(WS)를 변화시켜서, 신호 전위의 샘플링이나 이동도 보정을 행하는 타이밍을 결정하고 있기 때문에, 제 4 실시예와 같은 효과를 향수할 수 있다.
예를 들면, 수직 구동부(103)(스캐너 또는 드라이버)로부터 출력되는 제어 신호의 수를 늘리는 일 없이, 또한 외부에 여분의 제어 회로나 제어선을 갖지 않고 서, 샘플링 트랜지스터(125)에(사실상 샘플링 트랜지스터(625)에도) 영상 신호(Vsig)를 공급하는 주사선인 영상 신호선(106HS)의 갯수를 줄일(본 예에서는 1/3로 할) 수가 있고 저비용화가 가능해진다.
또한, 제 5 실시예에서도, 영상 신호(Vsig)나 영상 신호선(106HS)을 공용하고 있는 R, G, B 각 열의 화소 사이에서의 임계치 보정 회수가 같아진다. 그와 관련하여, 영상 신호(Vsig)나 영상 신호선(106HS)을 공용하고 있는 R, G, B 각 열의 화소 사이에서의 임계치 보정 준비 기간이 달라저 버리지만, 제 1 내지 제 4 실시예에서의 설명으로부터 이해되는 바와 같이, 임계치 보정 준비는 구동 트랜지스터(121)의 소스 전압을 제 2 전위(Vss)로 하는 오퍼레이션이기 때문에 문제는 없다.
또한, 전술한 제 1 내지 제 5 실시예에서는, 전류 구동형의 전기광학 소자의 한 예인 유기 EL 소자(127)를 구동할 때에, 구동 트랜지스터(121)로부터 전류를 흘리면서 신호 기록를 행함으로써(즉 보존 용량(120)에 신호 전위(Vin)에 응한 정보를 샘플링하면서) 이동도 보정을 행하는 구조에의 적용례에 있어서, 영상 신호(Vsig)(영상 신호선(106HS))를 복수열에서 공용화하는 구조에 관해 구체적으로 나타냈지만, 그 적용은, 전류를 흘리지 않고서 신호 기록을 행하는 화소 회로, 환언하면, 구동 트랜지스터(121)에 전류를 흘리지 않는 상태에서 보존 용량(120)에의 신호 기록을 완전히 마친 후에 이동도 보정을 행하는(신호 기록과 이동도 보정을 다른 타이밍에 행하는) 방식이나, 구동 트랜지스터(121)에 전류를 흘리지 않는 상태에서 보존 용량(120)에의 신호 기록을 대강 마친 후에, 구동 트랜지스터(121)에 전류를 흘리고 계속해서 이동도 보정에 들어가는 방식에도 적용할 수 있다.
예를 들면, 특허문헌1에 기재된 5TR 구성의 것에의 적용이 가능하고, 이 경우, 상기 제 1 내지 제 5 실시예에서의 전원 공급선(105DSL)이나 전원 구동펄스(DSL)는, 동 공보에 기재된 트랜지스터(Tr4)의 게이트에 접속되는 주사선(DS)이나 제어 신호(DS)로 치환하고, 기록 주사선(104WS)이나 기록 구동 펄스(WS)는, 동 공보에 기재된 트랜지스터(Tr1)의 게이트에 접속되는 주사선(WS)이나 제어 신호(WS)로 치환하여 적용하면 좋다.
또한, 전술한 제 1 내지 제 5 실시예는, 2단계로 이동도 보정을 행하면서 신호 기록을 행하는 방식에 대해서도 적용 가능하다.
이상, 본 발명에 관해 실시예를 이용하여 설명하였지만, 본 발명의 기술적 범위는 상기 실시예에 기재된 범위로는 한정되지 않는다. 발명의 요지를 일탈하지 않는 범위에서 상기 실시예에 다양한 변경 또는 개량을 가할 수 있고, 그러한 변경 또는 개량을 가한 형태도 본 발명의 기술적 범위에 포함된다.
또한, 상기의 실시예는, 클레임(청구항)에 관한 발명을 한정하는 것이 아니고, 또한 실시예중에서 설명되어 있는 특징의 조합의 전부가 발명의 해결 수단에 필수라고는 한하지 않는다. 전술한 실시예에는 여러가지의 단계의 발명이 포함되어 있고, 시작되는 복수의 구성 요건에 있어서의 적절한 조합에 의해 여러가지의 발명을 추출할 수 있다. 실시예에 나타나는 전 구성 요건으로부터 몇개인가의 구성 요건이 삭제되어도, 효과를 얻을 수 있는 한, 이 몇개인가의 구성 요건이 삭제된 구성이 발명으로서 추출될 수 있다.
<화소 회로의 변형예>
예를 들면, 화소 회로(P)의 측면으로부터의 변경이 가능하다. 예를 들면, 회로 이론상은 "이중성의 원리(principle of duality)"가 성립하기 때문에, 화소 회로(P)에 대해서는, 이 관점에서의 변형을 가할 수 있다. 이 경우, 도시를 할애하지만, 우선, 전술한 각 실시예에 나타낸 화소 회로(P)가 n형의 구동 트랜지스터(121)를 이용하여 구성하고 있음에 대해, p형의 구동 트랜지스터(121)를 이용하여 화소 회로(P)를 구성한다. 이에 맞추어서 영상 신호(Vsig)의 오프셋 전위(Vofs)에 대한 신호 진폭(△Vin)의 극성이나 전원 전압의 대소 관계를 역전시키는 등, 이중성의 원리에 따른 변경을 가한다.
예를 들면 "이중성의 원리(principle of duality)"에 따른 변형 상태의 화소 회로(P)에서는, p형의 구동 트랜지스터(이하 p형 구동 트랜지스터(121p)라고 칭한다)의 게이트단과 소스단과 사이에 보존 용량(120)을 접속하고, p형 구동 트랜지스터(121p)의 소스단을 직접 유기 EL 소자(127)의 캐소드단에 접속한다. 유기 EL 소자(127)의 애노드단은 기준 전위로서의 애노드 전위(Vanode)로 한다. 이 애노드 전위(Vanode)는, 기준 전위를 공급하는 전 화소 공통의 기준 전원천(고전위측)에 접속한다. p형 구동 트랜지스터(121p)는, 그 드레인단이 저전압측의 제 1 전위(Vss)에 접속되고, 유기 EL 소자(127)를 발광시키는 구동 전류(Ids)를 흘린다.
이와 같은 이중성의 원리를 적용하여 구동 트랜지스터(121)를 p형으로 한 변형예의 유기 EL 표시 장치에서도, n형의 구동 트랜지스터(121)로 한 유기 EL 표시 장치와 마찬가지로, 임계치 보정 동작, 이동도 보정 동작, 및 부트스트랩 동작을 실행할 수 있다.
이와 같은 화소 회로(P)를 구동할 때에, 전술한 제 1 내지 제 5 실시예와 같이, 샘플링 트랜지스터를 더블게이트 구조로 하여, 그중의 제 1의 샘플링 트랜지스터(125)를 통상의 기록 구동 펄스(WS)로 주사하면서, 제 2의 샘플링 트랜지스터(625)는, 영상 신호선(106HS)(영상 신호(Vsig))을 공용화하는 자체 행 이외의 기록 구동 펄스(WS)나 전원 구동 펄스(DSL)를 샘플링 제어 신호(SC)로서 이용하여 제어함으로써, 상기 실시예와 마찬가지로, 수직 구동부(103)(스캐너 또는 드라이버)로부터 출력되는 제어 신호의 수를 늘리는 일 없이, 또한 외부에 여분의 제어 회로나 제어선을 갖지 않고서, 샘플링 트랜지스터(125)에(사실상 샘플링 트랜지스터(625)에도) 영상 신호(Vsig)를 공급하는 주사선인 영상 신호선(106HS)의 갯수를 줄인 것일 수 있고 저비용화할 수 있다.
또한, 여기서 설명한 화소 회로(P)의 변형예는, 상기 제 1 내지 제 5 실시예에 나타낸 구성에 대해 "이중성의 원리"에 따른 변경을 가한 것이지만, 회로 변경의 수법은 이것으로 한정되는 것은 아니다. 임계치 보정 동작을 실행함에 있어서, 기록 주사부(104)에서의 주사에 맞추어서 각 수평 주기 내에서 오프셋 전위(Vofs)와 신호 전위(Vin)(=Vofs+△Vin)로 전환하는 영상 신호(Vsig)가 영상 신호선(106HS)에 전달되도록 구동을 행하고, 임계치 보정의 초기화 동작을 위해 구동 트랜지스터(121)의 드레인측(전원 공급측)을 제 1 전위와 제 2 전위로 스위칭 구동을 행하는 것인 한, 2TR 구성인지의 여부는 불문이고 트랜지스터 수가 3개 이상이라도 좋고, 그들 전부에, 샘플링 트랜지스터를 더블게이트화하는 전술한 본 실시예 의 각 개선 수법을 적용하여, 영상 신호선(106HS)(영상 신호(Vsig))의 수를 줄임으로써 저비용화를 도모한다는 본 실시예의 사상을 적용할 수 있다.
또한, 임계치 보정 동작을 실행함에 있어서, 오프셋 전위(Vofs)와 신호 전위(Vin)를 구동 트랜지스터(121)의 게이트에 공급하는 구조로서는, 상기 실시예의 2TR 구성과 같이 영상 신호(Vsig)로 대처하는 것으로 한하지 않고, 예를 들면, 특허문헌1에 기재와 같이, 다른 트랜지스터를 통하여 공급하는 구조를 채택할 수도 있고, 그들의 변형예에서도, 샘플링 트랜지스터를 더블게이트화하는 전술한 본 실시예의 각 개선 수법을 적용하여, 영상 신호선(106HS)(영상 신호(Vsig))의 수를 줄임으로써 저비용화를 도모한다는 본 실시예의 사상을 적용할 수 있다.
본 발명은 2008년 3월 31일자로 일본특허청에 특허출원된 일본특허원 제2008-89981호를 우선권으로 주장한다.
당업자라면, 하기의 특허청구범위 또는 그 등가의 범위 내에서, 설계상의 필요 또는 다른 요인에 따라, 여러가지 변형예, 조합예, 부분 조합예, 수정예를 실시할 수 있을 것이다.
도 1은 본 발명에 관한 표시 장치의 한 실시예인 액티브 매트릭스형 표시 장치의 구성의 개략을 도시하는 블록도.
도 2는 본 실시예의 화소 회로에 대한 제 1 비교예를 도시하는 도면.
도 3은 본 실시예의 화소 회로에 대한 제 2 비교예를 도시하는 도면.
도 4a는 유기 EL 소자나 구동 트랜지스터의 동작점을 설명하는 도면.
도 4b는 유기 EL 소자나 구동 트랜지스터의 특성 편차가 구동 전류에 주는 영향를 설명하는 도면.
도 5는 본 실시예의 화소 회로에 대한 제 4 비교예를 도시하는 도면.
도 6은 도 5에 도시한 제 3 비교예의 화소 회로에 관한 제 3 비교예의 구동 타이밍의 기본 예를 설명하는 타이밍 차트.
도 7a는 본 실시예의 화소 회로에 대한 참조 회로를 설명하는 도면.
도 7b는 참조 회로의 구조를 제 3 비교예의 화소 회로에 적용하는 제 4 비교예의 구동 타이밍을 설명하는 타이밍 차트.
도 8a는 제 1 실시예의 유기 EL 표시 장치의 각 주사선과 화소 회로의 접속 관계의 전체 개요소를 도시하는 도면.
도 8b는 제 1 실시예의 화소 회로와 주사선의 결선 관계의 상세를 도시하는 도면.
도 8c는 제 1 실시예의 구동 타이밍을 설명하는 타이밍 차트.
도 9a는 제 2 실시예의 유기 EL 표시 장치의 각 주사선과 화소 회로의 접속 관계의 전체 개요소를 도시하는 도면.
도 9b는 제 2 실시예의 구동 타이밍을 설명하는 타이밍 차트.
도 10a는 제 3 실시예의 유기 EL 표시 장치의 각 주사선과 화소 회로의 접속 관계의 전체 개요를 도시하는 도면.
도 10b는 제 3 실시예의 구동 타이밍을 설명하는 타이밍 차트.
도 11a는 제 4 실시예의 유기 EL 표시 장치의 각 주사선과 화소 회로의 접속 관계의 전체 개요를 도시하는 도면.
도 11b는 제 4 실시예의 화소 회로와 주사선의 결선 관계의 상세를 도시하는 도면.
도 11c는 제 4 실시예의 구동 타이밍을 설명하는 타이밍 차트.
도 12a는 제 5 실시예의 유기 EL 표시 장치의 각 주사선과 화소 회로의 접속 관계의 전체 개요를 도시하는 도면.
도 12b는 제 5 실시예의 화소 회로와 주사선의 결선 관계의 상세를 도시하는 도면.
도 12c는 제 5 실시예의 구동 타이밍을 설명하는 타이밍 차트.
(도면의 주요 부분에 대한 부호의 설명)
1 : 유기 EL 표시 장치 100 : 표시 패널부
101 : 기판 102 : 화소 어레이부
103 : 수직 구동부 104 : 기록 주사부
105 : 구동 주사부 106 : 수평 구동부
109 : 제어부 120 : 보존 용량
121 : 구동 트랜지스터 122 : 발광 제어 트랜지스터
125, 625 : 샘플링 트랜지스터
127 : 유기 EL 소자(전기광학 소자의 한 예)
200 : 구동 신호 생성부 300 : 영상 신호 처리부
Cel : 기생 용량 P : 화소 회로

Claims (14)

  1. 구동 전류를 생성하는 구동 트랜지스터, 상기 구동 트랜지스터의 출력단에 접속된 전기광학 소자, 영상 신호의 신호 진폭에 따른 정보를 보존하는 보존 용량, 및 상기 신호 진폭에 따른 정보를 상기 보존 용량에 기록하는 종속접속된 제 1의 샘플링 트랜지스터 및 제 2의 샘플링 트랜지스터를 각각 포함하며 행렬 형상으로 배치된 복수의 화소 회로와;
    상기 화소 회로를 수직 주사하기 위한 수직 주사 펄스를 생성하는 수직 주사부와;
    상기 수직 주사부에 접속된 복수의 수직 주사선과;
    상기 수직 주사부에 의한 수직 주사와 동기하여 상기 화소 회로에 상기 영상 신호를 공급하는 수평 주사부; 및
    상기 수평 주사부에 접속된 복수의 수평 주사선을 포함하고,
    상기 수직 주사부는, 적어도 상기 화소 회로를 수직 주사하여 상기 신호 진폭에 따른 정보를 상기 보존 용량에 기록하기 위한 기록 주사 펄스를 생성하는 기록 주사부를 포함하고,
    상기 수직 주사선은 상기 기록 주사부에 접속된 복수의 기록 주사선을 포함하고,
    상기 수평 주사선 각각은, 복수열에 포함된 상기 제 1의 샘플링 트랜지스터의 입력단에 상기 수평 주사부로부터의 신호 기록용의 상기 영상 신호가 공통으로 공급되도록 배선되어 있고,
    상기 영상 신호가 공통으로 공급되는 상기 복수열을 각각 포함하는 조의 각각에 속하는 상기 제 2의 샘플링 트랜지스터의 제어 입력단은, 상기 제 2의 샘플링 트랜지스터가 속하는 조를 제외한 다른 조의 각각 다른 행에 대한 상기 수직 주사 펄스가 상기 수직 주사부로부터 상기 제 2의 샘플링 트랜지스터의 상기 제어 입력단에 공급되도록 상기 수직 주사선과 접속되어 있는 것을 특징으로 하는 표시 장치.
  2. 제 1항에 있어서,
    상기 제 2의 샘플링 트랜지스터의 제어 입력단은, 상기 다른 조의 각각 다른 행의 동종의 수직 주사용의 상기 수직 주사 펄스가 상기 수직 주사부로부터 공급되도록 동종의 상기 수직 주사선과 접속되어 있는 것을 특징으로 하는 표시 장치.
  3. 제 2항에 있어서,
    상기 동종의 수직 주사선은, 상기 기록 주사선인 것을 특징으로 하는 표시 장치.
  4. 제 2항에 있어서,
    상기 수직 주사부는 상기 구동 전류를 상기 전기광학 소자에 공급하기 위해 사용되는 제 1 전위와 상기 제 1 전위와는 다른 제 2 전위를 전환하여 상기 구동 트랜지스터의 전원 공급단에 공급하는 구동 주사부를 포함하고,
    상기 수직 주사선은, 상기 구동 주사부와 각 행의 상기 구동 트랜지스터의 전원 공급단의 사이에서 연장하는 복수의 전원 공급선을 포함하며,
    상기 동종의 수직 주사선은, 상기 전원 공급선인 것을 특징으로 하는 표시 장치.
  5. 제 1항에 있어서,
    상기 제 2의 샘플링 트랜지스터의 제어 입력단은, 상기 다른 조의 각각 다른 행의 이종의 수직 주사용의 상기 수직 주사 펄스가 상기 수직 주사부로부터 상기 제 2의 샘플링 트랜지스터의 제어 입력단에 공급되도록 이종의 상기 수직 주사선에 접속되어 있는 것을 특징으로 하는 표시 장치.
  6. 제 1항에 있어서,
    상기 수평 주사부는, 상기 수직 주사부에 의해 상기 수직 주사와 동기하여 각 열용의 영상 신호를 순번대로 전환하고, 상기 영상 신호가 공통으로 공급되는 상기 복수열의 조 각각에 대한 상기 화소 회로에 상기 영상 신호를 공급하며,
    상기 수직 주사부는, 상기 기록 구동 펄스에 의해 상기 제 1의 샘플링 트랜지스터를 수직 주사함과 함께, 상기 영상 신호가 공통으로 공급되는 조 내에서, 상기 영상 신호를 공용한 어느 하나의 열의 표시 처리의 기간에 들어가 영상 신호를 공용한 모든 열의 표시 처리가 완료되기까지의 모든 표시 처리 기간에서는, 상기 제 1의 샘플링 트랜지스터의 도통과 동기하여 상기 제 2의 샘플링 트랜지스터의 어느 하나를 순번대로 도통시킴으로써 상기 표시 처리가 순번대로 이루어지도록, 상기 수직 주사용의 동종 또는 이종의 상기 수직 주사 펄스를 설정하는 것을 특징으로 하는 표시 장치.
  7. 제 6항에 있어서,
    상기 수직 주사부는, 상기 모든 표시 처리 기간 내에서, 현재 도통 상태로 제어되고 있는 것을 제외한 복수열의 상기 제 2의 샘플링 트랜지스터의 모두가 오프되도록, 상기 수직 주사용의 동종 또는 이종의 상기 수직 주사 펄스를 설정하는 것을 특징으로 하는 표시 장치.
  8. 제 6항에 있어서,
    상기 수직 주사부는, 상기 제 2의 샘플링 트랜지스터를 순번대로 도통시킴이 필요 없는 수직 주사 기간에서는, 상기 제 1 및 상기 제 2의 샘플링 트랜지스터의 둘 다를 도통시킴으로써, 통상적인 표시 처리가 행하여지도록 상기 수직 주사 펄스를 설정하는 것을 특징으로 하는 표시 장치.
  9. 제 6항에 있어서,
    상기 수직 주사부는, 상기 수직 주사 펄스의 변화 상태가 각 행에서 균일하게 되도록 상기 수직 주사 펄스를 설정하는 것을 특징으로 하는 표시 장치.
  10. 제 6항에 있어서,
    상기 구동 전류를 일정하게 유지하는 구동 신호 일정화 회로를 더 포함하는 것을 특징으로 하는 표시 장치.
  11. 제 10항에 있어서,
    상기 구동 신호 일정화 회로는, 상기 구동 전류를 상기 전기광학 소자에 공급하기 위해 사용되는 제 1 전위에 대응하는 전압이 상기 구동 트랜지스터의 전원 공급단에 공급되며 상기 영상 신호가 기준 전위인 시간대에, 상기 제 1 및 상기 제 2의 샘플링 트랜지스터를 도통시킴으로써 상기 구동 트랜지스터의 임계치 전압에 대응하는 전압을 상기 보존 용량에 보존시키는 임계치 보정 기능을 실현하는 것을 특징으로 하는 표시 장치.
  12. 제 10항에 있어서,
    상기 수직 주사부는, 상기 화소 회로를 수직 주사하여 상기 보존 용량에 상기 신호 진폭에 따른 정보를 기록하기 위한 기록 주사 펄스를 상기 제 1의 샘플링 트랜지스터의 제어 입력단에 공급하는 기록 주사부와, 상기 구동 전류를 상기 전기광학 소자에 공급하기 위해 사용되는 제 1 전위 및 상기 제 1 전위와는 다른 제 2 전위를 전환하여 상기 구동 트랜지스터의 전원 공급단에 공급하는 구동 주사부를 포함하며,
    상기 수평 주사부는, 기준 전위와 신호 전위로 전환되는 영상 신호를 상기 샘플링 트랜지스터에 공급하고,
    상기 구동 신호 일정화 회로는, 상기 기록 주사부, 상기 수평 구동부, 및 상기 구동 주사부의 제어하에, 상기 제 1 전위에 대응하는 전압이 상기 구동 트랜지스터의 상기 전원 공급단에 공급되고, 영상 신호가 기준 전위인 시간대에, 상기 제 1 및 상기 제 2의 샘플링 트랜지스터를 도통시킴에 의해, 상기 구동 트랜지스터의 임계치 전압에 대응하는 전압을 상기 보존 용량에 보존시키는 임계치 보정 기능을 실현하는 것을 특징으로 하는 표시 장치.
  13. 제 10항에 있어서,
    상기 구동 신호 일정화 회로는, 상기 구동 트랜지스터의 이동도에 대한 상기 구동 전류의 의존성을 억제하는 이동도 보정 기능을 실현하는 것을 특징으로 하는 표시 장치.
  14. 제 13항에 있어서,
    상기 구동 신호 일정화 회로는, 상기 구동 트랜지스터의 임계치 전압에 대응하는 전압을 상기 보존 용량에 보존시키는 임계치 보정 기능 동작 이후에 상기 영상 신호가 신호 전위를 갖는 시간대에서, 상기 제 1 및 상기 제 2의 샘플링 트랜지스터 둘 다를 도통시킴에 의해, 상기 보존 용량에 신호 전위에 따른 정보를 기록할 때에 상기 이동도 보정 기능을 실현하는 것을 특징으로 하는 표시 장치.
KR1020090026895A 2008-03-31 2009-03-30 표시 장치 KR20090104721A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090026895A KR20090104721A (ko) 2008-03-31 2009-03-30 표시 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-089981 2008-03-31
KR1020090026895A KR20090104721A (ko) 2008-03-31 2009-03-30 표시 장치

Publications (1)

Publication Number Publication Date
KR20090104721A true KR20090104721A (ko) 2009-10-06

Family

ID=41534490

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090026895A KR20090104721A (ko) 2008-03-31 2009-03-30 표시 장치

Country Status (1)

Country Link
KR (1) KR20090104721A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101117733B1 (ko) * 2010-01-21 2012-02-24 삼성모바일디스플레이주식회사 화소 회로, 이를 이용한 표시 장치 및 표시 장치 구동 방법
KR20170019030A (ko) * 2015-08-10 2017-02-21 삼성디스플레이 주식회사 표시 장치
CN116052596A (zh) * 2023-02-23 2023-05-02 武汉天马微电子有限公司 一种显示面板及其驱动方法、显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101117733B1 (ko) * 2010-01-21 2012-02-24 삼성모바일디스플레이주식회사 화소 회로, 이를 이용한 표시 장치 및 표시 장치 구동 방법
KR20170019030A (ko) * 2015-08-10 2017-02-21 삼성디스플레이 주식회사 표시 장치
CN116052596A (zh) * 2023-02-23 2023-05-02 武汉天马微电子有限公司 一种显示面板及其驱动方法、显示装置

Similar Documents

Publication Publication Date Title
JP4826597B2 (ja) 表示装置
US10964264B1 (en) Electroluminescent display panel having pixel driving circuit
US8830149B2 (en) Display device
US8581807B2 (en) Display device and pixel circuit driving method achieving driving transistor threshold voltage correction
KR101557293B1 (ko) Ｅｌ 표시 패널
KR101986852B1 (ko) 표시 장치 및 전자 기기, 및 표시 패널의 구동 방법
KR102636598B1 (ko) 화소 구동 회로를 포함한 전계발광 표시장치
US20110032238A1 (en) Pixel circuit and display device
US20100289832A1 (en) Display apparatus
JP2008203478A (ja) 表示装置とその駆動方法
KR20130006302A (ko) 화소 회로, 표시 장치, 전자 기기, 및, 화소 회로의 구동 방법
JP2009169071A (ja) 表示装置
JP7466511B2 (ja) 有機発光表示装置
JP2016177049A (ja) 発光素子表示装置
KR20090093829A (ko) Ｅｌ표시 패널, 전자기기 및 ｅｌ표시 패널의 구동방법
JP6999382B2 (ja) 表示装置
KR20110097638A (ko) 화소 회로, 표시 장치 및 그 구동 방법 및 전자 기기
JP2017062374A (ja) 表示パネルおよび表示装置
JP2021067901A (ja) 画素回路、及び、表示装置
JP6196809B2 (ja) 画素回路及びその駆動方法
US9711082B2 (en) Display apparatus and display drive method
JP2008083117A (ja) 表示装置
JP2008145647A (ja) 表示装置とその駆動方法
KR20090104721A (ko) 표시 장치
US11361705B2 (en) Display device having interlaced scan signals

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
N231 Notification of change of applicant
B701 Decision to grant