KR20090104160A - 반도체 소자의 입력회로 - Google Patents

Abstract

본 발명은 반도체 설계기술에 관한 것으로서, 반도체 소자에서 입력신호를 정확히 감지하고 내부회로에서 사용하기 적절한 신호레벨로 변환하기 위해 사용하는 기술에 관한 것이다. 본 발명은 전류소모가 적고 차지하는 면적이 작으며 정확한 대칭형태의 차동신호를 생성하는 입력회로를 제공하는 그 목적으로 한다.

종래의 기술에서는 차동신호(DIFFERENTIAL SIGNAL)를 생성하기 위해 다수의 입력버퍼를 구비하거나 인버터와 트랜스미션 게이트를 구비하는 것으로 요약된다. 본 발명에서는 입력 버퍼링 수단에서 출력되는 단일신호(SINGLE ENDED SIGNAL)를 차동신호(DIFFERENTIAL SIGNAL)의 형태로 변환하기 위해 두 개의 동일한 구조와 전기적 특성을 가진 배타적 부정논리합부 이용하였다. 또한, 두 개의 동일한 구조와 전기적 특성을 가진 배타적 논리합부를 이용하였다. 본 발명에서 제안한 기술에 따르면 차동신호를 구성하는 정신호(POSITIVE SIGNAL)와 부신호(NEGATIVE SIGNAL)를 생성하기 위해서 간단한 구조와 동일한 전기적 특성을 가진 장치를 구비한 차동신호 생성수단을 이용한다. 이로서, 전류소모와 면적 측면에서 유리하며 동일한 특성을 가진 장치를 이용함으로서 PVT(PROCESS VOLTAGE TEMPERATURE) 변화에 대해서도 정확히 대칭적인 차동신호(DIFFERENTIAL SIGNAL)를 생성할 수 있다.

입력버퍼, 반도체 소자, 차동신호, DIFFERENTIAL SIGNAL, SLEW RATE

Description

반도체 소자의 입력회로{INPUT CIRCUIT FOR SEMICONDUCTOR DEVICE}

본 발명은 반도체 설계기술에 관한 것으로서, 반도체 소자에서 입력신호를 정확히 감지하고 내부회로에서 사용하기 적절한 신호레벨로 변환하기 위해 사용하는 기술에 관한 것이다.

일반적으로 반도체 소자는 입력신호를 받아들여 특정된 기능을 수행하고 그 결과를 출력신호로 내보내게 된다. 이러한 출력신호는 다시 다른 기능을 수행하는 반도체 소자로 전달되고 이러한 과정은 원하는 결과를 얻기 위해 정해진 규칙에 따라 연속적으로 반복된다. 즉, 반도체 소자와 소자 사이에 서로 신호를 주고받으면서 다양한 기능을 수행하게 된다.

반도체 메모리 장치(SEMICONDUCTOR MEMORY DEVICE)와 메모리 컨트롤러(MEMORY CONTROLLER)의 경우에도 서로 신호를 주고받으면서 정해진 동작을 수행하게 된다. 최근에는 고속으로 신호를 전송하면서 신호에 유입되는 잡음(NOISE)의 영향을 줄이기 위해서 단일신호(SINGLE ENDED SIGNAL) 형태의 신호전송보다는 잡 음(NOISE)의 영향에 비교적 강한 차동신호(DIFFERENTIAL SIGNAL) 형태로 신호를 전송하고 있다. 이 때 메모리 컨트롤러(MEMORY CONTROLLER)에서 전송하는 신호를 정확히 감지하기 위해 반도체 메모리 장치(SEMICONDUCTOR MEMORY DEVICE)는 입력회로를 구비하고 있다. 일반적으로 입력회로는 입력버퍼(INPUT BUFFER)와 래치(LATCH)를 구비하고 있다. 이러한 입력회로에서 입력신호를 반도체 메모리 장치(SEMICONDUCTOR MEMORY DEVICE) 내부에서 사용하기 적절한 신호레벨로 변환시키는 기능 등을 수행하게 된다.

입력버퍼(INPUT BUFFER)에는 반도체 메모리 장치(SEMICONDUCTOR MEMORY DEVICE) 외부에서 인가되는 차동신호(DIFFERENTIAL SIGNAL)의 입력신호를 감지하여 래치(LATCH)로 전달하는데 일반적으로 래치에서는 인가받는 신호의 레벨을 증폭시키고 다음 회로로 적절한 타이밍에 신호를 전달하기 위한 기능을 수행한다. 신호를 증폭시키기 위해서 차동증폭회로가 주로 사용이 되는데, 이를 위해서 입력버퍼에서 출력되는 단일신호(SINGLE ENDED SIGNAL) 형태를 차동신호(DIFFERENTIAL SIGNAL) 형태로 변환시키는 과정이 필요하다.

종래의 기술에서는 입력버퍼에서 출력되는 단일신호를 차동신호로 변환시키기 위해서 다수의 입력버퍼를 구비하여 차동신호를 생성하거나 인버터(INVERTER)와 트랜스미션 게이트(TRANSMISSION GATE)를 이용하여 차동신호를 생성하였다. 하지만, 종래의 방법은 인버터를 다수개 구비하면서 면적을 많이 차지하고 전류의 소모가 증가되는 단점이 있었다. 또한, 인버터와 트랜스미션 게이트를 사용하는 경우에는 인버터를 통해 생성된 신호와 트랜스미션 게이트를 통해 생성된 신호의 슬루우 레이트(SLEW RATE)가 동일하지 않기 때문에 생성되는 차동신호가 정확히 대칭되지 않는 경우가 발생한다. 더욱이 PVT(PROCESS VOLTAGE TEMPERATURE) 변화에 따라 슬루우 레이트(SLEW RATE)의 차이가 더욱 커지게 되고 이러한 경우에 차동신호를 사용하는 데 있어서 셋업타임(SETUP TIME)과 홀드타임(HOLD TIME)이 나빠지기 때문에 동작 주파수에 제한이 생기게 된다.

본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 제안된 것으로, 전류소모가 적고 차지하는 면적이 작으며 정확한 대칭형태의 차동신호를 생성하는 입력회로를 제공하는 그 목적으로 한다.

상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 차동신호 형태의 입력신호를 버퍼링하여 단일신호 형태의 버퍼신호를 생성하기 위한 입력 버퍼링 수단; 상기 버퍼신호와 전원전압을 입력으로 하는 제1 배타적 부정논리합부와, 상기 버퍼신호와 접지전압을 입력으로 하는 제2 배타적 부정논리합부의 출력에 대응하는 차동신호를 생성하기 위한 차동신호 생성수단; 및 상기 차동신호를 통해 상기 입력신호를 래치하기 위한 래칭수단을 구비하는 반도체 소자가 제공된다.

또한, 본 발명의 다른 측면에 따르면, 차동신호 형태의 입력신호를 버퍼링하여 단일신호 형태의 버퍼신호를 생성하기 위한 입력 버퍼링 수단; 상기 버퍼신호와 전원전압을 입력으로 하는 제1 배타적 논리합부와, 상기 버퍼신호와 접지전압을 입력으로 하는 제2 배타적 논리합부의 출력에 대응하는 차동신호를 생성하기 위한 차동신호 생성수단; 및 상기 차동신호를 통해 상기 입력신호를 래치하기 위한 래칭수단을 구비하는 반도체 소자가 제공된다.

종래의 기술에서는 차동신호(DIFFERENTIAL SIGNAL)를 생성하기 위해 다수의 입력버퍼를 구비하거나 인버터와 트랜스미션 게이트를 구비하는 것으로 요약된다. 본 발명에서는 입력 버퍼링 수단에서 출력되는 단일신호(SINGLE ENDED SIGNAL)를 차동신호(DIFFERENTIAL SIGNAL)의 형태로 변환하기 위해 두 개의 동일한 구조와 전기적 특성을 가진 배타적 부정논리합부 이용하였다. 또한, 두 개의 동일한 구조와 전기적 특성을 가진 배타적 논리합부를 이용하였다. 본 발명에서 제안한 기술에 따르면 차동신호를 구성하는 정신호(POSITIVE SIGNAL)와 부신호(NEGATIVE SIGNAL)를 생성하기 위해서 간단한 구조와 동일한 전기적 특성을 가진 장치를 구비한 차동신호 생성수단을 이용한다. 이로서, 전류소모와 면적 측면에서 유리하며 동일한 특성을 가진 장치를 이용함으로서 PVT(PROCESS VOLTAGE TEMPERATURE) 변화에 대해서도 정확히 대칭적인 차동신호(DIFFERENTIAL SIGNAL)를 생성할 수 있다.

본 발명에 따르면 간단하면서 동일한 구조의 장치를 이용해서 차동신호를 생성함으로서, PVT(PROCESS VOLTAGE TEMPERATURE) 변화에서도 정확히 대칭적인 차동신호(DIFFERENTIAL SIGNAL)를 생성할 수 있으며 면적과 전류소모 측면에서 보다 유리하다.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명 의 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.

도 1은 본 발명의 일 실시예에 따른 반도체 소자의 입력회로이다.

도 1을 참조하면, 반도체 소자는 차동신호(DIFFERENTIAL SIGNAL) 형태의 입력신호(IN, INb)를 버퍼링하여 단일신호(SINGLE ENDED SIGNAL) 형태의 버퍼신호(BOUT)를 생성하기 위한 입력버퍼(10), 버퍼신호(BOUT)와 전원전압(VDD)을 입력으로 하는 제1 배타적 부정논리합부(21)와 버퍼신호(BOUT)와 접지전압(VSS)을 입력으로 하는 제2 배타적 부정논리합부(22)의 출력에 대응하는 차동신호(DOUT, DOUTb)를 생성하기 위한 차동신호 생성기(20), 차동신호(DOUT, DOUTb)를 통해 입력신호(IN)를 래치하기 위한 래치(30)를 구비한다.

상기와 같이 구성되는 반도체 소자의 동작은 다음과 같이 이루어진다.

입력버퍼(10)는 차동신호(DIFFERENTIAL SIGNAL) 형태로 외부에서 인가되는 입력신호(IN, INb)를 내부회로에서 사용하기 적절한 신호레벨로 버퍼링하여 단일신호(SINGLE ENDED SIGNAL) 형태의 버퍼신호(BOUT)를 생성한다.

이후, 차동신호 생성기(20)는 버퍼신호(BOUT)와 전원전압(VDD)을 입력으로 하는 제1 배타적 부정논리합부(21)에서 버퍼신호(BOUT)에 대응하는 정신호(POSITIVE SIGNAL)를 생성하며, 이와 동시에 버퍼신호(BOUT)와 접지전압(VSS)을 입력으로 하는 제2 배타적 부정논리합부(22)에서 버퍼신호(BOUT)에 대응하는 부신호(NEGATIVE SIGNAL)를 생성한다. 정신호(POSITIVE SIGNAL)와 부신호(NEGATIVE SIGNAL)를 이용하여 차동신호(DOUT, DOUTb)를 출력하며, 래치(30)에서 차동신호(DOUT, DOUTb)를 이용하여 신호의 레벨을 증폭시키고 연결된 다음 회로로 적절한 타이밍에 출력신호(LOUT)를 전달하기 위한 기능을 수행한다. 본 실시예에서 정신호(POSITIVE SIGNAL)는 차동신호 생성기(20)에 입력되는 버퍼신호(BOUT)와 같은 위상을 가지며, 부신호(NEGATIVE SIGNAL)는 버퍼신호(BOUT)와 반대의 위상을 가진 신호로 정의된다.

상기 실시예에서 제1 배타적 부정논리합부(21)와 제2 배타적 부정논리합부(22)는 다양한 회로의 조합으로 구성될 수 있지만 생성되는 정신호와 부신호의 슬루우 레이트(SLEW RATE)와 전기적 특성을 동일하게 유지하기 위해 동일한 구조를 가진 회로를 구비해야 한다. 이로써, PVT(PROCESS VOLTAGE TEMPERATURE) 변동이 발생하여도 정확히 대칭이 되는 차동신호(DOUT, DOUTb)를 생성할 수 있다.

도 2는 본 발명의 다른 실시예에 따른 반도체 소자의 입력회로이다.

도 2를 참조하면, 반도체 소자는 차동신호(DIFFERENTIAL SIGNAL) 형태의 입력신호(IN, INb)를 버퍼링하여 단일신호(SINGLE ENDED SIGNAL) 형태의 버퍼신호(BOUT)를 생성하기 위한 입력버퍼(40), 버퍼신호(BOUT)와 전원전압(VDD)을 입력으로 하는 제1 배타적 논리합부(51)와 버퍼신호(BOUT)와 접지전압(VSS)을 입력으로 하는 제2 배타적 논리합부(52)의 출력에 대응하는 차동신호(DOUT, DOUTb)를 생성하기 위한 차동신호 생성기(50), 차동신호(DOUT, DOUTb)를 통해 입력신호(IN)를 래치하기 위한 래치(60)를 구비한다.

상기와 같이 구성되는 반도체 소자의 동작은 다음과 같이 이루어진다.

입력버퍼(40)는 차동신호(DIFFERENTIAL SIGNAL) 형태로 외부에서 인가되는 입력신호(IN, INb)를 내부회로에서 사용하기 적절한 신호레벨로 버퍼링하여 단일신 호(SINGLE ENDED SIGNAL) 형태의 버퍼신호(BOUT)를 생성한다.

이후, 차동신호 생성기(50)는 버퍼신호(BOUT)와 전원전압(VDD)을 입력으로 하는 제1 배타적 논리합부(51)에서 버퍼신호(BOUT)에 대응하는 부신호(NEGATIVE SIGNAL)를 생성하며, 이와 동시에 버퍼신호(BOUT)와 접지전압(VSS)을 입력으로 하는 제2 배타적 논리합부(52)에서 버퍼신호(BOUT)에 대응하는 정신호(POSITIVE SIGNAL)를 생성한다. 정신호(POSITIVE SIGNAL)와 부신호(NEGATIVE SIGNAL)를 이용하여 차동신호(DOUT, DOUTb)를 출력하며, 래치(60)에서 차동신호(DOUT, DOUTb)를 이용하여 신호의 레벨을 증폭시키고 연결된 다음 회로로 적절한 타이밍에 출력신호(LOUT)를 전달하기 위한 기능을 수행한다. 본 실시예에서 정신호(POSITIVE SIGNAL)는 차동신호 생성기(50)에 입력되는 버퍼신호(BOUT)와 같은 위상을 가지며, 부신호(NEGATIVE SIGNAL)는 버퍼신호(BOUT)와 반대의 위상을 가진 신호로 정의된다.

상기 실시예에서 제1 배타적 논리합부(51)와 제2 배타적 논리합부(52)는 다양한 회로의 조합으로 구성될 수 있지만 생성되는 정신호와 부신호의 슬루우 레이트(SLEW RATE)와 전기적 특성을 동일하게 유지하기 위해 동일한 구조를 가진 회로를 구비해야 한다. 이로써, PVT(PROCESS VOLTAGE TEMPERATURE) 변동이 발생하여도 정확히 대칭이 되는 차동신호(DOUT, DOUTb)를 생성할 수 있다.

이상, 본 발명의 실시예에 따라 반도체 소자의 입력회로에 대한 구체적인 설명을 하였다. 본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기 술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. 예컨대, 본 구성에서는 배타적 부정논리합부(21,22)와 배타적 논리합부(51,52)를 구성하는 방법은 다양한 구성으로 이루어질 수 있으며, 차동형태로 인가되는 입력신호(IN, INb)는 데이터 신호에 국한되지 않으며 어드레스 신호, 제어신호 등 신호의 용도와는 관계없이 차동형태로 인가되는 모든 신호에 적용할 수 있다. 이러한 회로의 변경은 너무 경우의 수가 많고, 이에 대한 변경은 통상의 전문가라면 누구나 쉽게 유추할 수 있기에 그에 대한 열거는 생략하기로 한다.

도 1은 본 발명의 일 실시예에 따른 반도체 소자의 입력회로이다.

도 2는 본 발명의 다른 실시예에 따른 반도체 소자의 입력회로이다.

*도면의 주요 부분에 대한 부호의 설명

10, 40 : 입력버퍼. 20, 50 : 차동신호 생성기

30, 60 : 래치

21, 22 : 배타적 부정논리합부 51,52 : 배타적 논리합부

Claims (2)

1. 차동신호 형태의 입력신호를 버퍼링하여 단일신호 형태의 버퍼신호를 생성하기 위한 입력 버퍼링 수단;

   상기 버퍼신호와 전원전압을 입력으로 하는 제1 배타적 부정논리합부와, 상기 버퍼신호와 접지전압을 입력으로 하는 제2 배타적 부정논리합부의 출력에 대응하는 차동신호를 생성하기 위한 차동신호 생성수단; 및

   상기 차동신호를 통해 상기 입력신호를 래치하기 위한 래칭수단

   을 구비하는 반도체 소자.
2. 차동신호 형태의 입력신호를 버퍼링하여 단일신호 형태의 버퍼신호를 생성하기 위한 입력 버퍼링 수단;

   상기 버퍼신호와 전원전압을 입력으로 하는 제1 배타적 논리합부와, 상기 버퍼신호와 접지전압을 입력으로 하는 제2 배타적 논리합부의 출력에 대응하는 차동신호를 생성하기 위한 차동신호 생성수단; 및

   상기 차동신호를 통해 상기 입력신호를 래치하기 위한 래칭수단

   을 구비하는 반도체 소자.

Images