KR20090095983A - semiconductor device included carbon nano-tube wire and method of manufactured semiconductor device included carbon nano-tube wire - Google Patents

semiconductor device included carbon nano-tube wire and method of manufactured semiconductor device included carbon nano-tube wire Download PDF

Info

Publication number
KR20090095983A
KR20090095983A KR1020080021274A KR20080021274A KR20090095983A KR 20090095983 A KR20090095983 A KR 20090095983A KR 1020080021274 A KR1020080021274 A KR 1020080021274A KR 20080021274 A KR20080021274 A KR 20080021274A KR 20090095983 A KR20090095983 A KR 20090095983A
Authority
KR
South Korea
Prior art keywords
film
carbon nanotube
contact metal
semiconductor device
metal film
Prior art date
Application number
KR1020080021274A
Other languages
Korean (ko)
Inventor
문성호
이선우
윤홍식
마야
김동우
왕샤오펑
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080021274A priority Critical patent/KR20090095983A/en
Publication of KR20090095983A publication Critical patent/KR20090095983A/en

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

A semiconductor device included carbon nano-tube wire and a method of manufactured semiconductor device included a carbon nano-tube wire are provided to increase the combination between a carbon-nono tube wire and a contact metal film by preventing a metal atom of an upper electrode from being moved to the contact metal film. In a semiconductor device included carbon nano-tube wire and a method of manufactured semiconductor device included a carbon nano-tube wire, a bottom electrode(220) is formed on the substrate(210). A carbon nano-tube wiring(240) is formed within the opening of an insulating layer pattern(230) exposing the surface of the bottom electrode. A contact metal film(250) is formed on the carbon nano-tube wiring and the insulating layer pattern.

Description

탄소나노튜브 배선이 포함된 반도체 소자 및 이의 제조방법{semiconductor device included carbon nano-tube wire and method of manufactured semiconductor device included carbon nano-tube wire}Semiconductor device including carbon nanotube wire and method for manufacturing same {semiconductor device included carbon nano-tube wire and method of manufactured semiconductor device included carbon nano-tube wire}

본 발명은 탄소나노튜브 배선이 포함된 반도체 소자 및 이의 제조방법에 관한 것으로서, 보다 상세하게는 콘택 금속막을 포함하는 탄소나노튜브 배선이 포함된 반도체 소자 및 이의 제조방법에 관한 것이다.The present invention relates to a semiconductor device including a carbon nanotube wiring and a method for manufacturing the same, and more particularly to a semiconductor device including a carbon nanotube wiring including a contact metal film and a manufacturing method thereof.

급속도로 발전하는 정보화 사회에 있어서 대량의 정보를 보다 빠르게 처리하게 위해 데이터 전송속도가 높은 반도체 소자가 요구되고 있다. 반도체 소자의 데이터 전송속도를 높이기 위해서는 하나의 칩(chip)상에 고집적도로 셀(cell)들을 집적시켜야 한다. 따라서, 반도체 소자에 셀들을 집적시키기 위해 배선들의 디자인 룰(design rule)을 나노미터 정도의 스케일로 축소시키는 작업이 활발하게 진행되고 있다. 그러나 이러한 배선들의 디자인의 축소는 많은 문제점을 초래한다.In a rapidly developing information society, a semiconductor device having a high data transfer rate is required to process a large amount of information faster. In order to increase the data transfer rate of a semiconductor device, cells must be integrated at a high density on a single chip. Therefore, in order to integrate cells in a semiconductor device, work to reduce the design rule of wirings to a scale of about nanometers has been actively performed. However, the reduction of the design of these wirings causes many problems.

상기 문제점의 예로서는 금속 배선의 선폭의 감소에 따른 지수 함수적 비저항이 증가, 일렉트로 마이그레이션(Electro migration)현상에 의한 힐록(Hillock)의 발생 또는 단선의 문제 및 확산방지막 형성이 용이하지 않는 문제점등을 들 수 있다. 상술한 문제점을 해결하기 위해 최근에는 금속성 탄소나노튜브(Carbon Nano-Tube, CNT)를 이용하여 배선을 형성하는 기술이 세계 각국에서 활발한 연구가 진행되고 있는 실정이다. Examples of the above problems include an increase in exponential resistivity due to a decrease in the line width of metal wiring, generation of hillock or disconnection due to electromigration, and a problem in that diffusion barrier is not easily formed. Can be. In order to solve the above-mentioned problem, a technique for forming wiring using metallic carbon nanotubes (CNTs) has been actively studied in various countries around the world.

상기 탄소나노튜브는 일차원 양자선(One-dimensional Quantum Wire) 구조를 갖고 일차원에서의 양자 수송(quantum transport) 현상을 보이는 등의 전기적 특성을 갖는다. 특히, 상기 탄소나노튜브는 기존의 금속 배선 대비 우수한 전류밀도 특성을 갖는다. 실제로, 탄소나노튜브는 109 A/cm2 의 전류밀도와 ballistic transport의 특성을 가지고 있음이 실험적으로 여러 차례 검증되었다. The carbon nanotubes have a one-dimensional quantum wire structure and have electrical characteristics such as quantum transport in one dimension. In particular, the carbon nanotubes have excellent current density characteristics compared to conventional metal wiring. In fact, it has been experimentally verified that carbon nanotubes have a current density of 109 A / cm2 and ballistic transport.

그러나, 탄소나노튜브를 반도체 소자의 배선으로 사용하기 위하여 몇 가지의 문제점이 충족되어야 한다. 그 중 가장 중요한 문제는 금속과의 결합성 및 접촉저항을 낮추는 것이다. 이는 상기 탄소나노튜브의 비저항이 1μAcm 이하로, 구리의 비저항보다 낮을 지라도, 금속 배선과의 접촉저항이 높을 경우 전체적 배선의 저항이 증가하여 탄소나노튜브를 사용하는 이점이 상쇄되기 때문이다.However, some problems must be met in order to use carbon nanotubes as wiring for semiconductor devices. The most important problem is to lower the bond and contact resistance with the metal. This is because the specific resistance of the carbon nanotubes is 1 μAcm or less, even though lower than the specific resistance of copper, when the contact resistance with the metal wiring is high, the resistance of the overall wiring increases, thereby offsetting the advantage of using the carbon nanotubes.

지금까지, 인페니온(Infenion), 후지(Fujitsu), 삼성전자 등에서 탄소나노튜브 배선을 구현을 위하여 많은 연구를 진행하는 동시에 탄소나노튜브와 직접 접촉한 부분과 상부배선이 하나의 금속으로 이루어진 구조를 갖는 반도체 소자를 제시하였다. 이때, 상기 상부배선의 금속이 텅스텐일 경우, 비저항(5.6μAcm)이 낮아 배선으로서는 우수하지만 탄소나노튜브와의 결합성이 나빠, 접촉저항을 감소시킬 수 없다. 또한, 상기 금속이 티타늄일 경우, 탄소나노튜브와의 결합성이 매우 좋아 접촉저항을 감소시킬 수 있지만, 비저항(~55μAcm)이 높아 배선자체로 쓰이기는 어 렵다. 또한, 상기 금속이 팔라듐일 경우 마찬가지로 탄소나노튜브와 좋은 결합성을 가지나, 배선으로서는 비교적 높은 비저항(~10μAcm)을 가지고 있고, 절연막 패턴과 결합력이 매우 약하여 리프팅이 일어나기 쉽다. So far, Infenion, Fujitsu, Samsung Electronics, etc. have been conducting a lot of research to realize carbon nanotube wiring, and the structure where the upper contact and the upper wiring are made of one metal A semiconductor device having is provided. At this time, when the metal of the upper wiring is tungsten, the specific resistance (5.6μAcm) is low and excellent as a wiring, but the bonding with the carbon nanotubes are bad, and the contact resistance cannot be reduced. In addition, when the metal is titanium, the bonding resistance with carbon nanotubes is very good, so that the contact resistance can be reduced, but the specific resistance (~ 55 μAcm) is high, so it is difficult to use the wiring itself. In addition, when the metal is palladium, it has similar bonding properties with carbon nanotubes, but has relatively high resistivity (˜10 μAcm) as the wiring, and the bonding force is very weak with the insulating layer pattern, so that lifting is likely to occur.

이러한 문제점을 해결하기 위해 탄소나노튜브 배선과 금속배선 사이에 별도 콘택 금속막을 개하는 방법이 제시되었다. 그러나 이러한 방법은 반도체 소자의 작동시 발생하는 열적 스트레스에 의하여 상기 금속배선의 금속 원자가 콘택 금속막으로 확산/합금되어 상기 탄소나노튜브 배선의 접촉저항을 크게 상승시키거나 절연막 패턴과 결합력이 약한 콘택 금속막의 사용시 발생하는 리프팅과 같은 문제점은 해결하지 못한다.In order to solve this problem, a method of opening a separate contact metal film between the carbon nanotube wiring and the metal wiring has been proposed. However, in this method, the metal atoms of the metal wiring are diffused / alloyed into the contact metal film due to the thermal stress generated during operation of the semiconductor device, thereby greatly increasing the contact resistance of the carbon nanotube wiring or the contact metal having a weak bonding force with the insulating film pattern. Problems such as lifting that occur with the use of membranes are not solved.

상술한 문제점을 해결하기 위한 본 발명의 목적은 상기 탄소나노튜브와 접촉되는 접촉금속막의 표면이 상부전극에 포함된 금속원자의 이동으로 합금화되지 않는 구조를 갖는 반도체 소자를 제공하는데 있다. An object of the present invention for solving the above problems is to provide a semiconductor device having a structure in which the surface of the contact metal film in contact with the carbon nanotubes is not alloyed by the movement of metal atoms contained in the upper electrode.

또한, 상기 탄소나노튜브와 접촉되는 접촉금속막의 표면이 상부전극에 포함된 금속원자의 이동으로 합금화되지 않는 구조를 갖는 반도체 소자의 제조방법을 제공하는데 있다.The present invention also provides a method of manufacturing a semiconductor device having a structure in which the surface of the contact metal film contacting the carbon nanotubes is not alloyed by the movement of metal atoms included in the upper electrode.

상술한 목적을 달성하기 위한 본 발명의 일 실시예에 따른 탄소나노튜브 배선이 포함된 반도체 소자는 하부 전극, 탄소나노튜브 배선, 콘택 금속막 및 상부전극을 포함한다. 상기 하부전극은 기판 상에 형성되고, 상기 탄소나노튜브 배선은 상기 하부전극의 표면을 노출시키는 절연막 패턴의 개구 내에 형성된다. 상기 콘택 금속막은 상기 탄소나노튜브 배선 및 절연막 패턴 상에 형성되며 이후 형성되는 상부전극의 금속원자가 상기 탄소나노튜브와 접촉되는 면으로 이동으로 인해 합금화되지 않는 두께를 갖는다. 상기 상부전극은 일정 두께 이상을 갖는 콘택금속막 상에 형성된다. 이에 따른 구성을 갖는 탄소나노튜브 배선이 포함된 반도체 소자는 배선저항이 최소화되는 동시에 안정성을 갖게 된다.A semiconductor device including a carbon nanotube wiring according to an embodiment of the present invention for achieving the above object includes a lower electrode, a carbon nanotube wiring, a contact metal film and an upper electrode. The lower electrode is formed on a substrate, and the carbon nanotube wiring is formed in an opening of an insulating layer pattern exposing the surface of the lower electrode. The contact metal layer is formed on the carbon nanotube wiring and the insulating layer pattern and has a thickness that does not alloy due to the movement of the metal atoms of the upper electrode formed on the contact surface to the carbon nanotube. The upper electrode is formed on a contact metal film having a predetermined thickness or more. The semiconductor device including the carbon nanotube wiring having the configuration according to this structure has a minimum wiring resistance and stability.

또한, 상술한 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 탄소나노튜브 배선이 포함된 반도체 소자는 하부전극, 탄소나노튜브 배선, 콘택 금속막, 베 리어막 및 상부전극을 포함한다. 상기 하부전극은 기판 상에 형성되고, 상기 탄소나노튜브 배선은 상기 하부전극의 표면을 노출시키는 절연막 패턴의 개구 내에 형성된다. 상기 콘택 금속막은 상기 탄소나노튜브 배선 및 절연막 패턴 상에 형성된다. 상기 베리어막은 상기 콘택 금속막과 상부전극 사이에 형성되고, 상기 탄소나노튜브와 접촉되는 콘택금속막의 표면으로 상기 상부전극의 금속이 이동되는 것을 방지한다. 상기 상부전극은 베리어막 상에 형성된다. 이에 따른 구성을 갖는 탄소나노튜브 배선이 포함된 반도체 소자는 배선저항이 최소화되는 동시에 안정성을 갖게 된다.In addition, a semiconductor device including a carbon nanotube wiring according to another embodiment of the present invention for achieving the above object includes a lower electrode, a carbon nanotube wiring, a contact metal film, a barrier film and an upper electrode. The lower electrode is formed on a substrate, and the carbon nanotube wiring is formed in an opening of an insulating layer pattern exposing the surface of the lower electrode. The contact metal film is formed on the carbon nanotube wiring and the insulating film pattern. The barrier film is formed between the contact metal film and the upper electrode, and prevents the metal of the upper electrode from moving to the surface of the contact metal film in contact with the carbon nanotubes. The upper electrode is formed on the barrier film. The semiconductor device including the carbon nanotube wiring having the configuration according to this structure has a minimum wiring resistance and stability.

상술한 다른 목적을 달성하기 위한 본 발명의 일 실시예에 따른 탄소나노튜브 배선이 포함된 반도체 소자의 제조방법에 따르면, 먼저 기판 상에 하부 전극을 형성한 후 상기 하부전극의 표면을 노출시키는 절연막 패턴의 개구 내에 탄소나노튜브 배선을 형성한다. 이어서, 상기 탄소나노튜브 배선 및 절연막 패턴 상에 탄소나노튜브와 접촉되는 표면이 이후 형성되는 상부전극의 금속원자 이동으로 합금화되지 않는 두께를 갖도록 콘택 금속막을 형성한다. 이후 상기 콘택 금속막 상에 상부전극을 형성한다. 그 결과 상기 기판 상에는 배선저항이 최소화되는 동시에 안정성을 갖는 탄소나노튜브 배선이 포함된 반도체 소자가 형성된다.According to the method of manufacturing a semiconductor device including a carbon nanotube wiring according to an embodiment of the present invention for achieving the above object, an insulating film that first forms a lower electrode on the substrate and then exposes the surface of the lower electrode Carbon nanotube wiring is formed in the opening of the pattern. Subsequently, a contact metal film is formed on the carbon nanotube wiring and the insulating layer pattern so that the surface contacting the carbon nanotube has a thickness that is not alloyed by the metal atom movement of the upper electrode. Thereafter, an upper electrode is formed on the contact metal layer. As a result, a semiconductor device including carbon nanotube wiring having stability while minimizing wiring resistance is formed on the substrate.

본 발명의 다른 실시예에 따른 탄소나노튜브 배선이 포함된 반도체 소자의 제조방법에 따르면, 먼저 기판 상에 하부 전극을 형성한 후 상기 하부전극의 표면을 노출시키는 절연막 패턴의 개구 내에 탄소나노튜브 배선을 형성한다. 이어서, 상기 탄소나노튜브 배선 및 절연막 패턴 상에 콘택 금속막을 형성한다. 이후 공정 에서 형성되는 상부전극의 금속원자가 상기 콘택금속막으로 이동되는 것을 방지하는 베리어막을 형성한다. 그리고, 상기 베리어막 상에 상부전극을 형성한다. 그 결과 상기 기판 상에는 배선저항이 최소화되는 동시에 안정성을 갖는 탄소나노튜브 배선이 포함된 반도체 소자가 형성된다.According to a method of manufacturing a semiconductor device including carbon nanotube wiring according to another embodiment of the present invention, first, a lower electrode is formed on a substrate and then the carbon nanotube wiring is formed in the opening of the insulating layer pattern exposing the surface of the lower electrode. To form. Subsequently, a contact metal film is formed on the carbon nanotube wiring and the insulating film pattern. Thereafter, a barrier film is formed to prevent the metal atoms of the upper electrode formed in the process from being transferred to the contact metal film. An upper electrode is formed on the barrier film. As a result, a semiconductor device including carbon nanotube wiring having stability while minimizing wiring resistance is formed on the substrate.

이상에서 설명한 바와 같이, 탄소나노튜브 배선과 상부전극 사이에 약 500 이상의 두께를 갖는 콘택 금속막의 적용 또는 콘택금속막과 베이어막이 적용될 경우 상부전극의 금속원자가 탄소나노튜브 배선과 면접하는 콘택 금속막으로 표면으로 이동되는 것을 방지할 수 있다. 즉, 상기 탄소나노튜브 배선과 면접하는 콘택 금속막 표면의 합금화를 방지할 수 있다. 이로 인해 형성되는 반도체 소자는 탄소나노튜브 배선과 콘택 금속막 사이에서 결합성이 증가되어 전기저항 증가가 발생되지 안는 동시에 안정성 및 제조 공정 효율을 극대화시킬 수 있다.As described above, when the contact metal film having a thickness of about 500 or more is applied between the carbon nanotube wiring and the upper electrode, or when the contact metal film and the Bayer film are applied, the metal metal of the upper electrode is a contact metal film in which the carbon nanotube wiring is interviewed. It can be prevented from moving to the surface. That is, alloying of the surface of the contact metal film in contact with the carbon nanotube wiring can be prevented. As a result, the semiconductor device formed may increase the bond between the carbon nanotube wiring and the contact metal layer, thereby increasing electrical resistance and maximizing stability and manufacturing process efficiency.

이하, 본 발명에 따른 바람직한 실시예들에 따른 탄소나노튜브를 이용한 배선 형성방법을 첨부된 도면을 참조하여 상세히 설명한다. 하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. 첨부된 도면에 있어서, 기판, 층(막), 개구, 패턴들 또는 구조물들 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 각 층(막), 개구, 패턴 또는 구조물들이 기판, 각 층 (막), 개구 또는 패턴들의 "상에", "상부에" 또는 "하부"에 형성되는 것으로 언급되는 경우에는 각 층(막), 개구, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 패드 또는 패턴들 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 층(막), 다른 개구, 다른 패턴 또는 다른 구조물들이 기판 상에 추가적으로 형성될 수 있다. Hereinafter, a wiring forming method using carbon nanotubes according to preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the following embodiments, and those skilled in the art may implement the present invention in various other forms without departing from the technical spirit of the present invention. In the accompanying drawings, the dimensions of the substrates, layers (films), openings, patterns or structures are shown in greater detail than actual for clarity of the invention. In the present invention, when each layer (film), opening, pattern, or structure is referred to as being formed "on", "upper" or "lower" of a substrate, each layer (film), opening or patterns, Means that each layer (film), opening, pattern or structure is formed directly over or below the substrate, each layer (film), region, pad or patterns, or is a different layer (film), another opening, another pattern or Other structures may additionally be formed on the substrate.

반도체 소자 및 이의 제조방법 1Semiconductor device and manufacturing method 1

도 1은 본 발명의 일 실시예에 따른 탄소나노튜브 배선을 포함하는 반도체 소자를 나타내는 단면도이다. 1 is a cross-sectional view illustrating a semiconductor device including carbon nanotube wiring according to an embodiment of the present invention.

도 1을 참조하면, 본 실시예에 따른 반도체 소자는 기판(110) 상에 형성된 하부전극(120), 절연막 패턴(130), 탄소나노튜브 배선(140), 일정 두께 이상의 콘택 금속막(150) 및 상부전극(160)을 포함하는 구성을 갖는다.Referring to FIG. 1, the semiconductor device according to the present exemplary embodiment may include a lower electrode 120, an insulating layer pattern 130, a carbon nanotube wiring 140, and a contact metal layer 150 having a predetermined thickness or more. And an upper electrode 160.

상기 기판(110)은 도전성 구조물을 포함하는 실리콘 기판, 실리콘 게르마늄 기판, 에피텍시얼 기판 등을 포함한다. 상기 구조물들의 예로서는 트랜지스터(미도시), 상기 트랜지스터의 제1 콘택 영역(미도시)과 전기적으로 연결되는 커패시터의 콘택 패드(미도시), 상기 트랜지스터의 제2 콘택 영역(미도시)과 전기적으로 연결되는 비트라인(미도시) 및 커패시터(미도시) 등을 들 수 있다.The substrate 110 may include a silicon substrate including a conductive structure, a silicon germanium substrate, an epitaxial substrate, and the like. Examples of the structures include a transistor (not shown), a contact pad (not shown) of a capacitor electrically connected to a first contact area (not shown) of the transistor, and an electrical connection with a second contact area (not shown) of the transistor. Bit lines (not shown) and capacitors (not shown).

상기 하부전극(120)은 기판 상에 구비되며, 상기 기판(100)에 포함된 도전성 구조물과 전기적으로 연결된다. 상기 하부전극(120)은 도전성이 양호한 금속이나 불순물이 도핑된 폴리실리콘으로 이루어질 수 있다. 일 예로서, 상기 하부전 극(120)이 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)의 소스 전극 또는 상변화 메모리 소자의 하부전극에 해당된다.The lower electrode 120 is provided on a substrate and is electrically connected to a conductive structure included in the substrate 100. The lower electrode 120 may be made of a metal having good conductivity or polysilicon doped with impurities. For example, the lower electrode 120 corresponds to a source electrode of a metal oxide semiconductor field effect transistor (MOSFET) or a lower electrode of a phase change memory device.

추가적으로 상기 하부전극 상에 촉매금속막(미도시) 또는 다공질 활성층(미도시)이 더 구비될 수 있다. 상기 촉매금속막 또는 다공질 활성층은 상기 하부전극의 표면으로부터 탄소나노튜브가 용이하면서 보다 빠르게 성장할 수 있도록 하기 위해 적용된다. 상기 촉매 금속막은 텅스텐, 니켈, 철, 코발트, 납, 백금, 또는 금과 전이금속을 포함하며, 수 nm 내지 수십 nm의 두께를 갖는다. Additionally, a catalyst metal film (not shown) or a porous active layer (not shown) may be further provided on the lower electrode. The catalytic metal film or the porous active layer is applied to allow the carbon nanotubes to grow more easily and faster from the surface of the lower electrode. The catalytic metal film includes tungsten, nickel, iron, cobalt, lead, platinum, or gold and a transition metal, and has a thickness of several nm to several tens of nm.

상기 절연막 패턴(130)은 상기 기판과 상기 하부전극을 상에 형성되는 실리콘 산화물로서 상기 하부전극의 표면을 일부 노출시키는 개구(미도시)를 포함한다. 상기 개구의 직경은 본 실시예에서 형성하고자 하는 탄소나노튜브 배선(140)의 폭에 따라 달라질 수 있고, 바람직하게는 수 nm 내지 수십 nm의 직경을 갖는다. 상기 실리콘 산화물의 예로서는 BPSG(boro-phosphor silicate glass), PSG(phosphor silicate glass), USG(undoped silicate glass), SOG(spin on glass), PE-TEOS(plasma enhanced-tetra ethylorthosilicate)등을 들 수 있다.The insulating layer pattern 130 includes an opening (not shown) that partially exposes a surface of the lower electrode as silicon oxide formed on the substrate and the lower electrode. The diameter of the opening may vary depending on the width of the carbon nanotube wiring 140 to be formed in this embodiment, and preferably has a diameter of several nm to several tens of nm. Examples of the silicon oxides include boro-phosphor silicate glass (BPSG), phosphor silicate glass (PSG), undoped silicate glass (USG), spin on glass (SOG), plasma enhanced-tetra ethylorthosilicate (PE-TEOS), and the like. .

상기 탄소나노튜브 배선(140)은 상기 절연막 패턴의 개구 내에 형성되고, 상기 하부전극과 전기적으로 연결된다. 상기 탄소나노튜브 배선은 상기 개구에 노출된 하부전극의 표면으로부터 탄소나노튜브가 성장됨으로서 형성된다. The carbon nanotube line 140 is formed in the opening of the insulating layer pattern and is electrically connected to the lower electrode. The carbon nanotube wiring is formed by growing carbon nanotubes from the surface of the lower electrode exposed to the opening.

상기 콘택 금속막(150)은 상기 탄소나노튜브 배선(140) 및 절연막 패턴(130) 상에 형성되며 상기 탄소나노튜브 배선과 접촉되는 면으로 상기 상부전극의 금속원자가 이동하여 그 표면이 합금화되는 것을 방지할 수 있는 두께를 갖는다. 즉. 상 기 콘택 금속막(150)의 두께는 콘택 금속막의 비저항에 의한 전체 배선저항의 증가측면과 상부전극의 금속원자가 콘택 금속막까지 확산되어 상기 콘택 금속막의 합금형성 측면의 균형을 모두 고려하여 선택될 수 있다. 이에 따라, 상기 콘택 전극막은 기존의 두께에서 보다 일정 두께 이상 향상된 약 500 내지 1000Å의 두께를 갖는 것이 바람직하다.The contact metal layer 150 is formed on the carbon nanotube line 140 and the insulating film pattern 130, and the metal atoms of the upper electrode move to a surface in contact with the carbon nanotube line to alloy the surface thereof. It has a thickness that can be prevented. In other words. The thickness of the contact metal film 150 may be selected in consideration of the balance between the side of the increase in the overall wiring resistance due to the resistivity of the contact metal film and the metal atoms of the upper electrode to the contact metal film, in consideration of the balance between the alloy formation side of the contact metal film. Can be. Accordingly, the contact electrode film preferably has a thickness of about 500 to 1000 kPa which is improved by a predetermined thickness or more from the existing thickness.

상기 콘택 금속막(150)의 예로서는 티타늄막, 백금막 또는 팔라듐 금속막 등을 들 수 있다. 일 예로서, 상기 콘택 금속막(150)은 탄소나노튜브와 가장 우수한 접촉구조를 갖는 반면에 절연막 패턴에 대해 낮은 접착력(adhesion)을 갖는 백금, 팔라듐 금속막 같은 경우, 절연막 패턴과 탄소나노튜브에 대하여 결합성이 모두 우수한 티타늄막을 복합적으로 사용할 수 있다. 상기 상부전극(160)은 상기 일정 두께 이상의 콘택 금속막(150) 상에 위치한다. 상기 상부전극(160)은 탄탈륨, 구리, 텅스텐, 티타늄, 알루미늄 등과 같은 금속 또는 이들의 질화물 등을 포함하는 금속배선이다.Examples of the contact metal film 150 include a titanium film, a platinum film or a palladium metal film. For example, the contact metal layer 150 may have the best contact structure with the carbon nanotubes, whereas the platinum and palladium metal layers having low adhesion to the insulating film pattern may be formed on the insulating film pattern and the carbon nanotubes. It is possible to use a titanium film having excellent bonding properties in combination. The upper electrode 160 is positioned on the contact metal film 150 having the predetermined thickness or more. The upper electrode 160 is a metal wire including a metal such as tantalum, copper, tungsten, titanium, aluminum, or a nitride thereof.

도 2 내지 4는 도 1의 탄소나노튜브 배선을 포함하는 반도체 소자의 제조방법을 나타내는 도이다.2 to 4 are diagrams illustrating a method of manufacturing a semiconductor device including the carbon nanotube wiring of FIG. 1.

도 2를 참조하면, 기판(110) 상에 하부전극(120)을 형성한다. 구체적으로 상기 기판 상에 하부 금속막을 형성한 한다. 일 예로서, 상기 하부 금속막은 탄탈륨, 구리, 텅스텐, 티타늄, 알루미늄 등과 같은 금속을 증착하여 형성한다. 이후 상기 하부 금속막의 표면에 촉매금속막(미도시) 또는 다공질 활성층(미도시)을 형성한다. 상기 촉매금속막 또는 다공질 활성층은 상기 하부전극(120)의 표면으로부터 탄 소나노튜브가 용이하면서 보다 빠르게 성장할 수 있도록 하기 위해 약 수 내지 수집 나노미터의 두께로 형성된다. 이어서, 별도의 식각마스크를 적용한 건식 식각 공정을 수행함으로서 상기 하부 금속막을 패터닝 한다. 그 결과 상기 기판 상에는 하부 전극이 형성된다. Referring to FIG. 2, the lower electrode 120 is formed on the substrate 110. Specifically, a lower metal film is formed on the substrate. As an example, the lower metal layer is formed by depositing a metal such as tantalum, copper, tungsten, titanium, aluminum, or the like. Thereafter, a catalyst metal film (not shown) or a porous active layer (not shown) is formed on the surface of the lower metal film. The catalytic metal film or the porous active layer is formed to have a thickness of about several nanometers to collect nanometers so that carbon nanotubes can easily and faster grow from the surface of the lower electrode 120. Subsequently, the lower metal layer is patterned by performing a dry etching process using a separate etching mask. As a result, a lower electrode is formed on the substrate.

도 3을 참조하면, 상기 하부금속(120) 및 기판(100)을 덮는 실리콘 산화물을 포함하는 절연막을 형성한다. 이후, 상기 식각마스크에 노출된 절연막을 이방성 식각함으로서 상기 촉매금속막이 형성된 하부전극의 표면을 선택적으로 노출시키는 개구를 형성한다. 이에 따라 상기 하부금속 및 기판 상에는 개구를 갖는 절연막 패턴(130)이 형성된다. Referring to FIG. 3, an insulating film including silicon oxide covering the lower metal 120 and the substrate 100 is formed. Thereafter, an insulating film exposed to the etching mask is anisotropically etched to form an opening for selectively exposing the surface of the lower electrode on which the catalyst metal film is formed. As a result, an insulating layer pattern 130 having an opening is formed on the lower metal and the substrate.

이후, 상기 개구 내에 탄소나노튜브 배선(140)을 형성한다. 상기 탄소나노튜브 배선(140)은 약 400 내지 700℃의 온도, 약 10 내지 300torr의 압력 조건 및 탄화가스가 제공되는 화학기상증착 공정을 수행하여 형성할 수 있다. 구체적으로 상기 탄화 가스를 이용한 화학기상증착 공정을 수행하면, 상기 탄화 가스는 탄소 상태로 열 분해되어 상기 개구 내로 유입되고, 유입된 탄소는 상기 촉매용 금속 패턴에서 흡착되어 탄소나노튜브 상태로 연속적으로 성장하게 된다. 그 결과 상기 공동(160)을 채우면서 상기 촉매용 금속 패턴(150)과 전기적으로 연결되는 탄소나노튜브 배선(170)이 형성된다.Thereafter, the carbon nanotube wiring 140 is formed in the opening. The carbon nanotube wiring 140 may be formed by performing a chemical vapor deposition process in which a temperature of about 400 to 700 ° C., a pressure condition of about 10 to 300 torr, and a carbonization gas are provided. Specifically, when performing the chemical vapor deposition process using the carbonized gas, the carbonized gas is thermally decomposed into the carbon state and introduced into the opening, and the introduced carbon is adsorbed in the catalyst metal pattern and continuously in the carbon nanotube state. Will grow. As a result, the carbon nanotube wiring 170 is electrically connected to the catalyst metal pattern 150 while filling the cavity 160.

도 4를 참조하면, 상기 절연막 패턴(130) 및 탄소나노튜브 배선(140) 상에 콘택 금속막(150)을 형성한다. 상기 콘택 금속막(150)은 이후 형성되는 상부전극의 금속원자가 상기 탄소나노튜브 배선과 직접적으로 접촉되는 콘택 금속막의 표면까 지 확산되지 않는 두께를 갖도록 형성한다. Referring to FIG. 4, a contact metal layer 150 is formed on the insulating layer pattern 130 and the carbon nanotube wiring 140. The contact metal film 150 is formed to have a thickness such that the metal atoms of the upper electrode formed thereafter do not diffuse to the surface of the contact metal film directly contacting the carbon nanotube wiring.

구체적으로 상기 콘택 금속막(150)의 두께는 콘택 금속막의 비저항에 의한 전체 배선저항의 증가 측면과 상부전극의 금속원자가 콘택 금속막까지 확산되어 상기 콘택 금속막의 합금형성 측면의 균형을 모두 고려하여 선택될 수 있다. 이에 따라, 상기 콘택 금속은 기존의 두께에서 보다 일정 두께 이상 향상된 약 500 내지 1000Å의 두께를 갖는 것이 바람직하다. 상기 콘택 금속막(150)의 예로서는 티타늄막, 백금막, 팔라듐금속막 등을 들 수 있고, 단독 또는 둘 이상을 혼합하여 사용할 수 있다.Specifically, the thickness of the contact metal film 150 is selected in consideration of the balance between the side of increase of overall wiring resistance due to the resistivity of the contact metal film and the metal atoms of the upper electrode are diffused to the contact metal film in consideration of the balance between the alloy formation side of the contact metal film. Can be. Accordingly, the contact metal preferably has a thickness of about 500 to 1000 mm 3 or more improved than the existing thickness. Examples of the contact metal film 150 include a titanium film, a platinum film, a palladium metal film, and the like, and may be used alone or in combination of two or more.

이후, 상기 콘택 금속막(150) 상에 상부전극(160)을 형성한다. 이에 따라 상기 기판 상에는 도 1에 도시된 구조를 가는 탄소나노튜브 배선이 포함된 반도체 소자가가 형성된다.Thereafter, an upper electrode 160 is formed on the contact metal layer 150. As a result, a semiconductor device including a carbon nanotube wire having a structure shown in FIG. 1 is formed on the substrate.

반도체 소자 및 이의 제조방법 2Semiconductor Device and Manufacturing Method 2

도 5는 본 발명의 다른 실시예에 따른 탄소나노튜브 배선이 포함된 반도체 소자를 나타내는 단면도이다.5 is a cross-sectional view of a semiconductor device including carbon nanotube wiring according to another embodiment of the present invention.

도 5를 참조하면, 본 실시예에 따른 반도체 소자는 기판(210) 상에 형성된 하부 전극(220), 상기 하부전극의 표면을 노출시키는 절연막 패턴(230)의 개구 내에 형성된 탄소나노튜브 배선(240), 상기 탄소나노튜브 배선과 절연막 패턴 상에 형성된 콘택 금속막(250), 콘택 금속막 상에 형성된 베리어막(255) 및 베리어막 상에 형성된 상부전극(260)을 포함하는 구조를 갖는다. 여기서, 상기 반도체 소자에 적용되는 하부전극, 절연막 패턴, 탄소나노튜브, 콘택 금속막 및 상부전극에 대한 궤적인 설명은 위에서 설명한 바와 동일하기 때문에 중복을 피하기 위해 상락한다.Referring to FIG. 5, the semiconductor device according to the present exemplary embodiment may include a lower electrode 220 formed on a substrate 210 and a carbon nanotube wire 240 formed in an opening of an insulating layer pattern 230 exposing a surface of the lower electrode. ), A contact metal film 250 formed on the carbon nanotube wiring and the insulating film pattern, a barrier film 255 formed on the contact metal film, and an upper electrode 260 formed on the barrier film. Here, since the trajectory descriptions of the lower electrode, the insulating film pattern, the carbon nanotube, the contact metal film, and the upper electrode applied to the semiconductor device are the same as described above, the descriptions thereof are to be avoided to avoid duplication.

특히, 본 실시예의 반도체 소자에 적용되는 베리어막(255)은 상기 콘택 금속막(250)과 상부전극(260) 사이에 개재되어, 상기 상부전극(260)의 금속원자가 상기 탄소나노튜브 배선(240)과 접촉되는 콘택 금속막(250)의 표면으로 이동되는 것을 방지한다. 즉, 상기 상부전극(260)의 금속원자가 상기 콘택 금속막(250)과 반응하여 합금화는 것을 미연에 차단함으로서 상기 탄소나노튜브 배선과 콘택 금속막의 전기 접촉저항이 증가되는 것을 방지한다. 상기 베리어막(255)의 예로서는 티타늄질화막, 탄탈늄질화막, 텅스텐질화막, 티타늄실리콘질화막, 탄탈늄실리콘질화막, 텅스텐실리콘질화막으로 등을 들 수 있다. 이들은 단독 또는 둘 이상을 혼합하여 사용할 수 있다.In particular, the barrier film 255 applied to the semiconductor device of the present embodiment is interposed between the contact metal film 250 and the upper electrode 260, so that the metal atoms of the upper electrode 260 are formed on the carbon nanotube wiring 240. ) Is prevented from being moved to the surface of the contact metal film 250 in contact with. That is, the metal atoms of the upper electrode 260 may be prevented from reacting with the contact metal film 250 to be alloyed to prevent an increase in electrical contact resistance between the carbon nanotube wire and the contact metal film. Examples of the barrier film 255 include a titanium nitride film, a tantalum nitride film, a tungsten nitride film, a titanium silicon nitride film, a tantalum silicon nitride film, and a tungsten silicon nitride film. These can be used individually or in mixture of 2 or more.

또한, 본 실시예의 콘택 금속막(250)의 경우에서 상기 베리어막(255)의 적용으로 인해 도 1의 실시예에 개시된 콘택 금속막(150)과 달리 약 100 내지 500Å 의 두께를 갖는다.In addition, in the case of the contact metal film 250 of the present exemplary embodiment, the barrier metal layer 255 may have a thickness of about 100 to 500 kV, unlike the contact metal film 150 disclosed in the embodiment of FIG. 1.

도 6은 도 5에 개시된 탄소나노튜브 배선이 포함된 반도체 소자의 제조방법을 나타내는 공정흐름도이다.FIG. 6 is a flowchart illustrating a method of manufacturing a semiconductor device including the carbon nanotube wirings of FIG. 5.

도 6을 참조하면, 먼저 기판 상에 하부전극(220)을 형성한다(단계 S110).Referring to FIG. 6, first, a lower electrode 220 is formed on a substrate (step S110).

이어서, 상기 하부전극이 형성된 기판 상에 상기 하부전극의 표면을 노출시키는 개구를 갖는 절연막 패턴을 형성한다(단계 S120).Subsequently, an insulating film pattern having an opening exposing the surface of the lower electrode is formed on the substrate on which the lower electrode is formed (step S120).

이어서, 상기 하부전극(220)의 표면을 노출시키는 절연막 패턴(230)의 개구 내에 탄소나노튜브 배선(240)을 형성한다(단계 S130). 여기서, 상기 S110 내지 S130 단계에 대한 구체적인 설명은 위에서 설명한 바와 같기 때문에 생략한다.Subsequently, the carbon nanotube wiring 240 is formed in the opening of the insulating layer pattern 230 exposing the surface of the lower electrode 220 (step S130). Here, detailed description of the steps S110 to S130 is omitted because it is as described above.

이어서, 상기 탄소나노튜브 배선(140) 및 절연막 패턴(130) 상에 콘택 금속막(140)을 형성한다(단계 S140). 상기 S140 단계에서 상기 콘택 금속막은 티타늄막, 백금막, 팔라듐 금속막 등을 포함한다. 상기 콘택 금속막(250)은 상기 베리어막(255)의 적용으로 인해 도 1의 실시예에 개시된 콘택 금속막(150)과 달리 약 100 내지 500Å 의 두께를 갖도록 형성된다.Subsequently, a contact metal film 140 is formed on the carbon nanotube wiring 140 and the insulating film pattern 130 (step S140). In the step S140, the contact metal film includes a titanium film, a platinum film, a palladium metal film, and the like. The contact metal film 250 is formed to have a thickness of about 100 to about 500 kHz, unlike the contact metal film 150 disclosed in the embodiment of FIG. 1 due to the application of the barrier film 255.

이어서, 상기 콘택 금속막(250) 상에 베리어막(255)을 형성한다(단계 S150). 상기 S150 단계에서 상기 베리어막(255)은 상기 콘택 금속막(250) 상에 형성되어 이후 형성되는 상부전극(260)의 금속원자가 상기 탄소나노튜브 배선(240)과 접촉하는 콘택 금속막(250)의 표면으로 이동되는 것을 방지하기 위해 형성된다. 이에 따라, 상기 금속원자가 상기 콘택 금속막(250)과 반응하여 합금화되는 것이 미연차단 됨으로서 상기 탄소나노튜브 배선과 콘택 금속막의 전기 접촉저항이 증가되는 것이 방지될 수 있다. 상기 베리어막(255)은 티타늄질화막, 탄탈늄질화막, 텅스텐질화막, 티타늄실리콘질화막, 탄탈늄실리콘질화막, 텅스텐실리콘질화막으로 등을 포함한다.Subsequently, a barrier film 255 is formed on the contact metal film 250 (step S150). In the step S150, the barrier film 255 is formed on the contact metal film 250 so that the metal atoms of the upper electrode 260 formed thereafter are in contact with the carbon nanotube wiring 240. It is formed to prevent it from moving to the surface. Accordingly, it is possible to prevent the metal atoms from reacting with the contact metal film 250 to be alloyed, thereby preventing an increase in electrical contact resistance between the carbon nanotube wiring and the contact metal film. The barrier film 255 may include a titanium nitride film, a tantalum nitride film, a tungsten nitride film, a titanium silicon nitride film, a tantalum silicon nitride film, or a tungsten silicon nitride film.

이어서, 상기 베리어막 상에 상부전극을 형성한다. 그 결과 상기 기판 상에는 도 5에 도시된 구성을 갖는 탄소나노튜브 배선을 포함하는 반도체 소자가 형성된다. Subsequently, an upper electrode is formed on the barrier film. As a result, a semiconductor device including carbon nanotube wiring having the configuration shown in FIG. 5 is formed on the substrate.

본 발명에 따르면, 탄소나노튜브 배선과 상부전극 사이에 약 500Å 이상의 두께를 갖는 콘택 금속막의 적용 또는 콘택금속막과 베리어막을 적용할 경우 상부전극의 금속원자가 탄소나노튜브 배선과 면접하는 콘택 금속막으로 표면으로 이동되는 것을 방지할 수 있다. 즉, 상기 탄소나노튜브 배선과 면접하는 콘택 금속막 표면의 합금화를 방지할 수 있다. 이로 인해 형성되는 반도체 소자는 탄소나노튜브 배선과 콘택 금속막 사이에서 결합성이 증가되어 전기저항 증가가 발생되지 않는 동시에 안정성 및 제조 공정 효율을 극대화시킬 수 있다.According to the present invention, when a contact metal film having a thickness of about 500 Å or more is applied between a carbon nanotube wiring and an upper electrode, or when the contact metal film and a barrier film are applied, the contact metal film in which the metal atoms of the upper electrode are interviewed with the carbon nanotube wiring is used. It can be prevented from moving to the surface. That is, alloying of the surface of the contact metal film in contact with the carbon nanotube wiring can be prevented. As a result, the semiconductor device formed may increase the bonding between the carbon nanotube wiring and the contact metal layer, thereby increasing electrical resistance and maximizing stability and manufacturing process efficiency.

상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.As described above, although described with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified without departing from the spirit and scope of the invention described in the claims below. And can be changed.

도 1은 본 발명의 일 실시예에 따른 탄소나노튜브 배선을 포함하는 반도체 소자를 나타내는 단면도이다. 1 is a cross-sectional view illustrating a semiconductor device including carbon nanotube wiring according to an embodiment of the present invention.

도 2 내지 4는 도 1의 탄소나노튜브 배선을 포함하는 반도체 소자의 제조방법을 나타내는 도이다.2 to 4 are diagrams illustrating a method of manufacturing a semiconductor device including the carbon nanotube wiring of FIG. 1.

도 5는 본 발명의 다른 실시예에 따른 탄소나노튜브 배선이 포함된 반도체 소자를 나타내는 단면도이다.5 is a cross-sectional view of a semiconductor device including carbon nanotube wiring according to another embodiment of the present invention.

도 6은 도 5에 개시된 탄소나노튜브 배선이 포함된 반도체 소자의 제조방법을 나타내는 공정흐름도이다.FIG. 6 is a flowchart illustrating a method of manufacturing a semiconductor device including the carbon nanotube wirings of FIG. 5.

Claims (6)

기판 상에 형성된 하부전극;A lower electrode formed on the substrate; 상기 하부전극의 표면을 노출시키는 절연막 패턴의 개구 내에 형성된 탄소나노튜브 배선;Carbon nanotube wiring formed in the opening of the insulating film pattern exposing the surface of the lower electrode; 상기 탄소나노튜브 배선 및 절연막 패턴 상에 형성되고, 이후 형성되는 상부전극의 금속원자가 상기 탄소나노튜브와 접촉되는 면까지 확산되지 않는 두께를 갖는 콘택 금속막; 및A contact metal layer formed on the carbon nanotube interconnection and insulating layer patterns, the contact metal layer having a thickness such that metal atoms of the upper electrode formed thereafter do not diffuse to a surface in contact with the carbon nanotubes; And 상기 콘택 금속막 상에 형성된 상부전극을 포함하는 탄소나노튜브 배선이 포함된 반도체 소자.A semiconductor device comprising a carbon nanotube wiring including an upper electrode formed on the contact metal film. 제1항에 있어서, 상기 콘택 금속막은 티타늄막, 백금막 및 팔라듐 금속막으로 이루어진 군에서 선택된 어느 하나를 포함하고, 500 내지 1000Å의 두께를 갖는 것을 특징으로 하는 탄소나노튜브 배선이 포함된 반도체 소자.The semiconductor device of claim 1, wherein the contact metal film comprises any one selected from the group consisting of a titanium film, a platinum film, and a palladium metal film, and has a thickness of 500 to 1000 kW. . 기판 상에 형성된 하부전극;A lower electrode formed on the substrate; 상기 하부전극의 표면을 노출시키는 절연막 패턴의 개구 내에 형성된 탄소나노튜브 배선;Carbon nanotube wiring formed in the opening of the insulating film pattern exposing the surface of the lower electrode; 상기 탄소나노튜브 배선 및 절연막 패턴 상에 형성된 콘택 금속막;A contact metal film formed on the carbon nanotube wiring and the insulating film pattern; 상기 콘택 금속막 상에 형성된 상부전극; 및 An upper electrode formed on the contact metal film; And 상기 콘택 금속막과 상부전극 사이에 형성되고, 상기 탄소나노튜브와 접촉되는 콘택금속막의 표면으로 상기 상부전극의 금속원자가 이동되는 것을 방지하는 베리어막을 포함하는 것을 특징으로 하는 탄소나노튜브 배선이 포함된 반도체 소자.A carbon nanotube wiring is formed between the contact metal film and the upper electrode, and includes a barrier film to prevent the metal atoms of the upper electrode from moving to the surface of the contact metal film in contact with the carbon nanotube. Semiconductor device. 제1항에 있어서, 상기 베리어막은 티타늄질화막, 탄탈늄질화막, 텅스텐질화막, 티타늄실리콘질화막, 탄탈늄실리콘질화막 및 텅스텐실리콘질화막으로 이루어진 군에서 선택된 어느 하나인 것을 특징으로 하는 탄소나노튜브 배선이 포함된 반도체 소자.The method of claim 1, wherein the barrier film is any one selected from the group consisting of titanium nitride film, tantalum nitride film, tungsten nitride film, titanium silicon nitride film, tantalum silicon nitride film and tungsten silicon nitride film Semiconductor device. 기판 상에 하부전극을 형성하는 단계;Forming a lower electrode on the substrate; 상기 하부전극의 표면을 노출시키는 절연막 패턴의 개구 내에 탄소나노튜브 배선을 형성하는 단계;Forming carbon nanotube wiring in the opening of the insulating film pattern exposing the surface of the lower electrode; 상기 탄소나노튜브 배선 및 절연막 패턴 상에 콘택 금속막을 형성하는 단계; 및Forming a contact metal film on the carbon nanotube wiring and the insulating film pattern; And 상기 콘택 금속막 상에 상부전극을 형성하되,Forming an upper electrode on the contact metal layer; 상기 콘택 금속막은 상기 상부전극의 금속원자가 상기 탄소나노튜브와 접촉되는 면까지 확산되지 않는 두께를 갖는 것을 특징으로 하는 탄소나노튜브 배선이 포함된 반도체 소자의 제조 방법.And the contact metal film has a thickness such that the metal atoms of the upper electrode do not diffuse to the contact surface with the carbon nanotubes. 기판 상에 하부전극을 형성하는 단계;Forming a lower electrode on the substrate; 상기 하부전극의 표면을 노출시키는 절연막 패턴의 개구 내에 탄소나노튜브 배선을 형성하는 단계;Forming carbon nanotube wiring in the opening of the insulating film pattern exposing the surface of the lower electrode; 상기 탄소나노튜브 배선 및 절연막 패턴 상에 콘택 금속막을 형성하는 단계;Forming a contact metal film on the carbon nanotube wiring and the insulating film pattern; 이후 단계에서 형성되는 상부전극의 금속원자가 상기 콘택 금속막으로 이동되는 것을 방지하는 베리어막을 상기 콘택 금속막 상에 형성하는 단계; 및 Forming a barrier film on the contact metal film to prevent metal atoms of the upper electrode formed in the subsequent step from being moved to the contact metal film; And 상기 콘택 금속막 상에 상부전극을 형성하는 단계를 포함하는 것을 특징으로 하는 탄소나노튜브 배선이 포함된 반도체 소자의 제조 방법.And forming an upper electrode on the contact metal film.
KR1020080021274A 2008-03-07 2008-03-07 semiconductor device included carbon nano-tube wire and method of manufactured semiconductor device included carbon nano-tube wire KR20090095983A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080021274A KR20090095983A (en) 2008-03-07 2008-03-07 semiconductor device included carbon nano-tube wire and method of manufactured semiconductor device included carbon nano-tube wire

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080021274A KR20090095983A (en) 2008-03-07 2008-03-07 semiconductor device included carbon nano-tube wire and method of manufactured semiconductor device included carbon nano-tube wire

Publications (1)

Publication Number Publication Date
KR20090095983A true KR20090095983A (en) 2009-09-10

Family

ID=41296242

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080021274A KR20090095983A (en) 2008-03-07 2008-03-07 semiconductor device included carbon nano-tube wire and method of manufactured semiconductor device included carbon nano-tube wire

Country Status (1)

Country Link
KR (1) KR20090095983A (en)

Similar Documents

Publication Publication Date Title
CN100580971C (en) Vertical nanotube semiconductor device structures and methods of forming the same
KR100791948B1 (en) Method of forming carbon nano-tube wire and method of forming wire of semiconductor device using the same
US8664657B2 (en) Electrical circuit with a nanostructure and method for producing a contact connection of a nanostructure
KR100718112B1 (en) Vertical interconnection structure using carbon nanotube and method of fabricating the same
KR100813243B1 (en) Interlayer wiring of semiconductor device using carbon nanotube and manufecturing process of the same
KR100881621B1 (en) Semiconductor device and method of forming thereof
KR101298789B1 (en) Semiconductor device
KR20090120729A (en) Memory device included carbon nano-tube and method of manufacturing the same
KR100827524B1 (en) Method for manufacturing semiconductor device
JP6083197B2 (en) Wiring structure and manufacturing method thereof
TW201230063A (en) Graphene interconnection and method of manufacturing the same
KR20100049824A (en) Resist random access memory device and method for manufacturing the same
JP4208668B2 (en) Semiconductor device and manufacturing method thereof
TW201221466A (en) Carbon nanotube wire and manufacturing method thereof
CN105206561A (en) Formation method of interconnection structure, and semiconductor structure
KR20080065996A (en) Laterally grown nanotubes and method of formation
KR100705397B1 (en) Method of forming tungsten layer having low resistance
JP2008166756A (en) Interlayer wiring element based on carbon nanotube
JP4071601B2 (en) Semiconductor device
JP5870758B2 (en) Electronic device and manufacturing method thereof
TWI474973B (en) Selective nanotube growth inside vias using an ion beam
KR100667652B1 (en) Method of forming a wire using the carbon nano-tube
KR101445112B1 (en) method of manufacturing wire included carbon nano-tube
TW202129838A (en) Semiconductor device structure and method for forming the same
JP2008172250A (en) Electrical wire structure having carbon nanotube and method for forming structure

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination