KR20090071023A - 이미지 센서 및 그 제조방법 - Google Patents
이미지 센서 및 그 제조방법 Download PDFInfo
- Publication number
- KR20090071023A KR20090071023A KR1020070139211A KR20070139211A KR20090071023A KR 20090071023 A KR20090071023 A KR 20090071023A KR 1020070139211 A KR1020070139211 A KR 1020070139211A KR 20070139211 A KR20070139211 A KR 20070139211A KR 20090071023 A KR20090071023 A KR 20090071023A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive
- diffusion layer
- region
- gate
- conductivity type
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 11
- 238000009792 diffusion process Methods 0.000 claims abstract description 145
- 239000000758 substrate Substances 0.000 claims abstract description 75
- 238000002955 isolation Methods 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims description 41
- 239000012535 impurity Substances 0.000 claims description 39
- 238000005468 ion implantation Methods 0.000 claims description 31
- 229920002120 photoresistant polymer Polymers 0.000 claims description 19
- 230000004888 barrier function Effects 0.000 claims description 14
- 238000000137 annealing Methods 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 3
- 206010034972 Photosensitivity reaction Diseases 0.000 abstract 1
- 230000036211 photosensitivity Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 178
- 238000005530 etching Methods 0.000 description 7
- 206010034960 Photophobia Diseases 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 208000013469 light sensitivity Diseases 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
실시예에 따른 이미지 센서는, 제1 도전형 기판 상에 형성된 제2 도전형 확산층; 상기 제2 도전형 확산층이 분리되도록 상기 제2 도전형 확산층 내부에 형성된 소자분리막; 상기 제2 도전형 확산층을 상에 형성된 게이트; 상기 게이트 일측에 정렬되도록 상기 제2 도전형 확산층 표면에 형성된 제1 도전영역; 상기 게이트 타측의 제2 도전형 확산층 내부에 형성된 제1 도전형 웰영역; 및 상기 게이트의 타측에 정렬되도록 상기 제1 도전형 웰영역 내부에 형성된 플로팅 확산영역을 포함한다.
이미지 센서, 포토다이오드,
Description
실시예에서는 이미지 센서 및 그 제조방법을 개시한다.
이미지 센서는 광학적 영상(Optical Image)을 전기 신호로 변환시키는 반도체 소자로서, 크게 전하결합소자(charge coupled device:CCD) 이미지 센서와 씨모스(Complementary Metal Oxide Silicon:CMOS)를 이미지 센서(CIS)를 포함한다.
씨모스 이미지 센서는 제어회로(control circuit) 및 신호 처리 회로(signal processing circuit)를 주변 회로로 사용하는 CMOS 기술을 이용하여 화소(pixel)수 만큼 MOS 트랜지스터를 만들고 이것을 이용하여 순차적으로 출력을 검출하는 스위칭 방식을 채용하는 소자이다.
씨모스 이미지 센서는 빛을 받아 광 전하를 생성하는 1개의 포토다이오드와 MOS 트랜지스터를 포함한다.
씨모스 이미지 센서의 고집적화에 따라 단위 화소의 사이즈가 비례적으로 감소되고 광응답 영역(Photo response region)인 포토다이오드도 상대적으로 감소하게 된다.
포토다이오드의 면적 감소는 이미지 센서의 동작시 다이나믹 레인지(dynamic range)를 감소시키며, 이는 새츄레이션 및 래그 특성의 열화를 가져온다.
따라서, 이미지 센서의 포토다이오드의 구조를 변화시켜 전하 운송 효율(Charge thransfer efficiency)을 개선할 필요가 있다.
실시예에서는 단위픽셀에서 포토다이오드 영역이 확장되어 광감도가 향상될 수 있는 이미지 센서 및 그 제조방법을 제공한다.
실시예에 따른 이미지 센서는, 제1 도전형 기판 상에 형성된 제2 도전형 확산층; 상기 제2 도전형 확산층이 분리되도록 상기 제2 도전형 확산층 내부에 형성된 소자분리막; 상기 제2 도전형 확산층을 상에 형성된 게이트; 상기 게이트 일측에 정렬되도록 상기 제2 도전형 확산층 표면에 형성된 제1 도전영역; 상기 게이트 타측의 제2 도전형 확산층 내부에 형성된 제1 도전형 웰영역; 및 상기 게이트의 타측에 정렬되도록 상기 제1 도전형 웰영역 내부에 형성된 플로팅 확산영역을 포함한다.
실시예에 따른 이미지 센서의 제조방법은, 제1 도전형 기판 상에 제2 도전형 확산층을 형성하는 단계; 상기 제2 도전형 확산층이 단위화소별로 분리되도록 상기 제2 도전형 확산층 내부에 소자분리막을 형성하는 단계; 상기 제2 도전형 확산층 상에 게이트를 형성하는 단계; 상기 게이트 일측에 정렬되도록 상기 제2 도전형 확산층 표면에 제1 도전영역을 형성하는 단계; 상기 게이트 타측의 제2 도전형 확산층 내부에 제1 도전형 웰영역을 형성하는 단계; 및 상기 게이트 타측에 정렬되도록 상기 제1 도전형 웰영역 내부에 플로팅 확산영역을 형성하는 단계 포함한다.
실시예에 따른 이미지 센서 및 그 제조방법에 의하면, 포토다이오드의 공핍영역이 확장되어 광감도가 향상될 수 있다.
실시예에 따른 이미지 센서 및 그 제조방법을 첨부된 도면을 참조하여 상세히 설명하도록 한다.
실시예의 설명에 있어서, 각 층의 "상/위(on/over)"에 형성되는 것으로 기재되는 경우에 있어, 상/위(on/over)는 직접(directly)와 또는 다른 층을 개재하여(indirectly) 형성되는 것을 모두 포함한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 10은 실시예에 따른 이미지 센서를 나타내는 단면도이다.
실시예에 따른 이미지 센서는, 제1 도전형 기판(100) 상에 형성된 제2 도전형 확산층(120)과, 상기 제2 도전형 확산층(120)을 분리시키도록 상기 제2 도전형 확산층(120) 내부에 형성된 소자분리막(140)과, 상기 제2 도전형 확산층(120)을 선택적으로 노출시키도록 상기 제2 도전형 확산층(120) 상에 형성된 게이트(170)와, 상기 게이트(170) 일측의 상기 제2 도전형 확산층(120)의 얕은 영역에 형성된 제1 도전영역(190)과, 상기 게이트(140) 타측의 제2 도전형 확산층(120)의 깊은 영역에 형성된 제1 도전형 웰영역(200)과, 상기 제1 도전형 웰영역(200) 내부에 형성된 플로팅 확산영역(210)을 포함한다.
상기 제1 도전형 기판(100)은 고농도의 p형 기판(p++)일 수 있고, 상기 제1 도전형 기판(100) 상에는 에피택셜(epitaxial) 공정을 실시하여 저농도의 p형 에피층(p-Epi)이 배치될 수 있다.
상기 게이트(170) 하부의 제2 도전형 확산층(120) 표면에는 채널영역(150)이 배치된다. 상기 채널영역(150)은 상기 제2 도전형 확산층(110)의 표면에 배치되어 상기 제2 도전형 확산층(120)을 상기 제1 도전형 기판(100)과 게이트 절연막(160)의 계면으로부터 격리시킬 수 있다. 또한, 상기 채널영역(150)은 상기 제1 도전영역(190) 및 제1 도전형 웰영역(200) 사이에 배치되어 문턱전압을 조절할 수 있다. 예를 들어, 상기 채널영역(150)은 저농도의 p형 불순물로 형성될 수 있다.
상기 제2 도전형 확산층(120)을 포함하는 제1 도전형 기판(100) 상에 게이트 절연막(160)이 배치될 수 있다. 예를 들어, 상기 게이트 절연막(160)은 산화막일 수 있다.
상기 제1 도전형 기판(100), 제1 도전영역(190), 제1 도전형 웰영역(200)은 p형 불순물로 형성되고, 상기 제2 도전형 확산층(120) 및 플로팅 확산영역(210)은 n형 불순물로 형성될 수 있다.
상기 소자분리막(140) 주변에는 p형 불순물의 배리어막(130)이 형성되어 상기 제2 도전형 확산층(120)을 소자분리막(140)으로부터 격리시킬 수 있다.
실시예에 따른 이미지 센서에 의하면, 포토다이오드의 n형 도핑영역이 확장되어 이미지 센서의 광감도를 향상시킬 수 있다.
도 1을 참조하여, 제1 도전형 기판(100) 내부에 제2 도전층(110)이 형성된 다.
상기 제1 도전형 기판(100)은 p형 기판(p++)일 수 있고, 상기 제1 도전형 기판(100) 상에는 에피택셜(epitaxial) 공정을 실시하여 저농도의 p형 에피층(p-Epi)이 형성될 수 있다.
상기 제2 도전층(110)은 상기 제1 도전형 기판(100)의 내부에 이온주입하여 형성될 수 있다. 상기 제2 도전층(110)은 인(Phosphorus:P) 또는 아세닉(Arsenic:Ar)과 같은 n형 불순물로 형성될 수 있다. 상기 제2 도전층(110)은 상기 제1 도전형 기판(100) 표면과 이격되도록 내부에 형성될 수 있다.
도 2를 참조하여, 상기 제1 도전형 기판(100) 상에 제2 도전형 확산층(120)이 형성된다. 상기 제2 도전형 확산층(120)은 포토다이이오드의 n형 도핑영역의 역할을 할 수 있다.
상기 제2 도전형 확산층(120)은 상기 제2 도전층(110)에 대한 열처리 공정을 진행하여 형성될 수 있다. 구체적으로 상기 제2 도전형 확산층(120)은 퍼니스(furnace)에 의하여 900~1500℃ 온도에서 5~600분 이상 어닐링 공정을 진행하여 형성할 수 있다. 그러면 상기 제2 도전층(110)이 상기 제1 도전형 기판(100)의 상하부로 확산되어 상기 제2 도전형 확산층(120)이 형성된다.
상기 제2 도전형 확산층(120)은 상부로는 상기 제1 도전형 기판(100)의 표면까지 형성되고 하부로는 상기 제1 도전형 기판(100)의 소정깊이까지 형성될 수 있다. 예를 들어, 상기 제2 도전형 확산층(120)의 깊이는 1.5~2.5㎛의 높이를 가질 수 있다.
상기 제2 도전형 확산층(120)은 n형 불순물로 형성되고 상기 제1 도전형 기판(100)은 p형 불순물로 형성되기 때문에 상기 제1 도전형 기판(100)에는 포토다오드의 하부 접합영역이 형성된다. 예를 들어, 상기 제2 도전형 확산층(120)은 상기 제1 도전형 기판(100)의 표면에서 1.5~2.5㎛의 깊이까지 형성될 수 있다.
상기 제2 도전형 확산층(120)인 n형 도핑영역이 상기 제1 도전형 기판(100) 상에 마스크 공정 없이 한번의 이온주입 공정에 의하여 형성되므로 공정을 단순화 시킬 수 있다.
도 3을 참조하여, 상기 제2 도전형 확산층(120) 상에 소자분리막 예정영역을 정의하는 트랜치(125)가 형성된다. 상기 트랜치(125)는 상기 제2 도전형 확산층(120)을 포함하는 제1 도전형 기판(100) 상에 패드 질화막 및 패드 산화막으로 이루어진 마스크 패턴(10)을 형성한다.
상기 마스크 패턴(10)을 식각 마스크로 사용하여 상기 제2 도전형 확산층(120)을 선택적으로 식각한다. 상기 트랜치(125)는 상기 제1 도전형 기판(100)이 드러날때까지 상기 제2 도전형 확산층(120)을 식각하여 형성될 수 있다. 상기 트랜치(125)는 상기 제2 도전형 확산층(120) 내부에 형성될 수 있다. 따라서, 상기 제2 도전형 확산층(120)은 상기 트랜치(125)에 의하여 분리될 수 있다.
도 4를 참조하여, 상기 트랜치(125)의 주변에 배리어막(130)이 형성된다. 상기 배리어막(130)은 p형 불순물을 이온주입하여 상기 트랜치(125)를 감싸도록 형성될 수 있다. 상기 배리어막(130)은 상기 마스크 패턴(10)을 이온주입 마스크로 사용하고 p형 불순물은 틸트 이온주입하여 형성될 수 있다. 상기 배리어막(130)은 상 기 트랜치(125)의 측벽 및 바닥면을 모두 감싸도록 형성될 수 있다. 따라서, 상기 배리어막(130)에 의하여 상기 트랜치(125)와 상기 제2 도전형 확산층(120)은 격리될 수 있다.
도 5를 참조하여, 상기 트랜치(125) 내부에 소자분리막(140)이 형성된다. 상기 소자분리막(140)은 상기 제1 도전형 기판(100)에 형성되어 액티브 영역과 필드 영역을 정의할 수 있다. 상기 소자분리막(140)은 상기 제1 도전형 기판(100) 상에 상기 트랜치(125)가 갭필되도록 산화막을 증착한 후 CMP 공정을 진행하여 형성될 수 있다. 그리고, 상기 마스크 패턴(10)을 제거하면 상기 제1 도전형 기판(100) 상에 형성된 제2 도전형 확산층(120)은 상기 소자분리막(140)에 의하여 격리된 상태가 된다.
즉, 상기 제2 도전형 확산층(120)은 상기 소자분리막(140)에 의하여 단위픽셀 별로 분리될 수 있다. 따라서, 상기 소자분리막(140)의 단위픽셀은 제2 도전형 확산층(120)으로 이루어져 있다.
도 6을 참조하여, 상기 제2 도전형 확산층(120)의 표면에 채널영역(150)이 형성된다. 상기 채널영역(150)은 광전하의 문턱전압을 조절하고 전하를 이동시키기 위하여 저농도의 p형 불순물(p0)을 주입하여 형성될 수 있다. 상기 채널영역(150)은 상기 제2 도전형 확산층(120)의 얕은 영역에 전체적으로 형성되어 상기 제2 도전형 확산층(120)의 상기 제1 도전형 기판(100)의 표면으로부터 격리시킬 수 있다.
도 7을 참조하여, 상기 소자분리막(140) 사이의 상기 제2 도전형 확산층(120) 상에 게이트 절연막(160) 및 트랜스퍼 트랜지스터의 게이트(170)가 형성된 다.
상기 게이트 절연막(160)은 상기 제2 도전형 확산층(120)을 포함하는 제1 도전형 기판(100) 상에 산화막을 증착하여 형성될 수 있다.
상기 게이트(170)는 상기 제2 도전형 확산층(120) 상에 게이트 전도막 및 캡 인슐레이터층을 형성한 후 상기 캡 인슐레이터층을 포토레지스트 패턴(미도시)에 의하여 선택적으로 식각하여 캡 패턴(180)을 형성한다. 그리고, 상기 캡 패턴(180)을 식각 마스크로 사용하여 상기 게이트 전도막을 식각하여 상기 게이트(170)를 형성한다. 예를 들어, 상기 게이트 전도막은 폴리실리콘, 텅스텐과 같은 금속, 금속 실리사이드가 단층 또는 복층으로 형성될 수 있다. 또한, 상기 캡 패턴(180)은 산화막 또는 질화막으로 형성될 수 있다. 특히, 상기 캡 패턴(180)은 2000~5000Å의 두께로 형성되어 상기 게이트(170)의 표면을 보호할 수 있다.
한편 도시되지는 않았지만, 상기 게이트(170) 형성시 상기 게이트 절연막(160)도 식각될 수 있다.
도 8을 참조하여, 상기 게이트(170)의 일측의 제2 도전형 확산층(120) 표면에 제1 도전 영역(190)이 형성된다. 상기 제1 도전 영역(190)은 상기 제2 도전형 확산층(120)을 상기 제1 도전형 기판(100)의 표면으로부터 완전히 분리시키기 위한 것이다.
상기 제1 도전 영역(190)은 상기 게이트(170)의 일측을 노출시도록 상기 제1 도전형 기판(100) 상에 제1 포토레지스트 패턴(20)을 형성한다. 그리고, 상기 제1 포토레지스트 패턴(20)을 이온주입마스크로 사용하여 고농도의 p형 불순물(p++)을 이온주입하여 형성될 수 있다. 상기 제1 도전 영역(190) 형성시 상기 게이트(170) 상부에는 캡 패턴(180)이 형성되어 있으므로 상기 게이트(170)는 보호될 수 있다.
상기 제2 도전형 확산층(120)의 상부 및 하부는 상기 제1 도전형 기판(100) 및 제1 도전 영역(190)에 의하여 격리된 상태가 된다. 또한, 상기 제2 도전형 확산층(120)의 양측은 상기 소자분리막(140)에 형성된 배리어막(130)에 의하여 격리된 상태가 된다.
상기와 같이 제1 도전형 기판(100), 제2 도전형 확산층(120) 및 제1 도전 영역(190)에 의하여 포토다이오드는 pnp 구조를 가질 수 있다. 또한, 상기 제2 도전형 확산층(120)이 상기 소자분리막(140) 사이의 전체 영역에 형성되어 있으므로 공핍영역이 확장될 수 있다.
도 9를 참조하여, 상기 게이트(170)의 타측의 상기 제2 도전형 확산층(120) 내부에 제1 도전형 웰영역(200)이 형성된다. 상기 제1 도전형 웰영역(200)은 p형 불순물을 이온주입하여 형성될 수 있다. 상기 제1 도전형 웰영역(200)은 상기 게이트(170)의 타측을 노출시키도록 상기 제1 도전형 기판(100) 상에 제2 포토레지스트 패턴(30)을 형성한다. 그리고, 상기 제2 포토레지스트 패턴(30)을 이온주입 마스크로 사용하여 p형 불순물을 이온주입하여 형성될 수 있다. 예를 들어, 상기 제1 도전형 웰영역(200)은 보론과 같은 p형 불순물을 고에너지로 틸트 이온주입하여 형성될 수 있다. 특히, 상기 p형 불순물에 대한 이온주입시 상기 캡 패턴 및 게이트를 투과하지 않을 정도의 고에너지로 틸트 이온주입될 수 있다. 그러면, 상기 채널영역(150)과 오버랩된 제2 도전형 확산층(120) 내에 제1 도전형 웰영역(200)이 형성 된다.
즉, 상기 제1 도전형 웰영역(200)은 상기 게이트(170) 타측의 채널영역(150)과 오버랩된 상기 제2 도전형 확산층(120) 내부에 형성되어 상기 제2 도전형 확산층(120)을 상기 제1 도전형 기판(100)의 표면에서 격리시킬 수 있다.
이후, 상기 제2 포토레지스트 패턴(30)은 제거된다.
도 10을 참조하여, 상기 게이트(170) 타측의 제1 도전형 웰영역(200)에 플로팅 확산 영역(210)이 형성된다.
상기 플로팅 확산 영역(210)은 상기 게이트(170) 타측을 노출시키는 포토레지스트 패턴(미도시)을 이온주입 마스크로 사용한 이온주입 공정에 의하여 상기 게이트(170)에 정렬되도록 LDD 영역을 형성한다. 상기 LDD 영역은 저농도의 n형 불순물로 형성될 수 있다.
상기 게이트(170)를 포함하는 제1 도전형 기판(100) 전면에 절연막을 증착하고 전면식각 공정에 의하여 상기 게이트(170)의 측벽에 스페이서(220)를 형성한다.
그리고, 상기 게이트(170) 타측의 제1 도전형 웰영역(200) 내부에 플로팅 확산 영역(210)이 형성된다. 상기 플로팅 확산 영역(210)은 상기 게이트(170) 타측을 노출시키는 포토레지스트 패턴(미도시)을 이온주입 마스크로 사용한 이온주입 공정에 의하여 상기 스페이서(220)에 정렬되도록 형성될 수 있다. 상기 플로팅 확산 영역(210)은 고농도의 n형 불순물로 형성될 수 있다.
상기 플로팅 확산영역(210)이 상기 제1 도전형 웰영역(200) 내부에 형성되므로 상기 플로팅 확산영역(210)은 상기 제2 도전형 확산층(120)과 격리될 수 있다.
실시예에 따른 이미지 센서의 제조방법에 의하면, 포토다이오드의 n형 도핑영역인 제2 도전형 확산층이 상기 제1 도전형 기판 상부 영역에 한번의 이온주입 공정에 의하여 형성되므로 마스크 공정이 생략되어 공정을 단순화시킬 수 있다.
또한, 상기 제2 도전형 확산층이 이온주입 공정에 의하여 상기 제1 도전형 기판에 형성된다. 따라서, 상기 제2 도전형 확산층인 n형 도핑영역이 확장되므로 광감도 저하를 억제할 수 있고, 게이트와 포토다이오드 사이의 전하전송특성을 안정적으로 제어할 수 있다.
또한, 상기 제2 도전형 확산층 내부에 플로팅 확산영역이 형성되어 포토다이오드의 캐패시티(capacity)를 확장시킬 수 있다.
또한, 상기 게이트 아래의 채널영역에 의하여 상기 제2 도전형 전도층이 상기 게이트와 격리되어 전하전송특성을 개선할 수 있다. 즉, 기존의 게이트 에지에 정렬되어 채널영역과 포토다이오드가 연결될 경우 전자전송특성이 게이트 에지의 프린징 필드(fringing field)에 의하여 크게 영향을 받아 안정적이지 못할 수 있다. 실시예에서는 상기 제1 도전형 확산층이 상기 채널영역의 하부에 전체적으로 형성되어 게이트 전압에 의한 채널전압에 의해 직접 그 전송특성이 결정됨으로써 전자전송특성을 안정적으로 제어할 수 있다.
도 11 내지 도 20은 제2 실시예에 따른 이미지 센서의 제조방법을 나타내는 도면이다.
도 11을 참조하여, 제1 도전형 기판(300) 내부에 제2 도전층(310)이 형성된 다.
상기 제1 도전형 기판(300)은 p형 기판(p++)일 수 있고, 상기 제1 도전형 기판(300) 상에는 에피택셜(epitaxial) 공정을 실시하여 저농도의 p형 에피층(p-Epi)이 형성될 수 있다.
상기 제2 도전층(310)은 상기 제1 도전형 기판(300)의 내부에 이온주입하여 형성될 수 있다. 상기 제2 도전층(310)은 n형 불순물을 이온주입하여 형성될 수 있다.
도 12를 참조하여, 상기 제1 도전형 기판(300) 상에 제2 도전형 확산층(320)이 형성된다. 상기 제2 도전형 확산층(320)은 포토다이이오드의 n형 도핑영역의 역할을 할 수 있다.
상기 제2 도전형 확산층(320)은 상기 제2 도전층(310)에 대한 열처리 공정을 진행하여 형성될 수 있다. 구체적으로 상기 제2 도전형 확산층(320)은 퍼니스(furnace)에 의하여 900~1500℃ 온도에서 5~600분 이상 어닐링 공정을 진행하여 형성할 수 있다. 그러면 상기 제2 도전층(310)이 상기 제1 도전형 기판(300)의 상하부로 확산되어 상기 제2 도전형 확산층(320)이 형성된다. 예를 들어, 상기 제2 도전형 확산층(320)의 깊이는 1.5~2.5㎛의 높이를 가질 수 있다.
상기 제2 도전형 확산층(320)은 n형 불순물로 형성되고 상기 제1 도전형 기판(300)은 p형 불순물로 형성되기 때문에 상기 제1 도전형 기판(300)에는 포토다이오드의 하부 접합영역이 형성된다. 예를 들어, 상기 제2 도전형 확산층(320)은 상기 제1 도전형 기판(300)의 표면에서 1.5~2.5㎛의 깊이까지 형성될 수 있다.
상기 제2 도전형 확산층(320)인 n형 도핑영역이 상기 제1 도전형 기판(300)상에 마스크 공정 없이 한번의 이온주입 공정에 의하여 형성되므로 공정을 단순화 시킬 수 있다.
도 13을 참조하여, 상기 제2 도전형 확산층(320)을 포함하는 제1 도전형 기판(300) 상에 소자분리막 예정영역을 정의하는 트랜치(325)가 형성된다. 상기 트랜치(325)는 상기 제1 도전형 기판(300) 상에 패드 질화막 및 패드 산화막으로 이루어진 마스크 패턴(50)을 형성한다. 그리고, 상기 마스크 패턴(50)을 식각 마스크로 사용하여 상기 제2 도전형 확산층(320)을 선택적으로 식각한다. 상기 트랜치(325)는 상기 제1 도전형 기판(300)이 드러날때까지 상기 제2 도전형 확산층(320)을 식각하여 형성될 수 있다. 따라서, 상기 트랜치는 상기 제2 도전형 확산층(320) 내부에 형성될 수 있다. 따라서, 상기 제2 도전형 확산층(320)은 상기 트랜치(325)에 의하여 상호 분리될 수 있다.
도 14를 참조하여, 상기 트랜치(325)의 주변에 배리어막(330)이 형성된다. 상기 배리어막(330)은 p형 불순물을 이온주입하여 상기 트랜치(325)를 감싸도록 형성될 수 있다. 상기 배리어막(330)은 상기 마스크 패턴(50)을 이온주입 마스크로 사용하고 p형 불순물은 틸트 이온주입하여 형성될 수 있다. 상기 배리어막(330)은 상기 트랜치(325)의 측벽 및 바닥면을 모두 감싸도록 형성될 수 있다. 따라서, 상기 배리어막(330)에 의하여 상기 트랜치(325)와 상기 제2 도전형 확산층(320)은 격리될 수 있다.
도 15를 참조하여, 상기 트랜치(325) 내부에 소자분리막(340)이 형성된다. 상기 소자분리막(340)은 상기 제1 도전형 기판(300)상에 형성되어 액티브 영역과 필드 영역을 정의할 수 있다. 상기 소자분리막(340)은 상기 제1 도전형 기판(300) 상에 상기 트랜치(325)가 갭필되도록 산화막을 증착한 후 CMP 공정을 진행하여 형성될 수 있다. 그리고, 상기 마스크 패턴(50)을 제거하면 상기 제1 도전형 기판(300) 상에 형성된 제2 도전형 확산층(320)은 상기 소자분리막(340)에 의하여 격리된 상태가 된다. 즉, 상기 제2 도전형 확산층(320)이 소자분리막(340)에 의하여 단위픽셀 별로 분리될 수 있다. 따라서, 상기 소자분리막(340) 사이의 단위픽셀은 상기 제2 도전형 확산층(320)으로 이루어질 수 있다.
도 16을 참조하여, 상기 소자분리막(340) 사이의 상기 제2 도전형 확산층(320) 상에 게이트 절연막(360) 및 트랜스퍼 트랜지스터의 게이트(370)가 형성된다.
상기 게이트 절연막(360)은 상기 제2 도전형 확산층(320)을 포함하는 제1 도전형 기판(300) 상에 산화막을 증착하여 형성될 수 있다.
상기 게이트(370)는 상기 게이트 절연막(360) 상에 게이트 전도막을 형성한 후 사진 및 식각 공정에 의하여 형성될 수 있다. 예를 들어, 상기 게이트(370)는 폴리실리콘, 텅스텐과 같은 금속, 금속 실리사이드가 단층 또는 복층으로 형성될 수 있다.
도 17을 참조하여, 상기 게이트(370) 타측의 상기 제2 도전형 확산층(320) 표면에 제1 도전층(380)이 형성된다. 상기 제1 도전층(380)은 상기 제2 도전형 확산층(320)을 격리시키기 위한 것이다. 상기 제1 도전층(380)은 상기 게이트(370) 타측을 노출시키도록 상기 제1 도전형 기판(300) 상에 제1 포토레지스트 패턴(60)을 형성한다. 상기 제1 도전층(380)은 상기 제1 포토레지스트 패턴(60)을 이온주입 마스크로 사용한 고농도의 p형 불순물을 이온주입하여 형성될 수 있다.
따라서, 상기 제1 도전층(380)은 상기 게이트(370) 타측에 정렬되어 제2 도전형 확산층(320)을 상기 제1 도전형 기판(300) 표면으로부터 격리시킬 수 있다.
도 18을 참조하여, 상기 게이트(370)의 타측에 제1 도전형 웰영역(400)이 형성된다. 상기 제1 도전형 웰영역(400)은 상기 제1 도전층(380)에 대한 어닐링 공정을 진행하여 형성될 수 있다. 그러면 상기 제1 도전층(380)에 주입된 불순물이 확산되어 제1 도전형 웰영역(400)이 형성된다. 따라서, 상기 제1 도전형 웰영역(400)은 상기 제1 도전형 기판(300)의 깊숙한 영역 및 상기 게이트(370) 하부 영역 및 까지 확장되어 상기 제2 도전형 확산층(320)을 격리시킬 수 있다.
또한, 상기 제1 도전형 웰영역(400)은 게이트(370)와 일정영역에 오버랩되도록 형성되어 오버랩된 상기 제1 도전형 웰영역(400)이 트랜스퍼 트랜지스터의 문턱전압을 조절할 수 있다.
도 19를 참조하여, 상기 게이트(370)의 일측의 제2 도전형 확산층(320) 표면에 제1 도전영역(390)이 형성된다. 상기 제1 도전영역(390)은 상기 제2 도전형 확산층(320)을 상기 제1 도전형 기판(300)의 표면으로부터 완전히 분리시키기 위한 것이다. 상기 제1 도전영역(390)은 상기 게이트(370)의 일측을 노출시도록 상기 제1 도전형 기판(300) 상에 제2 포토레지스트 패턴(70)을 형성한다. 그리고, 상기 제2 포토레지스트 패턴(70)을 이온주입마스크로 사용하여 고농도의 p형 불순물을 이 온주입하여 형성될 수 있다. 추가적으로 상기 제1 도전영역(390)에 대한 어닐링 공정을 진행할 수 있다.
상기와 같이 제1 도전형 기판(300), 제2 도전형 확산층(320) 및 제1 도전영역(390)에 의하여 pnp 구조의 포토다이오드가 형성된다. 이때, 상기 제2 도전형 확산층(320)이 상기 소자분리막(340) 사이의 전체 영역에 형성되어 있으므로 공핍영역이 확장될 수 있다.
도 20을 참조하여, 상기 게이트(370) 타측의 제1 도전형 웰영역(400) 내부에 플로팅 확산영역(410)이 형성된다. 상기 플로팅 확산영역(410)은 상기 게이트(370) 타측을 노출시키는 포토레지스트 패턴(미도시)을 이온주입 마스크로 사용한 이온주입 공정에 의하여 상기 게이트(370)에 정렬되도록 LDD 영역을 형성한다. 상기 LDD 영역은 저농도의 n형 불순물로 형성될 수 있다.
상기 게이트(370)를 포함하는 제1 도전형 기판(300) 전면에 절연막을 증착하고 전면식각 공정에 의하여 상기 게이트(370)의 측벽에 스페이서(420)를 형성한다.
상기 게이트(370) 타측의 제1 도전형 웰영역(400) 내부에 플로팅 확산영역(410)이 형성된다. 상기 플로팅 확산영역(410)은 상기 게이트(370) 타측을 노출시키는 포토레지스트 패턴(미도시)을 이온주입 마스크로 사용한 이온주입 공정에 의하여 상기 스페이서(420)에 정렬되도록 형성될 수 있다. 상기 플로팅 확산영역(410)은 고농도의 n형 불순물로 형성될 수 있다.
이상에서 설명한 실시예는 전술한 실시예 및 도면에 의해 한정되는 것이 아니고, 본 실시예의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변 형 및 변경할 수 있다는 것은 본 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1 내지 도 10은 제1 실시예에 따른 이미지 센서의 제조공정을 나타내는 단면도이다.
도 11 내지 도 20은 제2 실시예에 따른 이미지 센서의 제조공정을 나타내는 단면도이다.
Claims (13)
- 제1 도전형 기판 상에 형성된 제2 도전형 확산층;상기 제2 도전형 확산층이 분리되도록 상기 제2 도전형 확산층 내부에 형성된 소자분리막;상기 제2 도전형 확산층을 상에 형성된 게이트;상기 게이트 일측에 정렬되도록 상기 제2 도전형 확산층 표면에 형성된 제1 도전영역;상기 게이트 타측의 제2 도전형 확산층 내부에 형성된 제1 도전형 웰영역; 및상기 게이트의 타측에 정렬되도록 상기 제1 도전형 웰영역 내부에 형성된 플로팅 확산영역을 포함하는 이미지 센서.
- 제1항에 있어서,상기 게이트 하부에 형성되고 상기 제1 도전영역 및 상기 플로팅 확산영역 사이에 형성된 p형 불순물로 형성된 채널 영역을 포함하는 이미지 센서.
- 제1항에 있어서,상기 제2 도전형 확산층을 포함하는 상기 제1 도전형 기판 상에 배치된 게이트 절연막을 포함하는 이미지 센서.
- 제1항에 있어서,상기 제1 도전형 기판, 제1 도전영역, 제1 도전형 웰영역은 p형 불순물로 형성되고, 상기 제2 도전형 확산층 및 플로팅 확산영역은 n형 불순물로 형성된 이미지 센서.
- 제1항에 있어서,상기 소자분리막 주변에는 p형 불순물로 형성된 배리어막이 배치된 이미지 센서.
- 제1 도전형 기판 상에 제2 도전형 확산층을 형성하는 단계;상기 제2 도전형 확산층이 단위화소별로 분리되도록 상기 제2 도전형 확산층 내부에 소자분리막을 형성하는 단계;상기 제2 도전형 확산층 상에 게이트를 형성하는 단계;상기 게이트 일측에 정렬되도록 상기 제2 도전형 확산층 표면에 제1 도전영역을 형성하는 단계;상기 게이트 타측의 제2 도전형 확산층 내부에 제1 도전형 웰영역을 형성하는 단계; 및상기 게이트 타측에 정렬되도록 상기 제1 도전형 웰영역 내부에 플로팅 확산영역을 형성하는 단계 포함하는 이미지 센서의 제조방법.
- 제6항에 있어서,상기 제2 도전형 확산층을 형성하는 단계는,상기 제1 도전형 기판 내부에 n형 불순물을 이온주입하여 제2 도전층을 형성하는 단계; 및상기 제2 도전층에 대한 열처리 공정을 진행하여 상기 제1 도전형 기판 상부영역까지 n형 불순물을 확산시키는 단계를 포함하는 이미지 센서의 제조방법.
- 제6항에 있어서,상기 소자분리막을 형성하는 단계는,상기 제2 도전형 확산층에 상기 제1 도전형 기판이 노출되도록 트랜치를 형성하는 단계;상기 트랜치 내부에 p형 불순물을 이온주입하여 상기 트랜치를 감싸는 배리어막을 형성하는 단계; 및상기 트랜치 내부에 산화막을 채우는 단계를 포함하는 이미지 센서의 제조방법.
- 제6항에 있어서,상기 제2 도전형 확산층의 표면에 p형 불순물을 이온주입하여 채널영역을 형성하는 단계를 포함하는 이미지 센서의 제조방법.
- 제6항에 있어서,상기 제2 도전형 확산층을 포함하는 제1 도전형 기판 상에 게이트 절연층을 형성하는 단계를 포함하는 이미지 센서의 제조방법.
- 제6항에 있어서,상기 제1 도전형 웰 영역을 형성하는 단계는,상기 제1 도전형 기판 상에 상기 게이트 타측의 제2 도전형 확산층을 노출시키는 포토레지스트 패턴을 형성하는 단계; 및상기 포토레지스트 패턴을 이온주입 마스크로 사용한 틸트 이온 주입 공정에 의하여 상기 제2 도전형 확산층의 깊은 영역에 p형 불순물을 이온주입하는 단계를 포함하는 이미지 센서의 제조방법.
- 제11항에 있어서,상기 제1 도전형 웰영역을 형성할 때 상기 게이트 상부에 절연막으로 형성된 캡패턴이 형성된 것을 포함하는 이미지 센서의 제조방법.
- 제6항에 있어서,상기 제1 도전형 웰영역을 형성하는 단계는,상기 제1 도전형 기판 상에 상기 게이트 타측의 제2 도전형 확산층을 노출시 키는 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 이온주입 마스크로 사용한 이온주입 공정에 의하여 상기 제2 도전형 확산층의 얕은 영역에 p형 불순물을 이온주입하여 제1 도전층을 형성하는 단계; 및상기 제1 도전층에 대한 어닐링 공정을 진행하여 상기 p형 불순물을 상기 게이트 하부 영역까지 확산시키는 단계를 포함하는 이미지 센서의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070139211A KR100935269B1 (ko) | 2007-12-27 | 2007-12-27 | 이미지 센서 및 그 제조방법 |
| US12/262,201 US20090166691A1 (en) | 2007-12-27 | 2008-10-31 | Image Sensor and Method of Manufacturing the Same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070139211A KR100935269B1 (ko) | 2007-12-27 | 2007-12-27 | 이미지 센서 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090071023A true KR20090071023A (ko) | 2009-07-01 |
| KR100935269B1 KR100935269B1 (ko) | 2010-01-06 |
Family
ID=40797042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070139211A KR100935269B1 (ko) | 2007-12-27 | 2007-12-27 | 이미지 센서 및 그 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20090166691A1 (ko) |
| KR (1) | KR100935269B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160022456A (ko) * | 2014-08-19 | 2016-03-02 | 삼성전자주식회사 | Cmos 이미지 센서 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090071067A (ko) * | 2007-12-27 | 2009-07-01 | 주식회사 동부하이텍 | 이미지 센서 및 그 제조방법 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07106452A (ja) * | 1993-10-04 | 1995-04-21 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP4604296B2 (ja) * | 1999-02-09 | 2011-01-05 | ソニー株式会社 | 固体撮像装置及びその製造方法 |
| JP4406964B2 (ja) * | 1999-08-05 | 2010-02-03 | ソニー株式会社 | 固体撮像素子及びその製造方法 |
| US6531366B1 (en) * | 2001-07-12 | 2003-03-11 | Cypress Semiconductor Corporation | Method and structure for high-voltage device with self-aligned graded junctions |
| KR100436067B1 (ko) * | 2001-11-16 | 2004-06-12 | 주식회사 하이닉스반도체 | 이미지센서 및 그 제조 방법 |
| KR100813801B1 (ko) * | 2001-12-27 | 2008-03-13 | 매그나칩 반도체 유한회사 | 광감도를 향상시키기 위한 이미지센서 및 그 제조 방법 |
| US7719054B2 (en) * | 2006-05-31 | 2010-05-18 | Advanced Analogic Technologies, Inc. | High-voltage lateral DMOS device |
| US6949445B2 (en) * | 2003-03-12 | 2005-09-27 | Micron Technology, Inc. | Method of forming angled implant for trench isolation |
| US7148528B2 (en) * | 2003-07-02 | 2006-12-12 | Micron Technology, Inc. | Pinned photodiode structure and method of formation |
| JP4794821B2 (ja) * | 2004-02-19 | 2011-10-19 | キヤノン株式会社 | 固体撮像装置および撮像システム |
| US7154136B2 (en) * | 2004-02-20 | 2006-12-26 | Micron Technology, Inc. | Isolation structures for preventing photons and carriers from reaching active areas and methods of formation |
| US7635880B2 (en) * | 2004-12-30 | 2009-12-22 | Ess Technology, Inc. | Method and apparatus for proximate CMOS pixels |
| US20060180885A1 (en) * | 2005-02-14 | 2006-08-17 | Omnivision Technologies, Inc. | Image sensor using deep trench isolation |
| KR100714484B1 (ko) * | 2005-08-12 | 2007-05-04 | 삼성전자주식회사 | 이미지 센서 및 그 제조 방법 |
-
2007
- 2007-12-27 KR KR1020070139211A patent/KR100935269B1/ko not_active IP Right Cessation
-
2008
- 2008-10-31 US US12/262,201 patent/US20090166691A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160022456A (ko) * | 2014-08-19 | 2016-03-02 | 삼성전자주식회사 | Cmos 이미지 센서 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100935269B1 (ko) | 2010-01-06 |
| US20090166691A1 (en) | 2009-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100997326B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR100959435B1 (ko) | 이미지 센서 및 그 제조방법 | |
| US7141836B1 (en) | Pixel sensor having doped isolation structure sidewall | |
| JP5053526B2 (ja) | 電荷伝送効率を向上させたイメージセンサ及びその製造方法 | |
| KR100672729B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| US7939859B2 (en) | Solid state imaging device and method for manufacturing the same | |
| KR100869743B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| CN103456752A (zh) | Cmos图像传感器及其形成方法 | |
| KR20130007386A (ko) | 후면 조명 센서를 위한 공동-주입 | |
| KR20190136895A (ko) | 개선된 암 전류 성능을 갖는 반도체 이미징 디바이스 | |
| KR20080062060A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| JP4061609B2 (ja) | 延伸されたピンドフォトダイオ―ドを有するイメ―ジセンサ及びその製造方法 | |
| KR100935269B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR101016552B1 (ko) | 이미지 센서 및 이미지 센서의 제조 방법 | |
| CN100527429C (zh) | Cmos图像传感器及其制造方法 | |
| KR20070033718A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| CN100470761C (zh) | Cmos图像传感器的制造方法 | |
| KR20070029369A (ko) | 암전류 발생을 억제할 수 있는 이미지센서 제조 방법 | |
| KR100875157B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| CN100499149C (zh) | Cmos图像传感器及其制造方法 | |
| KR101038789B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR20140006595A (ko) | 씨모스 이미지센서 및 그 제조 방법 | |
| US7884001B2 (en) | Image sensor and method for manufacturing the same | |
| KR20050079436A (ko) | 화소간 신호왜곡을 개선한 이미지 센서 및 그 제조방법 | |
| KR100982604B1 (ko) | 이미지 센서 및 이미지 센서의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |