KR20050079436A - 화소간 신호왜곡을 개선한 이미지 센서 및 그 제조방법 - Google Patents

화소간 신호왜곡을 개선한 이미지 센서 및 그 제조방법 Download PDF

Info

Publication number
KR20050079436A
KR20050079436A KR1020040007688A KR20040007688A KR20050079436A KR 20050079436 A KR20050079436 A KR 20050079436A KR 1020040007688 A KR1020040007688 A KR 1020040007688A KR 20040007688 A KR20040007688 A KR 20040007688A KR 20050079436 A KR20050079436 A KR 20050079436A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
conductive
conductive semiconductor
forming
semiconductor substrate
Prior art date
Application number
KR1020040007688A
Other languages
English (en)
Inventor
서영주
최재헌
황주안
Original Assignee
(주)그래픽테크노재팬
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)그래픽테크노재팬 filed Critical (주)그래픽테크노재팬
Priority to KR1020040007688A priority Critical patent/KR20050079436A/ko
Publication of KR20050079436A publication Critical patent/KR20050079436A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 이미지 센서(Image Sensor)에 관한 것으로, N형 반도체 기판 상부의 P형 반도체층에 행과 열로 배열되고 각각 광전변환부를 가지는 다수의 화소를 가지는 이미지 센서에 있어서, N형 반도체 기판과 전원전압단(VDD, 드레인 전압)을 전기적으로 연결하는 연결부를 가지는 것을 특징으로 한다. 따라서, 반도체 기판과 P형 반도체층 사이에 전위차가 생겨 포토 다이오드(광전변환부)로 모이지 않는 일부의 신호전하가 반도체 기판으로 배출되게 하고 다른 화소로 이동하지 못하도록 함으로써 화소간 간섭이나 신호왜곡(crosstalk) 현상을 현저하게 저감시킬 수 있다.

Description

화소간 신호왜곡을 개선한 이미지 센서 및 그 제조방법{Image Sensor Improved in Crosstalk between Pixels and Manufacturing Method thereof}
본 발명은 빛을 전기적 신호로 변환하는 이미지 센서(image sensor) 및 그 제조방법에 관한 것으로, 특히 이미지 센서의 각 화소간 간섭(crosstalk)에 의한 노이즈를 저감하는 기술에 관한 것이다.
현재, 영상신호(빛)를 전기적 신호로 변환하는 이미지 센서는 CCD형이나 CMOS형으로 많이 제조되고 있는데, 이들은 기본적으로 행과 열로 배열된 포토 다이오드에 의해 빛을 신호전하로 변환시키는 구조를 취하고 있다. 한편, 이미지 센서는 고화질과 소형화의 요구에 따라 동일한 면적에 더 많은 수의 화소를 집적하는 방향으로 나아가고 있다. 이에 따라, 포토 다이오드의 면적 감소에 따른 신호전하의 감소나, 신호전하가 인접한 다른 화소로 이동하는 화소간 간섭 또는 신호왜곡(crosstalk)현상이 해결해야 할 중요한 과제로 떠오르게 되었다.
화소간 간섭현상을 도면을 참조하여 살펴보면 다음과 같다.
통상적인 CMOS형 이미지 센서의 화소 구조를 도시한 도 1을 참조하면, 반도체 기판(16) 위의 P형 에피택셜층(18)에 일련의 행과 열로 배열되는 다수의 화소(15)를 구비하는 이미지 센서는, 외부로부터 빛을 감지하여 광전하를 생성하는 포토 다이오드(10), 포토 다이오드로부터 생성된 전하를 전달받아 저장하는 플로팅 확산영역(12), 포토 다이오드와 플로팅 확산영역(12) 사이에서 포토 다이오드로부터 생성된 전하를 플로팅 확산영역으로 전달하는 트랜스퍼 트랜지스터(게이트 전극, 11) 등을 포함하고 있다.
그런데, 감지된 빛에 의해 포토 다이오드(10), 기판(16) 및 P형 에피택셜층(18)에서 생성된 신호전하(e-)는 포토 다이오드(10)에 모이지만, 일부의 신호전하는 도면의 화살표처럼 좌우로도 이동되어 다른 화소의 포토 다이오드(10)로 들어가 신호의 왜곡현상이 발생하는 문제점이 있다. 이는 도 1의 점선 A-A'을 따라 형성되는 전위를 도시한 도 2를 참조하여 보면 쉽게 알 수 있다. 즉, 도 2로부터 알 수 있듯이, 반도체 기판(16)과 P형 에피택셜층(18)은 서로 전위차가 없으므로 신호전하는 포토 다이오드(10)로도 들어가지만 일부는 좌우로 이동(표류)하여 다른 화소의 포토 다이오드로 들어가 신호왜곡 현상이 발생하게 된다.
이와 같은 신호왜곡 현상은 집적도가 증가하여 화소(15)간 거리가 가까워지고 포토 다이오드(10,19)의 면적이 작아지면 작아질수록 더욱 심각하게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 화소간 신호왜곡을 저감할 수 있는 이미지 센서 및 그 제조방법을 제공하는 데에 그 목적이 있다.
상기의 기술적 과제를 달성하기 위하여, 본 발명은 반도체 기판과 전원전압단(VDD, 드레인 전압)을 전기적으로 연결함으로써, 포토 다이오드(광전변환부)로 모이지 않는 일부의 신호전하가 반도체 기판으로 배출되게 하고 다른 화소로 이동하지 못하도록 한다.
즉, 본 발명의 일태양에 따른 이미지 센서는, 제1도전형의 반도체 기판 상부의 제2도전형의 반도체층에 행과 열로 배열되고 각각 광전변환부를 가지는 다수의 화소를 가지는 이미지 센서에 있어서, 상기 제1도전형의 반도체 기판과 전원전압단(VDD)을 전기적으로 연결하는 연결부를 가지는 것을 특징으로 한다.
여기서, 제1도전형과 제2도전형은, 전송속도를 고려하여 신호전하를 전자(e-)로 하는 통상의 경우는 각각 N형과 P형이 되고, 신호전하가 정공인 경우는 각각 P형과 N형이 된다. 이하 본 명세서에서는 신호전하를 전자로 는 경우를 예로 들어 설명하나, 도전형은 상보적으로 이해되어야 한다.
상기 연결부는, 그 측벽 및 표면에 제1도전형의 불순물이 이온주입되고, 그 표면에 상기 전원전압단이 연결되며, 상기 제2도전형의 반도체층의 표면에서부터 상기 제1도전형의 반도체 기판까지 형성된 컨택홀로 이루어질 수 있다.
또한, 상기 연결부는, 내부에 제1도전형의 불순물이 이온주입되어 확산되어 있고, 그 표면에 상기 전원전압단이 연결되며, 상기 제2도전형의 반도체층의 소정 영역의 표면에서부터 상기 제1도전형의 반도체 기판까지 연결된 이온확산층으로 이루어질 수도 있다.
또한, 본 발명의 다른 태양에 따른 이미지 센서는, 제2도전형의 반도체 기판에 행과 열로 배열되고 각각 광전변환부를 가지는 다수의 화소를 가지는 이미지 센서에 있어서, 상기 제2도전형의 반도체 기판의 소정 깊이에, 기판 전영역에 걸쳐서 형성된 제1도전형의 반도체층; 및 상기 제1도전형의 반도체층과 전원전압단을 전기적으로 연결하는 연결부를 가지는 것을 특징으로 한다.
상기 연결부는, 상기의 일태양에 따른 이미지 센서에서처럼, 컨택홀이나 이온확산층으로 이루어질 수 있다.
또한, 본 발명에 따른 이미지 센서의 상기 연결부는, 다수의 화소가 형성된 화소영역 바깥의 주변영역에 형성되는 것이 바람직하고, 특히 상기 화소영역을 둘러싸도록 형성되는 것이 바람직하다.
한편, 본 발명의 일태양에 따른 이미지 센서의 제조방법은, 제1도전형의 반도체 기판 상부에 제2도전형의 반도체층을 형성하는 단계; 상기 제2도전형의 반도체층 위에 소자분리막과 게이트 전극을 형성하는 단계; 상기 제2도전형의 반도체층에 광전변환부를 형성하는 단계; 상기 제2도전형의 반도체층에 플로팅 확산영역을 형성하는 단계; 상기 제2도전형의 반도체층의 소정 영역의 표면에서부터 상기 제1도전형의 반도체 기판까지 전기적으로 연결되는 연결부를 형성하는 단계; 및 상기 소정 영역에 전원전압단(VDD)과 연결되는 배선 패턴을 형성하는 단계를 포함한다.
또한, 본 발명의 다른 태양에 따른 이미지 센서의 제조방법은, 소정 깊이에 기판 전영역에 걸쳐 제1도전형의 반도체층이 형성된 제2도전형의 반도체 기판을 준비하는 단계; 상기 제2도전형의 반도체 기판 위에 소자분리막과 게이트 전극을 형성하는 단계; 상기 제2도전형의 반도체 기판에 광전변환부를 형성하는 단계; 상기 제2도전형의 반도체 기판에 플로팅 확산영역을 형성하는 단계; 상기 제2도전형의 반도체 기판의 소정 영역의 표면에서부터 상기 제1도전형의 반도체층까지 전기적으로 연결되는 연결부를 형성하는 단계; 및 상기 소정 영역에 전원전압단(VDD)과 연결되는 배선 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
이와 같이, 본 발명은 제1도전형의 반도체 기판이나 제1도전형의 반도체층에 전원전압을 인가함으로써 제2도전형의 에피택셜층(제2도전형의 반도체층 또는 제2도전형의 반도체 기판)과 전위차가 생기게 함으로써 표류하는 신호전하를 제1도전형의 반도체 기판이나 제1도전형의 반도체층으로 배출시킨다. 따라서, 표류하는 신호전하가 인접한 다른 화소로 이동하여 간섭하는 현상을 저감할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 3은 본 발명을 CMOS형 이미지 센서에 적용한 일실시예에 따른 이미지 센서의 화소 구조를 도시한 단면도 및 일부 등가회로도이고, 도 4a 및 도 4b는 이미지 센서 칩 단위의 개략 평면도이다.
도 3, 도 4a 및 도 4b에 도시된 바와 같이, 본 실시예의 이미지 센서는, 이미지 센서 칩의 중앙부분에 단위화소(150)들이 행과 열로 배열된 화소영역(300)과, 화소(150)들을 구동하기 위한 회로와 본딩 패드(미도시) 등이 형성되는 주변영역(400)으로 이루어져 있다.
화소영역(300)의 각 단위화소(150)는, N형 반도체 기판(100) 상부에 형성된 P형 에피택셜층(epitaxial layer, P형 반도체층, 101)에, 소자분리막(103)에 의해 구분되는 영역에 각각 형성되어 있다. 소자분리막(103)에 의해 정의되는 각 단위화소(150)는 P-웰(102), 트랜스퍼 트랜지스터의 게이트 전극(104), 트랜스퍼 트랜지스터의 소스/드레인 영역에 형성되는 수광부(광전변환부)인 포토 다이오드(107,108) 및 플로팅 확산영역(110')을 포함한다. 따라서, 차광막인 금속막(115)의 열려진 부분을 통해 입사된 빛에 의해 포토 다이오드의 N영역(107)에는 신호전하가 생성되어 모이고, 이 신호전하는 트랜스퍼 트랜지스터의 게이트 전극(104)의 게이팅 동작에 의해 포토 다이오드 P영역(108) 및 게이트 전극(104) 아래의 채널영역을 통해 플로팅 확산영역(110')에 저장된다. 또한, 플로팅 확산영역(110')은 금속 컨택(112') 및 금속 배선(113)에 의해 리셋 트랜지스터(M4) 및 신호전하를 전압으로 변환하는 증폭용 트랜지스터(M2)와 연결되고, 행방향으로 신호를 읽어 내기 위해 연결된 행방향 셀렉트 트랜지스터(M1)와 열방향으로 신호를 읽어내기 위해 화소 외부에 연결된 열방향 셀렉트 트랜지스터(M3)의 동작에 의해 출력선(130)으로 출력신호가 출력된다.
한편, 화소영역(300) 바깥의 주변영역(400)에는, P형 에피택셜층(101)의 표면에서부터 N형 반도체 기판(100)의 표면까지 연결되고 N형 불순물이 이온주입된 컨택홀(contact hole, 110)에 의해 연결부(200)가 형성되어 있다. 또한, 컨택홀(100)은 금속 컨택 플러그(112') 및 금속 배선(113)에 의해 전원전압단(드레인 전압, VDD)과 전기적으로 연결됨으로써, 연결부(200)는 N형 반도체 기판(100)의 전위를 드레인 전압(VDD)과 동일하게 한다. 즉, 도 5에 도시된 바와 같이, 통상 접지전위인 P형 에피택셜층(101)과, 제품에 따라 다르지만 1.8V 내지 5V의 드레인 전압(VDD)이 인가되는 N형 반도체 기판(100) 사이에는 드레인 전압 만큼의 전위차가 발생하게 된다(도 5에서 수직축은 전위를 나타내는 것으로서 실제 전위는 도면 위쪽이 도면 아래쪽보다 낮은 전위가 된다).
따라서, P형 에피택셜층(18)과 반도체 기판(16)간의 전위차가 없어서 P형 에피택셜층(18)에서 표류하는 신호전하(e-)가 수평방향으로 표류하다가 다른 화소의 포토 다이오드로 들어가는 종래의 이미지 센서(도 1 및 도 2 참조)와 달리, 본 실시예의 이미지 센서에서는 P형 에피택셜층(101)에서 표류하는 신호전하(e-)가 곧바로 반도체 기판(100)으로 배출되게 된다. 따라서, 본 실시예에 의하면 종래에 비해 화소간 간섭이나 신호왜곡이 현저하게 감소된다.
한편, 연결부(200)는 도 4a에 도시된 바와 같이, 화소영역(300)의 바깥 주변영역(400)에 화소영역(300)을 둘러싸도록 배치되는 것이 바람직하나, 도 4b와 같이, 주변영역(400)의 어느 일 지점 또는 2 이상의 지점에 형성되더라도 본 발명의 효과를 충분히 얻을 수 있다.
이어서, 본 실시예의 이미지 센서를 제조하는 방법을, 도 6a 내지 도 6j를 참조하여 상세히 설명한다.
먼저, 도 6a를 참조하면, N형 반도체 기판(100)에 P형 에피택셜층(101)을 성장시키고 소자분리막(103)을 형성하여 활성 영역을 정의한다. 기판(100)으로는 실리콘 웨이퍼를 사용할 수 있으며, N형 불순물은 인(P)이나 비소(As)를 사용하고 P형 불순물은 붕소(B)를 사용할 수 있다. 또한, 소자분리막(103)은 얕은 트렌치(shallow trench) 소자분리막 또는 국부적 산화막(LOCOS)일 수 있다.
한편, 여기서는 N형 반도체 기판(100) 위에 P형 에피택셜층(101)을 성장시키는 것으로 설명하지만, 반드시 이에 한하지는 않는다. 즉, N형 반도체 기판(100)의 표면에서 소정 깊이까지 P형 불순물을 이온주입하고 확산시킴으로써 P형 반도체층(101)을 형성할 수도 있다.
도 6b를 참조하면, P형 에피택셜층(101) 에 P-웰(102)을 이온주입으로 형성한 후 통상의 증착 및 사진식각으로 트랜스퍼 트랜지스터의 게이트 전극(104)을 형성한다. 게이트 전극(104)은 불순물이 도핑된 다결정 실리콘으로 형성할 수 있다.
이어서, 도 6c에 도시된 바와 같이, 포토레지스트 패턴(미도시)을 마스크로 하여 소스 및 드레인 영역에 저농도의 N형 불순물을 이온주입하고 포토레지스트 패턴을 제거한다. 이때, 이후에 플로팅 확산영역(110')이 될 영역과 연결부(200)의 컨택홀(110)이 형성될 영역에 저농도의 불순물층(105)이 형성된다.
도 6d를 참조하면, 게이트 전극(104)의 단차를 따라 기판 전면에 스페이서용 절연막을 증착한 후 이방성 식각하여 게이트 전극(104)의 측벽에 스페이서(106)를 형성한다.
이어서, 도 6e를 참조하면, 포토레지스트 패턴(미도시)을 마스크로 하여 수광부(광전변환부)인 포토 다이오드 N영역(107)과 포토 다이오드 P영역(108)을 이온주입으로 형성한다. 구체적으로 포토레지스트 패턴을 마스크로 하여 포토 다이오드 N영역(107)에 먼저 N형 불순물 이온주입하고, 이어서 포토 다이오드 N영역(107) 위의 상대적으로 얕은 포토 다이오드 P영역(108)에 P형 불순물 이온을 주입한다.
도 6f를 참조하면, 전원전압단(VDD)과 반도체 기판(100)을 전기적으로 연결하는 연결부(200)를 형성하기 위하여, 도 4a 또는 도 4b에 도시된 패턴으로 주변영역(400)에 컨택홀(109)을 형성한다. 구체적으로 컨택홀(109)을 형성할 영역의 P형 에피택셜층(101)을 포토레지스트 패턴(미도시)을 마스크로 하여 식각함으로써 N형 반도체 기판(100)을 노출시키고 포토레지스트 패턴을 제거한다.
이어서, 도 6g에 도시된 바와 같이, 포토레지스트 패턴(미도시)을 마스크로 하여 컨택홀(109)의 측벽과 표면 및 소스/드레인 영역(105)에 고농도의 N형 불순물을 이온주입하고 포토레지스트 패턴을 제거한다. 이로써 컨택홀(109)은 그 표면과 측벽에 고농도의 N형 불순물층이 형성된 컨택홀(110)이 되고, 플로팅 확산영역(110')이 형성된다.
도 6h를 참조하면, 기판 전면에 SiO2와 같은 절연물을 증착하여 절연막(111)을 형성하고 포토레지스트 패턴(미도시)을 마스크로 하여 절연막을 식각함으로써, 게이트 전극(104), 플로팅 확산영역(110') 및 컨택홀(110)의 표면에 각각 컨택홀(112)을 형성한다.
도 6i를 참조하면, 불순물이 도핑된 다결정 실리콘이나 타이타늄(Ti)과 같은 금속으로 컨택홀(112)을 메움으로써 컨택 플러그(112')를 형성하고, 알루미늄(Al)과 같은 금속을 증착하고 포토레지스트 패턴(미도시)을 마스크로 하여 식각함으로써 금속 배선(113)을 형성한다. 또는, 컨택 플러그(112')와 금속 배선(113)을 동일한 알루미늄과 같은 금속으로 일체로 형성할 수도 있다.
이어서, 도 6j와 같이, 절연막(114)을 증착하고 포토레지스트 패턴을 마스크로 식각하여 필요한 컨택(도 3에 도시된 바와 같이 전원전압단이나 리셋 트랜지스터와 연결하기 위한 컨택 등)을 형성한 후, 포토레지스트 패턴을 제거하고 다시 알루미늄과 같은 금속을 증착하고 패터닝함으로써 상층 금속 배선(115)을 형성한다. 이때 화소영역(300)에서 상층 금속 배선(115)은 광전변환부인 포토 다이오드(107,108)가 형성된 영역에서 제거되어 빛이 입사할 수 있도록 한다. 이로써, 도 3에 도시된 본 실시예의 이미지 센서가 완성된다.
도 7은 본 발명의 다른 실시예에 따른 이미지 센서의 화소 구조와 일부 등가회로도를 도시한 것으로서, 도 7을 참조하여 본 실시예의 이미지 센서를 전술한 실시예와 다른 점을 중심으로 설명하면 다음과 같다.
본 실시예의 이미지 센서는 도 3 내지 도 6j를 참조하여 설명한 실시예의 이미지 센서와 화소영역(300)의 구조가 기본적으로 동일하다. 다만, 반도체 기판(100)과 드레인 전압을 연결하기 위한 연결부(210)가 전술한 실시예와 다른데, 본 실시예의 연결부(210)는 도 3의 컨택홀(110)이 아니라 P형 에피택셜층(101)의 표면에서부터 반도체 기판(100)의 표면까지 연결된 이온확산층(120)으로 이루어진다.
이 이온확산층(120)은, 도 6e를 참조하여 설명한 공정 이후에, P형 에피택셜층(101)의 연결부를 형성할 영역에 N형 불순물을 이온주입한 후, 비교적 장시간 어닐링함으로써 주입된 불순물 이온을 확산시킴으로써 얻을 수 있다. 이때, P형 에피택셜층(101)이 두꺼운 경우에는 한 번의 이온주입과 확산으로 P형 에피택셜층(101)의 표면에서부터 반도체 기판(100)까지 연결되는 이온확산층(120)을 형성하기 어려울 수 있다. 이때에는, 이온주입시의 에너지가 높을수록 주입되는 깊이가 깊어짐을 고려하여, 이온주입 에너지를 달리하여 P형 에피택셜층(100)의 표면 근방에서부터 반도체 기판(100)의 표면 근방까지 복수의 이온주입층을 먼저 형성한 후, 확산시킴으로써 P형 에피택셜층(101)의 표면에서부터 반도체 기판(100)까지 연결되는 이온확산층(120)을 형성한다.
본 실시예에서도, 전술한 실시예와 마찬가지로, 연결부(210)에 의해 전원전압단(VDD)과 N형 반도체 기판(100)이 전기적으로 연결되므로, 도 7의 점선 C-C'을 따라 형성되는 전위가 도 5와 유사하게 형성되고, 따라서 P형 에피택셜층(101)에서 표류하는 신호전하(e-)가 다른 화소로 들어가지 않고 반도체 기판(100)으로 배출되어 신호왜곡 현상이 현저하게 저감된다.
도 8은 본 발명의 또 다른 실시예에 따른 이미지 센서의 화소 구조와 일부 등가회로도를 도시한 것으로서, 도 8을 참조하여 본 실시예의 이미지 센서를 전술한 실시예와 다른 점을 중심으로 설명하면 다음과 같다.
본 실시예의 이미지 센서는 N형 반도체 기판(100)과 P형 에피택셜층(101)의 사이에 N형 반도체층(117)이 개재되는 점이 도 3의 실시예와 다르다.
이 N형 반도체층(117)은 도 6a의 P형 에피택셜층(101)을 성장시킨 후 고에너지를 이용하여 N형 불순물을 이온주입함으로써 형성할 수 있다. 또는, N형 반도체층(117)은 P형 에피택셜층(101)을 성장시키기 전에, N형 반도체 기판(100) 위에 N형 불순물을 도핑하면서 에피택셜층을 성장시킴으로써 얻을 수도 있다. 나아가, 전술한 바와 같이 P형 에피택셜층(101)을 성장시키지 않고 N형 반도체 기판(100)의 상부에 P형 불순물을 이온주입하여 P형 반도체층(101)을 형성하는 경우에는, P형 반도체층(101)과 마찬가지로 이온주입을 이용하여 N형 반도체층(117)을 얻을 수도 있다.
이렇게 얻어진 본 실시예에서도 전술한 실시예들과 마찬가지로, 연결부(220)에 의해 전원전압단(VDD)과 반도체 기판(100)이 N형 반도체층(117)을 통하여 전기적으로 연결되므로, 도 9에 도시된 바와 같이, P형 에피택셜층(101)과 N형 반도체 기판(100) 및 N형 반도체층(117)의 사이에 전위차가 발생한다. 따라서, 본 실시예의 이미지 센서에 의해서도, P형 에피택셜층(101)에서 표류하는 신호전하(e-)가 다른 화소로 들어가지 않고 N형 반도체층(117)을 통해 반도체 기판(100)으로 배출되어 신호왜곡 현상이 현저하게 저감된다.
도 10은 본 발명의 또 다른 실시예로서, 본 실시예의 이미지 센서는 도 8을 참조하여 설명한 실시예의 N형 반도체층(117)을 가지고 있고, 도 7을 참조하여 설명한 실시예의 이온확산층(120)에 의해 연결부(230)를 형성하고 있다. 따라서, 본 실시예의 이미지 센서 및 그 제조방법에 대해서는 그 상세한 설명을 생략한다.
도 11은 본 발명의 또 다른 실시예에 따른 이미지 센서의 화소 구조와 일부 등가회로도를 도시한 것으로서, 도 11을 참조하여 본 실시예의 이미지 센서를 전술한 실시예와 다른 점을 중심으로 설명하면 다음과 같다.
본 실시예의 이미지 센서는 전술한 실시예들과는 달리, P형 반도체 기판(100')을 사용하고 있다. 따라서, 전술한 실시예들과 같이 신호전하를 전자로 하는 경우, 전원전압단(VDD)과 반도체 기판을 전기적으로 연결하기 위해서는 기판의 소정 깊이에서 연결부(240)와 연결될 N형 반도체층(117)이 필요하게 된다.
이 N형 반도체층(117)은, 전술한 바와 같이, P형 반도체 기판(100') 위에 P형 에피택셜층(101)을 성장시킨 후 고에너지를 이용하여 N형 불순물을 이온주입함으로써 형성할 수 있다. 또는, N형 반도체층(117)은 P형 에피택셜층(101)을 성장시키기 전에, P형 반도체 기판(100') 위에 N형 불순물을 도핑하면서 에피택셜층을 성장시킴으로써 얻을 수도 있다. 나아가, P형 에피택셜층(101)을 별도로 성장시키지 않는 경우에는, P형 반도체 기판(100')에 고에너지 이온주입을 함으로써 N형 반도체층(117)을 얻을 수도 있다.
이와 같이 얻어진 본 실시예에서도 전술한 실시예들과 마찬가지로, 연결부(240)에 의해 전원전압단(VDD)과 N형 반도체층(117)이 전기적으로 연결되므로, 도 12에 도시된 바와 같이, P형 에피택셜층(101)과 N형 반도체층(117) 사이에 전위차가 발생한다. 따라서, 본 실시예의 이미지 센서에 의해서도, P형 에피택셜층(101)에서 표류하는 신호전하(e-)가 다른 화소로 들어가지 않고 N형 반도체층(117)으로 배출되어 신호왜곡 현상이 현저하게 저감된다. 한편, P형 반도체 기판(100')의 전위는 접지전위가 되므로 P형 에피택셜층(101)의 전위와 비슷해진다.
한편, 본 실시예의 연결부(240)는 도 3을 참조하여 설명한 실시예와 같이 N형 불순물이 이온주입된 컨택홀(110)에 의해 이루어지는 것으로 도시되었지만, 도 7 또는 도 10의 이온확산층(120)에 의해 이루어질 수도 있음은 물론이다.
또한, 상술한 실시예들에서 본 발명은 CMOS형 이미지 센서에 적용되는 것으로 도시되고 설명되었지만, CCD형 이미지 센서에도 그대로 적용될 수 있다.
이상, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조로 하여 설명하였다. 여기서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
본 발명에 따른 이미지 센서에 의하면, 반도체 기판과 전원전압단(VDD, 드레인 전압)을 전기적으로 연결함으로써, 포토 다이오드(광전변환부)로 모이지 않는 일부의 신호전하가 반도체 기판으로 배출되게 하여 다른 화소로 들어가는 것을 방지한다. 따라서, 이미지 센서의 고집적화에 따른 화소간 간섭이나 신호왜곡 현상이 현저하게 감소한다.
도 1은 통상적인 CMOS형 이미지 센서의 화소 구조를 도시한 단면도이다.
도 2는 도 1에 도시된 이미지 센서의 점선 A-A'을 따라 형성되는 전위를 도시한 그래프이다.
도 3은 본 발명의 일실시예에 따른 이미지 센서의 화소 구조를 도시한 단면도 및 일부 등가회로도이다.
도 4a 및 도 4b는 도 3에 도시된 이미지 센서의 칩단위 개략 평면도이다.
도 5는 도 3에 도시된 이미지 센서의 점선 B-B'을 따라 형성되는 전위를 도시한 그래프이다.
도 6a 내지 도 6j는 도 3에 도시된 이미지 센서를 제조하는 과정을 공정순서에 따라 도시한 단면도들이다.
도 7은 본 발명의 다른 실시예에 따른 이미지 센서의 화소 구조를 도시한 단면도 및 일부 등가회로도이다.
도 8은 본 발명의 또 다른 실시예에 따른 이미지 센서의 화소 구조를 도시한 단면도 및 일부 등가회로도이다.
도 9는 도 8에 도시된 이미지 센서의 점선 D-D'을 따라 형성되는 전위를 도시한 그래프이다.
도 10은 본 발명의 또 다른 실시예에 따른 이미지 센서의 화소 구조를 도시한 단면도 및 일부 등가회로도이다.
도 11은 본 발명의 또 다른 실시예에 따른 이미지 센서의 화소 구조를 도시한 단면도 및 일부 등가회로도이다.
도 12는 도 11에 도시된 이미지 센서의 점선 F-F'을 따라 형성되는 전위를 도시한 그래프이다.
<도면의 주요부분에 대한 부호의 설명>
100 : N형 반도체 기판 101 : P형 반도체층(P형 에피택셜층)
102 : P-웰 103 : 소자분리막
104 : 트랜스퍼 트랜지스터의 게이트 전극
107 : 포토 다이오드 N영역 108 : 포토 다이오드 P영역
110 : 컨택홀 110' : 플로팅 확산영역
112' : 컨택 플러그 113 : 금속 배선
150 : 단위화소 200,210,220,230,240 : 연결부

Claims (20)

  1. 제1도전형의 반도체 기판 상부의 제2도전형의 반도체층에 행과 열로 배열되고 각각 광전변환부를 가지는 다수의 화소를 가지는 이미지 센서에 있어서,
    상기 제1도전형의 반도체 기판과 전원전압단(VDD)을 전기적으로 연결하는 연결부를 가지는 것을 특징으로 하는 이미지 센서.
  2. 제1항에 있어서, 상기 연결부는, 그 측벽 및 표면에 제1도전형의 불순물이 이온주입되고, 그 표면에 상기 전원전압단이 연결되며, 상기 제2도전형의 반도체층의 표면에서부터 상기 제1도전형의 반도체 기판까지 형성된 컨택홀로 이루어지는 것을 특징으로 하는 이미지 센서.
  3. 제1항에 있어서, 상기 제2도전형의 반도체층과 제1도전형의 반도체 기판 사이에, 기판 전영역에 걸쳐서 형성된 제1도전형의 반도체층을 더 구비하고,
    상기 연결부는, 그 측벽 및 표면에 제1도전형의 불순물이 이온주입되고, 그 표면에 상기 전원전압단이 연결되며, 상기 제2도전형의 반도체층의 표면에서부터 상기 제1도전형의 반도체층까지 형성된 컨택홀로 이루어지는 것을 특징으로 하는 이미지 센서.
  4. 제1항에 있어서, 상기 연결부는, 내부에 제1도전형의 불순물이 이온주입되어 확산되어 있고, 그 표면에 상기 전원전압단이 연결되며, 상기 제2도전형의 반도체층의 소정 영역의 표면에서부터 상기 제1도전형의 반도체 기판까지 연결된 이온확산층으로 이루어지는 것을 특징으로 하는 이미지 센서.
  5. 제1항에 있어서, 상기 제2도전형의 반도체층과 제1도전형의 반도체 기판 사이에, 기판 전영역에 걸쳐서 형성된 제1도전형의 반도체층을 더 구비하고,
    상기 연결부는, 내부에 제1도전형의 불순물이 이온주입되어 확산되어 있고, 그 표면에 상기 전원전압단이 연결되며, 상기 제2도전형의 반도체층의 소정 영역의 표면에서부터 상기 제1도전형의 반도체층까지 연결된 이온확산층으로 이루어지는 것을 특징으로 하는 이미지 센서.
  6. 제2도전형의 반도체 기판에 행과 열로 배열되고 각각 광전변환부를 가지는 다수의 화소를 가지는 이미지 센서에 있어서,
    상기 제2도전형의 반도체 기판의 소정 깊이에, 기판 전영역에 걸쳐서 형성된 제1도전형의 반도체층; 및
    상기 제1도전형의 반도체층과 전원전압단을 전기적으로 연결하는 연결부를 가지는 것을 특징으로 하는 이미지 센서.
  7. 제6항에 있어서, 상기 연결부는, 그 측벽 및 표면에 제1도전형의 불순물이 이온주입되고, 그 표면에 상기 전원전압단이 연결되며, 상기 제2도전형의 반도체 기판의 소정 영역의 표면에서부터 상기 제1도전형의 반도체층까지 형성된 컨택홀로 이루어지는 것을 특징으로 하는 이미지 센서.
  8. 제6항에 있어서, 상기 연결부는, 내부에 제1도전형의 불순물이 이온주입되어 확산되어 있고, 그 표면에 상기 전원전압단이 연결되며, 상기 제2도전형의 반도체 기판의 소정 영역의 표면에서부터 상기 제1도전형의 반도체층까지 연결된 이온확산층으로 이루어지는 것을 특징으로 하는 이미지 센서.
  9. 제1항 또는 제6항에 있어서, 상기 연결부는, 다수의 화소가 형성된 화소영역 바깥의 주변영역에 형성된 것을 특징으로 하는 이미지 센서.
  10. 제9항에 있어서, 상기 연결부는, 상기 화소영역을 둘러싸도록 형성된 것을 특징으로 하는 이미지 센서.
  11. 제1도전형의 반도체 기판 상부에 제2도전형의 반도체층을 형성하는 단계;
    상기 제2도전형의 반도체층 위에 소자분리막과 게이트 전극을 형성하는 단계;
    상기 제2도전형의 반도체층에 광전변환부를 형성하는 단계;
    상기 제2도전형의 반도체층에 플로팅 확산영역을 형성하는 단계;
    상기 제2도전형의 반도체층의 소정 영역의 표면에서부터 상기 제1도전형의 반도체 기판까지 전기적으로 연결되는 연결부를 형성하는 단계; 및
    상기 소정 영역에 전원전압단(VDD)과 연결되는 배선 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 이미지 센서의 제조방법.
  12. 제11항에 있어서, 상기 연결부를 형성하는 단계가,
    상기 제2도전형의 반도체층을 식각하여 상기 제1도전형의 반도체 기판을 노출시키는 컨택홀을 형성하는 단계; 및
    상기 컨택홀의 표면과 측벽에 제1도전형의 불순물 이온을 주입하는 단계를 포함하여, 이 컨택홀로써 상기 연결부를 형성하는 것을 특징으로 하는 이미지 센서의 제조방법.
  13. 제11항에 있어서, 상기 제2도전형의 반도체층을 형성하는 단계 이전 또는 이후에,
    상기 제1도전형의 반도체 기판에 접하고 기판 전영역에 걸친 제1도전형의 반도체층을 형성하는 단계를 더 구비하고,
    상기 연결부를 형성하는 단계가,
    상기 제2도전형의 반도체층을 식각하여 상기 제1도전형의 반도체층을 노출시키는 컨택홀을 형성하는 단계; 및
    상기 컨택홀의 표면과 측벽에 제1도전형의 불순물 이온을 주입하는 단계를 포함하여, 이 컨택홀로써 상기 연결부를 형성하는 것을 특징으로 하는 이미지 센서의 제조방법.
  14. 제11항에 있어서, 상기 연결부를 형성하는 단계가,
    상기 소정 영역의 상기 제2도전형의 반도체층에 제1도전형의 불순물 이온을 주입하는 단계;
    어닐링에 의해, 이온 주입된 상기 제1도전형의 불순물 이온을 확산시킴으로써 상기 소정 영역의 제2도전형의 반도체층의 표면에서부터 상기 제1도전형의 반도체 기판까지 연결되는 제1도전형의 이온확산층을 형성하는 단계를 포함하여, 이 제1도전형의 이온확산층으로써 상기 연결부를 형성하는 것을 특징으로 하는 이미지 센서의 제조방법.
  15. 제11항에 있어서, 상기 제2도전형의 반도체층을 형성하는 단계 이전 또는 이후에,
    상기 제1도전형의 반도체 기판에 접하고 기판 전영역에 걸친 제1도전형의 반도체층을 형성하는 단계를 더 구비하고,
    상기 연결부를 형성하는 단계가,
    상기 소정 영역의 상기 제2도전형의 반도체층에 제1도전형의 불순물 이온을 주입하는 단계;
    어닐링에 의해, 이온 주입된 상기 제1도전형의 불순물 이온을 확산시킴으로써 상기 소정 영역의 제2도전형의 반도체층의 표면에서부터 상기 제1도전형의 반도체층까지 연결되는 제1도전형의 이온확산층을 형성하는 단계를 포함하여, 이 제1도전형의 이온확산층으로써 상기 연결부를 형성하는 것을 특징으로 하는 이미지 센서의 제조방법.
  16. 소정 깊이에 기판 전영역에 걸쳐 제1도전형의 반도체층이 형성된 제2도전형의 반도체 기판을 준비하는 단계;
    상기 제2도전형의 반도체 기판 위에 소자분리막과 게이트 전극을 형성하는 단계;
    상기 제2도전형의 반도체 기판에 광전변환부를 형성하는 단계;
    상기 제2도전형의 반도체 기판에 플로팅 확산영역을 형성하는 단계;
    상기 제2도전형의 반도체 기판의 소정 영역의 표면에서부터 상기 제1도전형의 반도체층까지 전기적으로 연결되는 연결부를 형성하는 단계; 및
    상기 소정 영역에 전원전압단(VDD)과 연결되는 배선 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 이미지 센서의 제조방법.
  17. 제16항에 있어서, 상기 연결부를 형성하는 단계가,
    상기 제2도전형의 반도체 기판을 식각하여 상기 제1도전형의 반도체층을 노출시키는 컨택홀을 형성하는 단계; 및
    상기 컨택홀의 표면과 측벽에 제1도전형의 불순물 이온을 주입하는 단계를 포함하여, 이 컨택홀로써 상기 연결부를 형성하는 것을 특징으로 하는 이미지 센서의 제조방법.
  18. 제16항에 있어서, 상기 연결부를 형성하는 단계가,
    상기 소정 영역의 상기 제2도전형의 반도체 기판에 제1도전형의 불순물 이온을 주입하는 단계;
    어닐링에 의해, 이온 주입된 상기 제1도전형의 불순물 이온을 확산시킴으로써 상기 제2도전형의 반도체 기판의 표면에서부터 상기 제1도전형의 반도체층까지 연결되는 제1도전형의 이온확산층을 형성하는 단계를 포함하여, 이 제1도전형의 이온확산층으로써 상기 연결부를 형성하는 것을 특징으로 하는 이미지 센서의 제조방법.
  19. 제11항 또는 제16항에 있어서, 상기 연결부는, 다수의 화소가 형성된 화소영역 바깥의 주변영역에 형성되는 것을 특징으로 하는 이미지 센서의 제조방법.
  20. 제19항에 있어서, 상기 연결부는, 상기 화소영역을 둘러싸도록 형성되는 것을 특징으로 하는 이미지 센서의 제조방법.
KR1020040007688A 2004-02-05 2004-02-05 화소간 신호왜곡을 개선한 이미지 센서 및 그 제조방법 KR20050079436A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040007688A KR20050079436A (ko) 2004-02-05 2004-02-05 화소간 신호왜곡을 개선한 이미지 센서 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040007688A KR20050079436A (ko) 2004-02-05 2004-02-05 화소간 신호왜곡을 개선한 이미지 센서 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20050079436A true KR20050079436A (ko) 2005-08-10

Family

ID=37266368

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040007688A KR20050079436A (ko) 2004-02-05 2004-02-05 화소간 신호왜곡을 개선한 이미지 센서 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20050079436A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100731119B1 (ko) * 2005-12-28 2007-06-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
WO2009055136A1 (en) * 2007-10-25 2009-04-30 Fairchild Imaging, Inc. Cmos detector with reduced sensitivity to x-rays
KR100901368B1 (ko) * 2006-03-07 2009-06-09 삼성전자주식회사 이미지 센서 및 그 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100731119B1 (ko) * 2005-12-28 2007-06-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
KR100901368B1 (ko) * 2006-03-07 2009-06-09 삼성전자주식회사 이미지 센서 및 그 제조 방법
WO2009055136A1 (en) * 2007-10-25 2009-04-30 Fairchild Imaging, Inc. Cmos detector with reduced sensitivity to x-rays

Similar Documents

Publication Publication Date Title
KR100720503B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100758321B1 (ko) 포토다이오드 영역을 매립한 이미지 센서 및 그 제조 방법
US6417023B2 (en) Method for producing solid-state image-sensing device
US5880495A (en) Active pixel with a pinned photodiode
US7855407B2 (en) CMOS image sensor and method for manufacturing the same
CN107068703B (zh) 图像传感器
US7598136B2 (en) Image sensor and related fabrication method
JP5053526B2 (ja) 電荷伝送効率を向上させたイメージセンサ及びその製造方法
KR100672729B1 (ko) 씨모스 이미지 센서의 제조방법
US7256469B2 (en) Solid-state image pickup device
KR20190136895A (ko) 개선된 암 전류 성능을 갖는 반도체 이미징 디바이스
KR20080062060A (ko) 씨모스 이미지 센서 및 그 제조방법
CN216084890U (zh) 一种像素、图像传感器、图像采集装置
KR101009091B1 (ko) 누화현상을 감소시킨 시모스 이미지센서 및 그 제조방법
KR100720505B1 (ko) 씨모스 이미지 센서 및 그 제조방법
US6472699B1 (en) Photoelectric transducer and manufacturing method of the same
KR100792334B1 (ko) 이미지 센서 및 이의 제조 방법
CN100470761C (zh) Cmos图像传感器的制造方法
KR20050079436A (ko) 화소간 신호왜곡을 개선한 이미지 센서 및 그 제조방법
CN100499149C (zh) Cmos图像传感器及其制造方法
US10063800B2 (en) Image sensor using nanowire and method of manufacturing the same
KR100769124B1 (ko) 씨모스 이미지 센서 및 그 제조방법
US20080048221A1 (en) Image sensor and manufacturing method thereof
KR100788483B1 (ko) 이미지 센서의 픽셀 구조 및 그 제조 방법
TWI796083B (zh) 影像感測器及其製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application