KR20090068638A - 반도체 소자의 패턴 형성용 마스크 제작 방법 - Google Patents

Abstract

본 발명은 반도체 소자의 패턴 형성용 마스크 제작 방법에 관한 것으로서, 테스트 패턴으로부터 마스크 패턴까지 모델 기반 OPC를 실시하여 콘택 홀 레이어의 마스크 패턴을 획득하는 단계와, 콘택 홀 레이어의 마스크 패턴에서 에지부분에 위치하는 패턴에 의해 웨이퍼에 형성되는 콘택 홀의 찌그러짐을 해소하도록 에지부분에 위치하는 패턴에 대한 리사이징(re-sizing) 작업을 실시하는 단계와, 모델 기반 OPC와 리사이징 작업의 실시 결과에 따라 콘택 홀 레이어의 마스크 패턴을 제작하는 단계를 포함한다. 따라서, 본 발명은 콘택 홀 레이어를 형성하기 위한 마스크 패턴을 제조하기 위해 모델 기반 OPC를 적용하고, 모델 기반 OPC가 적용된 마스크 패턴의 에지부분에 위치하는 패턴을 선택하여 리사이징 작업을 실시함으로써 모델 기반 OPC가 적용된 마스크 패턴의 에지부분에 위치하는 패턴에 해당하는 콘택 홀의 찌그러짐 현상을 방지하고, 이로 인해 오버랩 마진(overlap margin)의 감소를 방지함과 아울러 반도체 소자의 수율을 증대시키는 효과를 가지고 있다.

모델 기반 OPC, 규칙 기반 OPC, 리사이징, 스캐터링 스페이스

Description

반도체 소자의 패턴 형성용 마스크 제작 방법{METHOD FOR MANUFACTURING A PATTERN MASK OF SEMICONDUCTOR DEVICES}

본 발명은 모델 기반 OPC가 적용된 마스크 패턴의 에지부분에 위치하는 패턴에 해당하는 콘택 홀의 찌그러짐 현상을 방지하기 위한 반도체 소자의 패턴 형성용 마스크 제작 방법에 관한 것이다.

일반적으로 반도체 소자는 여러 가지 단위 공정에 의해 제조되는데, 예를 들면, 실리콘 웨이퍼에 박막의 패턴을 형성하기 위하여 포토레지스트를 도포하는 공정, 노광 공정, 현상 공정을 복합적으로 수행하고, 웨이퍼에 패터닝된 포토레지스트 패턴을 매개로 하여 웨이퍼에 소정의 특성을 가지는 불순물을 주입하는 이온 주입 공정, 이미 형성된 반도체 박막을 식각하여 패터닝하는 식각 공정, 웨이퍼에 소정 박막을 부가하는 증착 공정, 미세 박막의 회로 패턴을 연결하는 메탈 공정 등을 수행한다.

한편, 반도체 소자를 제조하기 위한 공정 중에서 포토리소그래피(photolithography) 공정은 마스크를 사용하여 웨이퍼상에 포토레지스트 패턴을 형성하는데, 이러한 패턴 형성용 마스크 제작 과정을 첨부된 도면을 참조하여 설명하면 다음과 같다.

도 1a 내지 도 1c는 종래 기술에 의한 패턴 형성용 마스크 제작 과정을 도시한 공정 단면도이다.

도 1a 및 도 1b에 도시된 바와 같이, 패턴 형성용 마스크 제작은 일반적인 반도체 소의 제조 공정의 포토리소그래피 공정과 동일하게 광 투과 기판, 예를 들면 글래스(10)에 크롬(crome, 12) 및 포토레지스트(14)를 순차적으로 도포한 후에 포토레지스트 패턴(14a)을 형성한다.

이후, 도 1c에 도시된 바와 같이, 전자빔 또는 레이저로 포토레지스트 패턴(14a)에 맞추어서 크롬(12)을 노광한 후에 포토레지스트 패턴(14a)을 제거하여 크롬 패턴(12a)이 형성된 광 투과 기판(10), 즉 패턴 형성용 마스크를 제작한다.

이와 같은 패턴 형성용 마스크는 도 1c에 도시된 바와 같이, 크롬 패턴이 좁은 간격으로 밀집되어 있는 밀집 라인들(A)과 고립라인(B)이 존재한다.

밀집 라인(A)들이 있는 곳은 다중 슬릿으로 구성되어 있기 때문에 광 근접 효과가 발생되는데, 반도체 칩에 집적화된 소자 및 연결선의 최소 선폭이 작아짐에 따라 자외선을 이용한 전통적인 리소그래피 기술로는 웨이퍼에 형성되는 패턴의 왜곡 현상을 피하기 힘들게 되었다.

즉, 최근 사용되고 있는 I선, DUV 등의 사용으로 파장이 365nm 임에 반하여 최소 선폭은 350nm에 달하고 있으므로, 빛의 회절 간섭 등에 의한 패턴의 왜곡은 공정에서 심각한 제약조건으로 등장하였다.

이와 같은 패턴의 근접에 따른 왜곡 현상(optical proximity effect, OPE)은 앞으로 최소 선폭이 더욱 작아짐에 따라 더욱 심각해질 것으로 예상되며, 포토리소그래피의 해상 한계에서 발생하는 패턴의 왜곡 현상에 대한 보정은 이제 불가피한 기술이 되고 있다.

포토리소그래피는 일반적으로 포토마스크의 패턴을 광학 렌즈를 통하여 웨이퍼에 복사하는 방법을 사용하고 있다. 상을 투영시키는 광학계가 저대역 필터로 작용하기 때문에 웨이퍼에 맺히는 상은 원래의 모양에서 왜곡된 형태가 나타난다.

이러한 영향은 사각형 모양의 마스크를 사용했을 경우 높은 주파수 부분, 모서리 부분이 투과되지 않으므로 원형의 패턴을 보이게 된다. 마스크 패턴의 크기가 큰 경우에는 기본 공간 주파수가 낮으므로 비교적 많은 차수의 주파수까지 투과가 가능하여 원래의 패턴과 유사한 상이 맺히게 된다. 그러나 패턴의 사이즈가 작아지면 공간 주파수가 높아지므로 투과되는 개수가 감소하고, 따라서 왜곡은 점점 심해지게 된다.

현재까지는 포토리소그래피 장비의 개발로 이와 같은 문제를 해결해 왔으나, 이제 장비의 한계에 도달하여 설계 차원의 접근이 필요하게 되었다.

근접 효과 보정(Optical Proximity Correction, 이하, "OPC"라 함)은 이와 같은 왜곡을 감안하여 미리 마스크에 형성된 패턴의 모양을 변형하여 웨이퍼에 맺히는 최종 패턴이 원하는 모양이 되도록 하는 것이다.

근접 효과는 이웃한 피쳐가 패턴 의존적 변이를 만들어 내도록 상호 작용을 할 때 발생한다. 이와 같은 광근접 효과에 의한 CD(Critical Dimension)의 변동을 감소시키는 방법으로는 크게 두 가지, 즉 노광 장비의 파라미터를 변경시켜 근접 효과에 대한 보정을 취하는 모델 기반 OPC(model-based OPC)와 일반적으로 몇 개의 규칙을 정하여 이를 마스크 설계에 방영하는 규칙 기반 OPC(rule-based OPC)가 있다.

먼저, 규칙 기반 OPC는 반복 계산을 하지 않으므로 대형 설계를 빠른 시간 내에 처리할 수 있는 반면 최적의 설계를 기대하기 어렵다는 문제점이 있다.

또한, 모델 기반 OPC는 만들어진 모델의 정확도가 높으면 웨이퍼에 구현하고자 하는 패턴의 형태와 크기에 대한 시뮬레이션(simulation) 값과 실제측정 값간의 오차를 줄일 수가 있는 반면, 모델을 만들기 위해 공정이 안정화되어 있어야 하고, 진행되는 공정이 변경될 때는 OPC 모델의 확인 작업과 새로운 모델의 생성이 요구된다.

한편, 패턴이 미세화 됨에 따라 플래시 소자의 콘택 홀(contact hole)의 패터닝에 대한 어려움으로 인해 콘택 홀의 경우 라인과 스페이스의 패턴에 비하여 디파인(define)하기가 어려우며, 이에 따라 콘택 홀의 레이어를 진행하기 위해서는 신규 장비에 대한 투자 및 새로운 기술이 도입되어야 한다. 하지만, 반도체 소자의 제조에 저비용을 이용한 고효율을 이루도록 함이 바람직하기 때문에 기존의 반도체 소자 제조 장비를 이용하여 미세 패턴을 형성하기 위한 기술 개발이 활발하게 이루어지고 있다.

이러한 측면에서 콘택 홀을 형성하기 위한 마스크의 패턴에 규칙 기반 OPC를 적용하였으나, 패턴의 미세화에도 불구하고 기존의 장비를 이용할 수 있도록 하기 위해서는 모델 기반 OPC의 적용이 불가피하게 되었다.

상기한 바와 같은 콘택 홀을 형성하기 위한 마스크 패턴에서 모델 기반 OPC를 적용하는 경우 공정의 안정화 측면에서 불리할 뿐 아니라, 도 2에 도시된 바와 같이, 모델 기반 OPC가 적용된 마스크 패턴을 이용하여 웨이퍼(W)에 콘택 홀(A,B)을 형성시 마스크 패턴의 에지부분에 위치하는 패턴에 의해 형성되는 콘택 홀(A)이 다른 콘택 홀(B)에 비하여 현저하게 찌그러지는 문제점을 가지고 있었다.

이와 같은, 에지부분의 콘택 홀(A)의 찌그러짐 현상은 모델 기반 OPC만으로는 개선하기 어려운데, 그 이유는 모델 기반 OPC 과정에서 특정 콘택 홀의 패턴만을 추가로 보정하기가 어려우며, 특정 콘택 홀의 패턴 형상을 개선시키기 위하여 레시피를 변경할 경우 원하지 않는 다른 콘택 홀의 형상이 오히려 찌그러질 수 있기 때문이다.

본 발명은 모델 기반 OPC가 적용된 마스크 패턴의 에지부분에 위치하는 패턴에 해당하는 콘택 홀의 찌그러짐 현상을 방지하고, 이로 인해 오버랩 마진(overlap margin)의 감소를 방지함과 아울러 반도체 소자의 수율을 증대시킨다.

본 발명에 따른 반도체 소자의 패턴 형성용 마스크 제작 방법은 반도체 소자 제조용 마스크 패턴의 형성 방법에 있어서, 테스트 패턴으로부터 마스크 패턴까지 모델 기반 OPC를 실시하여 콘택 홀 레이어의 마스크 패턴을 획득하는 단계와, 콘택 홀 레이어의 마스크 패턴에서 에지부분에 위치하는 패턴에 의해 웨이퍼에 형성되는 콘택 홀의 찌그러짐을 해소하도록 에지부분에 위치하는 패턴에 대한 리사이징(re-sizing) 작업을 실시하는 단계와, 모델 기반 OPC와 리사이징 작업의 실시 결과에 따라 콘택 홀 레이어의 마스크 패턴을 제작하는 단계를 포함한다.

본 발명은 콘택 홀 레이어를 형성하기 위한 마스크 패턴을 제조하기 위해 모델 기반 OPC를 적용하고, 모델 기반 OPC가 적용된 마스크 패턴의 에지부분에 위치하는 패턴을 선택하여 리사이징 작업을 실시함으로써 모델 기반 OPC가 적용된 마스크 패턴의 에지부분에 위치하는 패턴에 해당하는 콘택 홀의 찌그러짐 현상을 방지하고, 이로 인해 오버랩 마진(overlap margin)의 감소를 방지함과 아울러 반도체 소자의 수율을 증대시키는 효과를 가지고 있다.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하기로 한다. 아울러 본 발명을 설명함에 있어서, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.

도 3은 본 발명에 따른 반도체 소자의 패턴 형성용 마스크 제작 방법을 설명하기 위한 흐름도이다. 도시된 바와 같이, 본 발명에 따른 반도체 소자의 패턴 형성용 마스크 제작 방법은 모델 기반 OPC(model-based optical proximity correction)에 의한 콘택 홀 레이어의 마스크 패턴을 획득하는 단계(100)와, 콘택 홀 레이어의 마스크 패턴에서 에지부분에 위치하는 패턴에 대한 리사이징(re-sizing) 작업을 실시하는 단계(200)와, 모델 기반 OPC와 리사이징 작업의 실시 결과에 따라 콘택 홀 레이어의 마스크 패턴을 제작하는 단계를 포함한다.

모델 기반 OPC를 실시하는 단계(100)는 테스트 패턴으로부터 마스크 패턴까지 모델 기반 OPC를 실시하여 콘택 홀 레이어의 마스크 패턴(2)을 획득하게 되는데, 이를 위해, 먼저 테스트 패턴을 디자인하고(110), 근접 교정(Proximity correction)(120)에 의해 마스크 패턴이 제작된다(130). 이 때, 근접 교정(120)이라 함은 패턴 디자인 CD와 마스크 CD 데이터가 동일하도록 교정하는 것이다.

제작된 마스크를 이용하여 시험용 웨이퍼를 제작하며(140), 제작된 시험용 웨이퍼의 CD 데이터를 수집한다(150). 이후, 수집된 시험용 웨이퍼의 CD 데이터에 의거하여 평균적인 하나의 시뮬레이션 모델을 제작하고(160), OPC하고자 하는 원래의 콘택 홀 레이어의 마스크 패턴(1)과 시뮬레이션(simulation) 모델에 의거하여 OPC를 수행하여 모델 기반 OPC된 콘택 홀 레이어의 마스크 패턴(2)을 얻는다.

이러한 과정에 의해 제작되는 모델 기반 OPC된 콘택 홀 레이어의 마스크 패턴(2)은 모델의 정확도가 높으면 웨이퍼에 구현 하고자 하는 패턴의 형태와 크기에 대한 시뮬레이션 값과 실제 측정값 간의 오차를 줄일 수가 있다.

리사이징 작업을 실시하는 단계(200)는 모델 기반 OPC를 마친 콘택 홀 레이어의 마스크 패턴(2)에서 에지부분에 위치하는 패턴(2a)에 의해 웨이퍼에 형성되는 콘택 홀의 찌그러짐을 해소하도록 에지부분에 위치하는 패턴(2a)에 대한 리사이징(re-sizing) 작업을 실시한다.

한편, 리사이징 작업을 실시하는 단계(200)는 도 4에 도시된 바와 같이, 모델 기반 OPC된 콘택 홀 레이어의 마스크 패턴(2)에서 에지부분에 위치하는 패턴(2a)을 규칙 기반 OPC(rule-based optical proximity correction)를 실시하여 리사이징 작업을 실시함으로써 최종의 콘택 홀 레이어의 마스크 패턴(3)을 획득하게 된다. 즉, 콘택 홀 레이어의 마스크 패턴(2)에서 에지부분에 위치하는 패턴(2a)과 웨이퍼 상에 형성되는 실제적인 감광막 패턴과의 차이를 컴퓨터 상에서 동작하는 소프트웨어에 의해 실현되는 규칙 기반 OPC로 보정하여 리사이징된 에지부분의 패턴(3a)을 가지는 최종의 콘택 홀 레이어의 마스크 패턴(3)을 형성하는 것이다.

또한, 리사이징 작업을 실시하는 단계(200)는 도 5에 도시된 바와 같이, OPC된 콘택 홀 레이어의 마스크 패턴(2)에서 에지부분에 위치하는 패턴(2a) 주위에 패턴의 일종인 스캐터링 스페이스(scattering space; 4a)를 형성함으로써 최종의 콘택 홀 레이어의 마스크 패턴(4)을 획득할 수 있다. 이 때, 스캐터링 스페이스(4a)의 형성은 규칙 기반 OPC를 적용할 수 있으며, 이와 달리, 스캐터링 스페이스(4a)의 위치, 형태 또는 면적의 변화에 상응하는 실제 웨이퍼 상에서의 에지부분의 콘택 홀 찌그러짐 정도를 각각 구하여 에지부분의 콘택 홀이 설계된 형상을 가지는데 최적인 스캐터링 스페이스(4a)의 위치, 형태 또는 면적 등을 구하여 이를 최종의 콘택 홀 레이어의 마스크 패턴(4) 획득시 반영하도록 할 수 있다.

도 6a 및 도 6b는 스캐터링 스페이스의 형성을 통한 리사이징 적용 전과 적용 후의 시뮬레이션 결과를 각각 나타낸 도면이다. 도시된 바와 같이, 도 6a에서 모델 기반 OPC만 적용한 종래의 에지부분의 콘택 홀(C)보다 본 발명에 따른 모델 기반 OPC 후 에지부분의 패턴 주위에 스캐터링 스페이스를 형성한 도 6b에서 에지부분의 콘택 홀(D)에 대한 찌그러짐 현상이 개선된 것을 알 수 있다.

콘택 홀 레이어의 마스크 패턴을 제작하는 단계는 모델 기반 OPC 단계(100)와 리사이징 작업 단계(200)의 실시 결과에 따라 획득되는 최종의 콘택 홀 레이어의 마스크 패턴(3,4)을 종래에서 언급한 바와 같은 방법에 의해 마스크로 제작하게 된다.

이상과 같은 본 발명의 바람직한 실시예들에 따르면, 콘택 홀을 형성하기 위한 콘택 홀 레이어의 마스크 패턴을 제조하기 위해 모델 기반 OPC를 적용하고, 모델 기반 OPC가 적용된 마스크 패턴의 에지부분에 위치하는 패턴을 선택하여 리사이징 작업으로서 규칙 기반 OPC 또는 에지부분에 위치하는 패턴 주위에 스캐터링 스페이스를 형성함으로써 마스크 패턴의 에지부분에 위치하는 패턴에 해당하는 콘택 홀의 찌그러짐 현상을 방지하고, 이로 인해 오버랩 마진(overlap margin)의 감소를 방지함과 아울러 반도체 소자의 수율을 증대시키는 효과를 가지고 있다.

이상에서와 같이, 본 발명의 상세한 설명에서 구체적인 실시예에 관해 설명하였으나, 본 발명의 기술이 당업자에 의하여 용이하게 변형 실시될 가능성이 자명하며, 이러한 변형된 실시예들은 본 발명의 특허청구범위에 기재된 기술사상에 포함된다할 것이다.

도 1a 내지 도 1c는 종래의 기술에 의한 패턴 형성용 마스크 제작 과정을 도시한 공정 단면도이고,

도 2는 종래의 기술에 따른 모델 기반 OPC가 적용된 마스크 패턴을 이용하여 웨이퍼에 형성된 콘택 홀을 나타낸 이미지이고,

도 3은 본 발명에 따른 반도체 소자의 패턴 형성용 마스크 제작 방법을 설명하기 위한 흐름도이고,

도 4는 본 발명에 따른 반도체 소자의 패턴 형성용 마스크 제작 방법에 따라 획득되는 마스크 패턴을 나타낸 평면도이고,

도 5는 본 발명에 따른 반도체 소자의 패턴 형성용 마스크 제작 방법에 따라 획득되는 마스크 패턴의 다른 예를 나타낸 평면도이고,

도 6a 및 도 6b는 본 발명에 따른 반도체 소자의 패턴 형성용 마스크 제작 방법의 적용 전과 적용 후의 시뮬레이션 결과를 각각 나타낸 도면이다.

<도면의 주요 부분에 대한 부호의 설명>

1 : 원래의 콘택 홀 레이어의 마스크 패턴

2 : 모델 기반 OPC된 콘택 홀 레이어의 마스크 패턴

2a : 에지부분의 패턴

3,4 : 최종의 콘택 홀 레이어의 마스크 패턴

3a : 리사이징된 패턴

4a : 스캐터링 스페이스

Claims (3)

1. 반도체 소자 제조용 마스크 패턴의 형성 방법에 있어서,

   테스트 패턴으로부터 마스크 패턴까지 모델 기반 OPC를 실시하여 콘택 홀 레이어의 마스크 패턴을 획득하는 단계와,

   상기 콘택 홀 레이어의 마스크 패턴에서 에지부분에 위치하는 패턴에 의해 웨이퍼에 형성되는 콘택 홀의 찌그러짐을 해소하도록 상기 에지부분에 위치하는 패턴에 대한 리사이징(re-sizing) 작업을 실시하는 단계와,

   상기 모델 기반 OPC와 상기 리사이징 작업의 실시 결과에 따라 상기 콘택 홀 레이어의 마스크 패턴을 제작하는 단계

   를 포함하는 반도체 소자의 패턴 형성용 마스크 제작 방법.
2. 제 1 항에 있어서,

   상기 리사이징 작업을 실시하는 단계는,

   상기 에지부분에 위치하는 패턴을 규칙 기반 OPC를 실시하여 리사이징하는 것

   을 특징으로 하는 반도체 소자의 패턴 형성용 마스크 제작 방법.
3. 제 1 항 또는 제 2 항에 있어서,

   상기 리사이징 작업을 실시하는 단계는,

   상기 에지부분에 위치하는 패턴 주위에 스캐터링 스페이스(scattering space)를 형성함으로써 리사이징하는 것

   을 특징으로 하는 반도체 소자의 패턴 형성용 마스크 제작 방법.

Images