JP2004040039A

JP2004040039A - 露光方法の選択方法

Info

Publication number: JP2004040039A
Application number: JP2002198644A
Authority: JP
Inventors: Eiju Onuma; 大沼　英寿
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2002-07-08
Filing date: 2002-07-08
Publication date: 2004-02-05

Abstract

【課題】露光方法を選択し、選択した露光方法によりマスクパターンのパターン転写を行う際、実チップレイアウト設計に対応した露光技術の選択を可能にし、要求されるゲート線幅制御を達成できる、露光方法の選択方法を提供する。
【解決手段】本例では、線幅０．１μｍのパターンをウエハ上のレジスト膜に転写する際の露光方法を選択する。先ず、ステップＳ_１で、選択すべき候補として複数の露光方法を特定する。例えば、ハーフトーン位相マスクを使った第１の露光方法とレベンソン位相マスクを使った第２の露光方法の二つの露光方法を特定する。ステップＳ_２では、ステップＳ_１で選択した各露光方法に対する露光条件を設定する。ステップＳ_３では、第１及び第２の露光方法を使ったときの古老シミュレーションをマスクパターンの全パターンに対してそれぞれ行い、プロセスマージン（プロセス裕度）の大小を確認する。ステップＳ_４で、プロセス裕度の大小により、露光条件を含めて露光方法を決定する。
【選択図】　　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、露光方法の選択方法に関し、更に詳細には、実チップレイアウト設計に対応した露光方法の選択を可能にし、求められるゲート線幅制御を達成できる露光方法及び露光条件に関するものである。
【０００２】
【従来の技術】
半導体装置の製造工程のフォトリソグラフィ処理で用いられるフォトマスクは、パターン開口を有する遮光膜をガラス基板上に設けた構造になっている。
半導体装置の製造工程で、例えば配線層をパターニングする際には、ウエハの配線層上にレジスト膜を成膜し、次いでフォトマスクを介してレジスト膜に投影露光することにより、遮光膜に設けられたパターン開口をレジスト膜上に転写してパターニングし、レジスト膜からなるエッチングマスクを形成する。次いで、エッチングマスクを使って、配線層をエッチングすることにより、所定の配線を形成している。
フォトマスクを作製する際には、半導体装置の設計配線パターンのＣＡＤデータをフォトマスク描画装置用の描画データに変換し、描画データに基づいて忠実に遮光膜をパターンニングしてフォトマスクを作成する。
【０００３】
半導体装置の高集積密度化、微細化に伴い、パターンの線幅が微細化している。そこで、半導体装置の製造プロセスで行うフォトリソグラフィ工程では、パターンの線幅が微細化して露光波長近傍に近づくにつれて、光の干渉効果が顕著となり、設計パターンと転写レジストパターンとの間に差異が生ずる光近接効果が問題となっている。
光近接効果とは、電子線等の露光光のレジスト内散乱により、細いパターンやパターンのコーナ部が露光不足となって、寸法精度が劣化したり、矩形パターンの角が丸くなったりするという効果、また、パターンが互いに近接して配置されているときに両パターンから散乱された電子や光により、パターン外の部分が露光されて、レジストパターンが歪むという効果である。
つまり、光近接効果は、孤立ラインと繰り返しラインの線幅差やライン端縮み等の現象となってあらわれ、ゲート線幅制御性の劣化や合わせマージン減少をもたらす。
【０００４】
フォトリソグラフィ工程に続くエッチング工程においても、フォトリソグラフィ工程と同様に、パターン間スペースの距離に応じたテーパー角の違いからエッチングボトムの線幅が異なり、ゲート線幅制御性が劣化するという現象が発生する。
【０００５】
その結果、トランジスタ特性のバラツキが増大し、最終的にチップの歩留り低下やスピード収率低下となって生産効率及びチップ性能に対する設計マージンに対して著しい悪影響を与える。
この問題は、高集積性が要求される０．１８μｍ世代ロジック回路チップにおいて顕著になってきたことから、各々のパターンについてスペースに依存した補正値を予め決定し、その補正をチップ全面に行うことで、ゲート線幅制御性を向上させることが検討されてきた。これを光近接効果補正（Ｏｐｔｉｃａｌ　Ｐｒｏｘｉｍｉｔｙ　ｅｆｆｅｃｔ　Ｃｏｒｒｅｃｔｉｏｎ　；　ＯＰＣ）もしくはプロセス近接効果補正（Ｐｒｏｃｅｓｓ　Ｐｒｏｘｉｍｉｔｙ　ｅｆｆｅｃｔ　Ｃｏｒｒｅｃｔｉｏｎ　；ＰＰＣ）と呼ぶ。
【０００６】
０．１３μｍ世代以降では、パターン転写及び配線層のエッチング後の２次元パターン形状をサンプリング関数にて予測し、予測された形状が設計パターンにできるだけ一致する補正計算を高速に行うというモデルベースＯＰＣ手法が、一般に適用されてきている。
このＯＰＣ／ＰＰＣによる光近接効果補正の補正精度の確認として、補正後ＥＰＥ（Ｅｄｇｅ　Ｐｌａｃｅｍｅｎｔ　Ｅｒｒｏｒ）を所望パターンのゲート線幅測長箇所など、例えばエッジ部にてシミュレーションし、チップ全体として補正後ＥＰＥが極端に大きくなっている箇所を同定したり、ＥＰＥの分布をもって検証することが可能である。但し、その際にはサンプリング及びシミュレーションそのものの信頼性を充分に確認することが重要になる。
【０００７】
【発明が解決しようとする課題】
ＯＰＣ／ＰＰＣはパターン毎最適露光量を一致させる技術ではあるが、プロセス裕度そのものを向上させることはできない。
プロセス裕度の向上技術として、変形照明、或いは空間周波数変調による回折光干渉を利用した超解像露光技術が上げられる。
超解像露光技術は、露光波長以下のデザインルールに対応したリソグラフィ技術であって、当然のことながら、実際の高集積デバイス回路レイアウト上にて所望のパターン形成全てにおいて有効でなければならず、しかもＯＰＣ／ＰＰＣによる最適露光量一致との組み合わせも重要である。
【０００８】
しかし、これまで超解像露光技術のプロセス設計は、主として単純なリソグラフィパフォーマンスモニターによってのみ行われ、実チップに焼き付けて検証を行い、実際に問題が発生した場合に再度プロセス設計を最初からやり直していた。これでは、プロセス設計の支援とは物足らない。
そのため、実チップ試作ＴＡＴが長くなって、チップ出荷時期が遅延し、ビジネスチャンスを逃す事態も発生していた。
【０００９】
そこで、本発明の目的は、露光方法を選択し、選択した露光方法によりマスクパターンのパターン転写を行う際、実チップレイアウト設計に対応した露光技術の選択を可能にし、要求されるゲート線幅制御を達成できる、露光方法の選択方法を提供することである。
【００１０】
【課題を解決するための手段】
本発明者は、上記課題を達成するために、先ず、以下に説明するように、実レイアウトチップ上（７５０万ゲート）の線幅０．１５μｍ及び線幅０．１０μｍのゲート長バラツキシミュレーションをハーフトーン位相シフト法及びレベンソン位相シフト法について行って、露光方法の種類、及び露光条件によるプロセス裕度の変化を研究した。
図２から図４を参照して、実レイアウトチップ上（７５０万ゲート）のゲート長バラツキシミュレーションとプロセス裕度との関係を説明する。
【００１１】
図２（ａ）及び（ｂ）は、それぞれ、ＫｒＦスキャナーで、ＮＡ＝０．６０、σ_ｉｎ＝０．３７５／σ_ｏｕｔ＝０．７５、６％透過率のハーフトーン位相シフトマスクを用いて線幅０．１５μｍのパターン転写したときの実チップレイアウト上のシミュレーション結果であって、２．５ｎｍ補正グリッドのＯＰＣにより近接効果補正を行っている。
図２（ａ）はフォーカスしたときのＥＰＥ（ｎｍ）と標準偏差（％）との関係を示すグラフであり、一方、図２（ｂ）はフォーカスレンジが０．１０μｍのときのＥＰＥ（ｎｍ）と標準偏差（％）との関係を示すグラフである。
【００１２】
図３（ａ）及び（ｂ）は、それぞれ、ＫｒＦスキャナーで、ＮＡ＝０．６０、σ_ｉｎ＝０．３７５／σ_ｏｕｔ＝０．７５、６％透過率のハーフトーン位相シフトマスクを用いて線幅０．１０μｍのパターン転写したときの実チップレイアウト上のシミュレーション結果であって、２．５ｎｍ補正グリッドのＯＰＣにより近接効果補正を行っている。
図３（ａ）は、フォーカスしたときのＥＰＥ（ｎｍ）と標準偏差（％）との関係を示すグラフであり、図２（ｂ）はフォーカスレンジが０．１０μｍのときのＥＰＥ（ｎｍ）と標準偏差（％）との関係を示すグラフである。
【００１３】
図４（ａ）及び（ｂ）は、それぞれ、ＫｒＦスキャナーで、ＮＡ＝０．５３、σ＝０．７５でレベンソン位相シフト法により線幅０．１０μｍのパターン転写したときの実チップレイアウト上のシミュレーション結果であって、２．５ｎｍ補正グリッドのＯＰＣにより近接効果補正を行っている。
図４（ａ）はフォーカスしたときのＥＰＥ（ｎｍ）と標準偏差（％）との関係を示すグラフであり、図４（ｂ）はフォーカスレンジが０．１０μｍのときのＥＰＥ（ｎｍ）と標準偏差（％）との関係を示すグラフである。
【００１４】
図２（ａ）及び（ｂ）と図３（ａ）及び（ｂ）とをそれぞれ比較すると、図３は、図２に比べて、ショット内バラツキまで考慮したバラツキ分布における標準偏差が大きいことがわかる。特に、フォーカスレンジが０．１０μｍのときのＥＰＥ（ｎｍ）が広い範囲にわたって大きい。
これは、ＫｒＦスキャナーにおいてＮＡ＝０．６０、σ_ｉｎ＝０．３７５／σ_ｏｕｔ＝０．７５、６％透過率のハーフトーン位相シフトマスクを用いた結果であって、フォーカスレンジが０．１μｍまでのプロセス条件下の線幅０．１５μｍのパターン転写では、実レイアウトチップ上のバラツキの標準偏差に変化は見られないが、線幅０．１０μｍのパターン転写では、実レイアウトチップ上のバラツキの標準偏差が増大し、実レイアウトチップを用いたプロセス設計上で問題があることを示している。
【００１５】
一方、図５（ａ）及び（ｂ）から判る通り、レベンソン位相シフト法による実チップレイアウト上のフォーカスレンジが０．１０μｍのときのバラツキを実レイアウトチップ上にてシミュレーションしてみると、バラツキが±５ｎｍ以内に抑えられていることが判り、バラツキ増大が殆ど顕在していない。
本シミュレーション結果から実レイアウトチップ上でプロセス裕度の要求を満たすためには、線幅０．１０μｍのパターン転写にはレベンソン位相シフト法が有効であることがわかる。
【００１６】
上記目的を達成するために、以上の知見に基づいて、本発明に係る露光方法の選択方法は、露光方法を選択し、選択した露光方法によりマスクパターンのパターン転写を行う際、
マスクパターンとして設けられた様々な形状のパターンのうちの少なくとも一部を選択し、
パターンのスペース依存性及び露光プロセス条件をフィッテイングした露光シミュレーションを選択したパターンの全てに対して行って、プロセスマージン（プロセス裕度）の大小を露光方法毎に計算し、
計算で求めたプロセスマージンの大小に従って露光方法及び露光パラメータを決定することを特徴としている。
【００１７】
本発明方法では、マスクパターンとして設けられた様々な形状のパターンのうちの少なくとも一部を選択し、例えば主要な７０％とか８０％とかを選択し、露光シミュレーションを選択したパターンの全てに対して行い、そしてプロセス裕度を求めて、プロセス裕度の大小により露光方法及び露光条件を選択しているので、実チップレイアウト設計に対応した露光方法の選択を可能にし、求められるゲート線幅制御を達成できる。
本発明方法で、「パターンのスペース依存性及び露光プロセス条件をフィッテイングした露光シミュレーション」のフィッテイングとは、多次元複数関数における係数値を実験値から決定し、所望のシミュレーションを可能とすることを言う。
【００１８】
露光シミュレーションはパターンの全てについて行うことが、当然に好ましいことである。
つまり、好適な本発明方法の実施態様では、マスクパターンとして設けられた様々な形状のパターンの全てを選択し、パターンのスペース依存性及び露光プロセス条件をフィッテイングした露光シミュレーションをパターンの全てに対して行う。
【００１９】
具体的には、本発明方法は、選択すべき候補として複数の露光方法を特定するステップと、
選択した各露光方法に対する露光条件を設定するステップと、
各露光方法による露光シミュレーションを設定した露光条件でマスクパターンのパターンの全てに対して行い、プロセスマージン（プロセス裕度）の大小を確認するステップと、
プロセス裕度の大小により、露光条件を含めて露光方法を決定するステップとを有する。
【００２０】
本発明方法では、プロセス裕度により露光条件を含めて露光方法を決定しているので、実チップレイアウト設計に対応した露光技術の選択を可能にし、求められるゲート線幅制御を達成できる。また、設計マージンとプロセスマージンの両方を考慮したチップの設計を行うことが可能となる。
【００２１】
【発明の実施の形態】
以下に、添付図面を参照し、実施形態例を挙げて本発明の実施の形態を具体的かつ詳細に説明する。
実施形態例
本実施形態例は、本発明に係る露光方法の選択方法の実施形態の一例であって、図１は本実施形態例の方法を適用する際の手続きを示すフローチャートである。
本実施形態例では、線幅０．１μｍのパターンをウエハ上のレジスト膜に転写する際の露光方法を選択する。
先ず、図１に示すように、ステップＳ_１で、選択すべき露光方法として複数の露光方法の候補を特定する。本実施形態例では、例えばハーフトーン位相マスクを使った第１の露光方法とレベンソン位相マスクを使った第２の露光方法の二つの露光方法を特定する。
【００２２】
次いで、ステップＳ_２では、ステップＳ_１で選択した各露光方法に対する露光条件を設定する。本実施形態例では、第１の露光方法の露光条件として、ＫｒＦスキャナーで、ＮＡ＝０．６０、σ_ｉｎ＝０．３７５／σ_ｏｕｔ＝０．７５、６％透過率のハーフトーン位相シフトマスクを用いる。また、第２の露光方法の露光条件として、ＫｒＦスキャナーで、ＮＡ＝０．５３、σ＝０．７５でレベンソン位相シフトマスクを用いる。
【００２３】
次いで、ステップＳ_３では、第１及び第２の露光方法を使ったときの露光シミュレーションをマスクパターンの全パターンに対して行い、プロセスマージン（プロセス裕度）の大小を確認する。本実施形態例では、その結果は、図３及び図４に示すとおりである。
【００２４】
続いて、ステップＳ_４で、プロセス裕度の大小により、露光条件を含めて露光方法を決定する。
本実施形態例では、第２の露光方法を選択する。それは、図３と図４との比較から判る通り、レベンソン位相シフトマスクを使った実チップレイアウト上のフォーカスレンジが０．１０μｍのときのバラツキを実レイアウトチップ上にてシミュレーションしてみると、バラツキが±５ｎｍ以内に抑えられていることが判り、バラツキ増大が殆ど顕在しないからである。
【００２５】
【発明の効果】
本発明方法によれば、マスクパターンとして設けられた様々な形状のパターンのうちの少なくとも一部、好ましくは全てを選択し、ターンのスペース依存性及び露光プロセス条件をフィッテイングした露光シミュレーションを選択したパターンの全てに対して行って、プロセスマージン（プロセス裕度）の大小を露光方法毎に計算し、計算で求めたプロセスマージンの大小に従って露光方法及び露光パラメータを決定する。
これにより、実チップレイアウト設計に対応した露光技術の選択を可能にし、要求されるゲート線幅制御を達成できる。また、設計マージンとプロセスマージンの両方を考慮したチップの設計を行うことが可能となり、顧客の満足するチップの充分な供給が可能になる。また、光近接効果補正精度、及びプロセス近接効果補正精度を明確に出来るとともに、ウエハ寸法制御性に関する仕様も明確にでき、試作に要する無駄な工数を削減することができる。
【図面の簡単な説明】
【図１】実施形態例の露光方法の選択方法の手順を示すフローチャートである。
【図２】図２（ａ）及び（ｂ）は、それぞれ、ＫｒＦスキャナーで、ＮＡ＝０．６０、σ_ｉｎ＝０．３７５／σ_ｏｕｔ＝０．７５、６％透過率のハーフトーン位相シフトマスクを用いて線幅０．１５μｍのパターン転写したときの実チップレイアウト上のシミュレーション結果である。
【図３】図３（ａ）及び（ｂ）は、それぞれ、ＫｒＦスキャナーで、ＮＡ＝０．６０、σ_ｉｎ＝０．３７５／σ_ｏｕｔ＝０．７５、６％透過率のハーフトーン位相シフトマスクを用いて線幅０．１０μｍのパターン転写したときの実チップレイアウト上のシミュレーション結果である。
【図４】図４（ａ）及び（ｂ）は、それぞれ、ＫｒＦスキャナーで、ＮＡ＝０．５３、σ＝０．７５でレベンソン位相シフト法により線幅０．１０μｍのパターン転写したときの実チップレイアウト上のシミュレーション結果である。

Claims

露光方法を選択し、選択した露光方法によりマスクパターンのパターン転写を行う際、
マスクパターンとして設けられた様々な形状のパターンのうちの少なくとも一部を選択し、
前記パターンのスペース依存性及び露光プロセス条件をフィッテイングした露光シミュレーションを選択したパターンの全てに対して行って、プロセスマージン（プロセス裕度）の大小を露光方法毎に計算し、
前記計算で求めたプロセスマージンの大小に従って露光方法及び露光パラメータを決定することを特徴とする露光方法の選択方法。
前記マスクパターンとして設けられた様々な形状の前記パターンの全てを選択し、前記パターンのスペース依存性及び露光プロセス条件をフィッテイングした露光シミュレーションを前記パターンの全てに対して行うことを特徴とする請求項１に記載の露光方法の選択方法。
選択すべき候補として複数の露光方法を特定するステップと、
前記選択した各露光方法に対する露光条件を設定するステップと、
各露光方法による露光シミュレーションを前記設定した露光条件でマスクパターンの前記パターンの全てに対して行い、前記プロセスマージン（プロセス裕度）の大小を確認するステップと、
前記プロセス裕度の大小により、露光条件を含めて露光方法を決定するステップとを有することを特徴とする請求項２に記載の露光方法の選択方法。