KR20090059785A - Plasma display apparatus - Google Patents

Abstract

A plasma display apparatus is provided to reduce a noise of peaking by boosting a sustain signal to a certain voltage and increasing it a sustain voltage. A first and a second electrode(11,12) are formed on a top plate(10), and a third electrode(22) is formed on a bottom plate(20). A driving unit supplies a driving signal to a plurality of electrodes. A first sustain signal includes a first period and a second period gradually for at least one sustain period of a plurality of subfields comprising one frame. A first sustain signal is increased from a first voltage to a second voltage gradually at the first period, and it is maintained as a third voltage higher than the second voltage at a second period while the first period is longer than a second period.

Description

플라즈마 디스플레이 장치{Plasma display apparatus}Plasma display apparatus

본 발명은 플라즈마 디스플레이 장치에 관한 것으로서, 보다 상세하게는 플라즈마 디스플레이 패널을 구동시키는 방법에 관한 것이다.The present invention relates to a plasma display device, and more particularly, to a method of driving a plasma display panel.

플라즈마 디스플레이 패널(Plasma Display Panel,이하 PDP라 함)은 불활성 혼합가스의 방전시 발생하는 진공자외선(VUV)에 의해 형광체를 여기 발광시킴으로써 화상을 표시한다.The plasma display panel (hereinafter referred to as PDP) displays an image by excitation and emitting phosphors by vacuum ultraviolet rays (VUV) generated when the inert gas is discharged.

이러한 PDP는 대형화와 박막화가 용이할 뿐만 아니라 구조가 단순해짐으로 제작이 용이해지고 아울러 다른 평면 표시장치에 비하여 휘도 및 발광효율이 높다는 장점을 가진다. 특히, 교류 면방전형 3전극 플라즈마 디스플레이 패널은 방전시 표면에 벽전하가 축적되어 방전에 의해 발생되는 스퍼터링으로부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 이점을 가진다.Such a PDP is not only large in size and thin in thickness, but also has a simple structure and is easy to manufacture, and has a high luminance and high luminous efficiency compared to other flat display devices. In particular, the AC surface-discharge type 3-electrode plasma display panel has advantages of low voltage driving and long life because wall charges are accumulated on the surface during discharge to protect the electrodes from sputtering caused by the discharge.

본 발명이 이루고자 하는 기술적 과제는, 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호를 안정적으로 패널에 공급할 수 있는 플라즈마 디스플레이 장치를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a plasma display apparatus capable of stably supplying a driving signal for driving a plasma display panel to a panel.

상기한 과제를 해결하기 위한 본 발명에 따른 플라즈마 디스플레이 장치는, 상부기판에 형성되는 복수의 스캔전극들 및 서스테인전극들과 하부기판에 형성되는 복수의 어드레스전극들을 구비하는 플라즈마 디스플레이 패널; 및 상기 복수의 전극들에 구동 신호를 공급하는 구동부를 포함하고, 하나의 프레임을 구성하는 복수의 서브필드들 중 적어도 하나의 서스테인 구간에서, 첫번째 서스테인 신호는 제1 전압으로부터 제2 전압까지 점진적으로 상승하는 제1 구간 및 상기 제2 전압보다 높은 제3 전압을 유지하는 제2 구간을 순차적으로 포함하고, 상기 제1 구간의 길이가 상기 제2 구간의 길이보다 긴 것을 특징으로 한다.According to an aspect of the present invention, there is provided a plasma display apparatus including: a plasma display panel including a plurality of scan electrodes and sustain electrodes formed on an upper substrate, and a plurality of address electrodes formed on a lower substrate; And a driving unit supplying a driving signal to the plurality of electrodes, wherein in the sustain period of at least one of the plurality of subfields constituting one frame, the first sustain signal gradually increases from the first voltage to the second voltage. And an increasing first interval and a second interval maintaining a third voltage higher than the second voltage, wherein the length of the first interval is longer than the length of the second interval.

본 발명에 의하면, 플라즈마 디스플레이 패널을 구동함에 있어, 서스테인 구간에서 첫번째로 공급되는 서스테인 신호를 일정 전압까지 점진적으로 상승시킨 후 서스테인 전압까지 상승시킴으로써, 서스테인 신호 공급시 발생할 수 있는 피킹(peaking) 등의 노이즈를 감소시킬 수 있으며, 그에 따라 패널에 구동 신호를 안정적으로 공급하여 디스플레이 영상의 화질을 개선할 수 있다.According to the present invention, in driving the plasma display panel, the sustain signal first supplied in the sustain period is gradually raised to a predetermined voltage and then raised to the sustain voltage, such as peaking that may occur when the sustain signal is supplied. The noise may be reduced, and thus, the driving signal may be stably supplied to the panel to improve the image quality of the display image.

이하, 첨부된 도면을 참조하여 본 발명에 따른 플라즈마 디스플레이 장치에 관하여 상세히 설명한다. 도 1은 플라즈마 디스플레이 패널의 구조에 대한 일실시예를 사시도로 도시한 것이다. Hereinafter, a plasma display device according to the present invention will be described in detail with reference to the accompanying drawings. 1 is a perspective view illustrating an embodiment of a structure of a plasma display panel.

도 1에 도시된 바와 같이, 플라즈마 디스플레이 패널은 상부기판(10) 상에 형성되는 유지 전극 쌍인 스캔 전극(11) 및 서스테인 전극(12), 하부기판(20) 상에 형성되는 어드레스 전극(22)을 포함한다.As shown in FIG. 1, the plasma display panel includes a scan electrode 11, a sustain electrode 12, a sustain electrode pair formed on the upper substrate 10, and an address electrode 22 formed on the lower substrate 20. It includes.

상기 유지 전극 쌍(11, 12)은 통상 인듐틴옥사이드(Indium-Tin-Oxide;ITO)로 형성된 투명전극(11a, 12a)과 버스 전극(11b, 12b)을 포함하며, 상기 버스 전극(11b, 12b)은 은(Ag), 크롬(Cr) 등의 금속 또는 크롬/구리/크롬(Cr/Cu/Cr)의 적층형이나 크롬/알루미늄/크롬(Cr/Al/Cr)의 적층형으로 형성될 수 있다. 버스 전극(11b, 12b)은 투명전극(11a, 12a) 상에 형성되어, 저항이 높은 투명전극(11a, 12a)에 의한 전압 강하를 줄이는 역할을 한다.The sustain electrode pairs 11 and 12 generally include transparent electrodes 11a and 12a and bus electrodes 11b and 12b formed of indium tin oxide (ITO), and the bus electrodes 11b and 12b. 12b) may be formed of a metal such as silver (Ag) or chromium (Cr) or a stack of chromium / copper / chromium (Cr / Cu / Cr) or a stack of chromium / aluminum / chromium (Cr / Al / Cr). . The bus electrodes 11b and 12b are formed on the transparent electrodes 11a and 12a to serve to reduce voltage drop caused by the transparent electrodes 11a and 12a having high resistance.

한편, 본 발명의 일실시예에 따르면 유지 전극쌍(11, 12)은 투명전극(11a 12a)과 버스 전극(11b, 12b)이 적층된 구조 뿐만 아니라, 투명 전극(11a, 12a)이 없이 버스 전극(11b, 12b)만으로도 구성될 수 있다. 이러한 구조는 투명 전극(11a, 12a)을 사용하지 않으므로, 패널 제조의 단가를 낮출 수 있는 장점이 있다. 이러한 구조에 사용되는 버스 전극(11b, 12b)은 위에 열거한 재료 이외에 감광성 재료등 다양한 재료가 가능할 것이다.Meanwhile, according to the exemplary embodiment of the present invention, the sustain electrode pairs 11 and 12 may not only have a structure in which the transparent electrodes 11a 12a and the bus electrodes 11b and 12b are stacked, but also the buses without the transparent electrodes 11a and 12a. Only the electrodes 11b and 12b may be configured. This structure does not use the transparent electrodes (11a, 12a), there is an advantage that can lower the cost of manufacturing the panel. The bus electrodes 11b and 12b used in this structure may be various materials such as photosensitive materials in addition to the materials listed above.

스캔 전극(11) 및 서스테인 전극(12)의 투명전극(11a, 12a)과 버스전극(11b, 11c)의 사이에는 상부 기판(10)의 외부에서 발생하는 외부광을 흡수하여 반사를 줄여주는 광차단의 기능과 상부 기판(10)의 퓨리티(Purity) 및 콘트라스트를 향상시키는 기능을 하는 블랙 매트릭스(Black Matrix, BM, 15)가 배열된다.Light between the scan electrodes 11 and the sustain electrodes 12 between the transparent electrodes 11a and 12a and the bus electrodes 11b and 11c to absorb external light generated outside the upper substrate 10 to reduce reflection. A black matrix (BM, 15) is arranged that functions to block and to improve the purity and contrast of the upper substrate 10.

본 발명의 일실시예에 따른 블랙 매트릭스(15)는 상부 기판(10)에 형성되는데, 격벽(21)과 중첩되는 위치에 형성되는 제1 블랙 매트릭스(15)와, 투명전극(11a, 12a)과 버스전극(11b, 12b)사이에 형성되는 제2 블랙 매트릭스(11c, 12c)로 구성될 수 있다. 여기서, 제 1 블랙 매트릭스(15)와 블랙층 또는 블랙 전극층이라고도 하는 제 2 블랙 매트릭스(11c, 12c)는 형성 과정에서 동시에 형성되어 물리적으로 연결될 수 있고, 동시에 형성되지 않아 물리적으로 연결되지 않을 수도 있다. The black matrix 15 according to the exemplary embodiment of the present invention is formed on the upper substrate 10, the first black matrix 15 and the transparent electrodes 11a and 12a formed at positions overlapping the partition wall 21. And the second black matrices 11c and 12c formed between the bus electrodes 11b and 12b. Here, the first black matrix 15 and the second black matrices 11c and 12c, also referred to as black layers or black electrode layers, may be simultaneously formed and physically connected in the formation process, or may not be simultaneously formed and thus not physically connected. .

또한, 물리적으로 연결되어 형성되는 경우, 제 1 블랙 매트릭스(15)와 제 2 블랙 매트릭스(11c, 12c)는 동일한 재질로 형성되지만, 물리적으로 분리되어 형성되는 경우에는 다른 재질로 형성될 수 있다.In addition, when physically connected and formed, the first black matrix 15 and the second black matrix 11c and 12c may be formed of the same material, but may be formed of different materials when they are formed separately.

스캔 전극(11)과 서스테인 전극(12)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(13)과 보호막(14)이 적층된다. 상부 유전체층(13)에는 방전에 의하여 발생된 하전입자들이 축적되고, 유지 전극 쌍(11, 12)을 보호하는 기능을 수행할 수 있다. 보호막(14)은 가스 방전시 발생된 하전입자들의 스피터링으로부터 상부 유전체층(13)을 보호하고, 2차 전자의 방출 효율을 높이게 된다.The upper dielectric layer 13 and the passivation layer 14 are stacked on the upper substrate 10 having the scan electrode 11 and the sustain electrode 12 side by side. Charged particles generated by the discharge are accumulated in the upper dielectric layer 13, and the protective electrode pairs 11 and 12 may be protected. The protective film 14 protects the upper dielectric layer 13 from sputtering of charged particles generated during gas discharge, and increases emission efficiency of secondary electrons.

또한, 어드레스 전극(22)은 스캔 전극(11) 및 서스테인 전극(12)과 교차되는 방향으로 형성된다. 또한, 어드레스 전극(22)이 형성된 하부기판(20) 상에는 하부 유전체층(24)과 격벽(21)이 형성된다.In addition, the address electrode 22 is formed in a direction crossing the scan electrode 11 and the sustain electrode 12. In addition, a lower dielectric layer 24 and a partition wall 21 are formed on the lower substrate 20 on which the address electrode 22 is formed.

또한, 하부 유전체층(24)과 격벽(21)의 표면에는 형광체층(23)이 형성된다. 격벽(21)은 세로 격벽(21a)와 가로 격벽(21b)가 폐쇄형으로 형성되고, 방전셀을 물리적으로 구분하며, 방전에 의해 생성된 자외선과 가시광이 인접한 방전셀에 누설되는 것을 방지한다.In addition, the phosphor layer 23 is formed on the surfaces of the lower dielectric layer 24 and the partition wall 21. The partition wall 21 has a vertical partition wall 21a and a horizontal partition wall 21b formed in a closed shape, and physically distinguishes discharge cells, and prevents ultraviolet rays and visible light generated by the discharge from leaking into adjacent discharge cells.

본 발명의 일실시예에는 도 1에 도시된 격벽(21)의 구조뿐만 아니라, 다양한 형상의 격벽(21)의 구조도 가능할 것이다. 예컨대, 세로 격벽(21a)과 가로 격벽(21b)의 높이가 다른 차등형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중 적어도 하나 이상에 배기 통로로 사용 가능한 채널(Channel)이 형성된 채널형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중 하나 이상에 홈(Hollow)이 형성된 홈형 격벽 구조 등이 가능할 것이다. In an embodiment of the present invention, not only the structure of the partition wall 21 illustrated in FIG. 1, but also the structure of the partition wall 21 having various shapes may be possible. For example, a channel in which a channel usable as an exhaust passage is formed in at least one of the differential partition structure, the vertical partition 21a, or the horizontal partition 21b having different heights of the vertical partition 21a and the horizontal partition 21b. A grooved partition structure having a groove formed in at least one of the type partition wall structure, the vertical partition wall 21a, or the horizontal partition wall 21b may be possible.

여기서, 차등형 격벽 구조인 경우에는 가로 격벽(21b)의 높이가 높은 것이 더 바람직하고, 채널형 격벽 구조나 홈형 격벽 구조인 경우에는 가로 격벽(21b)에 채널이 형성되거나 홈이 형성되는 것이 바람직할 것이다.Here, in the case of the differential partition wall structure, the height of the horizontal partition wall 21b is more preferable, and in the case of the channel partition wall structure or the groove partition wall structure, it is preferable that a channel is formed or the groove is formed in the horizontal partition wall 21b. something to do.

한편, 본 발명의 일실시예에서는 R, G 및 B 방전셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능할 것이다. 예컨대, R, G 및 B 방전셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능할 것이다. 또한, 방전셀의 형상도 사각형상 뿐만 아니라, 오각형, 육각형 등의 다양한 다각 형상도 가능할 것이다.Meanwhile, in one embodiment of the present invention, although the R, G and B discharge cells are shown and described as being arranged on the same line, it may be arranged in other shapes. For example, a Delta type arrangement in which R, G, and B discharge cells are arranged in a triangular shape may be possible. In addition, the shape of the discharge cell may be not only rectangular, but also various polygonal shapes such as a pentagon and a hexagon.

또한, 형광체층(23)은 가스 방전시 발생된 자외선에 의해 발광되어 적색(R), 녹색(G) 또는 청색(B) 중 어느 하나의 가시광을 발생하게 된다. 여기서, 상부/하부 기판(10, 20)과 격벽(21) 사이에 마련된 방전공간에는 방전을 위한 He+Xe, Ne+Xe 및 He+Ne+Xe 등의 불활성 혼합가스가 주입된다.In addition, the phosphor layer 23 emits light by ultraviolet rays generated during gas discharge to generate visible light of any one of red (R), green (G), and blue (B). Here, an inert mixed gas such as He + Xe, Ne + Xe and He + Ne + Xe for discharging is injected into the discharge space provided between the upper / lower substrates 10 and 20 and the partition wall 21.

도 2는 플라즈마 디스플레이 패널의 전극 배치에 대한 일실시예를 도시한 것으로, 플라즈마 디스플레이 패널을 구성하는 복수의 방전셀들은 도 2에 도시된 바와 같이 매트릭스 형태로 배치되는 것이 바람직하다. 복수의 방전셀들은 각각 스캔 전극 라인(Y1 내지 Ym), 서스테인 전극 라인(Z1 내지 Zm) 및 어드레스 전극 라인(X1 내지 Xn)의 교차부에 마련된다. 스캔 전극 라인(Y1 내지 Ym)은 순차적으로 구동되거나 동시에 구동될 수 있고, 서스테인 전극 라인(Z1 내지 Zm)은 동시에 구동될 수 있다. 어드레스 전극라인(X1 내지 Xn)은 기수 번째 라인들과 우수 번째 라인들로 분할되어 구동되거나 순차적으로 구동될 수 있다.FIG. 2 illustrates an embodiment of an electrode arrangement of a plasma display panel, and a plurality of discharge cells constituting the plasma display panel are preferably arranged in a matrix form as shown in FIG. 2. The plurality of discharge cells are provided at the intersections of the scan electrode lines Y1 to Ym, the sustain electrode lines Z1 to Zm, and the address electrode lines X1 to Xn, respectively. The scan electrode lines Y1 to Ym may be driven sequentially or simultaneously, and the sustain electrode lines Z1 to Zm may be driven simultaneously. The address electrode lines X1 to Xn may be driven by being divided into odd-numbered lines and even-numbered lines, or sequentially driven.

도 2에 도시된 전극 배치는 본 발명에 따른 플라즈마 패널의 전극 배치에 대한 일실시예에 불과하므로, 본 발명은 도 2에 도시된 플라즈마 디스플레이 패널의 전극 배치 및 구동 방식에 한정되지 아니한다. 예컨데, 상기 스캔 전극 라인(Y1 내지 Ym)들 중 2 개의 스캔 전극 라인이 동시에 스캐닝되는 듀얼 스캔(dual scan) 방식도 가능하다. 또한, 상기 어드레스 전극 라인(X1 내지 Xn)은 패널의 중앙 부분에서 상, 하로 분할되어 구동될 수도 있다.Since the electrode arrangement shown in FIG. 2 is only an embodiment of the electrode arrangement of the plasma panel according to the present invention, the present invention is not limited to the electrode arrangement and driving method of the plasma display panel shown in FIG. 2. For example, a dual scan method in which two scan electrode lines among the scan electrode lines Y1 to Ym are simultaneously scanned is possible. In addition, the address electrode lines X1 to Xn may be driven by being divided up and down in the center portion of the panel.

도 3은 하나의 프레임(frame)을 복수의 서브필드로 나누어 시분할 구동시키는 방법에 대한 일실시예를 타이밍도로 도시한 것이다. 단위 프레임은 시분할 계조 표시를 실현하기 위하여 소정 개수 예컨대 8개의 서브필드들(SF1, ..., SF8)로 분 할될 수 있다. 또한, 각 서브필드(SF1, ...SF8)는 리셋 구간(미도시)과, 어드레스 구간(A1, ..., A8)및, 서스테인 구간(S1, ..., S8)로 분할된다.3 is a timing diagram illustrating an embodiment of a time division driving method by dividing a frame into a plurality of subfields. The unit frame may be divided into a predetermined number, for example, eight subfields SF1, ..., SF8 to realize time division gray scale display. Each subfield SF1, ... SF8 is divided into a reset section (not shown), an address section A1, ..., A8 and a sustain section S1, ..., S8.

여기서, 본 발명의 일실시예에 따르면 리셋 구간은 복수 개의 서브필드 중 적어도 하나에서 생략될 수 있다. 예컨대, 리셋 구간은 최초의 서브필드에서만 존재하거나, 최초의 서브필드와 전체 서브필드 중 중간 정도의 서브필드에서만 존재할 수도 있다.Here, according to an embodiment of the present invention, the reset period may be omitted in at least one of the plurality of subfields. For example, the reset period may exist only in the first subfield or may exist only in a subfield about halfway between the first subfield and all the subfields.

각 어드레스 구간(A1, ..., A8)에서는, 어드레스 전극(X)에 표시 데이터 신호가 인가되고, 각 스캔 전극(Y)에 상응하는 스캔 펄스가 순차적으로 인가된다.In each address section A1, ..., A8, a display data signal is applied to the address electrode X, and scan pulses corresponding to each scan electrode Y are sequentially applied.

각 서스테인 구간(S1, ...,S8)에서는, 스캔 전극(Y)과 서스테인 전극(Z)에 서스테인 펄스가 교호하게 인가되어, 어드레스 구간(A1, ..., A8)에서 벽전하들이 형성된 방전셀들에서 서스테인 방전을 일으킨다.In each of the sustain periods S1, ..., S8, a sustain pulse is alternately applied to the scan electrode Y and the sustain electrode Z to form wall charges in the address periods A1, ..., A8. Sustain discharge occurs in the discharge cells.

플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 서스테인 방전 구간(S1, ..., S8)내의 서스테인 방전 펄스 개수에 비례한다. 1 화상을 형성하는 하나의 프레임이, 8개의 서브필드와 256계조로 표현되는 경우에, 각 서브필드에는 차례대로 1, 2, 4, 8, 16, 32, 64, 128의 비율로 서로 다른 서스테인 펄스의 수가 할당될 수 있다. 만일 133계조의 휘도를 얻기 위해서는, 서브필드1 구간, 서브필드3 구간 및 서브필드8 구간 동안 셀들을 어드레싱하여 서스테인 방전하면 된다.The luminance of the plasma display panel is proportional to the number of sustain discharge pulses in the sustain discharge periods S1, ..., S8 occupied in the unit frame. When one frame forming one image is represented by eight subfields and 256 gradations, each subfield in turn has different sustains at a ratio of 1, 2, 4, 8, 16, 32, 64, and 128. The number of pulses can be assigned. In order to obtain luminance of 133 gradations, cells may be sustained by addressing the cells during the subfield 1 section, the subfield 3 section, and the subfield 8 section.

각 서브필드에 할당되는 서스테인 방전 수는, APC(Automatic Power Control)단계에 따른 서브필드들의 가중치에 따라 가변적으로 결정될 수 있다. 즉, 도 3에서는 한 프레임을 8개의 서브필드로 분할하는 경우를 예로 들어 설명하였으나 본 발명은 그에 한정되지 아니하며, 한 프레임을 형성하는 서브필드의 수를 설계사양에 따라 다양하게 변형하는 것이 가능하다. 예를 들어, 한 프레임을 12 또는 16 서브필드 등과 같이, 8 서브필드 이상으로 분할하여 플라즈마 디스플레이 패널을 구동시킬 수 있다.The number of sustain discharges allocated to each subfield may be variably determined according to weights of the subfields according to the APC (Automatic Power Control) step. That is, in FIG. 3, a case in which one frame is divided into eight subfields has been described as an example. However, the present invention is not limited thereto, and the number of subfields forming one frame may be variously modified according to design specifications. . For example, a plasma display panel may be driven by dividing one frame into eight or more subfields, such as 12 or 16 subfields.

또한 각 서브필드에 할당되는 서스테인 방전 수는 감마특성이나 패널특성을 고려하여 다양하게 변형하는 것이 가능하다. 예컨대, 서브필드 4에 할당된 계조도를 8에서 6으로 낮추고, 서브필드 6 에 할당된 계조도를 32 에서 34 로 높일 수 있다.The number of sustain discharges allocated to each subfield can be variously modified in consideration of gamma characteristics and panel characteristics. For example, the gray level assigned to subfield 4 may be lowered from 8 to 6, and the gray level assigned to subfield 6 may be increased from 32 to 34.

도 4는 상기 분할된 하나의 서브필드에 대해, 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호들에 대한 일실시예를 타이밍도로 도시한 것이다.4 is a timing diagram illustrating an embodiment of driving signals for driving a plasma display panel with respect to the divided subfield.

상기 서브필드는 스캔 전극들(Y) 상에 정극성 벽전하를 형성하고 서스테인 전극들(Z) 상에 부극성 벽전하를 형성하기 위한 프리 리셋(pre reset) 구간, 프리 리셋 구간에 의해 형성된 벽전하 분포를 이용하여 전 화면의 방전셀들을 초기화하기 위한 리셋(reset) 구간, 방전셀을 선택하기 위한 어드레스(address) 구간 및 선택된 방전셀들의 방전을 유지시키기 위한 서스테인(sustain) 구간을 포함한다.The subfield is a wall formed by a pre-reset section and a pre-reset section for forming positive wall charges on the scan electrodes Y and negative wall charges on the sustain electrodes Z. A reset section for initializing the discharge cells of the entire screen using the charge distribution, an address section for selecting the discharge cells, and a sustain section for maintaining the discharge of the selected discharge cells.

리셋 구간은 셋업(setup) 구간 및 셋 다운(setdown) 구간으로 이루어지며, 상기 셋업 구간에서는 모든 스캔 전극으로 상승 램프 파형(Ramp-up)이 동시 인가되어 모든 방전셀에서 미세 방전이 발생되고, 이에 따라 벽전하가 생성된다. 상기 셋다운 구간에는 상기 상승 램프 파형(Ramp-up)의 피크 전압보다 낮은 정극성 전압에서 하강하는 하강 램프파형(Ramp-down)이 모든 스캔 전극(Y)으로 동시에 인가되어 모든 방전셀에서 소거방전이 발생되고, 이에 따라 셋업 방전에 의해 생성된 벽전하 및 공간전하 중 불요 전하를 소거시킨다.The reset section includes a setup section and a setdown section. In the setup section, rising ramp waveforms (Ramp-up) are simultaneously applied to all scan electrodes to generate fine discharges in all discharge cells. Thus, wall charges are generated. In the set-down period, a falling ramp waveform (Ramp-down) falling at a positive voltage lower than the peak voltage of the rising ramp waveform (Ramp-up) is simultaneously applied to all the scan electrodes (Y), thereby eliminating discharge discharge in all the discharge cells. Generated, thereby eliminating unnecessary charges during wall charges and space charges generated by the setup discharges.

어드레스 구간에는 스캔 전극으로 부극성의 스캔 신호(scan)가 순차적으로 인가되고, 이와 동시에 상기 어드레스 전극(X)으로 정극성의 어드레스 전압(Va)을 가지는 데이터 신호(data)가 인가된다. 이러한 상기 스캔 신호(scan)와 데이터 신호(data) 간의 전압 차와 상기 리셋 구간 동안 생성된 벽전압에 의해 어드레스 방전이 발생 되어 셀이 선택된다. 한편, 상기 셋다운 구간과 어드레스 구간 동안에 상기 서스테인 전극에는 서스테인 전압을 유지하는 신호가 인가된다.In the address period, a negative scan signal scan is sequentially applied to the scan electrode, and at the same time, a data signal data having a positive address voltage Va is applied to the address electrode X. The address discharge is generated by the voltage difference between the scan signal and the data signal and the wall voltage generated during the reset period, thereby selecting the cell. Meanwhile, a signal for maintaining a sustain voltage is applied to the sustain electrode during the set down period and the address period.

상기 서스테인 구간에는 스캔 전극과 서스테인 전극에 교번적으로 서스테인 전압(Vs)을 가지는 서스테인 펄스가 인가되어 스캔 전극과 서스테인 전극 사이에 면방전 형태로 서스테인 방전이 발생된다.In the sustain period, a sustain pulse having a sustain voltage Vs is alternately applied to the scan electrode and the sustain electrode to generate sustain discharge in the form of surface discharge between the scan electrode and the sustain electrode.

도 4에 도시된 구동 파형들은 본 발명에 따른 플라즈마 디스플레이 패널을 구동시키기 위한 신호들에 대한 일실시예로서, 상기 도 4에 도시된 파형들에 의해 본 발명은 한정되지 아니한다. 예컨데, 상기 프리 리셋 구간이 생략될 수 있으며, 도 4에 도시된 구동 신호들의 극성 및 전압 레벨은 필요에 따라 변경이 가능하고, 상기 서스테인 방전이 완료된 후에 벽전하 소거를 위한 소거 신호가 서스테인 전극에 인가될 수도 있다. 또한, 상기 서스테인 신호가 스캔 전극(Y)과 서스테인(Z) 전극 중 어느 하나에만 인가되어 서스테인 방전을 일으키는 싱글 서스테인(single sustain) 구동도 가능하다.The driving waveforms shown in FIG. 4 are exemplary embodiments of signals for driving the plasma display panel according to the present invention, and the present invention is not limited to the waveforms shown in FIG. 4. For example, the pre-reset period may be omitted, and the polarity and the voltage level of the driving signals illustrated in FIG. 4 may be changed as necessary. After the sustain discharge is completed, an erase signal for erasing wall charge may be applied to the sustain electrode. May be authorized. In addition, the single sustain driving may be performed by applying the sustain signal to only one of the scan electrode (Y) and the sustain (Z) electrode to generate a sustain discharge.

도 4에 도시된 바와 같이, 서스테인 구간에서 공급되는 서스테인 신호가 서 스테인 전압(Vs)까지 급격히 상승하는 경우, 상기 서스테인 신호 공급시 피킹(peaking) 등의 노이즈가 발생할 수 있다. 이 경우, 서스테인 방전이 발생하지 않아야할 오프 셀(off cell)에서 방전이 발생하는 등, 서스테인 오방전이 발생할 수 있으며, 그에 따라 디스플레이 영상의 화질이 저하될 수 있다.As shown in FIG. 4, when the sustain signal supplied in the sustain period rapidly rises to the sustain voltage Vs, noise such as peaking may occur when the sustain signal is supplied. In this case, a sustain error discharge may occur, such as a discharge occurs in an off cell where the sustain discharge should not occur, and thus the image quality of the display image may be degraded.

상기한 바와 같은, 서스테인 신호의 노이즈는 하나의 프레임을 구성하는 복수의 서브필드들 중 벽전하 상태가 불안정한 첫번째 서브필드에서 발생할 가능성이 높으며, 또한 상기 첫번째 서브필드에서 서스테인 신호에 노이즈가 발생하는 경우 서스테인 오방전이 발생할 확률이 더욱 높아질 수 있다.As described above, the noise of the sustain signal is more likely to occur in the first subfield in which the wall charge state is unstable among the plurality of subfields constituting one frame, and when the noise occurs in the sustain signal in the first subfield. Sustain false discharge can be more likely to occur.

그와 더불어, 하나의 서브필드에서 공급되는 복수의 서스테인 신호들 중 첫번째 서스테인 신호 공급시에 서스테인 오방전이 발생하는 경우, 이 후 공급되는 서스테인 신호에 의해 연속하여 오방전이 발생할 수 있다.In addition, when sustain error discharge occurs when the first sustain signal is supplied among the plurality of sustain signals supplied from one subfield, the error discharge may occur continuously by the sustain signal supplied thereafter.

본 발명에 따른 플라즈마 디스플레이 패널의 구동 신호 파형의 경우, 서스테인 신호는 미리 설정된 제1 전압으로부터 제2 전압까지 점진적으로 상승한 후, 상기 제2 전압으로부터 서스테인 전압까지 상승하는 것이 바람직하다.In the case of the drive signal waveform of the plasma display panel according to the present invention, it is preferable that the sustain signal gradually rises from the first voltage set in advance to the second voltage, and then rises from the second voltage to the sustain voltage.

상기한 바와 같이, 서스테인 신호가 점진적으로 전압이 상승하는 구간을 포함함으로써, 서스테인 신호의 인가시 발생할 수 있는 피킹 노이즈를 감소시킬 수 있다.As described above, since the sustain signal includes a section in which the voltage gradually increases, peaking noise that may occur when the sustain signal is applied can be reduced.

도 5 내지 도 7은 본 발명에 따른 구동 신호 중 스캔 전극에 공급되는 신호의 파형에 대한 실시예들을 타이밍도로 도시한 것이다.5 through 7 illustrate timing diagrams of waveforms of a signal supplied to a scan electrode among driving signals according to the present invention.

도 5를 참조하면, 서스테인 구간에서 처음으로 공급되는 첫번째 서스테인 신 호는 제1 전압(V1) 만큼 점진적으로 상승하는 상승 구간(t1)과 서스테인 전압(Vs)까지 급격히 상승하여 서스테인 전압(Vs)을 유지하는 유지 구간(t2)을 포함할 수 있다.Referring to FIG. 5, the first sustain signal that is supplied for the first time in the sustain period is rapidly increased to the rising period t1 and the sustain voltage Vs gradually increasing by the first voltage V1, thereby increasing the sustain voltage Vs. It may include a holding period (t2) to maintain.

예를 들어, 상승 구간(t1) 동안 스캔 바이어스 전압(Vsbias)으로부터 미리 설정된 전압까지 점진적으로 상승하여, 서스테인 신호 공급시 피킹 노이즈 발생을 방지할 수 있다.For example, during the rising period t1, the voltage may gradually increase from the scan bias voltage Vsbias to a predetermined voltage, thereby preventing picking noise from occurring when the sustain signal is supplied.

상기한 바와 같은 서스테인 신호 공급시 피킹 노이즈의 발생을 감소시키기 위해, 상기 첫번째 서스테인 신호의 상승 구간(t1) 길이는 충분히 긴 것이 바람직하며, 보다 바람직하게는 첫번째 서스테인 신호의 상승 구간(t1) 길이가 유지 구간(t2)의 길이보다 길 수 있다.In order to reduce the occurrence of picking noise when supplying the sustain signal as described above, the length of the rising section t1 of the first sustain signal is preferably long enough, and more preferably, the length of the rising section t1 of the first sustain signal is long. It may be longer than the length of the holding period (t2).

스캔 전극(Y)에 공급되는 리셋 신호는 전압이 Vst까지 점진적으로 상승하는 셋업 구간(s1), 상기 Vst를 유지하는 유지 구간(s2) 및 상기 Vst로부터 점진적으로 하강하는 셋다운 구간(s3)을 순차적으로 포함할 수 있다.The reset signal supplied to the scan electrode Y sequentially includes a setup section s1 in which the voltage gradually rises to Vst, a sustain section s2 for maintaining the Vst, and a setdown section s3 for gradually descending from the Vst. It may include.

서스테인 신호의 상승 구간(t1) 길이가 증가하는 경우 상대적으로 유지 구간(t2)의 길이가 감소하여 서스테인 방전이 불안정할 수 있으므로, 패널 구동 마진의 확보 및 서스테인 방전을 안정화하기 위해 서스테인 신호의 상승 구간(t1) 길이는 리셋 신호의 셋업 구간(s1)와 동일하거나 그 보다 짧을 수 있다.If the length of the rising section t1 of the sustain signal is increased, the length of the sustain section t2 may be relatively decreased, and thus the sustain discharge may be unstable. Thus, the rising section of the sustain signal to secure the panel driving margin and stabilize the sustain discharge. The length t1 may be equal to or shorter than the setup period s1 of the reset signal.

또한, 구동 회로 구성의 용이성을 고려하면, 리셋 신호의 셋업 구간(s1)동안의 상승 기울기와 서스테인 신호의 상승 구간(t1)동안의 상승 기울기는 동일할 수 있으며, 셋업 구간(s1)동안 리셋 신호의 전압 변화는 상승 구간(t1)동안의 서스테 인 신호의 전압 변화량과 동일할 수 있다. 예를 들어, 상승 구간(t1)동안 서스테인 신호의 상승 전압(V1)은 스캔 전압(Vsc)과 동일할 수 있다.In addition, in consideration of the ease of the driving circuit configuration, the rising slope during the set-up period s1 of the reset signal and the rising slope during the rising period t1 of the sustain signal may be the same, and the reset signal during the set-up period s1. The voltage change of may be equal to the voltage change amount of the sustain signal during the rising period t1. For example, the rising voltage V1 of the sustain signal during the rising period t1 may be equal to the scan voltage Vsc.

상기한 바와 같이, 하나의 프레임을 구성하는 복수의 서브필드들 중 첫번째 서브필드에서 벽전하 상태가 불안정하여 오방전이 발생할 확률이 높으므로, 상기 첫번째 서브필드에서 공급되는 서스테인 신호가 도 5에 도시된 바와 같이 상승 구간(t1) 및 유지 구간(t2)을 포함하는 것이 바람직하다. 또한, 패널 구동 마진 확보 및 서스테인 방전의 안정화를 위해, 두번째 이후의 서브필드들에서 공급되는 서스테인 신호는 도 5에 도시된 바와 같은 상승 구간(t1)을 포함하지 않을 수 있다.As described above, since the wall charge state is unstable in the first subfield among the plurality of subfields constituting one frame, there is a high probability that false discharge occurs, so that the sustain signal supplied from the first subfield is shown in FIG. 5. As described above, it is preferable to include the rising section t1 and the holding section t2. In addition, in order to secure the panel driving margin and stabilize the sustain discharge, the sustain signal supplied in the second and subsequent subfields may not include the rising period t1 as shown in FIG. 5.

도 6을 참조하면, 어드레스 방전 효율을 향상시키기 위해, 어드레스 구간동안 스캔 전극(Y)에 공급되는 스캔 바이어스 전압(Vsbias)은 부극성 전압일 수 있다.Referring to FIG. 6, in order to improve the address discharge efficiency, the scan bias voltage Vsbias supplied to the scan electrode Y during the address period may be a negative voltage.

이 경우, 서스테인 신호의 전압은 상승 구간(t1)동안 스캔 바이어스 전압(Vsbias)으로부터 그라운드 전압(GND)까지 점진적으로 상승한 후, 유지 구간(t2)동안 그라운드 전압(GND)으로부터 서스테인 전압(Vs)까지 급격히 상승한 후 서스테인 전압(Vs)을 유지할 수 있다.In this case, the voltage of the sustain signal gradually rises from the scan bias voltage Vsbias to the ground voltage GND during the rising period t1, and then from the ground voltage GND to the sustain voltage Vs during the sustaining period t2. After a rapid rise, the sustain voltage Vs may be maintained.

도 7을 참조하면, 상승 구간(t1)동안 서스테인 신호가 곡선 형태를 가질 수 있다.Referring to FIG. 7, the sustain signal may have a curved shape during the rising period t1.

즉, 상승 구간(t1)동안 서스테인 신호의 전압이 비선형적으로 상승할 수 있으며, 상승 구간(t1)동안 서스테인 신호의 전압 변화는 셋업 구간(S1)동안 리셋 신호의 전압 변화와 유사한 형태를 가질 수 있다.That is, the voltage of the sustain signal may rise nonlinearly during the rising period t1, and the voltage change of the sustain signal during the rising period t1 may have a form similar to the voltage change of the reset signal during the setup period S1. have.

또한, 리셋 구간 중 셋다운 구간(s3)에서도 리셋 신호의 전압이 비선형적으로 감소할 수 있다.In addition, the voltage of the reset signal may decrease nonlinearly in the setdown period s3 of the reset period.

도 7에 도시된 바와 같이, 상승 구간(t1)동안 서스테인 신호의 전압이 비선형적으로 상승하도록 함으로써, 서스테인 신호 공급시 피킹의 발생을 보다 효과적으로 방지할 수 있다.As shown in FIG. 7, by causing the voltage of the sustain signal to rise nonlinearly during the rising period t1, it is possible to more effectively prevent the occurrence of picking when the sustain signal is supplied.

도 8 및 도 9는 스캔 전극 및 서스테인 전극에 공급되는 복수의 서스테인 신호들의 파형에 대한 실시예들을 타이밍도로 도시한 것이다.8 and 9 illustrate timing diagrams of embodiments of waveforms of a plurality of sustain signals supplied to a scan electrode and a sustain electrode.

도 8을 참조하면, 스캔 전극 및 서스테인 전극에 공급되는 복수의 서스테인 신호들의 폭은 2 이상의 값을 가질 수 있다. 예를 들어, 첫번째 공급되는 서스테인 신호의 폭(w1)이 나머지 서스테인 신호들의 폭(w2, w3, w4, w5, wL)보다 클 수 있다.Referring to FIG. 8, a width of the plurality of sustain signals supplied to the scan electrode and the sustain electrode may have a value of 2 or more. For example, the width w1 of the first supplied sustain signal may be larger than the widths w2, w3, w4, w5 and wL of the remaining sustain signals.

첫번째 서스테인 신호의 폭(w1)을 나머지 서스테인 신호의 폭(w2, w3, w4, w5, wL)보다 크게함으로써, 리셋 구간동안 스캔 전극(Y)에 형성된 정극성(+) 벽전하가 서스테인 구간 이전에 손실되어도 첫번째 서스테인 방전을 안정적으로 수행할 수 있다. 또한, 상기와 같이 첫번째 서스테인 방전이 안정적으로 수행되면 스캔 및 서스테인 전극의 벽전하 상태가 안정화될 수 있으며, 그에 따라 두번째 이후의 서스테인 방전들도 안정적으로 수행될 수 있다.By making the width w1 of the first sustain signal larger than the widths w2, w3, w4, w5, and wL of the remaining sustain signals, the positive wall charges formed in the scan electrode Y during the reset period are transferred before the sustain period. Even if it is lost, the first sustain discharge can be stably performed. In addition, when the first sustain discharge is stably performed as described above, the wall charge states of the scan and sustain electrodes may be stabilized, and thus the second and subsequent sustain discharges may be stably performed.

또한, 마지막 서스테인 신호의 폭(wL)은 첫번째 서스테인 신호를 제외한 나머지 서스테인 신호의 폭(w2, w3, w4, w5)보다 크게 하여, 마지막 서스테인 방전을 안정적으로 수행할 수 있다. 마지막 서스테인 방전이 불안정한 경우, 다음 서브필 드에서의 방전들에도 영향을 미칠 수 있다.In addition, the width wL of the last sustain signal is greater than the widths w2, w3, w4, and w5 of the remaining sustain signals except for the first sustain signal, thereby stably performing the last sustain discharge. If the last sustain discharge is unstable, it can also affect discharges in the next subfield.

따라서, 마지막 서스테인 신호의 폭(wL)을 증가시킴으로써 마지막 서스테인 방전을 안정적으로 수행하여, 이후 서브필드들에서의 방전 효율을 향상시킬 수 있다.Therefore, the last sustain discharge can be stably performed by increasing the width wL of the last sustain signal, thereby improving the discharge efficiency in the subsequent subfields.

다만, 패널 구동 마진 확보를 위해, 마지막 서스테인 신호의 폭(wL)은 첫번째 서스테인 신호의 폭(w1)과 동일하거나, 그보다 작은 것이 바람직하다.However, in order to secure the panel driving margin, the width wL of the last sustain signal is preferably equal to or smaller than the width w1 of the first sustain signal.

도 8에서는 서스테인 구간동안 스캔 전극(Y) 및 서스테인 전극(Z)에 6개 이상의 서스테인 신호가 공급되는 경우를 예로 들어 설명하였으나, 2개 이상의 서스테인 신호가 공급되는 서브필드, 예를 들어 두번째 이후의 서브필드들에서 첫번째 및 마지막 서스테인 신호의 폭을 상기한 바와 같이 증가시킬 수 있다.In FIG. 8, a case in which six or more sustain signals are supplied to the scan electrode Y and the sustain electrode Z during the sustain period is described as an example. The width of the first and last sustain signal in the subfields can be increased as described above.

도 9를 참조하면, 첫번째 서스테인 신호가 서스테인 전극(Z)에 공급되고, 마지막 서스테인 신호가 스캔 전극(Y)에 공급될 수도 있다.Referring to FIG. 9, the first sustain signal may be supplied to the sustain electrode Z, and the last sustain signal may be supplied to the scan electrode Y.

이 경우에도, 서스테인 전극(Z)에 공급되는 첫번째 서스테인 신호의 폭(w1) 및 스캔 전극(Y)에 공급되는 마지막 서스테인 신호의 폭(wL)을 나머지 서스테인 신호들의 폭(w2, w3, w4, w5)보다 넓게하여, 서스테인 방전을 안정화시킬 수 있다.Also in this case, the width w1 of the first sustain signal supplied to the sustain electrode Z and the width wL of the last sustain signal supplied to the scan electrode Y are equal to the widths w2, w3, w4, and the other sustain signals. By making it wider than w5), the sustain discharge can be stabilized.

이상 본 발명의 바람직한 실시예에 대해 상세히 기술하였지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구범위에 정의된 본 발명의 정신 및 범위에 벗어나지 않으면서 본 발명을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다. 따라서, 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.Although a preferred embodiment of the present invention has been described in detail above, those skilled in the art to which the present invention pertains can make various changes without departing from the spirit and scope of the invention as defined in the appended claims. It will be appreciated that modifications or variations may be made to the branches. Accordingly, modifications to future embodiments of the present invention will not depart from the technology of the present invention.

도 1은 플라즈마 디스플레이 패널의 구조에 대한 일실시예를 나타내는 사시도이다.1 is a perspective view illustrating an embodiment of a structure of a plasma display panel.

도 2는 플라즈마 디스플레이 패널의 전극 배치에 대한 일실시예를 나타내는 단면도이다.2 is a cross-sectional view illustrating an embodiment of an electrode arrangement of a plasma display panel.

도 3은 하나의 프레임(frame)을 복수의 서브필드(subfield)로 나누어 플라즈마 디스플레이 패널을 시분할 구동시키는 방법에 대한 일실시예를 나타내는 타이밍도이다.FIG. 3 is a timing diagram illustrating an embodiment of a method of time-divisionally driving a plasma display panel by dividing one frame into a plurality of subfields.

도 4는 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호들에 대한 일실시예를 나타내는 타이밍도이다.4 is a timing diagram illustrating an embodiment of driving signals for driving a plasma display panel.

도 5 내지 도 7은 본 발명에 따른 구동 신호 중 스캔 전극에 공급되는 신호의 파형에 대한 실시예들을 나타내는 타이밍도이다.5 to 7 are timing diagrams illustrating embodiments of waveforms of signals supplied to scan electrodes among driving signals according to the present invention.

도 8 및 도 9는 스캔 전극 및 서스테인 전극에 공급되는 복수의 서스테인 신호들의 파형에 대한 실시예들을 나타내는 타이밍도이다.8 and 9 are timing diagrams illustrating embodiments of waveforms of a plurality of sustain signals supplied to a scan electrode and a sustain electrode.

Claims (9)

상부기판에 형성되는 복수의 스캔전극들 및 서스테인전극들과 하부기판에 형성되는 복수의 어드레스전극들을 구비하는 플라즈마 디스플레이 패널; 및 상기 복수의 전극들에 구동 신호를 공급하는 구동부를 포함하는 플라즈마 디스플레이 장치에 있어서,A plasma display panel including a plurality of scan electrodes and sustain electrodes formed on an upper substrate, and a plurality of address electrodes formed on a lower substrate; And a driving unit supplying a driving signal to the plurality of electrodes. 하나의 프레임을 구성하는 복수의 서브필드들 중 적어도 하나의 서스테인 구간에서, 첫번째 서스테인 신호는 제1 전압으로부터 제2 전압까지 점진적으로 상승하는 제1 구간 및 상기 제2 전압보다 높은 제3 전압을 유지하는 제2 구간을 순차적으로 포함하고,In at least one sustain period of the plurality of subfields constituting one frame, the first sustain signal maintains a first period in which the first voltage gradually rises from the first voltage to the second voltage and a third voltage higher than the second voltage. Sequentially comprising a second section to 상기 제1 구간의 길이가 상기 제2 구간의 길이보다 긴 것을 특징으로 하는 플라즈마 디스플레이 장치.And the length of the first section is longer than the length of the second section. 제1항에 있어서,The method of claim 1, 상기 복수의 서브필드들 중 첫번째 서브필드에서, 첫번째 서스테인 신호가 상기 상승 구간 및 유지 구간을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.And a first sustain signal includes the rising period and the sustain period in a first subfield of the plurality of subfields. 제1항에 있어서,The method of claim 1, 상기 제1 전압은 어드레스 구간동안 상기 스캔 전극에 공급되는 스캔 바이어 스 전압인 것을 특징으로 하는 플라즈마 디스플레이 장치.And the first voltage is a scan bias voltage supplied to the scan electrode during an address period. 제1항에 있어서,The method of claim 1, 상기 제2 전압은 그라운드 전압과 실질적으로 동일한 것을 특징으로 하는 플라즈마 디스플레이 장치.And the second voltage is substantially the same as the ground voltage. 제1항에 있어서,The method of claim 1, 상기 제3 전압은 서스테인 전압인 것을 특징으로 하는 플라즈마 디스플레이 장치.And the third voltage is a sustain voltage. 제1항에 있어서,The method of claim 1, 리셋 구간동안 상기 스캔 전극에 공급되는 리셋 신호는 제4 전압으로부터 제5 전압까지 점진적으로 상승하는 셋업 구간을 포함하고,The reset signal supplied to the scan electrode during the reset period includes a setup period which gradually rises from the fourth voltage to the fifth voltage, 상기 셋업 구간동안 상기 리셋 신호의 상승 기울기는 상기 상승 구간동안 상기 첫번째 서스테인 신호의 상승 기울기와 실질적으로 동일한 것을 특징으로 하는 플라즈마 디스플레이 장치.And the rising slope of the reset signal during the setup period is substantially the same as the rising slope of the first sustain signal during the rising period. 제1항에 있어서,The method of claim 1, 서스테인 구간동안 상기 스캔 전극 및 서스테인 전극에 공급되는 복수의 서스테인 신호들 중 첫번째 서스테인 신호의 폭이 나머지 서스테인 신호들의 폭보다 넓은 것을 특징으로 하는 플라즈마 디스플레이 장치.The width of the first sustain signal of the plurality of sustain signals supplied to the scan electrode and the sustain electrode during the sustain period is wider than the width of the remaining sustain signals. 제1항에 있어서,The method of claim 1, 서스테인 구간동안 상기 스캔 전극 및 서스테인 전극에 공급되는 복수의 서스테인 신호들 중 마지막 서스테인 신호의 폭은 첫번째 서스테인 신호의 폭 이하인 것을 특징으로 하는 플라즈마 디스플레이 장치.The width of the last sustain signal of the plurality of sustain signals supplied to the scan electrode and the sustain electrode during the sustain period is less than the width of the first sustain signal. 제1항에 있어서,The method of claim 1, 서스테인 구간동안 상기 스캔 전극 및 서스테인 전극에 공급되는 복수의 서스테인 신호들 중 마지막 서스테인 신호의 폭은 첫번째 서스테인 신호를 제외한 나머지 서스테인 신호들의 폭보다 넓은 것을 특징으로 하는 플라즈마 디스플레이 장치.The width of the last sustain signal among the plurality of sustain signals supplied to the scan electrode and the sustain electrode during the sustain period is wider than the width of the remaining sustain signals except the first sustain signal.

Images