KR20090076399A - Plasma display apparatus - Google Patents

Plasma display apparatus Download PDF

Info

Publication number
KR20090076399A
KR20090076399A KR1020080002322A KR20080002322A KR20090076399A KR 20090076399 A KR20090076399 A KR 20090076399A KR 1020080002322 A KR1020080002322 A KR 1020080002322A KR 20080002322 A KR20080002322 A KR 20080002322A KR 20090076399 A KR20090076399 A KR 20090076399A
Authority
KR
South Korea
Prior art keywords
voltage
sustain
section
subfield
electrode
Prior art date
Application number
KR1020080002322A
Other languages
Korean (ko)
Inventor
박기락
배종운
유성환
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020080002322A priority Critical patent/KR20090076399A/en
Publication of KR20090076399A publication Critical patent/KR20090076399A/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J17/00—Gas-filled discharge tubes with solid cathode
    • H01J17/38—Cold-cathode tubes
    • H01J17/48—Cold-cathode tubes with more than one cathode or anode, e.g. sequence-discharge tube, counting tube, dekatron
    • H01J17/49—Display panels, e.g. with crossed electrodes, e.g. making use of direct current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

A plasma display apparatus is provided to improve image quality while preventing over-discharge in supplying a sustain signal by raising a voltage to the sustain voltage gradually. A sustain signal supplied to the scan electrode(Y) is gradually rises among the sustain address of the first sub-field from the first voltage(V1) to the second voltage(V2). A second section(s2) maintains the third voltage(V3) higher than the second voltage, and the third section(s3) descends from the third voltage to the fourth voltage. A signal which is descended from the fifth voltage to the sixth voltage gradually is supplied to the sustain electrode.

Description

플라즈마 디스플레이 장치{Plasma display apparatus}Plasma display apparatus

본 발명은 플라즈마 디스플레이 장치에 관한 것으로서, 보다 상세하게는 플라즈마 디스플레이 패널을 구동시키는 방법에 관한 것이다.The present invention relates to a plasma display device, and more particularly, to a method of driving a plasma display panel.

플라즈마 디스플레이 패널(Plasma Display Panel,이하 PDP라 함)은 불활성 혼합가스의 방전시 발생하는 진공자외선(VUV)에 의해 형광체를 여기 발광시킴으로써 화상을 표시한다.The plasma display panel (hereinafter referred to as PDP) displays an image by excitation and emitting phosphors by vacuum ultraviolet rays (VUV) generated when the inert gas is discharged.

이러한 PDP는 대형화와 박막화가 용이할 뿐만 아니라 구조가 단순해짐으로 제작이 용이해지고 아울러 다른 평면 표시장치에 비하여 휘도 및 발광효율이 높다는 장점을 가진다. 특히, 교류 면방전형 3전극 플라즈마 디스플레이 패널은 방전시 표면에 벽전하가 축적되어 방전에 의해 발생되는 스퍼터링으로부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 이점을 가진다.Such a PDP is not only large in size and thin in thickness, but also has a simple structure and is easy to manufacture, and has a high luminance and high luminous efficiency compared to other flat display devices. In particular, the AC surface-discharge type 3-electrode plasma display panel has advantages of low voltage driving and long life because wall charges are accumulated on the surface during discharge to protect the electrodes from sputtering caused by the discharge.

본 발명이 이루고자 하는 기술적 과제는, 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호를 안정적으로 패널에 공급할 수 있는 플라즈마 디스플레이 장치를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a plasma display apparatus capable of stably supplying a driving signal for driving a plasma display panel to a panel.

상기한 과제를 해결하기 위한 본 발명에 따른 플라즈마 디스플레이 장치는, 상부기판에 형성되는 복수의 스캔전극들 및 서스테인전극들과 하부기판에 형성되는 복수의 어드레스전극들을 구비하는 플라즈마 디스플레이 패널; 및 상기 복수의 전극들에 구동 신호를 공급하는 구동부를 포함하고, 하나의 프레임을 구성하는 복수의 서브필드들 중 제1 서브필드의 서스테인 구간에서 상기 스캔 전극에 공급되는 서스테인 신호는 제1 전압으로부터 제2 전압까지 점진적으로 상승하는 제1 구간, 상기 제2 전압보다 높은 제3 전압을 유지하는 제2 구간 및 상기 제3 전압으로부터 제4 전압까지 하강하는 제3 구간을 포함하고, 상기 제1 구간동안 제5 전압으로부터 제6 전압까지 점진적으로 하강하는 신호가 상기 서스테인 전극에 공급되는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a plasma display apparatus including: a plasma display panel including a plurality of scan electrodes and sustain electrodes formed on an upper substrate, and a plurality of address electrodes formed on a lower substrate; And a driving unit supplying a driving signal to the plurality of electrodes, wherein the sustain signal supplied to the scan electrode in the sustain period of the first subfield among the plurality of subfields constituting one frame is obtained from a first voltage. A first section gradually increasing to a second voltage, a second section maintaining a third voltage higher than the second voltage, and a third section falling from the third voltage to a fourth voltage, the first section While the signal gradually falling from the fifth voltage to the sixth voltage is supplied to the sustain electrode.

본 발명에 의하면, 플라즈마 디스플레이 패널에 서스테인 신호를 공급함에 있어, 스캔 전극 및 서스테인 전극에 공급되는 전압을 점진적으로 상승 및 하강시킨 후 서스테인 전압까지 상승시킴으로써, 서스테인 신호 공급시 강방전을 방지하 고 저계조 표현을 가능하게 함으로써 디스플레이 영상의 화질을 개선할 수 있다.According to the present invention, in supplying a sustain signal to the plasma display panel, by gradually raising and lowering the voltages supplied to the scan electrode and the sustain electrode, and then raising the sustain voltage to prevent the strong discharge during the sustain signal supply. By enabling the gray scale representation, the image quality of the display image may be improved.

이하, 첨부된 도면을 참조하여 본 발명에 따른 플라즈마 디스플레이 장치에 관하여 상세히 설명한다. 도 1은 플라즈마 디스플레이 패널의 구조에 대한 일실시예를 사시도로 도시한 것이다. Hereinafter, a plasma display device according to the present invention will be described in detail with reference to the accompanying drawings. 1 is a perspective view illustrating an embodiment of a structure of a plasma display panel.

도 1에 도시된 바와 같이, 플라즈마 디스플레이 패널은 상부기판(10) 상에 형성되는 유지 전극 쌍인 스캔 전극(11) 및 서스테인 전극(12), 하부기판(20) 상에 형성되는 어드레스 전극(22)을 포함한다.As shown in FIG. 1, the plasma display panel includes a scan electrode 11, a sustain electrode 12, a sustain electrode pair formed on the upper substrate 10, and an address electrode 22 formed on the lower substrate 20. It includes.

상기 유지 전극 쌍(11, 12)은 통상 인듐틴옥사이드(Indium-Tin-Oxide;ITO)로 형성된 투명전극(11a, 12a)과 버스 전극(11b, 12b)을 포함하며, 상기 버스 전극(11b, 12b)은 은(Ag), 크롬(Cr) 등의 금속 또는 크롬/구리/크롬(Cr/Cu/Cr)의 적층형이나 크롬/알루미늄/크롬(Cr/Al/Cr)의 적층형으로 형성될 수 있다. 버스 전극(11b, 12b)은 투명전극(11a, 12a) 상에 형성되어, 저항이 높은 투명전극(11a, 12a)에 의한 전압 강하를 줄이는 역할을 한다.The sustain electrode pairs 11 and 12 generally include transparent electrodes 11a and 12a and bus electrodes 11b and 12b formed of indium tin oxide (ITO), and the bus electrodes 11b and 12b. 12b) may be formed of a metal such as silver (Ag) or chromium (Cr) or a stack of chromium / copper / chromium (Cr / Cu / Cr) or a stack of chromium / aluminum / chromium (Cr / Al / Cr). . The bus electrodes 11b and 12b are formed on the transparent electrodes 11a and 12a to serve to reduce voltage drop caused by the transparent electrodes 11a and 12a having high resistance.

한편, 본 발명의 일실시예에 따르면 유지 전극쌍(11, 12)은 투명전극(11a 12a)과 버스 전극(11b, 12b)이 적층된 구조 뿐만 아니라, 투명 전극(11a, 12a)이 없이 버스 전극(11b, 12b)만으로도 구성될 수 있다. 이러한 구조는 투명 전극(11a, 12a)을 사용하지 않으므로, 패널 제조의 단가를 낮출 수 있는 장점이 있다. 이러한 구조에 사용되는 버스 전극(11b, 12b)은 위에 열거한 재료 이외에 감광성 재료등 다양한 재료가 가능할 것이다.Meanwhile, according to the exemplary embodiment of the present invention, the sustain electrode pairs 11 and 12 may not only have a structure in which the transparent electrodes 11a 12a and the bus electrodes 11b and 12b are stacked, but also the buses without the transparent electrodes 11a and 12a. Only the electrodes 11b and 12b may be configured. This structure does not use the transparent electrodes (11a, 12a), there is an advantage that can lower the cost of manufacturing the panel. The bus electrodes 11b and 12b used in this structure may be various materials such as photosensitive materials in addition to the materials listed above.

스캔 전극(11) 및 서스테인 전극(12)의 투명전극(11a, 12a)과 버스전극(11b, 11c)의 사이에는 상부 기판(10)의 외부에서 발생하는 외부광을 흡수하여 반사를 줄여주는 광차단의 기능과 상부 기판(10)의 퓨리티(Purity) 및 콘트라스트를 향상시키는 기능을 하는 블랙 매트릭스(Black Matrix, BM, 15)가 배열된다.Light between the scan electrodes 11 and the sustain electrodes 12 between the transparent electrodes 11a and 12a and the bus electrodes 11b and 11c to absorb external light generated outside the upper substrate 10 to reduce reflection. A black matrix (BM, 15) is arranged that functions to block and to improve the purity and contrast of the upper substrate 10.

본 발명의 일실시예에 따른 블랙 매트릭스(15)는 상부 기판(10)에 형성되는데, 격벽(21)과 중첩되는 위치에 형성되는 제1 블랙 매트릭스(15)와, 투명전극(11a, 12a)과 버스전극(11b, 12b)사이에 형성되는 제2 블랙 매트릭스(11c, 12c)로 구성될 수 있다. 여기서, 제 1 블랙 매트릭스(15)와 블랙층 또는 블랙 전극층이라고도 하는 제 2 블랙 매트릭스(11c, 12c)는 형성 과정에서 동시에 형성되어 물리적으로 연결될 수 있고, 동시에 형성되지 않아 물리적으로 연결되지 않을 수도 있다. The black matrix 15 according to the exemplary embodiment of the present invention is formed on the upper substrate 10, the first black matrix 15 and the transparent electrodes 11a and 12a formed at positions overlapping the partition wall 21. And the second black matrices 11c and 12c formed between the bus electrodes 11b and 12b. Here, the first black matrix 15 and the second black matrices 11c and 12c, also referred to as black layers or black electrode layers, may be simultaneously formed and physically connected in the formation process, or may not be simultaneously formed and thus not physically connected. .

또한, 물리적으로 연결되어 형성되는 경우, 제 1 블랙 매트릭스(15)와 제 2 블랙 매트릭스(11c, 12c)는 동일한 재질로 형성되지만, 물리적으로 분리되어 형성되는 경우에는 다른 재질로 형성될 수 있다.In addition, when physically connected and formed, the first black matrix 15 and the second black matrix 11c and 12c may be formed of the same material, but may be formed of different materials when they are formed separately.

스캔 전극(11)과 서스테인 전극(12)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(13)과 보호막(14)이 적층된다. 상부 유전체층(13)에는 방전에 의하여 발생된 하전입자들이 축적되고, 유지 전극 쌍(11, 12)을 보호하는 기능을 수행할 수 있다. 보호막(14)은 가스 방전시 발생된 하전입자들의 스피터링으로부터 상부 유전체층(13)을 보호하고, 2차 전자의 방출 효율을 높이게 된다.The upper dielectric layer 13 and the passivation layer 14 are stacked on the upper substrate 10 having the scan electrode 11 and the sustain electrode 12 side by side. Charged particles generated by the discharge are accumulated in the upper dielectric layer 13, and the protective electrode pairs 11 and 12 may be protected. The protective film 14 protects the upper dielectric layer 13 from sputtering of charged particles generated during gas discharge, and increases emission efficiency of secondary electrons.

또한, 어드레스 전극(22)은 스캔 전극(11) 및 서스테인 전극(12)과 교차되는 방향으로 형성된다. 또한, 어드레스 전극(22)이 형성된 하부기판(20) 상에는 하부 유전체층(24)과 격벽(21)이 형성된다.In addition, the address electrode 22 is formed in a direction crossing the scan electrode 11 and the sustain electrode 12. In addition, a lower dielectric layer 24 and a partition wall 21 are formed on the lower substrate 20 on which the address electrode 22 is formed.

또한, 하부 유전체층(24)과 격벽(21)의 표면에는 형광체층(23)이 형성된다. 격벽(21)은 세로 격벽(21a)와 가로 격벽(21b)가 폐쇄형으로 형성되고, 방전셀을 물리적으로 구분하며, 방전에 의해 생성된 자외선과 가시광이 인접한 방전셀에 누설되는 것을 방지한다.In addition, the phosphor layer 23 is formed on the surfaces of the lower dielectric layer 24 and the partition wall 21. The partition wall 21 has a vertical partition wall 21a and a horizontal partition wall 21b formed in a closed shape, and physically distinguishes discharge cells, and prevents ultraviolet rays and visible light generated by the discharge from leaking into adjacent discharge cells.

본 발명의 일실시예에는 도 1에 도시된 격벽(21)의 구조뿐만 아니라, 다양한 형상의 격벽(21)의 구조도 가능할 것이다. 예컨대, 세로 격벽(21a)과 가로 격벽(21b)의 높이가 다른 차등형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중 적어도 하나 이상에 배기 통로로 사용 가능한 채널(Channel)이 형성된 채널형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중 하나 이상에 홈(Hollow)이 형성된 홈형 격벽 구조 등이 가능할 것이다. In an embodiment of the present invention, not only the structure of the partition wall 21 illustrated in FIG. 1, but also the structure of the partition wall 21 having various shapes may be possible. For example, a channel in which a channel usable as an exhaust passage is formed in at least one of the differential partition structure, the vertical partition 21a, or the horizontal partition 21b having different heights of the vertical partition 21a and the horizontal partition 21b. A grooved partition structure having a groove formed in at least one of the type partition wall structure, the vertical partition wall 21a, or the horizontal partition wall 21b may be possible.

여기서, 차등형 격벽 구조인 경우에는 가로 격벽(21b)의 높이가 높은 것이 더 바람직하고, 채널형 격벽 구조나 홈형 격벽 구조인 경우에는 가로 격벽(21b)에 채널이 형성되거나 홈이 형성되는 것이 바람직할 것이다.Here, in the case of the differential partition wall structure, the height of the horizontal partition wall 21b is more preferable, and in the case of the channel partition wall structure or the groove partition wall structure, it is preferable that a channel is formed or the groove is formed in the horizontal partition wall 21b. something to do.

한편, 본 발명의 일실시예에서는 R, G 및 B 방전셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능할 것이다. 예컨대, R, G 및 B 방전셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능할 것이다. 또한, 방전셀의 형상도 사각형상 뿐만 아니라, 오각형, 육각형 등의 다양한 다각 형상도 가능할 것이다.Meanwhile, in one embodiment of the present invention, although the R, G and B discharge cells are shown and described as being arranged on the same line, it may be arranged in other shapes. For example, a Delta type arrangement in which R, G, and B discharge cells are arranged in a triangular shape may be possible. In addition, the shape of the discharge cell may be not only rectangular, but also various polygonal shapes such as a pentagon and a hexagon.

또한, 형광체층(23)은 가스 방전시 발생된 자외선에 의해 발광되어 적색(R), 녹색(G) 또는 청색(B) 중 어느 하나의 가시광을 발생하게 된다. 여기서, 상부/하부 기판(10, 20)과 격벽(21) 사이에 마련된 방전공간에는 방전을 위한 He+Xe, Ne+Xe 및 He+Ne+Xe 등의 불활성 혼합가스가 주입된다.In addition, the phosphor layer 23 emits light by ultraviolet rays generated during gas discharge to generate visible light of any one of red (R), green (G), and blue (B). Here, an inert mixed gas such as He + Xe, Ne + Xe and He + Ne + Xe for discharging is injected into the discharge space provided between the upper / lower substrates 10 and 20 and the partition wall 21.

도 2는 플라즈마 디스플레이 패널의 전극 배치에 대한 일실시예를 도시한 것으로, 플라즈마 디스플레이 패널을 구성하는 복수의 방전셀들은 도 2에 도시된 바와 같이 매트릭스 형태로 배치되는 것이 바람직하다. 복수의 방전셀들은 각각 스캔 전극 라인(Y1 내지 Ym), 서스테인 전극 라인(Z1 내지 Zm) 및 어드레스 전극 라인(X1 내지 Xn)의 교차부에 마련된다. 스캔 전극 라인(Y1 내지 Ym)은 순차적으로 구동되거나 동시에 구동될 수 있고, 서스테인 전극 라인(Z1 내지 Zm)은 동시에 구동될 수 있다. 어드레스 전극라인(X1 내지 Xn)은 기수 번째 라인들과 우수 번째 라인들로 분할되어 구동되거나 순차적으로 구동될 수 있다.FIG. 2 illustrates an embodiment of an electrode arrangement of a plasma display panel, and a plurality of discharge cells constituting the plasma display panel are preferably arranged in a matrix form as shown in FIG. 2. The plurality of discharge cells are provided at the intersections of the scan electrode lines Y1 to Ym, the sustain electrode lines Z1 to Zm, and the address electrode lines X1 to Xn, respectively. The scan electrode lines Y1 to Ym may be driven sequentially or simultaneously, and the sustain electrode lines Z1 to Zm may be driven simultaneously. The address electrode lines X1 to Xn may be driven by being divided into odd-numbered lines and even-numbered lines, or sequentially driven.

도 2에 도시된 전극 배치는 본 발명에 따른 플라즈마 패널의 전극 배치에 대한 일실시예에 불과하므로, 본 발명은 도 2에 도시된 플라즈마 디스플레이 패널의 전극 배치 및 구동 방식에 한정되지 아니한다. 예컨데, 상기 스캔 전극 라인(Y1 내지 Ym)들 중 2 개의 스캔 전극 라인이 동시에 스캐닝되는 듀얼 스캔(dual scan) 방식도 가능하다. 또한, 상기 어드레스 전극 라인(X1 내지 Xn)은 패널의 중앙 부분에서 상, 하로 분할되어 구동될 수도 있다.Since the electrode arrangement shown in FIG. 2 is only an embodiment of the electrode arrangement of the plasma panel according to the present invention, the present invention is not limited to the electrode arrangement and driving method of the plasma display panel shown in FIG. 2. For example, a dual scan method in which two scan electrode lines among the scan electrode lines Y1 to Ym are simultaneously scanned is possible. In addition, the address electrode lines X1 to Xn may be driven by being divided up and down in the center portion of the panel.

도 3은 하나의 프레임(frame)을 복수의 서브필드로 나누어 시분할 구동시키는 방법에 대한 일실시예를 타이밍도로 도시한 것이다. 단위 프레임은 시분할 계조 표시를 실현하기 위하여 소정 개수 예컨대 8개의 서브필드들(SF1, ..., SF8)로 분할될 수 있다. 또한, 각 서브필드(SF1, ...SF8)는 리셋 구간(미도시)과, 어드레스 구간(A1, ..., A8)및, 서스테인 구간(S1, ..., S8)로 분할된다.3 is a timing diagram illustrating an embodiment of a time division driving method by dividing a frame into a plurality of subfields. The unit frame may be divided into a predetermined number, for example, eight subfields SF1, ..., SF8 to realize time division gray scale display. Each subfield SF1, ... SF8 is divided into a reset section (not shown), an address section A1, ..., A8 and a sustain section S1, ..., S8.

여기서, 본 발명의 일실시예에 따르면 리셋 구간은 복수 개의 서브필드 중 적어도 하나에서 생략될 수 있다. 예컨대, 리셋 구간은 최초의 서브필드에서만 존재하거나, 최초의 서브필드와 전체 서브필드 중 중간 정도의 서브필드에서만 존재할 수도 있다.Here, according to an embodiment of the present invention, the reset period may be omitted in at least one of the plurality of subfields. For example, the reset period may exist only in the first subfield or may exist only in a subfield about halfway between the first subfield and all the subfields.

각 어드레스 구간(A1, ..., A8)에서는, 어드레스 전극(X)에 표시 데이터 신호가 인가되고, 각 스캔 전극(Y)에 상응하는 스캔 펄스가 순차적으로 인가된다.In each address section A1, ..., A8, a display data signal is applied to the address electrode X, and scan pulses corresponding to each scan electrode Y are sequentially applied.

각 서스테인 구간(S1, ...,S8)에서는, 스캔 전극(Y)과 서스테인 전극(Z)에 서스테인 펄스가 교호하게 인가되어, 어드레스 구간(A1, ..., A8)에서 벽전하들이 형성된 방전셀들에서 서스테인 방전을 일으킨다.In each of the sustain periods S1, ..., S8, a sustain pulse is alternately applied to the scan electrode Y and the sustain electrode Z to form wall charges in the address periods A1, ..., A8. Sustain discharge occurs in the discharge cells.

플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 서스테인 방전 구간(S1, ..., S8)내의 서스테인 방전 펄스 개수에 비례한다. 1 화상을 형성하는 하나의 프레임이, 8개의 서브필드와 256계조로 표현되는 경우에, 각 서브필드에는 차례대로 1, 2, 4, 8, 16, 32, 64, 128의 비율로 서로 다른 서스테인 펄스의 수가 할당될 수 있다. 만일 133계조의 휘도를 얻기 위해서는, 서브필드1 구간, 서브필드3 구간 및 서브필드8 구간 동안 셀들을 어드레싱하여 서스테인 방전하면 된다.The luminance of the plasma display panel is proportional to the number of sustain discharge pulses in the sustain discharge periods S1, ..., S8 occupied in the unit frame. When one frame forming one image is represented by eight subfields and 256 gradations, each subfield in turn has different sustains at a ratio of 1, 2, 4, 8, 16, 32, 64, and 128. The number of pulses can be assigned. In order to obtain luminance of 133 gradations, cells may be sustained by addressing the cells during the subfield 1 section, the subfield 3 section, and the subfield 8 section.

각 서브필드에 할당되는 서스테인 방전 수는, APC(Automatic Power Control)단계에 따른 서브필드들의 가중치에 따라 가변적으로 결정될 수 있다. 즉, 도 3에 서는 한 프레임을 8개의 서브필드로 분할하는 경우를 예로 들어 설명하였으나 본 발명은 그에 한정되지 아니하며, 한 프레임을 형성하는 서브필드의 수를 설계사양에 따라 다양하게 변형하는 것이 가능하다. 예를 들어, 한 프레임을 12 또는 16 서브필드 등과 같이, 8 서브필드 이상으로 분할하여 플라즈마 디스플레이 패널을 구동시킬 수 있다.The number of sustain discharges allocated to each subfield may be variably determined according to weights of the subfields according to the APC (Automatic Power Control) step. That is, in FIG. 3, a case in which one frame is divided into eight subfields has been described as an example. However, the present invention is not limited thereto, and the number of subfields forming one frame may be variously modified according to design specifications. Do. For example, a plasma display panel may be driven by dividing one frame into eight or more subfields, such as 12 or 16 subfields.

또한 각 서브필드에 할당되는 서스테인 방전 수는 감마특성이나 패널특성을 고려하여 다양하게 변형하는 것이 가능하다. 예컨대, 서브필드 4에 할당된 계조도를 8에서 6으로 낮추고, 서브필드 6 에 할당된 계조도를 32 에서 34 로 높일 수 있다.The number of sustain discharges allocated to each subfield can be variously modified in consideration of gamma characteristics and panel characteristics. For example, the gray level assigned to subfield 4 may be lowered from 8 to 6, and the gray level assigned to subfield 6 may be increased from 32 to 34.

도 4는 상기 분할된 하나의 서브필드에 대해, 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호들에 대한 일실시예를 타이밍도로 도시한 것이다.4 is a timing diagram illustrating an embodiment of driving signals for driving a plasma display panel with respect to the divided subfield.

상기 서브필드는 스캔 전극들(Y) 상에 정극성 벽전하를 형성하고 서스테인 전극들(Z) 상에 부극성 벽전하를 형성하기 위한 프리 리셋(pre reset) 구간, 프리 리셋 구간에 의해 형성된 벽전하 분포를 이용하여 전 화면의 방전셀들을 초기화하기 위한 리셋(reset) 구간, 방전셀을 선택하기 위한 어드레스(address) 구간 및 선택된 방전셀들의 방전을 유지시키기 위한 서스테인(sustain) 구간을 포함한다.The subfield is a wall formed by a pre-reset section and a pre-reset section for forming positive wall charges on the scan electrodes Y and negative wall charges on the sustain electrodes Z. A reset section for initializing the discharge cells of the entire screen using the charge distribution, an address section for selecting the discharge cells, and a sustain section for maintaining the discharge of the selected discharge cells.

리셋 구간은 셋업(setup) 구간 및 셋 다운(setdown) 구간으로 이루어지며, 상기 셋업 구간에서는 모든 스캔 전극으로 상승 램프 파형(Ramp-up)이 동시 인가되어 모든 방전셀에서 미세 방전이 발생되고, 이에 따라 벽전하가 생성된다. 상기 셋다운 구간에는 상기 상승 램프 파형(Ramp-up)의 피크 전압보다 낮은 정극성 전압에 서 하강하는 하강 램프파형(Ramp-down)이 모든 스캔 전극(Y)으로 동시에 인가되어 모든 방전셀에서 소거방전이 발생되고, 이에 따라 셋업 방전에 의해 생성된 벽전하 및 공간전하 중 불요 전하를 소거시킨다.The reset section includes a setup section and a setdown section. In the setup section, rising ramp waveforms (Ramp-up) are simultaneously applied to all scan electrodes to generate fine discharges in all discharge cells. Thus, wall charges are generated. In the set-down period, a falling ramp waveform (Ramp-down) falling at a positive voltage lower than the peak voltage of the rising ramp waveform (Ramp-up) is simultaneously applied to all scan electrodes (Y), thereby erasing discharge in all discharge cells. Is generated, thereby eliminating unnecessary charges during wall charges and space charges generated by the setup discharges.

어드레스 구간에는 스캔 전극으로 부극성의 스캔 신호(scan)가 순차적으로 인가되고, 이와 동시에 상기 어드레스 전극(X)으로 정극성의 어드레스 전압(Va)을 가지는 데이터 신호(data)가 인가된다. 이러한 상기 스캔 신호(scan)와 데이터 신호(data) 간의 전압 차와 상기 리셋 구간 동안 생성된 벽전압에 의해 어드레스 방전이 발생 되어 셀이 선택된다. 한편, 상기 셋다운 구간과 어드레스 구간 동안에 상기 서스테인 전극에는 서스테인 전압을 유지하는 신호가 인가된다.In the address period, a negative scan signal scan is sequentially applied to the scan electrode, and at the same time, a data signal data having a positive address voltage Va is applied to the address electrode X. The address discharge is generated by the voltage difference between the scan signal and the data signal and the wall voltage generated during the reset period, thereby selecting the cell. Meanwhile, a signal for maintaining a sustain voltage is applied to the sustain electrode during the set down period and the address period.

상기 서스테인 구간에는 스캔 전극과 서스테인 전극에 교번적으로 서스테인 전압(Vs)을 가지는 서스테인 펄스가 인가되어 스캔 전극과 서스테인 전극 사이에 면방전 형태로 서스테인 방전이 발생된다.In the sustain period, a sustain pulse having a sustain voltage Vs is alternately applied to the scan electrode and the sustain electrode to generate sustain discharge in the form of surface discharge between the scan electrode and the sustain electrode.

도 4에 도시된 구동 파형들은 본 발명에 따른 플라즈마 디스플레이 패널을 구동시키기 위한 신호들에 대한 일실시예로서, 상기 도 4에 도시된 파형들에 의해 본 발명은 한정되지 아니한다. 예컨데, 상기 프리 리셋 구간이 생략될 수 있으며, 도 4에 도시된 구동 신호들의 극성 및 전압 레벨은 필요에 따라 변경이 가능하고, 상기 서스테인 방전이 완료된 후에 벽전하 소거를 위한 소거 신호가 서스테인 전극에 인가될 수도 있다. 또한, 상기 서스테인 신호가 스캔 전극(Y)과 서스테인(Z) 전극 중 어느 하나에만 인가되어 서스테인 방전을 일으키는 싱글 서스테인(single sustain) 구동도 가능하다.The driving waveforms shown in FIG. 4 are exemplary embodiments of signals for driving the plasma display panel according to the present invention, and the present invention is not limited to the waveforms shown in FIG. 4. For example, the pre-reset period may be omitted, and the polarity and the voltage level of the driving signals illustrated in FIG. 4 may be changed as necessary. After the sustain discharge is completed, an erase signal for erasing wall charge may be applied to the sustain electrode. May be authorized. In addition, the single sustain driving may be performed by applying the sustain signal to only one of the scan electrode (Y) and the sustain (Z) electrode to generate a sustain discharge.

도 5 내지 도 8는 본 발명에 따른 구동 신호의 파형에 대한 실시예들을 타이밍도로 도시한 것이다.5 through 8 illustrate timing diagrams of embodiments of a waveform of a driving signal according to the present invention.

도 5를 참조하면, 서스테인 구간동안 공급되는 서스테인 신호는 제1, 2, 3 구간(s1, s2, s3)을 순차적으로 포함할 수 있으며, 상기 제1 구간(s1)에서 스캔 전극(Y)에 공급되는 전압이 스캔 바이어스 전압(Vsb)으로부터 미리 설정된 제1 전압(V1)까지 점진적으로 상승한 후, 상기 제2 구간(s2)에서 상기 제1 전압(V1)으로부터 서스테인 전압(Vs)까지 상승할 수 있다.Referring to FIG. 5, the sustain signal supplied during the sustain period may include first, second, and third sections s1, s2, and s3, and may be sequentially applied to the scan electrode Y in the first section s1. After the supplied voltage gradually rises from the scan bias voltage Vsb to the preset first voltage V1, the supplied voltage may rise from the first voltage V1 to the sustain voltage Vs in the second period s2. have.

상기 제1 구간(s1)에서 서스테인 전극(Z)에 공급되는 전압을 제1 서스테인 바이어스 전압(Vzb1)으로부터 제2 서스테인 바이어스 전압(Vzb2)까지 점진적으로 하강시킬 수 있다.In the first period s1, the voltage supplied to the sustain electrode Z may be gradually lowered from the first sustain bias voltage Vzb1 to the second sustain bias voltage Vzb2.

상기와 같이, 서스테인 신호가 스캔 바이어스 전압(Vsb)으로부터 서스테인 전압(Vs)까지 급격히 상승하지 아니하고, 스캔 전극(Y) 및 서스테인 전극(Z)에 공급되는 전압이 점진적으로 상승 및 하강하는 제1 구간(s1)을 포함함으로써, 서스테인 구간에서 강방전이 발생하는 것을 방지하고 점진적으로 전압 변화에 의한 약방전을 발생시켜 저계조 표현이 가능하도록 할 수 있다.As described above, the first period in which the sustain signal does not rise rapidly from the scan bias voltage Vsb to the sustain voltage Vs, but the voltage supplied to the scan electrode Y and the sustain electrode Z gradually rises and falls. By including (s1), it is possible to prevent strong discharge from occurring in the sustain period and to gradually generate weak discharge due to voltage change, thereby enabling low gray scale expression.

또한, 도 5에 도시된 바와 같이 제3 구간(s3)에서 스캔 전극(Y)에 공급되는 전압을 서스테인 전압(Vs)에서 제2 전압(V2)까지 감소시킨 후 제2 전압(V2)에서 제3 전압(V3)까지 감소시킬 수 있다.In addition, as shown in FIG. 5, the voltage supplied to the scan electrode Y in the third section s3 is reduced from the sustain voltage Vs to the second voltage V2, and then the second voltage V2 is applied. Can be reduced up to 3 voltages (V3).

상기와 같이, 제3 구간(s3)동안 스캔 전극(Y)에 공급되는 전압을 2 이상의 단계로 나누어 감소시킴으로써, 서스테인 신호의 전압 하강 구간에서 전압이 급격 히 하강함에 따른 피킹(peacking) 전류의 발생을 감소시킬 수 있으며, 그로 인해 구동 회로의 손상을 방지하고 안정된 구동 신호 공급이 가능하게 할 수 있다.As described above, by reducing the voltage supplied to the scan electrode (Y) during the third period (s3) by dividing the voltage into two or more stages, the peaking current is generated as the voltage drops rapidly in the voltage drop section of the sustain signal It is possible to reduce the voltage, thereby preventing damage to the driving circuit and enabling a stable driving signal supply.

도 5에 도시된 바와 같은 저계조 표현을 위한 구동 신호 파형은 하나의 프레임을 구성하는 복수의 서브필드들 중 일부의 서브필드에서 공급될 수 있으며, 바람직하게는 상기 복수의 서브필드들 중 저계조 표현을 위한 첫번째 서브필드에서 공급될 수 있다.The driving signal waveform for low gradation representation as shown in FIG. 5 may be supplied from some subfields of a plurality of subfields constituting one frame, and preferably a low gradation among the plurality of subfields. May be supplied in the first subfield for the presentation.

또한, 도 5에 도시된 바와 같이 서스테인 신호가 점진적으로 전압이 상승하는 구간을 포함함으로써, 서스테인 신호의 전압 상승 구간에서 발생할 수 있는 피킹 노이즈를 감소시킬 수 있다.In addition, as illustrated in FIG. 5, the sustain signal includes a section in which the voltage gradually increases, thereby reducing peaking noise that may occur in the voltage rise section of the sustain signal.

상기한 바와 같이 서스테인 구간에서의 강방전 발생을 방지하여 저계조 표현이 가능하도록 하고 피킹 노이즈의 발생을 감소시키기 위해, 서스테인 신호의 제1 구간(s1)의 길이는 제2 구간(s2)의 길이보다 긴 것이 바람직하다.As described above, the length of the first section s1 of the sustain signal is the length of the second section s2 in order to prevent the occurrence of strong discharge in the sustain section to enable low gray scale expression and to reduce the occurrence of picking noise. Longer ones are preferred.

도 6을 참조하면, 제1 구간(s1)동안 스캔 전극(Y) 및 서스테인 전극(Z)에 공급되는 전압의 변화는 곡선 형태를 가질 수 있다.Referring to FIG. 6, a change in voltage supplied to the scan electrode Y and the sustain electrode Z during the first period s1 may have a curved shape.

즉, 제1 구간(s1)동안 스캔 전극(Y)에 공급되는 서스테인 신호의 전압이 비선형적으로 상승할 수 있으며, 제1 구간(s1)동안 서스테인 전극(Z)에 공급되는 전압이 비선형적으로 상승할 수 있다.That is, the voltage of the sustain signal supplied to the scan electrode Y may increase nonlinearly during the first period s1, and the voltage supplied to the sustain electrode Z during the first period s1 may be nonlinearly increased. Can rise.

도 6에 도시된 바와 같은 공급 전압의 비선형적인 상승 또는 하강에 의해, 서스테인 구간동안의 약방전 발생 및 유지가 보다 효율적일 수 있다.By non-linear rise or fall of the supply voltage as shown in Fig. 6, weak discharge generation and maintenance during the sustain period can be more efficient.

도 7을 참조하면, 서스테인 신호의 전압 하강 구간에서 피킹(peacking) 노이 즈가 발생하는 것을 감소시키기 위해, 제3 구간(s3) 동안 스캔 전극(Y)에 공급되는 전압을 서스테인 전압(Vs)으로부터 제3 전압(V3)까지 점진적으로 하강할 수 있다.Referring to FIG. 7, in order to reduce occurrence of peaking noise in the voltage drop period of the sustain signal, the voltage supplied to the scan electrode Y during the third period s3 is reduced from the sustain voltage Vs. It may gradually fall to the third voltage V3.

도 8을 참조하면, 리셋 구간 중 셋업 구간동안 스캔 전극(Y)에 Vst1 전압까지 점진적으로 상승하는 제1 셋업 신호가 공급되며 서스테인 전극(Z)에 Vst2 전압까지 점진적으로 상승하는 제2 셋업 신호가 공급될 수 있다.Referring to FIG. 8, during the setup period of the reset period, a first setup signal that gradually rises to the Vst1 voltage is supplied to the scan electrode Y, and a second setup signal that gradually rises to the Vst2 voltage is supplied to the sustain electrode Z. Can be supplied.

상기한 바와 같이, 셋업 구간동안 스캔 전극(Y) 및 서스테인 전극(Z)에 점진적으로 상승하는 제1, 2 셋업 신호가 공급됨에 따라, 셋업 구간동안 스캔 전극(Y) 및 서스테인 전극(Z)에 형성되는 벽전하량의 차이를 감소시킬 수 있다. 그에 따라, 어드레스 구간동안 스캔 전극(Y)과 서스테인 전극(Z) 사이에서 발생할 수 있는 오방전을 감소시킬 수 있으며 스캔 전극(Y)과 어드레스 전극(X) 사이의 방전 효율을 향상시킬 수 있다.As described above, as the first and second setup signals are gradually supplied to the scan electrode Y and the sustain electrode Z during the setup period, the scan electrodes Y and the sustain electrode Z are supplied to the scan electrode Y and the sustain electrode Z during the setup period. The difference in the amount of wall charges formed can be reduced. Accordingly, erroneous discharge that may occur between the scan electrode Y and the sustain electrode Z during the address period can be reduced, and the discharge efficiency between the scan electrode Y and the address electrode X can be improved.

또한, 도 8에 도시된 바와 달리, 리셋 구간 중 셋다운 구간동안 서스테인 전극(Z)에도 전압이 점진적으로 하강하는 셋다운 신호가 공급될 수 있다.In addition, unlike in FIG. 8, the setdown signal in which the voltage gradually decreases may be supplied to the sustain electrode Z during the setdown period of the reset period.

도 9는 본 발명에 따른 구동 신호 파형에 대한 또 다른 실시예를 도시한 것이다.9 shows another embodiment of a drive signal waveform according to the present invention.

본 발명에 따른 플라즈마 디스플레이 장치의 경우, 하나의 프레임을 구성하는 복수의 서브필드들 중 일부의 서브필드는 선택적 쓰기(selective writing) 방식에 의한 서브필드이고, 나머지 서브필드들은 선택적 소거(selective erasing) 방식에 의한 서브필드일 수 있다.In the plasma display apparatus according to the present invention, some of the subfields of the plurality of subfields constituting one frame are subfields by a selective writing method, and the remaining subfields are selective erasing. It may be a subfield by a method.

선택적 쓰기(selective writing) 방식의 서브필드에서는, 리셋기간동안 전체 방전셀들을 초기화 시킨 후, 어드레스 기간동안 턴온될 방전셀들을 선택하고, 서스테인 기간동안 어드레스 방전에 의해 선택된 방전셀들에서 서스테인 방전을 발생시킬 수 있다.In the subfield of the selective writing method, after all the discharge cells are initialized during the reset period, the discharge cells to be turned on during the address period are selected, and sustain discharge is generated in the discharge cells selected by the address discharge during the sustain period. You can.

또한, 선택적 소거(selective erasing) 방식의 서브필드에서는, 어드레스 기간동안 턴오프될 방전셀들을 선택하고, 서스테인 기간동안 어드레스 방전에 의해 선택되지 않은 방전셀들에서 서스테인 방전시킬 수 있다.Further, in the sub-field of the selective erasing method, discharge cells to be turned off during the address period can be selected, and sustain discharge can be performed in discharge cells not selected by the address discharge during the sustain period.

그에 따라, 선택적 소거(selective erasing) 방식의 서브필드는 리셋 신호가 공급되는 리셋 구간을 포함하지 않을 수 있다.Accordingly, the subfield of the selective erasing method may not include the reset period to which the reset signal is supplied.

도 9를 참조하면, 하나의 프레임을 구성하는 복수의 서브필드들 중 첫번째 서브필드(SF1)가 선택적 쓰기(selective writing) 방식의 서브필드일 수 있으며, 나머지 서브필드(SF2, SF3, ...)는 선택적 소거(selective erasing) 방식의 서브필드일 수 있다.Referring to FIG. 9, the first subfield SF1 of the plurality of subfields constituting one frame may be a subfield of a selective writing method, and the remaining subfields SF2, SF3,... ) May be a subfield of a selective erasing scheme.

그에 따라, 도 9에 도시된 바와 같이 두번째 이후의 서브필드들(SF2, SF3, ...)은 리셋 구간을 포함하지 않을 수 있으며, 서스테인 구간에서 공급되는 첫번째 서스테인 신호가 서스테인 전극(Z)에 먼저 공급될 수 있다.Accordingly, as shown in FIG. 9, the second and subsequent subfields SF2, SF3,... May not include a reset period, and the first sustain signal supplied in the sustain period is supplied to the sustain electrode Z. May be supplied first.

또한, 본 발명에 따른 플라즈마 디스플레이 장치의 일실시예에 따르면, 선택적 쓰기(selective writing) 방식의 첫번째 서브필드(SF1)에서 도 5 내지 도 8을 참조하여 설명한 바와 같은 저계조 표현을 위한 구동 신호가 공급될 수 있다.In addition, according to an embodiment of the plasma display device according to the present invention, in the first subfield SF1 of the selective writing method, a driving signal for low gradation representation as described with reference to FIGS. Can be supplied.

도 9에 도시된 바와 같이, 저계조 표현을 위한 선택적 쓰기(selective writing) 방식의 첫번째 서브필드(SF1)에서는 하나의 서스테인 신호만이 스캔 전극(Y)에 공급될 수 있다.As shown in FIG. 9, only one sustain signal may be supplied to the scan electrode Y in the first subfield SF1 of the selective writing method for low gray scale representation.

안정된 방전 발생을 유도하고, 방전 효율을 향상시키기 위해, 선택적 쓰기(selective writing) 방식의 첫번째 서브필드(SF1)에서의 제1 스캔 바이어스 전압(Vsb1)이 선택적 소거(selective erasing) 방식의 두번째 이후의 서브필드들(SF2, SF3, ...)에서의 제2 스캔 바이어스 전압(Vsb2)보다 낮을 수 있다.In order to induce stable discharge generation and improve discharge efficiency, the first scan bias voltage Vsb1 in the first subfield SF1 of the selective writing method is equal to or later than the second of the selective erasing method. It may be lower than the second scan bias voltage Vsb2 in the subfields SF2, SF3,...

그에 따라, 첫번째 서브필드(SF1)의 서스테인 신호 공급 후, 스캔 전극(Y)에 공급되는 전압이 제3 전압(V3)으로부터 제2 스캔 바이어스 전압(Vsb2)까지 상승할 수 있다.Accordingly, after the sustain signal is supplied in the first subfield SF1, the voltage supplied to the scan electrode Y may increase from the third voltage V3 to the second scan bias voltage Vsb2.

다만, 어드레스 오방전을 방지하기 위해 제2 스캔 바이어스 전압(Vsb2)은 서스테인 전압(Vs)보다 낮은 것이 바람직하며, 서스테인 방전을 안정적으로 수행하도록 하기 위한 벽전하 형성을 위해 제2 스캔 바이어스 전압(Vsb2)은 제1 전압(V1)보다 높은 것이 바람직하다.However, the second scan bias voltage Vsb2 is preferably lower than the sustain voltage Vs in order to prevent address mis-discharge, and the second scan bias voltage Vsb2 is formed to form a wall charge for stably performing sustain discharge. ) Is preferably higher than the first voltage V1.

구동 회로 구성을 용이성을 고려하면, 제2 스캔 바이어스 전압(Vsb2)은 제1 전압(V1)과 서스테인 전압(Vs)의 중값 값을 가질 수 있으며, 제1 전압(V1)은 제3 전압과 동일하게 설정될 수 있다.In consideration of the driving circuit configuration, the second scan bias voltage Vsb2 may have a median value between the first voltage V1 and the sustain voltage Vs, and the first voltage V1 is equal to the third voltage. Can be set.

이상 본 발명의 바람직한 실시예에 대해 상세히 기술하였지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구범위에 정의된 본 발명의 정신 및 범위에 벗어나지 않으면서 본 발명을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다. 따라서, 본 발명의 앞으로의 실시 예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.Although a preferred embodiment of the present invention has been described in detail above, those skilled in the art to which the present invention pertains can make various changes without departing from the spirit and scope of the invention as defined in the appended claims. It will be appreciated that modifications or variations may be made to the branches. Accordingly, modifications to future embodiments of the present invention will not depart from the technology of the present invention.

도 1은 플라즈마 디스플레이 패널의 구조에 대한 일실시예를 나타내는 사시도이다.1 is a perspective view illustrating an embodiment of a structure of a plasma display panel.

도 2는 플라즈마 디스플레이 패널의 전극 배치에 대한 일실시예를 나타내는 단면도이다.2 is a cross-sectional view illustrating an embodiment of an electrode arrangement of a plasma display panel.

도 3은 하나의 프레임(frame)을 복수의 서브필드(subfield)로 나누어 플라즈마 디스플레이 패널을 시분할 구동시키는 방법에 대한 일실시예를 나타내는 타이밍도이다.FIG. 3 is a timing diagram illustrating an embodiment of a method of time-divisionally driving a plasma display panel by dividing one frame into a plurality of subfields.

도 4는 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호들에 대한 일실시예를 나타내는 타이밍도이다.4 is a timing diagram illustrating an embodiment of driving signals for driving a plasma display panel.

도 5 내지 도 9는 본 발명에 따른 구동 신호의 파형에 대한 실시예들을 나타내는 타이밍도이다.5 to 9 are timing diagrams showing embodiments of waveforms of driving signals according to the present invention.

Claims (13)

상부기판에 형성되는 복수의 스캔전극들 및 서스테인전극들과 하부기판에 형성되는 복수의 어드레스전극들을 구비하는 플라즈마 디스플레이 패널; 및 상기 복수의 전극들에 구동 신호를 공급하는 구동부를 포함하는 플라즈마 디스플레이 장치에 있어서,A plasma display panel including a plurality of scan electrodes and sustain electrodes formed on an upper substrate, and a plurality of address electrodes formed on a lower substrate; And a driving unit supplying a driving signal to the plurality of electrodes. 하나의 프레임을 구성하는 복수의 서브필드들 중 제1 서브필드의 서스테인 구간에서,In the sustain period of the first subfield among the plurality of subfields constituting one frame, 상기 스캔 전극에 공급되는 서스테인 신호는 제1 전압으로부터 제2 전압까지 점진적으로 상승하는 제1 구간, 상기 제2 전압보다 높은 제3 전압을 유지하는 제2 구간 및 상기 제3 전압으로부터 제4 전압까지 하강하는 제3 구간을 포함하고,The sustain signal supplied to the scan electrode may include a first section gradually rising from a first voltage to a second voltage, a second section maintaining a third voltage higher than the second voltage, and from the third voltage to a fourth voltage. Including a descending third section, 상기 제1 구간동안 제5 전압으로부터 제6 전압까지 점진적으로 하강하는 신호가 상기 서스테인 전극에 공급되는 것을 특징으로 하는 플라즈마 디스플레이 장치.And a signal that gradually decreases from the fifth voltage to the sixth voltage during the first period is supplied to the sustain electrode. 제1항에 있어서,The method of claim 1, 상기 제1 서브필드는 상기 복수의 서브필드들 중 첫번째 서브필드인 것을 특징으로 하는 플라즈마 디스플레이 장치.And the first subfield is a first subfield among the plurality of subfields. 제1항에 있어서,The method of claim 1, 상기 제1 서브필드는 선택적 쓰기 방식(selective writing)에 의한 서브필드이며, 상기 제1 서브필드를 제외한 나머지 서브필드들은 선택적 소거 방식(selective erasing)에 의한 서브필드인 것을 특징으로 하는 플라즈마 디스플레이 장치.And the first subfield is a subfield by selective writing, and the remaining subfields except the first subfield are subfields by selective erasing. 제1항에 있어서,The method of claim 1, 상기 제3 구간동안 상기 스캔 전극에 공급되는 전압이 상기 제3 전압으로부터 상기 제4 전압까지 점진적으로 하강하는 것을 특징으로 하는 플라즈마 디스플레이 장치.And the voltage supplied to the scan electrode gradually decreases from the third voltage to the fourth voltage during the third period. 제1항에 있어서,The method of claim 1, 상기 제3 구간은 상기 제3, 4 전압 사이의 제7 전압을 유지하는 구간을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.And the third section includes a section for maintaining a seventh voltage between the third and fourth voltages. 제1항에 있어서,The method of claim 1, 상기 서스테인 신호는 상기 제3 구간 이후에 상기 제4 전압으로부터 제8 전압까지 상승하는 제4 구간을 더 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.And the sustain signal further comprises a fourth section rising from the fourth voltage to an eighth voltage after the third section. 제5항 및 제6항에 있어서,The method according to claim 5 and 6, 상기 제7 전압은 상기 제8 전압보다 낮은 것을 특징으로 하는 플라즈마 디스플레이 장치.And the seventh voltage is lower than the eighth voltage. 제6항에 있어서,The method of claim 6, 상기 제8 전압은 상기 제2 전압보다 크고 상기 제3 전압보다 작은 것을 특징으로 하는 플라즈마 디스플레이 장치.And the eighth voltage is greater than the second voltage and less than the third voltage. 제6항에 있어서,The method of claim 6, 상기 제8 전압은 상기 제2, 3 전압의 중간값과 실질적으로 동일한 것을 특징으로 하는 플라즈마 디스플레이 장치.And the eighth voltage is substantially equal to a median of the second and third voltages. 제1항에 있어서,The method of claim 1, 상기 제1 전압은 상기 제4 전압보다 낮은 것을 특징으로 하는 플라즈마 디스플레이 장치.And the first voltage is lower than the fourth voltage. 제1항에 있어서,The method of claim 1, 상기 제2 전압은 상기 제4 전압과 실질적으로 동일한 것을 특징으로 하는 플라즈마 디스플레이 장치.And said second voltage is substantially equal to said fourth voltage. 제1항에 있어서,The method of claim 1, 상기 제1 구간의 길이는 상기 제2 구간의 길이보다 긴 것을 특징으로 하는 플라즈마 디스플레이 장치.And the length of the first section is longer than the length of the second section. 제1항에 있어서,The method of claim 1, 상기 제1 서브필드의 서스테인 구간동안 하나의 상기 서스테인 신호만이 공급되는 것을 특징으로 하는 플라즈마 디스플레이 장치.And at least one sustain signal is supplied during the sustain period of the first subfield.
KR1020080002322A 2008-01-08 2008-01-08 Plasma display apparatus KR20090076399A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080002322A KR20090076399A (en) 2008-01-08 2008-01-08 Plasma display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080002322A KR20090076399A (en) 2008-01-08 2008-01-08 Plasma display apparatus

Publications (1)

Publication Number Publication Date
KR20090076399A true KR20090076399A (en) 2009-07-13

Family

ID=41333514

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080002322A KR20090076399A (en) 2008-01-08 2008-01-08 Plasma display apparatus

Country Status (1)

Country Link
KR (1) KR20090076399A (en)

Similar Documents

Publication Publication Date Title
KR20080006987A (en) Plasma display apparatus
US8305299B2 (en) Plasma display device
KR100877191B1 (en) Plasma Display Device
KR20100022381A (en) Plasma display apparatus
KR20100026349A (en) Plasma display apparatus
KR100903647B1 (en) Apparatus for driving plasma display panel and plasma display apparatus thereof
KR20090106804A (en) Plasma display apparatus
KR20090079698A (en) Plasma display apparatus
KR20090059784A (en) Plasma display device thereof
KR20080006370A (en) Plasma display apparatus
KR20090050309A (en) Plasma display apparatus
KR20090076399A (en) Plasma display apparatus
KR100837660B1 (en) Plasma display device
KR100806311B1 (en) Plasma display panel device
KR100764666B1 (en) Plasma display panel device
KR20100033802A (en) Plasma display apparatus
KR20090050308A (en) Plasma display apparatus
KR20090060589A (en) Plasma display panel device
KR20080052880A (en) Plasma display apparatus
KR20090050307A (en) Plasma display apparatus
KR20090118647A (en) Plasma display device
KR20090059785A (en) Plasma display apparatus
KR20080059902A (en) Plasma display device
KR20090049848A (en) Plasma display apparatus
KR20090055970A (en) Plasma display panel device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination