KR20090050989A - 반도체 장치의 제조 장치 및 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 장치 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20090050989A
KR20090050989A KR1020080113545A KR20080113545A KR20090050989A KR 20090050989 A KR20090050989 A KR 20090050989A KR 1020080113545 A KR1020080113545 A KR 1020080113545A KR 20080113545 A KR20080113545 A KR 20080113545A KR 20090050989 A KR20090050989 A KR 20090050989A
Authority
KR
South Korea
Prior art keywords
bonding
semiconductor chip
head
stage
bonding head
Prior art date
Application number
KR1020080113545A
Other languages
English (en)
Inventor
다까노리 오끼따
Original Assignee
가부시끼가이샤 르네사스 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 르네사스 테크놀로지 filed Critical 가부시끼가이샤 르네사스 테크놀로지
Publication of KR20090050989A publication Critical patent/KR20090050989A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은, 본딩을 행할 때의 본딩 헤드 등의 동작을 적절하게 제어할 수 있는 반도체 장치의 제조 장치 및 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다. 히터(14)를 내장한 본딩 헤드(12)와, 스테이지(10)와, 본딩 헤드(12)의 하강량을 적절하게 설정하기 위한 설비를 구비하는 제조 장치가 제공된다. 카메라(20)는, 본딩 헤드(12)가 제1 본딩 대상물을 유지하고 또한 스테이지(10)가 제2 본딩 대상물을 얹은 상태로서, 제1, 제2 본딩 대상물을 접촉시키기 전의 상태에서, 본딩 헤드(12)와 스테이지(10) 사이의 간극을 촬영할 수 있다. 제어부(23)는 카메라(20)의 촬영 화상에 기초하여 본딩 헤드(12)의 하강량을 산출하고, 산출한 하강량에 따라서 본딩 헤드(12)를 하강시킨다.
Figure P1020080113545
히터, 본딩 헤드, 스테이지, 제어부, 카메라

Description

반도체 장치의 제조 장치 및 반도체 장치의 제조 방법{APPARATUS AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은, 반도체 장치의 제조 장치 및 반도체 장치의 제조 방법에 관한 것이다.
종래, 하기의 특허 문헌 1에 개시되어 있는 바와 같이, 본딩 헤드나 스테이지에 히터를 내장시킨 반도체 장치의 제조 장치가 알려져 있다. 이 장치에서는, 우선 범프를 갖는 반도체 칩을 본딩 헤드로 유지하고, 기판을 스테이지에 얹는다. 그 후, 본딩 헤드를 스테이지측으로 이동하여, 반도체 칩의 범프를 기판에 당접시킨다. 이 배치가 완료되고 나서, 히터의 가열 온도를 상승시켜, 범프를 용융시킨다.
특허 문헌 1의 기술에서는, 상기의 배치 완료 후에 범프를 용융하는 타이밍 이외에는, 히터의 온도를 낮게 하고 있다. 예를 들면, 매공정 처음에 본딩 헤드가 반도체 칩을 수취할 때나, 본딩 헤드가 스테이지측으로 이동하고 있는 동안이나, 본딩 헤드의 하강 중 등의 기간은, 히터의 온도를 범프 용융점보다도 충분히 낮은 온도로 하고 있다.
한편, 높은 생산성이라고 하는 관점으로부터, 보다 고속으로 제조를 행할 수 있는 제조 기술이 요망되고 있다. 그러나, 특허 문헌 1의 기술에서는, 제조 시간을 단축하는 데 있어서 난점이 있었다. 구체적으로는, 특허 문헌 1에서는, 반도체 칩과 기판을 위치 결정한 후에, 히터의 온도의 상승을 개시한다. 히터 온도의 상승 하강을 위해서는, 어느 정도의 조정 시간이 필요 불가결하다. 이 때문에, 특허 문헌 1의 기술에서는, 반도체 칩과 기판의 위치 결정 후에 범프가 용융하여 본딩이 달성될 때까지, 적어도 그 조정 시간 이상의 시간이 걸리게 된다.
이에 대해, 하기 특허 문헌 2 및 3에 기재한 바와 같은 기술에 의한 해결이 시도되고 있다. 특허 문헌 2 및 3에서는, 본딩 헤드측에 설치된 히터로 이 본딩 헤드가 유지하고 있는 반도체 칩의 범프를 용융시키고, 그 후에 그 범프 용융 상태의 반도체 칩과 기판을 접합하는 것으로 하고 있다. 이 기술에 따르면, 반도체 칩과 기판의 접합을 행하는 타이밍에 앞서서 범프를 용융시키고 있으므로, 특허 문헌 1과 같이 반도체 칩과 기판을 위치 결정한 후에 히터의 온도를 상승시키는 양태에 비해, 접합 시의 히터 온도의 상승에 걸리는 시간을 단축(삭감)할 수 있다. 그 결과, 고속으로 본딩 공정을 진행시켜 갈 수 있다.
[특허 문헌 1] 일본 특허 공개 제2006-73873호 공보
[특허 문헌 2] 일본 특허 공개 제2005-259925호 공보
[특허 문헌 3] 일본 특허 공개 평9-92682호 공보
그런데, 본딩을 행할 때에는, 본딩 헤드의 위치를 적절하게 제어하는 것이 바람직하다. 즉, 본딩 헤드가 반도체 칩을 유지하고, 또한 스테이지에 기판이 얹혀져 있는 상태로부터, 그 후 스테이지측을 향하여 본딩 헤드를 접근시킬 때의 변위량(하강량)을, 적절하게 정하는 것이 바람직하다. 그 이유로서는, 예를 들면, 이하와 같은 사항을 들 수 있다. 반도체 칩이나 기판의 두께, 범프의 높이 등은, 이상적으로는 동일 사양 내에서 각각 일정한 치수인 것이 바람직하다. 그러나, 현실적으로는, 그들 치수는 어느 정도의 공차 범위 내에서 변동되고 있다. 따라서, 본딩 시의 본딩 헤드와 스테이지 사이의 거리의 최적값은, 매회의 공정에서 그 때마다 변화한다. 예를 들면, 본딩 시에서의 본딩 헤드와 스테이지 사이의 거리를 어느 특정 거리로 고정한 경우, 임의의 반도체 칩과 기판의 1세트에 대하여 범프가 바람직하게 접촉하였다고 하여도, 다른 반도체 칩과 기판의 조에 대해서는 서로의 범프가 지나치게 근접하는 경우가 있다.
이 점, 특허 문헌 1과 같이, 반도체 칩과 기판을 당접시킨 후에 범프를 용융시키는 기술의 경우에는, 로드 셀을 이용한 접촉 검지 방법을 이용하는 것이 가능하였다(이 방법은, 특허 문헌 1 내에도 기재되어 있다). 이 접촉 검지 방법에서는, 본딩 헤드측에 로드 셀을 탑재함으로써, 본딩 헤드의 하강 중에, 반도체 칩의 범프와 기판의 범프의 당접에 의해 생기는 하중을 검출할 수 있게 하고 있다. 그 하중이 검출되면, 그 시점에서, 반도체 칩과 기판이 서로 범프를 통하여 접촉하고 있다고 판단할 수 있기 때문이다.
그러나, 상기의 접촉 검지 방법을 특허 문헌 2 및 3에 원용하고자 하면, 다 음과 같은 난점이 있었다. 범프가 용융하고 있는 상태에서는, 반도체 칩의 범프와 기판의 범프가 당접하였을 때에 생기는 하중은 매우 작고, 이 하중을 검출하는 것은 현실적으로 어렵다. 이 때문에, 특허 문헌 2 및 3에 상기의 접촉 검지 방법을 적용하여도, 본딩 헤드를 적절한 위치에서 정지하는 것은 곤란하다. 따라서, 본원 발명자는, 이와 같은 점을 감안하여 예의 연구를 거듭한 바, 본딩 헤드의 동작을 적절하게 제어할 수 있는 다른 방법에 상도하였다.
본 발명은, 상기한 바와 같은 과제를 해결하기 위해 이루어진 것으로서, 본딩을 행할 때의 본딩 헤드 등의 동작을 적절하게 제어할 수 있는 반도체 장치의 제조 장치 및 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적 및 이점과 본원에 포함되는 다른 발명의 다른 목적 및 이점은, 이하의 기재로부터 명백하게 될 것이다.
본 발명의 일 실시예에 따르면, 본딩 헤드와, 스테이지와, 카메라와, 그들에 접속하는 제어부를 구비하는 반도체 장치의 제조 장치가 제공된다. 카메라는, 본딩 헤드가 제1 본딩 대상물을 유지하고 또한 스테이지가 제2 본딩 대상물을 얹은 상태로서, 제1, 제2 본딩 대상물을 접촉시키기 전의 상태에서, 본딩 헤드와 스테이지 사이의 간극을 촬영할 수 있다. 제어부는, 카메라의 촬영 화상에 기초하여 본딩 헤드의 변위량(하강량)을 결정하고, 그 변위량에 따라서 본딩 헤드를 하강시킨다.
본 실시예에 따르면, 본딩 공정에서의, 본딩 공정을 행할 때의 본딩 헤드 등의 변위량을 적절하게 설정할 수 있다.
이하의 실시 형태의 설명에서는, 반도체 칩이나 기판 등 본딩 접합의 대상으로 되어 있는 다양한 부품을, 「본딩 대상물」이라고 총칭하는 경우도 있다. 예를 들면, 범프를 구비하고 있는 반도체 칩의 경우에는, 범프와 반도체 칩을 일체로 간주하여 1개의 본딩 대상물이라고 생각한다. 기판에 대해서도 마찬가지이다.
또한, 본딩 대상물이 서로 접합하는 부위를, 포괄적으로 「접합 부위」라고 칭하는 경우도 있다. 이 「접합 부위」란, 반도체 칩이나 기판이 본딩 접합용으로 범프를 구비하는 경우에는 그 범프를 의미하고, 반도체 칩이나 기판이 본딩 접합용으로 랜드를 구비하고 있는 경우에는 그 랜드를 의미한다.
실시 형태 1.
<실시 형태 1의 장치의 구성>
도 1은, 본 발명의 실시 형태 1에 따른 반도체 장치의 제조 장치의 구성을 도시하는 도면이다. 이 장치는, 스테이지(10)와 본딩 헤드(12)를 구비하고 있다. 이 장치는, 스테이지(10)와 본딩 헤드(12)를 이용하여, 반도체 칩을 기판에 접합하는 기능을 갖고 있다. 이 장치는, 예를 들면 BGA(Ball Grid Array) 타입 또는 LGA(Land Grid Array) 타입의 패키지로 구성되는 반도체 장치를 제조할 때에 사용되고, 구체적으로는 수지 등의 기판에 반도체 장치의 외부 전극 및 그 외부 전극에 접속되는 배선이 형성된 배선 기판에, 실리콘 등의 기판 상에 집적 회로가 형성된 반도체 칩을 소위 플립 칩 접합하는 공정에서 사용된다. 또한, 그 배선 기판 이외에도, 소위 칩-온-칩 구조에서 반도체 칩을, 별도의 반도체 칩(실리콘 등의 기판 상에 트랜지스터를 포함하는 집적 회로가 형성된 소위 IC 칩, 또는 실리콘 등의 기판 상에 배선만이 형성된 칩 등)에 접합시키는 공정에 사용할 수도 있다.
스테이지(10) 상의 본딩 헤드(12) 하방의 위치에는, 기판(2)이 얹혀져 있다. 기판(2)의 지면 상방을 향하는 면에는, 범프(3)가 복수개 형성되어 있다. 또한, 본딩 헤드(12)는, 도 1에 도시한 바와 같이, 반도체 칩(4)을 유지할 수 있도록 구성되어 있다. 반도체 칩(4)의 하측면에는, 범프(5)가 복수개 형성되어 있다. 실시 형태 1에서는, 이들 범프(3, 5)는, 모두 땜납에 의해 형성되어 있는 것으로 한다.
도 1에서의, 본딩 헤드(12)의 반도체 칩(4)과 접촉하는 부위에는, 반도체 칩을 진공 흡착할 수 있는 기구가 탑재되어 있다. 본딩 헤드(12)는, 히터(14)를 내장하고 있다. 히터(14)는, 적어도 땜납 용융점(예를 들면, 260℃) 이상의 고온까지, 본딩 헤드(12)의 지면 하방측 단부의 온도를 상승시킬 수 있다.
히터(14)의 온도를 상승시킴으로써, 본딩 헤드(12)가 유지하고 있는 반도체 칩(4)을 가열할 수 있다. 이와 같은 구성에 따르면, 히터(14)로부터 반도체 칩(4)을 통하여 범프(5)에 열이 전해짐으로써, 범프(5)를 완만하게 가열, 용융할 수 있다.
본딩 헤드(12)는 헤드 위치 제어 기구(16)와 접속되어 있다. 이 헤드 위치 제어 기구(16)는, 본딩 헤드(12)를 지면의 상하 방향으로 이동할 수 있도록 구성되 어 있다.
실시 형태 1의 장치는, 제어부(23)를 구비하고 있다. 제어부(23)는 본딩 헤드(12), 헤드 위치 제어 기구(16), 히터(14)에 각각 접속되어 있다. 제어부(23)측으로부터 제어 신호가 공급됨으로써, 본딩 헤드(12)의 동작(3차원 방향의 이동이나, 진공 흡착 등) 및 히터(14)의 가열 온도가 제어된다.
실시 형태 1의 장치는, 카메라(20)를 구비하고 있다. 카메라(20)는 반도체 칩(4)과 기판(2)이 근접하고 있는 모습을 촬영할 수 있다. 구체적으로는, 카메라(20)는 반도체 칩(4)과 기판(2) 사이의 간극의 크기를 관찰할 수 있도록, 그들의 횡측에 배치되어 있다. 카메라(20)의 대향측에는, LED 조명(22)이 배치되어 있다. LED 조명(22)에 조명광을 조사시킴으로써, 카메라(20)의 촬영 화상을 선명한 것으로 할 수 있다.
카메라(20)는 제어부(23)에 접속되어 있다. 제어부(23)에는 카메라(20)의 촬영 화상 데이터의 해석을 행하는 프로그램이, 미리 기억되어 있다. 이 프로그램에 의해, 촬영된 구조물의 현실의 사이즈를 판독할 수 있게 되어 있다. 또한, 이와 같이 화상 데이터에 기초하여 현실의 치수를 측정하는 기술은, 종래의 화상 해석의 분야에서 이미 이용되고 있는 공지의 기술이다. 이 때문에, 그 상세한 설명은 생략한다.
제어부(23)는, 후술하는 장치 동작의 설명으로 나타낸 바와 같이, 카메라(20)의 촬영 화상에 기초하여 본딩 헤드(12)를 하강시킬 때의 변위량(하강량)을 산출하는 루틴을 기억하고 있다. 제어부(23)는, 그 루틴에 의해 산출된 하강량에 기초하여, 본딩 공정을 행할 때에 있어서의 본딩 헤드(12)의 동작을 제어한다.
<실시 형태 1에 따른 장치의 동작 및 제조 방법>
이하, 도 1을 이용하여, 실시 형태 1에 따른 장치의 동작 및 실시 형태 1에 따른 제조 방법에 대해서 설명한다. 도 1의 (a), (b), (c)는, 스테이지(10)에 얹혀진 기판(2)과, 본딩 헤드(12)로 유지된 반도체 칩(4)이 본딩 접합되는 과정을 나타내고 있다.
본 실시 형태에서는, 히터(14)의 온도는 제어부(23)의 제어에 의해, 제조 공정 동안, 범프 용융점 정도(즉, 본 실시 형태에서 채용하는 땜납 융점 260℃ 이상)로 유지하는 것으로 한다. 구체적으로는, 본 실시 형태에서는 제조 공정 중, 히터(14)의 온도를 280℃로 일정하게 한다. 이하, 이를 전제로 하여 설명을 진행한다.
<재치 공정, 수취 공정, 용융 공정>
실시 형태 1에서는, 우선 스테이지(10)에 기판(2)이 재치된다. 한편, 반도체 칩(4)은 제조 장치 내의 별도의 장소에서 본딩 헤드(12)에 의해 흡착되어, 본딩 헤드(12)에 수수되어 유지된다. 본딩 헤드(12)가 스테이지(10) 상방까지 이동하여, 반도체 칩(4)을 기판(2)과 대향시킨다. 그 후, 본딩 헤드(12)를 하강시켜 헤드(12)와 스테이지(10)를 접근시키지만, 반도체 칩(4)과 기반(2)의 각각 땜납 범프끼리가 접촉하기 전에, 제조 장치에서 미리 설정된 위치에서 일시 정지한다. 도 1의 (a)는 이 상태를 도시하고 있다. 이미 설명한 바와 같이 히터(14)의 온도는 고온으로 유지되어 있으므로, 본딩 헤드(12)가 반도체 칩(4)을 흡착 유지하고 곧, 범 프(5)는 용융한다. 따라서, 본 실시 형태에서는, 도 1의 (a)에 도시한 시점에서, 범프(5)가 이미 용융 상태에 있다. 한편, 기판(2)의 범프(3)는 고체 상태이다.
<측정 공정>
다음으로, 실시 형태 1에서는, 이하 설명하는 방법에 의해, 본딩을 행할 때의 본딩 헤드(12)의 변위량(환언하면, 동작량)을 적확하게 설정한다. 기본적으로는, 우선 본딩 헤드(12)가 본딩 대상물을 유지하고 또한 스테이지(10)가 본딩 대상물을 얹은 상태로서, 그들 본딩 대상물을 접촉시키기 전의 상태(이하, 이 상태를 「본딩 전 상태」라고도 칭함. 도 1의 (a)는 그 일 형태임)에서, 그들 본딩 대상물에 대해, 본딩 전 상태로부터 본딩 헤드(12)를 하강시키는 변위량을 결정하기 위한 측정을 행한다.
본 실시 형태에서는, 도 1의 (a)와 같이 본딩 헤드(12)를 일단 정지시킨 상태에서, 카메라(20)가 반도체 칩(4)과 기판(2)의 간극의 화상을 취득한다.
도 2는, 카메라(20)가 촬영하는 화상의 이미지를 도시한 것이다. 제어부(23)는 카메라(20)의 촬영 화상의 데이터를 취득하고, 화상 해석 기술을 사용하여 그 화상 데이터로부터 본딩 대상물간의 간극의 크기를 산출한다. 보다 구체적으로는, 제어부(23)는 도 2에서의 범프(3)와 범프(5) 사이의 거리(이하, 이 거리를, 도 2에도 기재되어 있는 바와 같이 「GAP 치수」라고도 칭함)를 산출한다. 실시 형태 1에서는, 도 2에서 파선 사각으로 둘러싼 복수개의 범프의 쌍에 관하여, 각각 GAP 치수를 취득한다. 그 후, 얻어진 복수개의 GAP 치수의 평균값을 산출한다.
<접촉 공정>
제어부(23)는 측정 결과인 GAP 치수의 평균값에 기초하여, 도 2의 상태로부터 그 후 본딩 헤드(12)를 하강시키는 하강량을 결정한다. 구체적으로는, 제어부(23)는 GAP 치수의 평균값과 동일 거리 또는 그 평균값에 보정량을 더한 거리를 하강량으로서 결정한다.
계속해서, 헤드 위치 제어 기구(16)는 제어부(23)로부터의 제어 신호에 기초하여, 도 1의 (a)의 본딩 전 상태로부터 그 결정된 하강량만큼 본딩 헤드(12)를 하강시킨다(도 1의 (b)). 이에 의해, 용융 상태의 범프(5)가 범프(3)와 접촉한다. 범프(5)의 접촉에 의해 범프(5)로부터 전도되는 열에 의해 범프(3)도 용융한다. 본 실시 형태에서는, 도 1의 (a), (b)의 상태를 통하여, 히터(14)의 온도는 일정하게 유지되어 있다.
실시 형태 1에 따르면, 본딩 헤드(12)의 하강량을 적절하게 산출하고 있으므로, 범프(5)가 용융하고 있는 경우라도, 범프(3, 5)가 지나치게 근접하거나 지나치게 떨어지거나 하지 않는 적절한 위치까지 본딩 헤드(12)를 하강시킬 수 있다. 그 결과, 매회의 공정에서, 양호한 본딩 접합을 안정적으로 형성할 수 있다.
<헤드 분리 공정>
계속해서, 도 1의 (c)에 도시한 바와 같이, 제어부(23)는 본딩 헤드(12)에 흡착을 정지시켜 본딩 헤드(12)로부터 반도체 칩(4)을 떨어뜨림과 함께, 본딩 헤드(12)를 상승시키도록 헤드 위치 제어 기구(16)를 제어한다. 본 실시 형태에서는, 본딩 헤드(12)의 상승 시에도, 히터(14)의 온도는 고온 상태로 유지되어 있다. 즉, 본딩 헤드(12)와 반도체 칩(4)이 분리되기 직전까지, 본딩 헤드(12)측으로부터 반도체 칩(4)에 열이 전해지고 있다. 그리고, 본딩 헤드(12)가 반도체 칩(4)으로부터 떨어진 순간, 반도체 칩(4)에의 가열이 멈추어, 반도체 칩(4) 및 범프(5)의 온도가 저하되기 시작한다. 얼마 안되어, 범프(5)의 온도가 땜납 용융점을 충분히 하회하여, 범프(5)가 고화한다. 그 결과, 반도체 칩(4), 범프(5), 범프(3), 기판(2)이 접합하여, 본딩이 완료된다.
도 3은, 실시 형태 1에서의 히터(14)의 온도, 본딩 헤드(12)의 위치 변화 및 카메라(20)의 화상 촬영 타이밍에 대해 설명하기 위한 도면이다. 도 3은, 히터(14)의 온도와, 본딩 헤드(12)의 높이 방향의 위치(헤드 위치)와의 대응을, 시간을 따라서 나타내는 도면이다. 지면 좌측으로부터 우측을 향하는 방향이, 시간축에 대응하고 있다.
이미 설명한 바와 같이, 실시 형태 1에서는 제조 공정 중은 히터(14)의 온도를 280℃로 유지한다. 반도체 칩(4)을 수취한 후, 본딩 헤드(12)가 범프(5)가 용융하고 있는 반도체 칩(4)을 유지한 상태(S1)부터 설명한다. 본딩 헤드(12)는 높이는 일정하며 횡방향으로 이동한다. 본딩 헤드(12)가 스테이지(10)와 대향하고, 반도체 칩(4)이 기판(2)의 상방에 위치하면(S2), 수평 방향의 위치 결정을 완료시켜, 얼라인먼트를 행한다.
그 후, 본딩 헤드(12)를 도중까지 하강시켜 일단 정지시킨다(S3). 정지 위치에서 카메라(20)에 의해 화상 촬영을 행하고, GAP 치수를 계측하고, GAP 치수의 평균값을 산출한다. 그 후, 그 평균값에 기초하여 본딩 헤드(12)를 더욱 하강하 여, 범프(3, 5)를 접촉시킨다(S4). 계속해서, 히터(14)의 온도를 유지한 채로, 본딩 헤드(12)는 반도체 칩(4)을 떨어뜨려 상승시킨다(S5). 그 후, 본딩 헤드(12)는 다른 반도체 칩을 수취하기 위해 횡방향으로 이동하기 시작한다. 복수의 반도체 칩에 대해서 스텝 S1∼S5의 프로세스를 반복한다.
또한, 스테이지(4)에는 특별히 히터를 설치할 필요는 없지만, 스테이지(4)에도 히터를 설치하고, 제조 공정 중, 기판(2)의 재료의 내열성을 초과하지 않은 낮은 온도 범위(예를 들면 100℃ 정도)에서, 스테이지측 히터로 기판(2)을 가열하는 형태이어도 된다.
<비교예를 이용한 실시 형태 1의 효과 설명>
이하, 실시 형태 1의 효과에 대해서, 이하의 비교예를 이용하면서 설명한다.
<비교예>
도 4에는, 본 실시 형태의 효과를 설명하기 위해, 편의상, 비교예로서, 히터의 온도를 본딩할 때마다, 상승, 하강한 경우의 양태를 도시하고 있다. 도 4는, 히터(14)의 온도와 본딩 헤드(12)의 높이 방향의 위치(헤드 위치)와의 대응을, 시간을 따라서 나타내는 도면이다. 지면 좌측으로부터 우측을 향하는 방향이, 시간축에 대응하고 있다. 또한, 도 4에서는 본딩 헤드(12)가 이미 반도체 칩(4)을 유지하고 있는 상태부터, 헤드 위치가 어떻게 변화해 가는지를 도시하고 있다.
비교예에서는, 본딩 헤드(12)의 하강 전은, 히터(14)의 온도를 150℃로 하고 있다. 이 때문에, 본딩 헤드(12)가 반도체 칩(4)을 유지하고 있어도, 범프(5)는 고체 상태에 있다.
그 후, 비교예에서는 본딩 헤드(12)가 소정의 위치까지 하강하여 정지하고 나서, 히터(14)의 온도를 상승시킨다. 이미 설명한 바와 같이, 본딩 헤드(12)를 정지할 위치는, 범프(5)와 범프(3)를 접합시키는 위치이다. 비교예의 경우, 범프(5)가 고체인 상태로 본딩 헤드(12)가 하강하므로, 본딩 헤드(12)가 정지하는 위치는 범프(5)와 범프(3)가 당접하는 위치로 된다.
가열 개시 후, 히터(14)의 온도를 280℃까지 상승시킨다. 도 4에서는, 히터의 온도 상승에 걸리는 시간을, Δt1로서 도시하고 있다. 그 후, 비교예에서는, Δt2가 경과된 후, 히터(14)의 온도를 저하시켜 다시 150℃로 한다. 이에 의해, 범프(5)가 고화하여, 반도체 칩(4)과 기판(2)이 범프(3, 5)를 통하여 접합된다. 도 4에서는, 히터(14)의 온도의 저하 시에 걸리는 시간을, Δt3으로서 도시하고 있다.
Δt3의 경과 후, 반도체 칩(4)을 떨어뜨려, 본딩 헤드(12)를 상승시킨다. 그리고, 다른 반도체 칩(4)을 수취하고, 다시 마찬가지의 수순을 반복한다. 이와 같이, 비교예에 따르면, 본딩 헤드(12)를 하강시켜 반도체 칩(4)과 기판(2)을 범프(3, 5)가 당접시키고 나서, 시간 Δt1, Δt2, Δt3이 경과된 후, 헤드를 상승시켜, 1회의 본딩 공정이 종료하게 된다.
<실시 형태 1의 효과>
실시 형태 1과 비교예를 비교하면, 실시 형태 1은, 도 3에 도시한 바와 같이, 히터(14)의 온도를 제조 공정 중 항상 280℃로 유지하고 있는 점에서 비교예와 상위하다.
그 결과, 비교예와의 관계에서는, 실시 형태 1은, 우선 Δt1의 삭감 효과를 갖추고 있다. 비교예와의 차이는, 본딩 헤드(12)의 하강 전, 반도체 칩(4)을 유지하고 있는 시점에서, 범프(5)가 용융 상태에 있는 것이다. 그 후, 범프(5)가, 이미 용융하고 있는 상태에서, 고체 상태의 범프(3)에 접촉한다. 따라서, 비교예와 같이 범프 용융 시간 Δt1이 필요로 되지 않는다.
또한, 실시 형태 1은, 비교예에서의 Δt3을 삭감하는 효과를 발휘한다. 즉, 실시 형태 1에서는, 헤드 분리 공정의 설명에서도 설명한 바와 같이, 히터(14)의 온도를 280℃로 유지한 채로 반도체 칩(4)을 떨어뜨려 본딩 헤드(12)의 상승을 개시한다. 이 때문에, 비교예와 달리 히터(14)의 온도를 저하시키는 시간이 생기지 않는다.
따라서, 일단 본딩 헤드(12)의 온도를 내리고 나서 그 본딩 헤드(12)를 상승시키는 경우에 비해, 실시 형태 1은 본딩 공정을 적어도 범프의 고화를 위한 냉각 시간 Δt3분만큼 신속하게 진행시킬 수 있다. 그 결과, 제조 시간을 단축시킬 수 있다. 비교예에서, 온도 상승은 히터의 파워를 올리는 등으로 하여 용이하게 가속할 수 있지만, 온도 하강은 히터를 오프하여 자연 냉각에 의하므로, 일반적으로 시간 Δt1에 비해 시간 Δt3은 길다. 전형적으로는, Δt1은 1∼2초, Δt3은 4∼5초와, 시간 Δt3은 2배 이상 길다. 따라서, 실시 형태 1과 같이, 가열 시간 Δt1을 생략하는 것에 비해 냉각 시간 Δt3을 생략하는 것은 시간 단축의 점에서 보다 효과적이다.
게다가, 실시 형태 1에 따르면, 범프(5)가 용융 상태에 있는 채로 반도체 칩(4)을 떨어뜨리므로, 본딩 헤드(12)로부터의 외력이 제거된 자연스러운 상태에서 범프(5)를 고화시킬 수 있다. 이와 같은 경우, 범프에 잔존하는 내부 응력을 작게 할 수 있다고 하는 이점이 있다. 비교예와 같이, 히터(14)의 온도를 저하시킴으로써 범프(5)를 냉각 고화하는 방법에 따르면, 범프(5)의 냉각 고화의 과정에서 본딩 헤드(12)측으로부터 힘이 가해지게 된다. 이 힘에 의해, 고화 후의 범프(5) 내에 불필요한 응력이 잔존하게 된다.
실시 형태 1에 따르면, 비교예와 비교하여, 범프(5)를 고화시켰을 때에 잔존하는 응력을 작게 억제할 수 있고, 적어도 본딩 헤드(12)에 기인하는 잔존 응력은 삭제할 수 있다. 그 결과, 잔존 응력의 억제라고 하는 관점으로부터는, 보다 고품질의 범프 접합을 얻을 수 있다. 이와 같이, 실시 형태 1에서는 히터(14)를 고온으로 한 상태로 반도체 칩(4)을 떨어뜨려 본딩 헤드(12)를 상승시킴으로써, 범프의 접합 상태의 고품질화도 달성할 수 있다.
또한, 상기 설명한 바와 같이, 실시 형태 1에서는, 히터(14)의 온도를 범프 재료의 용융점보다 높게 유지하면서, 반도체 칩(4)을 기판(2) 상에 둔다고 하는 프로세스를 반복하고 있다. 이와 같이, 범프 용융점을 상회하는 온도로 히터(14)의 출력을 계속해서 유지하면, 히터측의 제어의 상황을 고려하지 않고, 본딩 헤드(12)의 동작을 최대한으로 고속화할 수 있다.
또한, 이미 설명한 바와 같이, 실시 형태 1에서는 특허 문헌 1에 개시된 로드 셀을 이용한 방법과는 달리, 카메라(20) 등을 이용한 측정 공정을 거쳐, 본딩 헤드(12)의 하강량을 적절하게 설정하고 있다.
즉, 실시 형태 1에서는 본딩 전 상태에서 일단 카메라(20)에 의한 측정을 행하고, 측정값에 기초하여 본딩 헤드(12)의 하강량을 설정하고 있다. 그리고, 이 하강량만큼 본딩 전 상태로부터 본딩 헤드(12)를 더욱 하강시키고 있다.
이에 의해, 범프(5)가 용융하고 있는 경우라도, 범프(3, 5)가 지나치게 근접하거나 지나치게 떨어지거나 하지 않는 적절한 위치까지 본딩 헤드(12)를 하강시킬 수 있다. 따라서, 매회의 공정에서, 양호한 본딩 접합을 안정적으로 형성할 수 있다.
특히, 실시 형태 1과 같은 카메라를 이용한 화상 해석에 의한 계측 방법은, 본딩 대상물에 대해 비접촉적인 계측을 행할 수 있다. 즉, 본딩 대상물측으로부터 광(보다 정확하게는, LED 조명(22) 등의 광원에 의해 형성되는, 2개의 본딩 대상물의 사이의 간극 부분으로부터의 광과 2개의 본딩 대상물 자신으로부터의 광과의 콘트라스트)을 검출한다고 하는 광학적인 측정 방법을 이용함으로써, 반도체 칩이나 본딩 대상물에 대해 비접촉적인 계측을 행할 수 있다. 이 때문에, 범프가 용융 상태에 있는 타이밍에서도 지장 없이 거리의 측정을 행할 수 있다.
또한, 화상 해석을 이용한 계측 방법이므로, 도 3에 도시한 GAP 검출에 요하는 시간은, 예를 들면 도 4의 비교예에 나타낸 시간 Δt1에 비해 10분의 1 정도 짧다. 예를 들면 GAP 검출에는 0.1초 요한다. 따라서 실시 형태 1에서는, 시간 Δt1을 삭제할 수 있는 대신에 GAP 검출 시간이 추가되었다고 하여도 시간 단축이 도모된다. 또한, 이 계측 방법은 복수 부위의 거리의 정보를 일괄하여 취득할 수 있으므로, 복수 부위의 GAP 치수의 평균값 등을 구하는 관점으로부터는 매우 효과적 이다.
또한, 특허 문헌 1과 같이 로드 셀을 이용한 접촉 검지 방법에서는, 본딩 헤드의 하강 정지 시기를 예측할 수 없으므로, 본딩 헤드(12)의 하강 속도를 어느 정도 억제하여(지연시켜) 본딩 헤드(12)를 하강시킬 필요가 생길 수 있다. 한편, 실시 형태 1에서는 얼라인먼트 후, 본딩 헤드(12)를 장치 동작 전에 미리 결정한 하강량만큼 하강시켜 일단 정지시키고, GAP 측정 기간 경과 후에, 측정 결과에 기초하여 결정된 하강량만큼 하강시키는, 즉 본딩 헤드(12)의 하강량을 결정한 후에 본딩 헤드(12)를 제어하므로, 본딩 헤드의 이동 속도에 제약을 설정하지 않아도 된다. 즉 본딩 헤드(12)의 하강 속도는 로드 셀을 이용한 접촉 검지 방법에 의한 헤드의 하강 속도보다 크게 할 수 있다고 하는 이점이 있다. 이와 같이, 본 실시 형태에 따른 위치 제어 방법은, 본딩 공정의 한층 더한 고속화에도 이바지하는, 우수한 방법이다.
이상 설명한 바와 같이, 실시 형태 1에 따르면, 본딩 공정의 고속화와, 본딩 헤드(12)의 적절한 하강량 조정을 양립할 수 있다. 따라서, 균질한 범프 접촉 상태를 매회 실현하면서, 고속이고 또한 안정적인 본딩 공정을 행할 수 있다.
<실시 형태 1의 변형예>
<제1 변형예>
실시 형태 1에서는, 본딩 헤드(12)에만 히터(14)를 내장시키고 있다. 그러나, 본 발명은 이에 한정되지 않고, 본딩 헤드(12)가 아니라 스테이지(10)에 히터를 내장시키거나, 본딩 헤드(12)와 스테이지(10)의 양방에 히터를 내장시켜도 된 다. 이 경우에는, 범프를 갖는 반도체 칩을 스테이지(10)에 얹어, 히터(14)에 대해 적용한 범프 용융 온도 이상으로 가열하는 온도 조정의 내용을, 스테이지(10)의 히터에 대해서도 마찬가지로 적용할 수 있다.
또한, 본 실시 형태와는 달리, 본딩 헤드(12)측의 본딩 대상물에 범프를 구비하고, 스테이지측의 본딩 대상물에는 범프를 형성하지 않은 양태이어도 된다. 이 경우에는, 본딩 헤드의 하강량을 결정하기 위한 측정은, 실시 형태 1과 마찬가지의 방법을 사용하고, 예를 들면 반도체 칩의 범프 선단과, 기판에서의 그 범프가 접합하는 랜드(또는 그 랜드 근방에서의 기판 표면)의 거리를 계측하게 된다.
<제2 변형예>
실시 형태 1에서는, 본딩을 행하기 전후의 각각에 대해서 히터(14)의 온도를 범프 용융점 이상으로 유지하고, 비교예에서의 시간 Δt1과 시간 Δt3의 양방을 삭감하고 있다. 그러나, 시간 Δt3의 시간 삭감의 사상만(바꿔 말하면, 실시 형태 1 내의 헤드 분리 공정에 관한 기술만)을, 독립적으로 이용하는 것이 가능하다.
구체적으로는, 우선 비교예와 동일하게 히터(14)를 저온으로 하여 본딩 헤드(12)를 하강시키고, 범프(3, 5)의 당접 후에 히터 온도를 상승시킨다. 본딩 헤드(12)의 하강량은, 실시 형태 1과 마찬가지로 카메라(20) 등의 광학적 수단에 의해 본딩 대상물을 외관 측정하여 결정되어도 되지만, 종래와 같이 로드 셀을 본딩 헤드(12)에 설치하고, 로드 셀에 의해 범프의 접점 검지를 하여 하강량이 결정하여도 된다. 그 후, 시간 Δt2 상당 시간이 경과되면, Δt3을 삭감하기 위해 히터(14)를 고온으로 한 상태로 본딩 헤드(12)를 상승시킨다. 이에 의해, 적어도 시 간 Δt3의 삭감 효과 및 범프 내 잔존 응력의 저감 효과를 얻을 수 있기 때문이다.
또한, 시간 Δt3의 시간 삭감의 사상만을 이용하는 경우, 실시 형태 1이 구비하는 본딩 전 상태에서의 측정이나 변위량의 산출 등의 기술은 필수는 아니다. 헤드 분리 공정에 이르기 전의 제조 프로세스가 어떠한 것이라도, 히터 온도를 고온으로 유지한 채로 본딩 헤드(12)를 반도체 칩(4)으로부터 분리하면, 이미 설명한 시간 Δt3의 삭감 효과나, 범프 내 잔존 응력의 억제 등의 효과를 얻는 것이 가능하기 때문이다.
<제3 변형예>
실시 형태 1에서는, 도 3에도 도시한 바와 같이, 히터(14)의 온도를, 프로세스 중, 범프 용융점을 상회하는 온도(구체적으로는, 실시 형태 1에서는 280℃ 이상)로 고정하였다. 그러나, 본 발명은 이에 한정되는 것은 아니다. 시간 Δt1의 삭감이라고 하는 관점으로부터는, 범프(5)가 용융하고 있는 상태에서 범프(3)와 접촉하면 되기 때문이다. 이 때문에, 도 1의 (b)에 도시한 범프(3, 5)의 접촉 상태 이외의 시기에, 순간적으로 혹은 일정 시간, 히터(14)가 저온으로 되어도 무방하다.
예를 들면, 본딩 헤드(12)가 반도체 칩(4)을 수취하는 순간에 히터(14)가 저온이라도, 그 후 반도체 칩(4)이 본딩 전 상태까지 반송되는 동안에 히터(14)를 고온으로 하여, 범프(3, 5)의 접촉 전에 범프(5)를 용융 상태로 할 수도 있다.
<제4 변형예>
실시 형태 1은, 융점이 260℃인 땜납을 이용하여 범프(3, 5)를 형성하고 있 다. 그러나, 범프의 재료는 이와 같은 재료에 한정되지 않는다. 구체적으로는, 예를 들면 납이 함유되어 있지 않거나, 또는 환경 부하가 적을수록(0.1wt％ 미만)의 납만 함유되어 있는 소위 납-프리 땜납을 이용할 수 있다. 예를 들면, 납-프리 땜납으로서, Sn에 Cu가 1∼4％ 함유한 것을 이용할 수 있다. 또한, 납-프리 땜납으로서, Sn-Bi계, Sn-Ag계 혹은 순 Sn의 것 등을 이용하여도 된다.
제조 공정 중의 히터(14)의 온도는, 각 범프 형성 재료의 융점에 따른 온도로 적절하게 변경하면 된다. 본딩 헤드(12), 반도체 칩(4)을 통하여 범프(5)에 실제로 나타나는 온도가 범프 형성 재료의 용융점 이상의 온도로 되도록, 히터(14)의 출력을 충분히 크게 하면 된다. 또한, 일례를 나타내면, Sn1％ Ag0.5％ Cu의 땜납 재료를 이용하는 경우에는, 그 땜납 재료의 융점은 210℃로 된다.
<제5 변형예>
또한, 실시 형태 1은, 2개의 본딩 대상물간의 간극에서, 한쪽의 본딩 대상물의 접합 부위의 선단(반도체 칩(4)의 범프(5)의 하단)과, 다른 본딩 대상물의 접합 부위의 선단(기판(2)의 범프(3)의 상단)의 거리를 계측하고 있다(도 2의 「GAP 치수」). 그리고, 복수의 GAP 치수의 계측값의 평균값에 기초하여, 본딩 헤드(12)의 위치 제어를 행하고 있다.
그러나, 본딩 헤드(12)의 위치 제어에 계측하는 값은, GAP 치수만을 의미하는 것은 아니다. 본딩 대상물에는 접합 부위(범프)와 비접합 부위(반도체 칩이나 기판의 표면)가 있고, 본딩 대상물의 표면은 말하자면 요철 형상으로 되어 있다. 이 때문에, 2개의 본딩 대상물간의 간극의 크기는 면 방향으로 볼 때 일정하지 않 다.
접합 부위를 마주 향하여 2개의 본딩 대상물을 위치시킨 경우, 그 2개의 본딩 대상물의 사이의 최단 거리는, 서로의 접합 부위 선단의 간격(대향하는 범프간의 거리 즉 GAP 치수)이다. 또한, 그 2개의 본딩 대상물의 사이의 최장 거리는, 서로의 비접합 부위의 간격(비범프 형성 부위의 사이의 거리, 예를 들면 반도체 칩 표면과 기판 표면의 거리)이다. 「본딩 대상물간의 간극의 크기」에는, 적어도 이들 2개의 값이 있다.
치수 변동을 반영시킨다고 하는 관점에서 보면, 예를 들면 비범프 형성 부위의 사이의 거리를 계측하여 이용할 수도 있다. 구체적으로는, 실시 형태 1의 변형예로서, GAP 치수가 아니라, 반도체 칩(4) 하면과 기판(2) 상면의 거리(이하, 「칩-기판간 거리」라고도 칭함)를 측정하여도 된다.
이 경우에는, 측정한 금회의 칩-기판간 거리와 미리 정해진 기준 거리의 차분을 계산하고, 이 차분의 값만큼 본딩 헤드(12)를 하강시켜, 본딩을 행한다. 이에 의해, 반도체 칩과 기판 사이를, 매회 동일한 거리만큼 이격시킬 수 있다. 그 결과, 균일한 칩-기판간 거리를 갖는, 복수의 반도체 장치를 제조해 갈 수 있다. 제조하는 반도체 장치의 사양상, 특히 칩-기판간의 치수가 중요하게 되는 경우에는, 이와 같은 양태를 채용할 수도 있다. 또한, 한쪽의 본딩 대상물의 범프 선단과, 다른 쪽의 본딩 대상물의 비범프 형성면 사이의 거리를 측정하고, 이 측정값에 기초하여 본딩 헤드(12)의 위치 제어를 행하여도 되는 것은 물론이다.
<제6 변형예>
실시 형태 1에서는, 반도체 칩(4)과 기판(2)을 접합시킬 때에 본딩 헤드(12)를 하강시키는 형태를 채용하고 있지만, 스테이지(10)를 상승시킴으로써 반도체 칩(4)과 기판(2)을 접합시키는 경우도 가능하다. 이 경우에는, 제어부(23)에 의해 결정된 하강량을, 본딩 전 상태로부터 스테이지(10)와 본딩 헤드(12)를 근접시키는 변위량으로 하고, 본딩 전 상태로부터 그 변위량만큼 스테이지(10)를 본딩 헤드(12)의 방향으로 상승시키게 된다. 또한, 스테이지(10)와 본딩 헤드(12)를 모두 가동으로 하고, 상기 변위량에 따라서, 스테이지(10)와 본딩 헤드(12)의 쌍방을 근접시킨다고 하는 양태도 가능하다.
실시 형태 2.
이하, 도 5를 이용하여, 본 발명의 실시 형태 2에 대해서 설명한다. 실시 형태 2는, 본딩 전 상태에 측정을 행하여 본딩 헤드(12)의 하강량을 결정하고, 그 후의 본딩 헤드(12)의 위치 제어를 적절하게 행한다고 하는 점에서, 실시 형태 1과 공통되어 있다.
실시 형태 2에서는, 실시 형태 1과 같이 본딩 대상물간의 간극을 계측하는 것이 아니라, 각 본딩 대상물의 치수를 개별로 계측하고, 그 계측 결과에 기초하여 하강량을 산출한다.
<실시 형태 2의 구성>
도 5에 도시한 바와 같이, 실시 형태 2에 따른 장치는 레이저 변위계(30) 및 레이저 변위계(32)를 구비하고 있다. 레이저 변위계(30)는 반도체 칩(4)의 두께 치수를 측정하기 위해 본딩 헤드(12)로부터 하측으로 대향하는 위치에 이격하여 배 치된다. 레이저 변위계(30, 32)는 기판(2)의 두께 치수를 측정하기 위해 스테이지(10)로부터 상측으로 대향하는 위치에 이격하여 배치된다. 이와 같은 레이저 변위계의 원리나 구성은, 이미 공지이다. 이 때문에, 여기서는 이 이상의 상세한 설명은 행하지 않는다.
실시 형태 2의 장치는, 제어부(34)를 구비하고 있다. 제어부(34)는 실시 형태 1의 제어부(23)와 마찬가지로, 본딩 헤드(12), 헤드 위치 제어 기구(16), 히터(14)와 접속하고, 그들의 제어를 행한다. 또한, 제어부(34)는 레이저 변위계(30, 32)와 접속하고 있고, 레이저 변위계(30, 32)의 측정 데이터를 취득할 수 있다.
또한, 제어부(34)는 스테이지(10)에 대한 본딩 헤드(12)의 상대 위치를 파악할 수 있도록 구성되어 있다. 이것은, 예를 들면 헤드 위치 제어 기구(16)가 수치 제어의 기구인 경우에는, 제어값을 참조함으로써 용이하게 파악할 수 있다. 또는, 위치를 계측하는 기기를 개별로 설치하여, 제어부(34)에 접속하여도 된다.
<실시 형태 2의 장치의 동작 및 제조 방법>
다음으로, 실시 형태 2에서의 장치의 동작과 제조 방법에 대해서, 도 5의 (a), (b)를 이용하여 설명한다. 또한, 실시 형태 2도, 실시 형태 1과 마찬가지로, 히터(14)의 출력은 280℃로 일정하게 유지한다. 히터(14)의 온도 조정에 관해서는 실시 형태 1과 마찬가지이므로, 이 이후에는 온도 조정에 관해서는 설명을 생략한다.
실시 형태 2에서는, 레이저 변위계(30)를 이용하여 반도체 칩(4)의 두께를 측정한다. 구체적으로는, 우선 레이저 변위계(30)는 반도체 칩(4)과 접촉하는 본딩 헤드의 면(이하, 「접촉면」이라고 칭함)의 높이 방향의 거리가 일정해지도록 배치된다. 레이저 변위계(30)는 본딩 헤드(12)의 접촉면에 반도체 칩(4) 그 밖의 아무것도 유지되지 않은 상태에서 그 접촉면에 레이저를 조사하고, 그 반사광을 검출함으로써, 레이저 변위계(30)와 본딩 헤드(12)의 높이 방향의 간격을 사전에 측정한다(측정 결과를 H1로 한다).
본딩 공정 중, 본딩 헤드(12)에 반도체 칩(4)을 유지한 후, 도 5의 (a)와 같이 유지한 상태에서, 레이저 변위계(30)는 반도체 칩(4)의 표면 중의 범프(5)가 형성되어 있지 않은 부분에 레이저를 조사한다. 레이저 변위계(30)는, 그 반사광을 검출함으로써, 레이저 변위계(30)와 반도체 칩(4)의 표면의 간격을 측정한다(측정 결과를 H2로 한다).
레이저 변위계(32)는, 기판(4)이 재치되는 스테이지(10)의 면(이하, 「재치면」이라고 칭함)의 높이 방향의 거리가 일정하게 되도록 배치된다. 레이저 변위계(32)는 스테이지(10)의 재치면에 기판(4) 그 밖의 아무것도 재치되지 않은 상태에서 그 재치면에 레이저를 조사하고, 그 반사광을 검출함으로써, 레이저 변위계(32)와 스테이지(10)의 높이 방향의 간격을 사전에 측정한다(측정 결과를 H3으로 한다).
본딩 공정 중, 스테이지(10)에 기판(2)을 탑재한 후, 도 5의 (a)와 같이 탑재한 상태에서, 레이저 변위계(32)는 기판(2)의 표면 중의 범프(3)가 형성되어 있지 않은 부분에 레이저를 조사한다. 레이저 변위계(32)는, 그 반사광을 검출함으 로써, 레이저 변위계(32)와 기판(2)의 간격을 측정한다(측정 결과를 H4로 한다).
레이저 변위계(30, 32)는 측정 결과 H2, H4가 동시에 계측되고, 제어부(34)는 레이저 변위계(30, 32)로부터 측정 결과 H2, H4를 취득한다. 물론 이 시점에서, 제어부(23)는 이미 측정 결과 H1, H3을 취득하고 있다. 그 후, 제어부(34)는, 도 5의 (a)의 상태로부터 본딩 헤드(12)를 스테이지(10)측으로 평행 이동시키고, 도 5의 (b)와 같이 기판(2) 상에 반도체 칩(4)을 위치시킨다.
이미 설명한 바와 같이, 제어부(34)는 본딩 헤드(12)의 스테이지(10)에 대한 상대 위치를 수시로 파악할 수 있다. 즉, 도 5의 (b)에서의, 본딩 헤드(12)와 스테이지(10)의 거리(도 5의 (b)에서의 거리 H)를 취득할 수 있다. 이와 같이, 실시 형태 2에 따르면, 도 5의 (b)의 시점에서, 반도체 칩(4)과 기판(2)의 각각의 두께 치수 및 거리 H가, 기지로 된다.
거리 H로부터 반도체 칩(4)의 두께 치수와 기판(2)의 두께 치수의 합을 감산한 결과는, 도 5의 (b)의 상태에서의 칩과 기판 사이의 거리 D에 상당한다. 그리고 거리 D로부터 미리 정해진 기준 거리 R을 감산하는 것을 본딩 헤드(12)의 하강량으로 한다. 이 기준 거리는, 미리 제조하는 반도체 장치의 사양에 따라서 결정해 둔다. 따라서 제어부(32)는, 거리 H-(측정 결과 H1-측정 결과 H3)-(측정 결과 H2-측정 결과 H4)-기준 거리 R을 연산하고, 그 연산 결과를 본딩 헤드(12)의 하강량으로서 결정한다. 제어부(34)는 위치 제어 기구(16)를 제어하고, 그 결정한 하강량만큼 본딩 헤드(12)를 하강시켜, 범프(3, 5)를 접합한다. 이에 의해, 부품의 치수에 변동이 있어도, 반도체 칩과 기판 사이를 매회 동일한 거리만큼 이격시킬 수 있다. 이에 의해, 칩-기판간 거리를 균일하게 유지하면서, 복수의 반도체 장치를 제조해 갈 수 있다.
이상 설명한 바와 같이, 실시 형태 2에 따르면, 실시 형태 1과는 상이한 방법에 의해, 본딩 헤드(12)의 위치 제어를 적확하게 행할 수 있다. 이에 의해, 실시 형태 2에서도, 실시 형태 1과 마찬가지로 양호한 범프 접촉 상태를 매회 실현하면서, 실시 형태 1에서 설명한 고속이고 또한 안정적인 본딩 공정을 행할 수 있다.
또한, 실시 형태 2와 같이 광학적인 측정 방법을 이용함으로써, 반도체 칩이나 본딩 대상물에 대해 비접촉적인 계측을 행할 수 있다. 이 때문에, 범프가 용융 상태에 있는 타이밍에서도 지장 없이 거리의 측정을 행할 수 있다.
또한, 실시 형태 1에서 설명한 다양한 변형예의 내용을, 필요에 따라서, 실시 형태 2에 적용하여도 된다.
실시 형태 3.
실시 형태 3은, 반도체 칩끼리를 접합하는 소위 칩-온-칩 구조용의 고속의 본딩 공정을 제공한다.
<실시 형태 3의 구성>
도 6은, 실시 형태 3에 따른 제조 장치의 구성 및 제조 방법을 설명하기 위한 도면이다. 실시 형태 3은, 본딩 헤드(12)와, 히터(19)를 내장한 스테이지(18)를 구비하고 있다. 단, 실시 형태 3에서는, 본딩 헤드(12)는 히터(14)를 구비하고 있지 않은 것으로 한다.
도 6에 도시한 바와 같이, 실시 형태 3에서는, 스테이지(18) 상에, 기판(2) 대신에 반도체 칩(7)이 얹혀져 있다. 반도체 칩(7)으로서는, 실리콘 등의 기판 상에 트랜지스터를 포함하는 집적 회로가 형성된 소위 IC 칩, 또는 실리콘 등의 기판 상에 배선만이 형성된 칩이 해당한다. 반도체 칩(7)은 지면 상측의 면에, 복수의 범프(8)를 구비하고 있다. 이와 같이, 실시 형태 3의 제조 장치는, 반도체 칩(4)과 반도체 칩(7)을 본딩 접합하여, 소위 칩-온-칩 구조로 한다.
히터(19)는, 적어도 땜납 용융점(예를 들면, 260 ℃) 이상의 고온까지 스테이지(18)의 표면측의 온도를 상승시킬 수 있다. 히터(19)의 온도를 상승시킴으로써, 스테이지(18) 상의 반도체 칩(7)을 가열할 수 있다. 히터(19)로부터 반도체 칩(7)을 통하여 범프(8)에로 열이 전해짐으로써, 범프(8)를 완만하게 가열, 용융할 수 있다.
또한, 도 6에 도시한 바와 같이, 실시 형태 3의 장치는 아암(17)을 구비하고 있다. 이 아암(17)은, 접합 후의 반도체 칩(4, 7)을, 스테이지(18) 상으로부터 다른 장소로 반송할 수 있다. 실시 형태 3의 장치는, 제어부(15)를 구비하고 있다. 제어부(15)는, 본딩 헤드(12) 및 아암(17)의 동작의 제어, 히터(19)의 온도 제어를 행할 수 있다. 또한, 도 6에 도시한 바와 같이, 실시 형태 3은, 실시 형태 1의 카메라(20) 등의 측정 기기는 구비하고 있지 않은 것으로 한다.
<실시 형태 3에 따른 장치의 동작 및 제조 방법>
이하, 도 6을 이용하여, 실시 형태 3에 따른 장치의 동작 및 실시 형태 3에 따른 제조 방법에 대해서 설명한다. 도 6의 (a), (b), (c)는, 스테이지(18)에 얹혀진 반도체 칩(7)과, 본딩 헤드(12)에 유지된 반도체 칩(4)이 본딩 접합되는 과정 을 도시하고 있다.
본 실시 형태에서는, 히터(19)의 온도를, 실시 형태 1의 히터(14)와 마찬가지로, 제조 공정 중, 땜납 용융점 정도(즉, 본 실시 형태에서는 260℃ 이상)로 유지하는 것으로 한다. 구체적으로는, 본 실시 형태에서는, 제조 공정 중, 히터(14)의 온도를 280℃로 일정하게 한다. 이하, 이를 전제로 하여 설명을 진행한다.
<재치 공정, 수취 공정, 용융 공정>
실시 형태 3에서는, 우선, 도 6의 (a)에 도시한 바와 같이, 스테이지(18)에 반도체 칩(7)을 얹고, 본딩 헤드(12)에 반도체 칩(4)을 유지시킨다. 이미 설명한 바와 같이 히터(19)의 온도는 고온으로 유지되어 있으므로, 반도체 칩(7)이 스테이지(18)에 얹혀지고 곧, 범프(8)는 용융한다. 이와 같이, 실시 형태 1의 도 1의 (a)의 시점에서 범프(5)가 용융 상태에 있었던 것과 마찬가지로, 실시 형태 3에서는 도 6의 (a)에 도시한 시점에서 범프(8)가 이미 용융 상태에 있다. 한편, 범프(5)는 고체 상태이다.
<접촉 공정>
그 후, 실시 형태 1과 마찬가지로, 도 6의 (b)에 도시한 바와 같이 본딩 헤드(12)가 소정량만큼 하강하게 된다. 이에 의해, 고체 상태의 범프(5)가, 용융 상태의 범프(8)에 접촉한다. 실시 형태 3에서도, 실시 형태 1과 마찬가지로, 도 6의 (a), (b)의 상태를 통하여 히터(19)의 온도는 일정하게 유지되어 있다.
<헤드 분리 공정>
계속해서, 도 6의 (c)에 도시한 바와 같이, 반도체 칩(4)의 유지를 멈추고 본딩 헤드(12)를 상승시킨다. 본딩 헤드(12)의 상승 시에도, 히터(19)의 온도는 계속적으로 고온 상태로 유지된다. 이에 의해, 본딩 헤드(12)와 반도체 칩(4)이 분리되는 순간도, 범프(8)는 계속해서 용융 상태에 있게 된다.
그 후, 실시 형태 3에서는, 아암(17)에 의해, 반도체 칩(4), 범프(5, 8) 및 반도체 칩(7)의 칩-온-칩 구조를, 스테이지(18) 상으로부터 다른 장소로 이동한다. 이 때, 아암(17)이 그 칩-온-칩 구조를 스테이지(18) 상으로부터 이격한 순간에, 반도체 칩(7)으로의 가열을 멈추어, 범프(8)의 온도가 저하되기 시작한다. 그 결과, 범프(8)의 온도가 땜납 용융점을 충분히 하회하여 범프(8)가 고화되고, 범프(5, 8)가 결합하여 본딩이 완료된다.
<실시 형태 3의 효과>
실시 형태 3에 따르면, 스테이지(18) 상의 반도체 칩(7)의 범프(8)가 용융하고 있는 상태에서, 본딩 헤드(12)를 하강시켜 본딩을 행하고 있다. 따라서, 범프 용융 가열을 위해, 본딩 헤드(12)의 동작을 정지시켜 히터의 온도 상승을 행하는 시간(실시 형태 1의 비교예에서 설명한 Δt1)이 필요없다.
또한, 실시 형태 3에 따르면, 범프(8)가 용융 상태인 채로 반도체 칩(4)을 본딩 헤드(12)로부터 떨어뜨리고, 그 후 아암(17)을 이용하여 스테이지(18) 상으로부터 접합된 본딩 대상물을 제거하고 있다. 이에 의해, 히터(19)의 온도를 저하하는 시간이 걸리지 않아, 신속하게 제조를 진행시킬 수 있다. 따라서, 실시 형태 1의 비교예에서 설명한 Δt3에 상당하는 시간이 필요로 하지 않아, 신속하게 본딩 공정을 진행시킬 수 있다. 또한, 실시 형태 1에서 설명한 바와 같이, 본딩 헤 드(12)로부터의 외력이 제거한 상태에서 범프를 고화시킬 수 있어, 범프 내 잔존 응력의 저감을 도모할 수 있다고 하는 이점이 있다.
또한, 상기 설명한 바와 같이, 실시 형태 3에서는, 히터(19)의 온도를 범프 재료의 용융점보다 높게 유지하면서, 반도체 칩(4)을 반도체 칩(7) 상에 둔다고 하는 프로세스를 반복하고 있다. 이와 같이, 범프 용융점을 상회하는 온도에 히터(19)의 출력을 계속해서 유지하면, 히터측의 제어의 상황을 고려하지 않고, 본딩 헤드(12)의 동작을 최대한으로 고속화할 수 있다.
<실시 형태 3의 변형예>
<제1 변형예>
실시 형태 3에서는, 본딩을 행하는 전후의 각각에 대해서 히터(19)의 온도를 범프 용융점 이상으로 유지하고, 실시 형태 1의 비교예에서 설명한 시간 Δt1과 시간 Δt3의 양방을 삭감하고 있다. 그러나, 본딩의 후반에서의 시간 단축(비교예의 Δt3에 상당하는 시간의 삭감)만을 행할 수 있다. 예를 들면, 실시 형태 3과는 달리 히터(19)의 온도를 본딩 헤드(12)의 하강 후에 상승시키는 것으로 하여, 본딩 헤드(12)를 상승시킬 때에는 실시 형태 3과 동일하게 히터(19)의 온도를 고온으로 유지한다. 그 후, 적절한 타이밍에서 히터(19)의 온도를 내려 다음 반도체 칩을 수취하고, 마찬가지의 프로세스를 반복한다. 이와 같은 양태에서도, 적어도 Δt3 상당 시간의 고속화가 가능하다.
<제2 변형예>
또한, 실시 형태 3에서는, 본딩의 전반에서의 시간 단축(비교예의 Δt1에 상 당하는 시간의 삭감)만을 행할 수도 있다. 구체적으로는, 본딩 헤드(12)의 하강 시(도 6의 (a)일 때)에 실시 형태 3과 동일하게 이미 히터(19)를 고온으로 해 두고, 범프를 용융 상태에서 접촉시킨 후, 히터(19)의 온도를 내리고 나서 본딩 헤드(12)를 상승시킬 수도 있다. 그 후, 적절한 타이밍에서 히터(19)의 온도를 올려 다음 반도체 칩을 수취하고, 마찬가지의 프로세스를 반복한다. 이와 같은 양태에 따르면, 적어도 Δt1 상당 시간의 고속화가 가능하다.
<그 밖의 변형예>
실시 형태 1의 각종 변형예에서 설명한 바와 마찬가지로, 실시 형태 3에서도, 히터(19)의 온도는 항상 범프 용융점을 상회하는 온도로 고정되어 있지 않아도 된다. 또한, 범프(5, 8)의 재료나, 이에 따른 히터(19)의 온도 제어의 변경 등도, 실시 형태 1의 변형예와 마찬가지로 행하면 된다.
또한, 실시 형태 3을, 히터(14)를 구비한 본딩 헤드(12)와, 히터(19)를 구비한 스테이지(18)를 구비하는 장치 구성으로 할 수도 있다. 그리고, 히터(14, 19)의 각각의 출력을, 각 실시 형태에서 이미 설명한 바와 같이, 본딩 대상물의 범프끼리가 접촉하기 전에, 예를 들면 280℃ 정도의 고온을 발하도록 온도 제어한다. 이와 같은 경우에는, 본딩 헤드(12)측의 본딩 대상물의 범프와, 스테이지(18)측의 본딩 대상물의 범프가, 모두 용융 상태에서 서로 접촉하게 된다.
또한, 그 후의 본딩 헤드(12)의 상승 시에는, 실시 형태 3에서 설명한 바와 같이, 아암을 이용하여 접합 후의 본딩 대상물(칩-온-칩 구조)을 이동할 수 있다. 이와 같은 양태에 의해서도, 범프의 형상 변화나 범프 재료의 비산 등의 폐해를 회 피하면서 본딩 공정을 신속하게 진행시키는 효과가 얻어진다. 또한, 내열성의 관점으로부터, 이와 같은 양태는 실시 형태 3과 같이 칩-온-칩 구조의 장치를 제조하는 경우에 이용하는 것이 바람직하다.
또한, 실시 형태 3에, 실시 형태 1, 2에서 설명한 본딩 헤드(12)의 하강량의 산출의 방법을 조합하여도 된다. 즉, 실시 형태 3의 장치에, 실시 형태 1과 마찬가지로 카메라(20)나 LED 조명(22)을 설치하거나, 실시 형태 2와 마찬가지로 레이저 변위계를 설치하거나 하여도 된다. 이와 같은 장치 구성에서, 실시 형태 1, 2와 마찬가지의 방법을 이용하고, 본딩 전 상태에서, 2개의 본딩 대상물에 대해 측정을 행하고, 그 측정 결과로부터, 본딩 헤드(12)와 스테이지(10)를 근접시키는 변위량을 결정하고, 그 변위량에 기초하여 본딩 전 상태로부터 본딩 헤드(12)를 하강시킨다(또는 스테이지(10)를 상승시키는 형태이어도 된다).
또한, 스테이지(10)측의 본딩 대상물에 범프를 구비하고, 본딩 헤드(12)측의 본딩 대상물에는 범프를 형성하지 않은 양태이어도 된다.
실시 형태 4.
반도체 칩을 칩 유지대(구체적으로는, 반도체 칩 트레이 등이 상정됨)에 얹어 보관(혹은 대기)하는 경우에, 범프측을 아래로 향하여 반도체 칩을 두는 경우가 있다. 이와 같은 경우에, 실시 형태 1 이후에 설명한 바와 같이 본딩 헤드를 고온 상태로 하여 반도체 칩을 수취하고자 하면, 본딩 헤드가 반도체 칩에 접촉한 순간, 즉시 반도체 칩이 고온으로 되어 범프가 용융하게 된다.
그 결과, 범프가 찌부러져 변형되거나, 용융한 범프 재료가 칩 유지대에 부 착되거나 하여, 반도체 칩의 수취가 양호하게 행해지지 않게 된다. 따라서, 실시 형태 4에서는, 이와 같은 문제를 방지하기 위해, 이하 설명하는 방법에 의해, 반도체 칩(4)을 수수하는 것으로 한다.
<실시 형태 4의 구성>
도 7은, 본원에 포함되는 발명에 따른 제4 실시 형태를 설명하는 도면으로서, 실시 형태 4에 따른 반도체 칩의 수수의 방법을 실현하는 구성의 일례를 도시하는 도면이다. 도 7의 (a)에는, 칩 유지대(40)가 도시되어 있다. 칩 유지대(40)는, 고무 콜릿(42)을 구비하고 있다. 이 고무 콜릿(42) 상에는, 범프(5)를 구비한 반도체 칩(4)이 얹혀져 있다. 범프(5)는, 땜납으로 형성되어 있다.
도시하지 않지만, 고무 콜릿(42)과 칩 유지대(40)에는, 각각 지면 상하 방향으로 연장되는 관통 구멍이 형성되어 있다. 고무 콜릿(42)의 관통 구멍과 칩 유지대(40)의 관통 구멍은, 연통하여 지면 상하 방향으로 연장되어 있다. 칩 유지대(40)의 지면 하방에는, 에어 분사 기구(43)가 구비되어 있다. 에어 분사 기구(43)는 지면 하방측으로부터, 상기의 관통 구멍을 통하여 도 7의 화살표와 같이 에어를 분사할 수 있다. 이에 의해, 고무 콜릿(42) 상의 반도체 칩(4)을 지면 상방을 향하여 밀어 올릴 수 있다.
고무 콜릿(42)의 주위에는, 가이드(44)가 배치되어 있다. 실시 형태 1에서는, 가이드(44)를 고무제의 판 형상의 부재로서, 그 부재를 고무 콜릿(42)을 사방으로부터 둘러싸도록 배치한다. 그 결과, 가이드(44)가, 반도체 칩(4)의 주위를 둘러싸는 볼록부를 형성한다. 도 7의 (a)에서는, 설명의 편의상, 지면의 좌우측에 위치하는 가이드(44)만을 도시하고, 지면 바로 앞측과 안측의 가이드(44)는 생략하고 있다. 가이드(44)의 높이는, 고무 콜릿(42) 상의 반도체 칩(4)의 표면보다도 높게 해 둔다.
도 7의 (a)에는, 반도체 칩(4)을 유지하기 위한 본딩 헤드(48)가 도시되어 있다. 본딩 헤드(48)는, 실시 형태 1 내지 3과 마찬가지로, 히터 및 진공 흡착 기구를 구비하고 있다. 진공 흡착 기구를 적절히 제어함으로써, 도 7에 나타낸 화살표와 같이 지면 상방을 향하여 반도체 칩(4)을 끌어당길 수 있다.
<실시 형태 4의 동작>
반도체 칩(4)의 수수 시에는, 도 7의 (a)에 도시한 바와 같이, 본딩 헤드(48)를 반도체 칩(4)으로부터 소정 거리(예를 들면, 0.5∼1㎜ 정도)만큼 떨어뜨린 위치에서 정지시킨다. 이 소정 거리는, 본딩 헤드(48) 내부의 히터가 고온(범프 용융점을 상회하는 온도)으로 되어 있어도, 반도체 칩(4)의 범프(5)가 용융하지 않는 정도의 거리이다.
이 상태에서, 본딩 헤드(48)측은 진공 흡착 기구를 작동시켜 반도체 칩(4)을 끌어당기고, 동시에, 에어 분사 기구(43)를 작동시켜 고무 콜릿(42)측으로부터 반도체 칩(4)을 밀어 올린다. 이에 의해, 도 7의 (b)에 도시한 바와 같이, 반도체 칩(4)이 던져져, 본딩 헤드(48)에 흡착된다. 이 때, 가이드(44)가 있음으로써, 반도체 칩(4)을 지면 상방에 높은 위치 결정 정밀도로 던져질 수 있다.
이와 같이, 본 실시 형태에서는, 본딩 헤드(48)를 반도체 칩(4)으로부터 소정 거리만큼 이격시켜 배치하여, 반도체 칩(4)의 수수를 행하고 있다. 따라서, 용 융한 범프(5)가 고무 콜릿(42)에 부착되거나 찌부러져 변형되거나 하는 사태를 회피할 수 있다. 또한, 가이드(44)에 의해, 반도체 칩(4)을 높은 위치 결정 정밀도로 던져 건넬 수 있다.
본딩 헤드(48)에 수수된 반도체 칩(4)은, 즉시 고온으로 되어, 범프(5)가 용융한다. 그 후, 실시 형태 1 내지 3과 마찬가지로 본딩을 행할 수 있다. 범프(5)를 용융한 상태에서 반도체 칩(4)의 본딩 공정을 행할 수 있으므로, 실시 형태 1 내지 3과 마찬가지로, 히터의 온도의 상승에 걸리는 시간을 삭감할 수 있다.
<실시 형태 4의 변형예>
실시 형태 4에서는, 반도체 칩의 수수의 정밀도를 높이기 위해, 가이드(44)를 설치하고 있다. 그러나, 이 가이드(44)는 반드시 필수는 아니며, 가이드(44)를 설치하지 않고 수수를 행하여도 된다.
또한, 도 8의 (a)와 같이, く자형의 횡단면 형상을 갖는 기둥 형상의 부재를, 가이드로서 네 구석에 배치하여도 된다. 또한, 도 8의 (b)와 같이, 고무 콜릿(42)의 주위를 연속적으로 둘러싸는 볼록부를 형성하고, 그 내부에 반도체 칩(4)을 수납하여도 된다. 또한, 가이드는, 반드시 반도체 칩(4)을 사방 모두로부터 둘러싸도록 설치되어 있지 않아도 된다. 반도체 칩(4)의 면 방향의 움직임을 규제하여, 수직 방향의 수수를 정밀도 좋게 행할 수 있으면 되기 때문이다. 또한, 가이드(44)의 재료로서 고무 이외의 재료를 이용하여도 된다.
실시 형태 5.
도 9는, 본원에 포함되는 발명에 따른 제5 실시 형태를 설명하는 도면이다. 실시 형태 5는, 반도체 칩을 본딩 헤드에 수수의 방법에 특징을 갖고 있는 점에서, 실시 형태 4와 공통되어 있다. 그러나, 실시 형태 5는, 반도체 칩의 유지의 방법을 연구하고 있는 점에서, 실시 형태 4와 상위한다.
도 9의 (a)에 도시한 바와 같이, 실시 형태 5의 구성은, 도 7에서도 설명한 칩 유지대(40)와 고무 콜릿(42)을 포함하고 있다. 도 9의 (a), (b)에 도시한 바와 같이, 고무 콜릿(42)의 주위에는 고무 침(54)이 배치되어 있다. 이 고무 침(54)은, 반도체 칩(4)의 범프(5)측의 면에서의, 범프가 형성되어 있지 않은 부위(이하, 비범프 형성 부위라도 칭함)와 접하도록 배치된다. 본 실시 형태에서는, 반도체 칩(4)의 외주 네 구석을 지지할 수 있도록, 고무 콜릿(42)의 네 구석의 각각의 근방에 고무 침(54)이 1개씩 배치되어 있다.
도 9의 (c)는, 도 9의 (a)의 지면 이면측으로부터 고무 침(54) 및 반도체 칩(4)을 올려다 본 도면이다. 이와 같이, 반도체 칩(4)의 네 구석에, 1개씩, 고무 침(54)이 접하고 있다. 또한, 고무 침(54)의 길이는, 적어도 반도체 칩(4)을 지지하였을 때에 범프(5)가 고무 콜릿(42)에 접촉하지 않는 정도의 길이로 한다.
칩 유지대(40)의 지면 하방에는, 부압 발생 기구(53)가 구비되어 있다. 부압 발생 기구(53)는 칩 유지대(40) 하측에 부압을 발생하고, 상기의 관통 구멍을 통하여 흡인력을 작용시킨다. 이에 의해, 도 9의 화살표 방향으로 반도체 칩(4)을 인장할 수 있다.
도 9의 (a)에 도시한 바와 같이, 실시 형태 5도, 본딩 헤드(48)를 이용하여 반도체 칩(4)을 유지한다.
<실시 형태 5의 동작>
실시 형태 5에서는, 반도체 칩(4)을 고무 침(54)에 얹은 상태에서, 부압 발생 기구(53)에 의해 도 9의 (a)의 화살표 방향으로 흡인력을 발생시킨다. 이와 같이 함으로써, 반도체 칩(4)을 지면 하방측에 인장하고, 도 9의 (a)의 위치 관계에 반도체 칩(4)을 고정한다.
그리고, 도 9의 (a)에 도시한 바와 같이 본딩 헤드(48)를 반도체 칩(4)에 접촉시킨 상태에서, 진공 흡착에 의해 반도체 칩의 수취를 행한다. 이미 설명한 바와 같이, 범프(5)와 고무 콜릿(42)이 접촉하지 않고, 반도체 칩(4)이 지지되어 있다. 따라서, 고온의 본딩 헤드(48)가 반도체 칩(4)에 접촉하여 범프(5)가 용융하여도, 범프(5)가 찌부러지는 등의 문제점이 생기지 않는다.
특히, 실시 형태 5에 따르면, 고무 침(54)에 의해, 반도체 칩(4)의 범프 형성면측의 구석의 영역을 유효하게 활용하여, 반도체 칩(4)을 지지할 수 있다. 또한, 고무 침(54)은 탄력성을 갖고 있으므로, 수수 시의 반도체 칩(4)의 파손을 효과적으로 방지할 수 있다고 하는 이점도 있다.
본딩 헤드(48)에 수수된 반도체 칩(4)은, 즉시 고온으로 되어, 범프(5)가 용융한다. 그 후, 실시 형태 1 내지 3과 마찬가지로 본딩을 행할 수 있다. 범프(5)를 용융한 상태에서 반도체 칩(4)의 본딩 공정을 행할 수 있으므로, 실시 형태 1 내지 3과 마찬가지로, 히터의 온도의 상승에 걸리는 시간을 삭감할 수 있다.
또한, 실시 형태 5에서는 반도체 칩의 수수의 시점에서 범프가 다른 물체에 접촉하지 않고, 실시 형태 4에서는 반도체 칩의 수수 시점에서 범프가 고무 콜 릿(42)에 접하고 있는 점에서, 실시 형태 4, 6은 상위하고 있다.
<실시 형태 5의 변형예>
고무 침(54) 대신에, 예를 들면, 도 10의 (a), (b)에 도시한 바와 같은 다양한 지지 부재를 이용할 수 있다. 또한, 고무 침(54) 대신에, 고무 이외의 다른 재료를 이용하여 형성한 부재를 이용하여도 된다.
도 1은 본 발명의 실시 형태 1에 따른 제조 장치의 구성을 도시하는 도면.
도 2는 실시 형태 1에서 카메라(20)가 촬영하는 화상의 이미지도.
도 3은 실시 형태 1에 따른 제조 방법 중의 히터의 온도와 본딩 헤드의 위치를, 시간의 경과를 따라서 설명하기 위한 도면.
도 4는 실시 형태 1에 대한 비교예를 나타내는 도면.
도 5는 본 발명의 실시 형태 2에 따른 장치 구성을 도시하는 도면.
도 6은 본 발명의 실시 형태 3에 따른 제조 장치의 구성을 도시하는 도면.
도 7은 본 발명의 실시 형태 4에 따른 칩 수수 방법을 행하는 장치 구성을 도시하는 도면.
도 8은 실시 형태 4의 변형예를 나타내는 도면.
도 9는 본 발명의 실시 형태 5에 따른 칩 수수 방법을 행하는 장치 구성을 도시하는 도면.
도 10은 실시 형태 5의 변형예를 나타내는 도면.
<도면의 주요 부분에 대한 부호의 설명>
2 : 기판
3, 5, 8 : 범프
4, 7 : 반도체 칩
10 : 스테이지
12 : 본딩 헤드
14 : 히터
15 : 제어부
16 : 헤드 우치 제어 기구
17 : 아암
18 : 스테이지
19 : 히터
20 : 카메라
22 : LED 조명
23 : 제어부
30 : 레이저 변위계
32 : 레이저 변위계
34 : 제어부
40 : 칩 유지대
42 : 고무 콜릿
43 : 에어 분사 기구
44 : 가이드
48 : 본딩 헤드
53 : 부압 발생 기구
54 : 고무 침

Claims (16)

  1. 본딩할 제1 본딩 대상물을 유지하는 것이 가능한 본딩 헤드와,
    상기 제1 본딩 대상물과 본딩하여 접합할 제2 본딩 대상물을 얹는 것이 가능한 스테이지와,
    상기 본딩 헤드와 상기 스테이지 중 적어도 한쪽에 포함된 히터와,
    상기 본딩 헤드 및 상기 스테이지 중 상기 히터가 설치되어 있는 적어도 한쪽에 접촉하는 본딩 대상물을 범프 형성 재료의 용융점 이상의 온도로 하는 것이 가능한 정도의 열량을 발하도록, 상기 히터의 출력을 조정하는 온도 조정 수단과,
    상기 본딩 헤드가 상기 제1 본딩 대상물을 유지하고 또한 상기 스테이지가 상기 제2 본딩 대상물을 얹은 상태로서, 범프를 통하여 상기 제1 본딩 대상물을 상기 제2 본딩 대상물에 접합시키기 전의 상태에서, 그 제1 및 제2 본딩 대상물에 대해 측정을 행하는 측정 수단과,
    상기 측정 수단에 의한 측정의 결과에 기초하여, 상기 본딩 헤드와 상기 스테이지를 근접시키는 양을 결정하는 결정 수단과,
    상기 온도 조정 수단에 의해 상기 히터가 상기 열량을 발하고 있는 상태에서, 상기 결정 수단에 의해 제어되어, 상기 제1 및 제2 본딩 대상물을 이격하여 그 본딩 헤드와 그 스테이지를 대향시킨 상태로부터 상기 본딩 헤드와 상기 스테이지를 가깝게 하고, 상기 범프를 통하여 상기 제1 본딩 대상물을 상기 제2 본딩 대상물에 접합시키는 위치 제어 수단
    을 포함하는 것을 특징으로 하는 반도체 장치의 제조 장치.
  2. 제1항에 있어서,
    상기 측정 수단은, 상기 제1 및 제2 본딩 대상물로부터 광을 검출하는 광학적 검출 수단을 포함하는 반도체 장치의 제조 장치.
  3. 제2항에 있어서,
    상기 광학적 검출 수단은, 상기 본딩 헤드와 상기 스테이지를 대향시켜 상기 제1 및 제2 본딩 대상물이 떨어진 상태에서의 상기 제1 및 제2 본딩 대상물의 간극을 촬영하는 카메라를 포함하고,
    상기 결정 수단은, 카메라로부터의 촬상 결과에 기초하여 상기 근접시키는 양을 결정하는 것을 특징으로 하는 반도체 장치의 제조 장치.
  4. 제2항에 있어서,
    상기 광학적 검출 수단은,
    상기 본딩 헤드로 유지된 상기 제1 본딩 대상물에서의 상기 제2 본딩 대상물과의 접합면을 향하여 레이저를 조사하고, 그 제1 본딩 대상물의 두께 치수를 계측하는 것이 가능한 헤드측 레이저 변위계와,
    상기 스테이지에 탑재된 상기 제2 본딩 대상물에서의 상기 제1 본딩 대상물과의 접합면을 향하여 레이저를 조사하고, 그 제2 본딩 대상물의 두께 치수를 계측 하는 것이 가능한 스테이지측 레이저 변위계를 포함하고,
    상기 결정 수단은, 상기 헤드측 레이저 변위계에 의한 계측 결과와, 상기 스테이지측 레이저 변위계에 의한 계측 결과에 기초하여 상기 근접시키는 양을 산출하는 것을 특징으로 하는 반도체 장치의 제조 장치.
  5. 범프를 포함하는 반도체 칩을, 히터가 달린 본딩 헤드로 유지하는 수취 공정과,
    상기 반도체 칩과 본딩할 본딩 대상물을 스테이지에 얹는 재치(載置) 공정과,
    상기 본딩 헤드가 유지하고 있는 상기 반도체 칩을 상기 히터에 의해 가열하여, 그 반도체 칩이 포함하는 상기 범프를 용융 상태로 하는 용융 공정과,
    상기 본딩 헤드가 상기 반도체 칩을 유지하고 상기 스테이지가 상기 본딩 대상물을 얹은 상태로서, 상기 반도체 칩을 상기 본딩 대상물에 접촉시키기 전의 상태에서, 상기 반도체 칩 및 상기 본딩 대상물에 대해 측정을 행하는 측정 공정과,
    상기 측정 공정에 의한 측정 결과에 기초하여, 상기 본딩 헤드와 상기 스테이지를 접근시켜서, 상기 용융 공정에서 용융된 상기 범프를, 용융 상태인 채로 상기 본딩 대상물의 접합 부위에 접촉시키는 접촉 공정
    을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제5항에 있어서,
    상기 측정 공정은, 상기 반도체 칩 및 상기 본딩 대상물로부터 광을 검출하는 광 검출 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 적어도 한쪽은 범프를 포함하는 제1, 제2 본딩 대상물을 준비하는 공정과,
    상기 제1 본딩 대상물을 본딩 헤드로 유지하는 수취 공정과,
    상기 제2 본딩 대상물을 스테이지에 얹는 재치 공정과,
    상기 제1, 제2 본딩 대상물 중 적어도 한쪽이 포함하는 범프를, 가열하여 용융하는 용융 공정과,
    상기 본딩 헤드와 상기 스테이지를 접근시켜서, 상기 가열 공정에 의해 용융된 상태의 상기 범프를 통하여 상기 제1, 제2 본딩 대상물을 접속하는 접촉 공정과,
    상기 접촉 공정 후, 상기 범프가 용융하고 있는 상태에서 상기 본딩 헤드를 상기 제1 본딩 대상물로부터 떨어뜨리는 헤드 분리 공정
    을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 적어도 한쪽은 범프를 포함하는 제1, 제2 본딩 대상물을 준비하는 공정과,
    상기 제1 본딩 대상물을 본딩 헤드로 유지하는 수취 공정과,
    상기 제2 본딩 대상물을 스테이지에 얹는 재치 공정과,
    상기 본딩 헤드와 상기 스테이지를 접근시켜서, 상기 범프를 통하여 상기 제1, 제2 본딩 대상물을 접촉시키는 접촉 공정과,
    상기 접촉 공정 후에, 상기 범프를 가열하여 용융하는 용융 공정과,
    상기 용융 공정 후, 상기 범프가 용융하고 있는 상태에서 상기 본딩 헤드를 상기 제1 본딩 대상물로부터 떨어뜨리는 헤드 분리 공정
    을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 범프를 포함한 제1 본딩 대상물을 히터가 달린 스테이지에 얹는 재치 공정과,
    제2 본딩 대상물을 본딩 헤드로 유지하는 수취 공정과,
    상기 스테이지에 얹혀져 있는 상기 제1 본딩 대상물을 상기 히터에 의해 가열하여, 그 제1 본딩 대상물의 상기 범프를 용융 상태로 하는 용융 공정과,
    상기 본딩 헤드와 상기 스테이지를 접근시켜서, 상기 용융 공정에서 용융된 상기 범프를, 용융 상태인 채로 상기 제2 본딩 대상물에 접촉시키는 접촉 공정
    을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제5항의 반도체 장치의 제조 방법을, 상기 히터의 출력을 상기 반도체 칩이 포함하는 범프를 용융하는 것이 가능한 출력 이상의 값으로 유지하면서, 복수회 반복하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 범프를 포함하는 반도체 칩을, 그 범프를 칩 유지 부재에 접촉시킨 상태로 유지하는 유지 공정과,
    상기 반도체 칩을 끌어당기어 유지하는 것이 가능한, 히터가 달린 본딩 헤드를 준비하는 준비 공정과,
    상기 유지 공정에서 유지된 상태에서의 상기 반도체 칩의 비범프 형성면으로부터, 소정 거리만큼 떨어진 위치에, 상기 본딩 헤드를 위치시키는 배치 공정과,
    상기 소정 거리만큼 떨어진 위치에서 상기 본딩 헤드에 상기 반도체 칩을 흡착시키는 칩 수수 공정
    을 포함하는 것을 특징으로 하는 반도체 칩의 수수 방법.
  12. 제11항에 있어서,
    상기 유지 공정은, 상기 반도체 칩의 주위를 연속적 또는 이격적으로 둘러싸도록 상기 칩 유지 부재에 볼록부를 형성한 상태에서, 그 반도체 칩을 유지하는 공정이며,
    상기 칩 수수 공정은, 상기 볼록부의 돌출 방향을 따라서 상기 반도체 칩을 흡착하는 공정인 것을 특징으로 하는 반도체 칩의 수수 방법.
  13. 범프가 설치된 반도체 칩을, 상기 반도체 칩의 그 범프가 형성되어 있지 않은 부위를 지지함으로써 유지하는 유지 공정과,
    히터가 달린 본딩 헤드를 준비하는 준비 공정과,
    상기 유지 공정에서 유지되어 있는 상기 반도체 칩을 상기 본딩 헤드에서 수취하는 칩 수수 공정
    을 포함하는 것을 특징으로 하는 반도체 칩의 수수 방법.
  14. 제13항에 있어서,
    상기 유지 공정은, 상기 반도체 칩의 상기 범프가 형성된 면의 구석을, 기둥 형상의 부재로 지지하는 공정인 것을 특징으로 하는 반도체 칩의 수수 방법.
  15. 제11항의 칩 수수 공정과,
    상기 칩 수수 공정에서 상기 본딩 헤드가 수취한 상기 반도체 칩을, 그 반도체 칩의 상기 범프를 통하여 본딩 대상물에 본딩하는 본딩 공정
    을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제13항의 칩 수수 공정과,
    상기 칩 수수 공정에서 상기 본딩 헤드가 수취한 상기 반도체 칩을, 그 반도체 칩의 상기 범프를 통하여 본딩 대상물에 본딩하는 본딩 공정
    을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020080113545A 2007-11-16 2008-11-14 반도체 장치의 제조 장치 및 반도체 장치의 제조 방법 KR20090050989A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-298500 2007-11-16
JP2007298500A JP5167779B2 (ja) 2007-11-16 2007-11-16 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR20090050989A true KR20090050989A (ko) 2009-05-20

Family

ID=40640851

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080113545A KR20090050989A (ko) 2007-11-16 2008-11-14 반도체 장치의 제조 장치 및 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US20090127315A1 (ko)
JP (1) JP5167779B2 (ko)
KR (1) KR20090050989A (ko)
CN (1) CN101436560B (ko)
TW (1) TWI467681B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220412733A1 (en) * 2020-07-30 2022-12-29 Shinkawa Ltd. Mounting apparatus and parallelism detection method in mounting apparatus

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8381965B2 (en) 2010-07-22 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compress bonding
US8651359B2 (en) * 2010-08-23 2014-02-18 International Business Machines Corporation Flip chip bonder head for forming a uniform fillet
US8104666B1 (en) 2010-09-01 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compressive bonding with separate die-attach and reflow processes
US8177862B2 (en) * 2010-10-08 2012-05-15 Taiwan Semiconductor Manufacturing Co., Ltd Thermal compressive bond head
JP5565966B2 (ja) * 2011-01-26 2014-08-06 パナソニック株式会社 部品実装方法および部品実装装置
JP5865639B2 (ja) * 2011-09-15 2016-02-17 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
US8426227B1 (en) 2011-11-18 2013-04-23 LuxVue Technology Corporation Method of forming a micro light emitting diode array
US9773750B2 (en) * 2012-02-09 2017-09-26 Apple Inc. Method of transferring and bonding an array of micro devices
JP5973753B2 (ja) * 2012-03-08 2016-08-23 東レエンジニアリング株式会社 チップ受け渡し治具およびチップ受け渡し方法
US9136243B2 (en) 2013-12-03 2015-09-15 Kulicke And Soffa Industries, Inc. Systems and methods for determining and adjusting a level of parallelism related to bonding of semiconductor elements
US9165902B2 (en) * 2013-12-17 2015-10-20 Kulicke And Soffa Industries, Inc. Methods of operating bonding machines for bonding semiconductor elements, and bonding machines
JP6450923B2 (ja) * 2013-12-20 2019-01-16 パナソニックＩｐマネジメント株式会社 電子部品実装システムおよび電子部品実装方法ならびに電子部品実装装置
CN104201122B (zh) * 2014-08-13 2017-08-11 通富微电子股份有限公司 热压焊头水平调节的方法
US11315813B2 (en) * 2015-04-10 2022-04-26 Ev Group E. Thallner Gmbh Substrate holder and method for bonding two substrates
JP6581389B2 (ja) * 2015-05-12 2019-09-25 東芝メモリ株式会社 半導体装置の製造装置及び製造方法
US9929121B2 (en) * 2015-08-31 2018-03-27 Kulicke And Soffa Industries, Inc. Bonding machines for bonding semiconductor elements, methods of operating bonding machines, and techniques for improving UPH on such bonding machines
JP6553459B2 (ja) 2015-09-09 2019-07-31 東芝メモリ株式会社 半導体装置の製造方法および実装装置
US10472823B2 (en) * 2016-06-24 2019-11-12 Apache Industrial Services, Inc. Formwork system
TWI607587B (zh) * 2016-09-13 2017-12-01 台灣琭旦股份有限公司 固晶穩固製程
KR102425309B1 (ko) * 2016-10-12 2022-07-26 삼성전자주식회사 본딩 헤드와 스테이지 사이의 평행도 보정 장치 및 이를 포함하는 칩 본더
KR102318773B1 (ko) 2017-09-19 2021-10-28 구글 엘엘씨 칩 간 정밀 이격용 정지부로서의 필라들
KR102252552B1 (ko) * 2019-05-03 2021-05-17 주식회사 프로텍 플립칩 레이저 본딩 시스템
CN111128773A (zh) * 2019-12-20 2020-05-08 江苏长电科技股份有限公司 一种贴装芯片的方法
CN114597138A (zh) * 2020-12-03 2022-06-07 群创光电股份有限公司 半导体封装的制造方法
KR102537573B1 (ko) * 2023-01-27 2023-05-30 주식회사 엠아이이큅먼트코리아 플립 칩 레이저 본딩장치의 본딩 툴

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3859718A (en) * 1973-01-02 1975-01-14 Texas Instruments Inc Method and apparatus for the assembly of semiconductor devices
US5368217A (en) * 1993-08-25 1994-11-29 Microelectronics And Computer Technology Corporation High force compression flip chip bonding method and system
JP2793528B2 (ja) * 1995-09-22 1998-09-03 インターナショナル・ビジネス・マシーンズ・コーポレイション ハンダ付け方法、ハンダ付け装置
JPH09153525A (ja) * 1995-11-30 1997-06-10 Toshiba Corp ボンディング装置およびボンディング方法
JP3335826B2 (ja) * 1995-12-05 2002-10-21 株式会社日立製作所 はんだバンプの測定装置
US20020046627A1 (en) * 1998-06-10 2002-04-25 Hitoshi Amita Solder powder, flux, solder paste, soldering method, soldered circuit board, and soldered joint product
JP2002110740A (ja) * 2000-10-03 2002-04-12 Fujitsu Ltd 半導体装置の実装方法及び実装装置
JP2004119430A (ja) * 2002-09-24 2004-04-15 Tadatomo Suga 接合装置および方法
JP4705748B2 (ja) * 2003-05-30 2011-06-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR100758811B1 (ko) * 2003-09-22 2007-09-13 가부시키가이샤 무라타 세이사쿠쇼 발광소자의 장착방법 및 장착장치
JP2005259925A (ja) * 2004-03-11 2005-09-22 Sony Corp 実装方法
JP2006054275A (ja) * 2004-08-11 2006-02-23 Sony Corp 半導体装置の製造方法および半導体製造装置
JP4260712B2 (ja) * 2004-09-03 2009-04-30 パナソニック株式会社 電子部品実装方法及び装置
JP2006177730A (ja) * 2004-12-21 2006-07-06 Renesas Technology Corp 撮像検査装置および方法
CN100363709C (zh) * 2005-03-25 2008-01-23 鸿富锦精密工业（深圳）有限公司 激光量测机台扫描精度验证方法
JP4669371B2 (ja) * 2005-10-12 2011-04-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置の製造装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220412733A1 (en) * 2020-07-30 2022-12-29 Shinkawa Ltd. Mounting apparatus and parallelism detection method in mounting apparatus

Also Published As

Publication number Publication date
JP2009124047A (ja) 2009-06-04
CN101436560B (zh) 2012-06-20
US20090127315A1 (en) 2009-05-21
TWI467681B (zh) 2015-01-01
TW200933792A (en) 2009-08-01
JP5167779B2 (ja) 2013-03-21
CN101436560A (zh) 2009-05-20

Similar Documents

Publication Publication Date Title
KR20090050989A (ko) 반도체 장치의 제조 장치 및 반도체 장치의 제조 방법
TWI619184B (zh) 確定和調整半導體元件接合相關平行度級別的系統和方法
US9120169B2 (en) Method for device packaging
KR102363436B1 (ko) 반도체 칩의 레이저 컴프레션 본딩장치 및 본딩방법
JP2012138583A (ja) 材料を加えることによって部材をサポートに接着する方法、および２つの要素を重ね合わせる装置
KR100949130B1 (ko) 관찰 장치 및 전자 장치의 제조 방법
JP2010041001A (ja) ボンディング装置、ボンディング装置の補正量算出方法及びボンディング方法
JP4831091B2 (ja) ダイボンディング装置及びダイボンディング方法
JP6325053B2 (ja) 接合システム、接合方法、および半導体デバイスの製造方法
JP5437221B2 (ja) ボンディング装置
JP6083041B2 (ja) 接合方法、接合システム、および半導体デバイスの製造方法
JP3561089B2 (ja) 半導体チップの実装方法およびその装置
JP5391007B2 (ja) 電子部品の実装装置及び実装方法
US10784130B2 (en) Bonding apparatus
CN112218517B (zh) 安装装置
JP2023051804A (ja) 実装装置
KR20220084744A (ko) 본딩장치 및 본딩장치의 보정방법
JP2760547B2 (ja) チップボンディング装置
JP2002110740A (ja) 半導体装置の実装方法及び実装装置
KR102252732B1 (ko) 다이 본딩 방법 및 다이 본딩 장치
KR20240015650A (ko) 전자 부품 본딩 머신, 및 이러한 머신 상의 거리를 측정하는 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid