KR20090032758A - 발광 장치 - Google Patents

발광 장치 Download PDF

Info

Publication number
KR20090032758A
KR20090032758A KR20070098238A KR20070098238A KR20090032758A KR 20090032758 A KR20090032758 A KR 20090032758A KR 20070098238 A KR20070098238 A KR 20070098238A KR 20070098238 A KR20070098238 A KR 20070098238A KR 20090032758 A KR20090032758 A KR 20090032758A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting diode
diode chip
substrate
resin film
Prior art date
Application number
KR20070098238A
Other languages
English (en)
Other versions
KR101381762B1 (ko
Inventor
조재우
이정상
신옥희
이준길
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070098238A priority Critical patent/KR101381762B1/ko
Publication of KR20090032758A publication Critical patent/KR20090032758A/ko
Application granted granted Critical
Publication of KR101381762B1 publication Critical patent/KR101381762B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Led Device Packages (AREA)

Abstract

본 발명은 발광 장치에 관한 것으로서, 본 발명의 바람직한 실시 형태는, 제1 및 제2 배선 구조를 구비하는 기판과, 일면에 형성된 제1 및 제2 전극과, 상기 제1 및 제2 전극 상에 각각 형성된 제1 및 제2 도전성 범프와, 상기 전극형성 면과 대향 하는 면에 형성된 투명 수지막을 구비하며, 상기 제1 및 제2 도전성 범프가 각각 상기 제1 및 제2 배선 구조에 전기적으로 연결되고, 상기 전극형성 면이 상기 기판을 향하도록 상기 기판에 탑재된 하나 이상의 발광 다이오드 칩 및 적어도 상기 기판과 상기 발광 다이오드 칩 사이 공간에 충진된 언더필 수지부를 포함하고, 상기 기판은 상기 제1 및 제2 도전성 범프와 대응하는 영역에 상하가 관통된 홀을 갖고 있으며, 상기 홀에는 전도체가 충진된 것을 특징으로 하는 발광 장치를 제공한다.
패키지, 발광다이오드, 백색, 사이드뷰, 선광원, 발광장치, 열방출

Description

발광 장치 {Light emitting device}
본 발명은 발광 장치에 관한 것으로서, 특히 반도체 발광 다이오드 칩을 구비하여 사이드뷰(side view) 형 백라이트 유닛에 사용될 수 있는 발광 장치에 관한 것이다.
일반적으로, 발광 다이오드 칩을 구비한 발광 장치는 리드프레임에 백색 수지를 사출 성형한 케이스를 갖는 발광 장치 구조가 널리 사용되고 있다. 이러한 발광 장치는 케이스의 홈부에 리드프레임과 연결되도록 LED 칩을 실장한 후에, 그 홈부를 수지로 충전시킨다. 특히, 백색 발광 장치를 제조하기 위해서, 홈부에 충전된 수지에 형광체 분말을 함유시키는 방법이 사용될 수 있다.
하지만, 종래의 발광 장치 구조는 소형화와 수율 측면에서 몇 가지 단점을 갖고 있다.
예를 들어, 휴대전화의 디스플레이부의 백라이트용 광원으로서 주로 사용되 는 표면실장이 가능한 측면 방출(side view)형 발광 장치의 경우에, 휴대전화의 박형화에 따라서 측면방출형 발광 장치의 박형화도 크게 요구되고 있다. 그러나, 종래의 발광 장치구조에서는 LED 칩의 실장을 위해 홈부가 마련되어야 하므로, 이를 구비한 케이스를 충분히 소형화하여 제조하는데 어려움이 있다.
또한, 리드프레임과 함께 케이스를 사출 성형한 후에, LED 칩을 실장하고 홈부에 수지포장부를 제공하는 복잡한 공정이 진행되므로, 수율이 저하되고 공정비용이 증가되는 문제가 있다.
특히, 종래의 백색 발광 장치에서는, 홈부에 형광체 분말이 함유된 액상 수지를 디스페이싱하는 과정에서 디스펜서에 의한 형광체 충진량의 산포로 인해 색도 산포가 불균일해지는 문제가 발생할 수 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명의 일 목적은 리드 프레임 타입 발광 장치에 비하여 손쉽게 제조가 가능하며, 넓은 지향각을 통해 균일한 휘도 분포를 얻을 수 있는 동시에 높은 방열 특성을 갖는 소형화된 발광 장치를 제공하는 것이다.
상기한 목적을 달성하기 위해서, 본 발명의 바람직한 실시 형태는, 제1 및 제2 배선 구조를 구비하는 기판과, 일면에 형성된 제1 및 제2 전극과, 상기 제1 및 제2 전극 상에 각각 형성된 제1 및 제2 도전성 범프와, 상기 전극형성 면과 대향 하는 면에 형성된 투명 수지막을 구비하며, 상기 제1 및 제2 도전성 범프가 각각 상기 제1 및 제2 배선 구조에 전기적으로 연결되고, 상기 전극형성 면이 상기 기판을 향하도록 상기 기판에 탑재된 하나 이상의 발광 다이오드 칩 및 적어도 상기 기판과 상기 발광 다이오드 칩 사이 공간에 충진된 언더필 수지부를 포함하고, 상기 기판은 상기 제1 및 제2 도전성 범프와 대응하는 영역에 상하가 관통된 홀을 갖고 있으며, 상기 홀에는 전도체가 충진된 것을 특징으로 하는 발광 장치를 제공한다.
이 경우, 상기 도전성 비아는 Ag을 포함하는 물질로 이루어질 수 있다.
상기 기판 상에 탑재되는 발광 다이오드 칩은 복수 개이며, 상기 복수 개의 발광 다이오드 칩은 서로 소정 거리 이격 되어 상기 기판의 길이 방향으로 배치된 것일 수 있다. 특히, 상기 복수 개의 발광 다이오드 칩은 서로 인접한 발광 다이오드 칩 간의 거리가 0.05 ~ 0.15㎜인 것이 바람직하다.
상기 제1 및 제2 배선 구조는 상기 기판의 상기 발광 다이오드 칩이 탑재되는 면에 형성된 전극 패턴과 상기 전극 패턴에 전기적으로 연결된 도전성 비아를 포함하여 구성될 수 있으며, 이 경우, 상기 도전성 비아는 4분원 형상을 갖는 것이 공정의 효율성 측면에서 바람직하다.
또한, 상기 도전성 비아는 Ag을 포함하는 물질로 이루어질 수 있다.
한편, 상기 언더필 수지부는 상기 발광 다이오드 칩의 측면까지 덮도록 형성된 것일 수 있다.
추가적으로, 상기 발광 다이오드 칩의 측면을 덮도록 형성된 측면 수지막을 더 포함할 수 있으며, 이 경우, 상기 언더필 수지부는 상기 측면 수지막까지 덮도록 형성된 것을 특징으로 발광 장치.
나아가, 상기 측면 수지막은 상기 언더필 수지부와 같은 물질로 이루어진 것이 바람직하다.
바람직하게는, 상기 투명 수지막은 상기 발광 다이오드 칩의 측면까지 덮도 록 형성된 것일 수 있다.
상기 투명 수지막은 형광체 입자를 포함할 수 있으며, 특히, 백색 발광을 위한 측면에서, 상기 발광 다이오드 칩은 청색광을 발광하며, 상기 형광체 입자는 황색 형광 물질을 포함하는 것이 바람직하다.
바람직하게는, 상기 언더필 수지부는 백색 수지로 이루어지는 것이 발광 효율 측면에서 바람직하며, 구체적으로, 상기 언더필 수지부는 TiO2를 포함하는 물질로 이루어질 수 있다.
상기 제1 및 제2 도전성 범프 높이는 20 ~ 30㎛인 것이 바람직하다.
또한, 상기 기판 상에 탑재되는 발광 다이오드 칩은 복수 개이며, 상기 복수의 발광 다이오드 칩은 서로 병렬로 연결된 것이 바람직하다.
발광 다이오드 칩의 탑재에 사용되는 상기 기판은 세라믹 기판인 것이 바람직하다.
상술한 바와 같이, 본 발명에 따르면, 리드 프레임 타입 발광 장치에 비하여 손쉽게 제조가 가능하며, 넓은 지향각을 통해 균일한 휘도 분포를 얻을 수 있는 동시에 높은 방열 특성을 갖는 소형화된 발광 장치를 얻을 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 1 및 도 2는 본 발명의 일 실시 형태에 따른 발광 장치를 나타내며, 도 1은 측 방향에서 바라본 형상을, 도 2는 윗 방향에서 바라본 형상에 해당한다.
도 1 및 도 2를 함께 참조하면, 본 실시 형태에 따른 발광 장치(100)는 세라믹 기판(11), 발광 다이오드 칩(12) 및 언더필 수지부(15)를 갖추어 구성된다. 여기서, 상기 세라믹 기판(11)은 이를 상하 관통하는 홀에 충진된 전도체(18) 및 배선구조(17a, 17b, v)를 포함하며, 상기 발광 다이오드 칩(12)은 그 외면에 형성된 투명 수지막(13), 측면 수지막(14) 및 도전성 범프(16a, 16b)를 포함한다.
상기 발광 장치(100)는 세라믹 기판(11)의 일면에 하나의 발광 다이오드 칩(12)이 탑재된 구조이다. 한편, 본 발명은 이에 제한되지 않으며, 실시 형태에 따라서는 상기 세라믹 기판(11)의 일면에 탑재된 발광 다이오드 칩(12)은 복수 개 일 수 있으며, 복수일 경우 상기 발광 다이오드 칩(12)은 서로 소정 거리 이격 되어 상기 기판의 길이 방향으로 배치되는 것이 바람직하고, 구체적으로 상기 복수 개의 발광 다이오드 칩은 서로 인접한 발광 다이오드 칩 간의 거리가 0.05 ~ 0.15㎜인 것이 바람직하다.
이 경우, 도 1 및 도 2에 도시된 바와 같이, 상기 세라믹 기판(11)에는 상기 발광 다이오드 칩(12)의 전기적 연결을 위해 배선구조(17a, 17b, v)가 구비되며, 상기 배선구조는 상기 발광 다이오드 칩(12)이 탑재되는 면에 형성된 제1 및 제2 전극패턴(17a, 17b)과 이들에 각각 전기적으로 연결된 도전성 비아(v)를 포함한다.
상기 제1 및 제2 전극패턴(17a, 17b)은 상기 세라믹 기판(11)의 일 영역에 Au 등을 도금하여 형성할 수 있으며, 상기 도전성 비아(v)는 은(Ag)을 포함하는 물질로 이루어질 수 있다.
상기 도전성 비아(v)는 4분원(quadrant)에 가까운 형상을 갖는다. 이는 다수의 발광 장치를 한번에 제조하는 경우, 인접한 4개의 발광 장치는 서로 공유하고 있는 하나의 원형 도전성 비아를 4등분하여 사용함으로써 공정의 편의성을 도모하기 위한 것이다. 다만, 공정 정밀도 측면에서, 상기 도전성 비아(v)의 형상은 정확히 4분원이 아닌 경우도 있을 수 있으며, 예를 들어, 타원형의 도전성 비아가 4등분 된 형상도 가능하다.
도 1에 도시된 바와 같이, 상기 발광 다이오드 칩(12)이 상기 세라믹 기 판(11)에 탑재되는 면은 전극이 형성된 면이다. 즉, 상기 발광 다이오드 칩(12)은 제1 및 제2 전극을 포함하며, 이들은 상기 발광 다이오드 칩(12)의 일면 상에 형성되는데, 도 1에 도시된 바와 같이 상기 발광 다이오드 칩(12)은 상기 제1 및 제2 전극이 형성된 면이 상기 세라믹 기판(11)을 향하도록 상기 세라믹 기판(11) 상에 탑재된다.
한편, 본 실시 형태의 경우, 제조의 용이성과 열 전도성 등을 고려하여 발광 다이오드 칩이 탑재되는 기판으로 세라믹을 사용하였으나, 이에 제한되지 않으며, PCB 기판으로 일반적으로 사용될 수 있는 다른 기판도 가능하다.
또한, 상기 발광 다이오드 칩(12)은 플립칩 구조 등, 두 개의 전극이 동일한 방향으로 형성된 어떠한 구조도 가능하며, 나아가, 백라이트 유닛의 경박 단소화를 위한 측면에서 발광 다이오드가 가장 바람직하나, 실시 형태에 따라 다른 발광 소자로 대체될 수도 있다.
상기 세라믹 기판(11)의 상기 배선구조(17a, 17b, v)와의 전기적 연결을 위해 상기 발광 다이오드 칩(12)은 상기 제1 및 제2 전극에 각각 형성된 제1 및 제2 도전성 범프(16a, 16b)를 구비한다. 상기 제1 및 제2 도전성 범프(16a, 16b)의 높이는 20 ~ 40㎛인 것이 바람직하며, 본 실시 형태에서는 30㎛가 되도록 하였다.
특히, 본 발명은 도 2에 도시된 바와 같이, 상기 세라믹 기판(11)은 상기 제1 및 제2 도전성 범프(16a, 16b)와 대응하는 영역에 상하가 관통된 홀을 갖고 있으 며, 상기 홀에는 전도체(18)가 충진되어 있다. 이는 상기 발광 다이오드 칩(12)에서 발생된 열을 외부로 용이하게 방출시키는 역할을 한다. 다시 말하여, 본 발명에 따른 발광 장치(100)는 상기 전도체(18)를 통해 종래 리드 프레임 타입 발광 장치의 리드 프레임을 통해 열을 방출시키는 것과 같이 상기 발광 다이오드 칩(12)에서 발생된 열을 방출시킬 수 있다. 따라서, 상기 발광 장치(100)의 방열 특성 또한 향상시킬 수 있다.
한편, 본 실시 형태의 경우, 제조의 용이성과 열 전도성 등을 고려하여 세라믹 기판의 홀에 충진된 전도체(18)로 Ag를 포함한 물질을 사용하였으나, 이에 제한되지 않으며, 일반적으로 열 전도성이 높은 물질은 모두 사용 가능하다.
상기 발광 다이오드 칩(12)의 광 추출 면에는 투명 수지막(13)이 형성된다.
본 명세서에서, '광 추출 면'이라 함은 상기 발광 다이오드 칩(12)에서 주요하게 광이 방출되는 방향으로서 상기 제1 및 제2 전극이 형성된 면에 대향 하는 면으로 이해될 수 있다.
여기서, 상기 투명 수지막(13)은 발광 다이오드 칩(12)을 보호하는 기능을 수행함과 더불어 그 내부에 형광체 입자가 분산되어 백색광을 발광할 수 있도록 한다. 예를 들어, 상기 발광 다이오드 칩(12)이 청색광을 발광하고 상기 형광체 입자가 황색 형광 물질을 포함하는 경우를 들 수 있다. 이 경우, 실시 형태에 따라, 상기 발광 다이오드 칩(12)의 발광 파장과 상기 형광 물질을 적절히 조절하여 백색 발광이 가능함은 당업자에게 자명한 사항으로 이해될 수 있을 것이다.
상기 발광 다이오드 칩(12)의 측면, 즉, 상기 전극형성 면과 광 추출 면 사이의 면에는 칩의 보호를 위해 측면 수지막(14)이 형성된다. 이 경우, 후술할 바와 같이, 상기 측면 수지막(14)은 언더필 수지(15)와 같은 백색 수지로 이루어져 광 반사 기능을 수행할 수 있다.
다만, 본 발명은 이에 제한되지 않으며, 실시 형태에 따라서는 상기 측면 수지막(14)은 불투명 수지가 아닌 투명한 물질로 이루어질 수도 있다. 이러한 경우에는 상기 측면 수지막(14)을 통해서도 광이 외부로 방출될 수 있어 지향각 향상 효과를 기대할 수 있다.
상기 발광 다이오드 칩(12)와 상기 세라믹 기판(11) 사이의 공간에는 언더필 수지부(15)가 충진 되어 있다.
구체적으로, 상기 언더필 수지부(15)가 우선적으로 형성되는 영역은 상기 발광 다이오드 칩(12)의 전극형성 면에서 제1 및 제2 도전성 범프(16a, 16b)과 상기 세라믹 기판(11)의 다이패드(die-pad)에 마련된 영역이며, 상기 언더필 수지부(15)는 상기 발광 다이오드 칩(12)과 세라믹 기판(11)의 서로 간의 접착력을 보강하기 위해 제공되는 것이다.
나아가, 본 실시 형태의 경우, 상기 언더필 수지부(15)는 상기 측면 수지막(14)까지 덮도록 형성된다. 다만, 언더필 수지부(15)의 형성 영역은 필요에 따라 적절히 변화될 수 있으며, 상기 측면 수지막(14)을 덮지 않을 수도 있다.
한편, 상기 언더필 수지부(15) 구성하는 물질은 상기 발광 다이오드 칩(12)과 세라믹 기판(11)의 사이 공간을 보강하여 이들을 결합할 수 있는 어떠한 물질도 사용될 수 있으며, 이러한 목적상 투명 수지도 사용이 가능하다.
그러나, 더욱 바람직한 실시 형태는 상기 언더필 수지부(15)가 백색 수지로 이루어지는 경우이다. 이는, 발광 효율의 향상을 위해서는 상기 발광 다이오드 칩(12)의 전극형성 면, 즉, 상기 세라믹 기판(11) 방향으로 방출되는 빛의 양을 줄이는 것이 중요하기 때문이다.
따라서, 상기 언더필 수지부(15)가 백색 수지로 이루어진다면, 상기 발광 다이오드 칩(12)에서 방출되어 상기 언더필 수지부(15)로 향하는 대부분의 빛이 반사되어 상기 광 추출 면 방향으로 유도될 수 있으므로 발광 효율의 향상을 기대할 수 있다.
한편, 본 발명은 이에 제한되지는 않으나, 본 실시 형태에서는 상기 언더필 수지부(15)를 이루는 백색 수지로서 TiO2를 포함하는 실리콘 수지를 채용하였다. 또한, 상술한 바와 같이, 상기 발광 다이오드 칩(12)의 측 방향으로 방출되는 빛을 반사시켜 상기 광 추출 면 방향으로 유도하기 위해 상기 측면 수지막(14) 역시 TiO2를 포함하는 실리콘 수지 등을 사용할 수 있다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
도 1 및 도 2는 본 발명의 일 실시 형태에 따른 발광 장치를 나타내며, 도 1은 측 방향에서 바라본 형상을, 도 2는 윗 방향에서 바라본 형상에 해당한다.
<도면의 주요부분에 대한 부호의 설명>
11: 세라믹 기판 12: 발광 다이오드 칩
13: 투명 수지막 14: 측면 수지막
15: 언더필 수지부 16a, 16b: 제1 및 제2 도전성 범프
17a, 17b: 제1 및 제2 전극 패턴 v: 도전성 비아
18: 전도체 100: 발광 장치

Claims (19)

  1. 제1 및 제2 배선 구조를 구비하는 기판;
    일면에 형성된 제1 및 제2 전극과, 상기 제1 및 제2 전극 상에 각각 형성된 제1 및 제2 도전성 범프와, 상기 전극형성 면과 대향 하는 면에 형성된 투명 수지막을 구비하며, 상기 제1 및 제2 도전성 범프가 각각 상기 제1 및 제2 배선 구조에 전기적으로 연결되고, 상기 전극형성 면이 상기 기판을 향하도록 상기 기판에 탑재된 하나 이상의 발광 다이오드 칩; 및
    적어도 상기 기판과 상기 발광 다이오드 칩 사이 공간에 충진된 언더필 수지부;를 포함하고,
    상기 기판은 상기 제1 및 제2 도전성 범프와 대응하는 영역에 상하가 관통된 홀을 갖고 있으며, 상기 홀에는 전도체가 충진된 것을 특징으로 하는 발광 장치.
  2. 제1항에 있어서,
    상기 전도체는 Ag을 포함하는 물질로 이루어진 것을 특징으로 하는 발광 장치.
  3. 제1항에 있어서,
    상기 기판 상에 탑재되는 발광 다이오드 칩은 복수 개이며,
    상기 복수 개의 발광 다이오드 칩은 서로 소정 거리 이격 되어 상기 기판의 길이 방향으로 배치된 것을 특징으로 하는 발광 장치.
  4. 제3항에 있어서,
    상기 복수 개의 발광 다이오드 칩은 서로 인접한 발광 다이오드 칩 간의 거리가 0.05 ~ 0.15㎜인 것을 특징으로 하는 발광 장치.
  5. 제1항에 있어서,
    상기 제1 및 제2 배선 구조는 상기 기판의 상기 발광 다이오드 칩이 탑재되는 면에 형성된 전극 패턴과 상기 전극 패턴에 전기적으로 연결된 도전성 비아를 포함하는 것을 특징으로 하는 발광 장치.
  6. 제5항에 있어서,
    상기 도전성 비아는 4분원 형상을 갖는 것을 특징으로 하는 발광 장치.
  7. 제5항에 있어서,
    상기 도전성 비아는 Ag을 포함하는 물질로 이루어진 것을 특징으로 하는 발광 장치.
  8. 제1항에 있어서,
    상기 언더필 수지부는 상기 발광 다이오드 칩의 측면까지 덮도록 형성된 것을 특징으로 하는 발광 장치.
  9. 제1항에 있어서,
    상기 발광 다이오드 칩의 측면을 덮도록 형성된 측면 수지막을 더 포함하는 것을 특징으로 발광 장치.
  10. 제9항에 있어서,
    상기 언더필 수지부는 상기 측면 수지막까지 덮도록 형성된 것을 특징으로 발광 장치.
  11. 제9항에 있어서,
    상기 측면 수지막은 상기 언더필 수지부와 같은 물질로 이루어진 것을 특징으로 발광 장치.
  12. 제1항에 있어서,
    상기 투명 수지막은 상기 발광 다이오드 칩의 측면까지 덮도록 형성된 것을 특징으로 발광 장치.
  13. 제1항에 있어서,
    상기 투명 수지막은 형광체 입자를 포함하는 것을 특징으로 하는 발광 장치.
  14. 제13항에 있어서,
    상기 발광 다이오드 칩은 청색광을 발광하며, 상기 형광체 입자는 황색 형광 물질을 포함하는 것을 특징으로 하는 발광 장치.
  15. 제1항에 있어서,
    상기 언더필 수지부는 백색 수지로 이루어진 것을 특징으로 발광 장치.
  16. 제15항에 있어서,
    상기 언더필 수지부는 TiO2를 포함하는 물질로 이루어진 것을 특징으로 하는 발광 장치.
  17. 제1항에 있어서,
    상기 제1 및 제2 도전성 범프 높이는 20 ~ 30㎛인 것을 특징으로 하는 발광 장치.
  18. 제1항에 있어서,
    상기 기판 상에 탑재되는 발광 다이오드 칩은 복수 개이며, 상기 복수의 발광 다이오드 칩은 서로 병렬로 연결된 것을 특징으로 하는 발광 장치.
  19. 제1항에 있어서,
    상기 기판은 세라믹 기판인 것을 특징으로 발광 장치.
KR1020070098238A 2007-09-28 2007-09-28 발광 장치 KR101381762B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070098238A KR101381762B1 (ko) 2007-09-28 2007-09-28 발광 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070098238A KR101381762B1 (ko) 2007-09-28 2007-09-28 발광 장치

Publications (2)

Publication Number Publication Date
KR20090032758A true KR20090032758A (ko) 2009-04-01
KR101381762B1 KR101381762B1 (ko) 2014-04-10

Family

ID=40759504

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070098238A KR101381762B1 (ko) 2007-09-28 2007-09-28 발광 장치

Country Status (1)

Country Link
KR (1) KR101381762B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102163677A (zh) * 2010-02-16 2011-08-24 台湾积体电路制造股份有限公司 封装***
KR101415930B1 (ko) * 2012-09-17 2014-07-04 주식회사 루멘스 발광소자 패키지 및 이를 포함하는 백라이트 유닛
WO2015124464A1 (de) * 2014-02-21 2015-08-27 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen bauelements
JP2018049954A (ja) * 2016-09-21 2018-03-29 豊田合成株式会社 発光装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1603170B1 (en) * 2003-03-10 2018-08-01 Toyoda Gosei Co., Ltd. Method for manufacturing a solid-state optical element device
KR100665121B1 (ko) * 2005-02-28 2007-01-09 삼성전기주식회사 파장변환형 발광 다이오드 패키지 제조방법
KR100652133B1 (ko) * 2005-12-20 2006-11-30 서울옵토디바이스주식회사 플립칩 구조의 발광 소자

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102163677A (zh) * 2010-02-16 2011-08-24 台湾积体电路制造股份有限公司 封装***
KR101415930B1 (ko) * 2012-09-17 2014-07-04 주식회사 루멘스 발광소자 패키지 및 이를 포함하는 백라이트 유닛
WO2015124464A1 (de) * 2014-02-21 2015-08-27 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen bauelements
US10193037B2 (en) 2014-02-21 2019-01-29 Osram Opto Semiconductor Gmbh Method for producing an optoelectronic device
JP2018049954A (ja) * 2016-09-21 2018-03-29 豊田合成株式会社 発光装置

Also Published As

Publication number Publication date
KR101381762B1 (ko) 2014-04-10

Similar Documents

Publication Publication Date Title
US9564567B2 (en) Light emitting device package and method of fabricating the same
KR101283129B1 (ko) 도광판, 면 광원 장치 및 이를 갖는 표시 장치
KR101847938B1 (ko) 발광소자 패키지 및 그 제조 방법
US11189601B2 (en) Reflective solder mask layer for LED phosphor package
CN101859862B (zh) 发光装置
US20070278513A1 (en) Semiconductor light emitting device and method of fabricating the same
US20150124455A1 (en) Led module
KR20130088998A (ko) 발광 장치
KR101766297B1 (ko) 발광소자 패키지 및 그 제조방법
KR20100030805A (ko) 멀티칩 발광 다이오드 패키지
CN112086405B (zh) 具有内埋芯片的基板结构及使用其的发光装置
US8476662B2 (en) Light emitting device, method for manufacturing the same, and backlight unit
US8366307B2 (en) Semiconductor light emitting device
KR101320514B1 (ko) 칩-온-보드 방식에 의한 ｌｅｄ 패키지
KR101381762B1 (ko) 발광 장치
JP5757687B2 (ja) 発光装置、面光源装置、液晶表示装置、および発光装置の製造方法
KR20130088574A (ko) 발광다이오드 패키지
KR20090007763U (ko) 발광다이오드 패키지
KR20090051508A (ko) 백색 발광소자 및 그 제조방법
KR20130014755A (ko) 발광 소자 패키지 및 조명 시스템
KR101363077B1 (ko) 발광 장치
KR20090102121A (ko) 발광 장치 제조방법
KR101370790B1 (ko) 발광 장치
JP2019197885A (ja) チップスケール線状発光装置
KR101370791B1 (ko) 발광 장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190228

Year of fee payment: 6