KR20090010699A - Organic thin film transistor array panel and manufacturing method of the same - Google Patents

Organic thin film transistor array panel and manufacturing method of the same Download PDF

Info

Publication number
KR20090010699A
KR20090010699A KR1020070074017A KR20070074017A KR20090010699A KR 20090010699 A KR20090010699 A KR 20090010699A KR 1020070074017 A KR1020070074017 A KR 1020070074017A KR 20070074017 A KR20070074017 A KR 20070074017A KR 20090010699 A KR20090010699 A KR 20090010699A
Authority
KR
South Korea
Prior art keywords
electrode
hole
gate
source electrode
forming
Prior art date
Application number
KR1020070074017A
Other languages
Korean (ko)
Other versions
KR101393636B1 (en
Inventor
최태영
윤수완
안보경
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070074017A priority Critical patent/KR101393636B1/en
Priority to US12/148,485 priority patent/US7777220B2/en
Publication of KR20090010699A publication Critical patent/KR20090010699A/en
Application granted granted Critical
Publication of KR101393636B1 publication Critical patent/KR101393636B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing

Abstract

An organic thin film transistor array panel and a manufacturing method thereof are provided to prevent parasitic capacitance between a gate electrode and a source electrode from increasing and maximize the value of the width(W) of a channel region / the length(L) of a channel region so that organic layer transistor characteristic is improved. A gate line including a gate electrode is formed on a substrate. A gate insulating layer(124) is formed on the gate electrode. A data line including the drain electrode(173p) and intersecting with the gate line is formed on the gate insulating layer. A source electrode(173q) is surrounded by the drain electrode with being separated from the drain electrode. A bank insulating layer comprises a first hole exposing the source electrode and the drain electrode and a second hole surrounded with the first hole. An organic semiconductor is formed inside the first hole and is connected to the drain electrode and the source electrode. A pixel electrode is connected with the source electrode through the second hole.

Description

유기 박막 트랜지스터 표시판 및 그 제조방법 {ORGANIC THIN FILM TRANSISTOR ARRAY PANEL AND MANUFACTURING METHOD OF THE SAME}Organic thin film transistor array panel and manufacturing method thereof {ORGANIC THIN FILM TRANSISTOR ARRAY PANEL AND MANUFACTURING METHOD OF THE SAME}

본 발명은 유기 박막 트랜지스터 표시판과 그 제조방법에 관한 것이다.The present invention relates to an organic thin film transistor array panel and a method of manufacturing the same.

최근, 표시장치 중에서 소형, 경량화의 장점을 가지는 평판표시장치(flat display device)가 각광을 받고 있다. 이러한 평판표시장치는 액정표시장치(LCD)와 유기전계발광장치(OLED) 등을 포함하며, 상기 표시장치들은 공통적으로 박막트랜지스터가 마련되어 있는 기판을 포함한다. 이러한 박막 트랜지스터 중에서, 규소(Si)와 같은 무기 반도체 대신 유기 반도체를 포함하는 유기 박막 트랜지스터(organic thin film transistor, OTFT)에 대한 연구가 활발히 이루어지고 있다.Recently, flat display devices having advantages of small size and light weight have been in the spotlight. The flat panel display includes a liquid crystal display (LCD), an organic light emitting display (OLED), and the like, and the display devices commonly include a substrate on which a thin film transistor is provided. Among these thin film transistors, studies on organic thin film transistors (OTFTs) including organic semiconductors instead of inorganic semiconductors such as silicon (Si) have been actively conducted.

여기서, 유기 박막 트랜지스터는 게이트 전극과, 상기 게이트 전극을 중심으로 상호 분리되어 있는 드레인 전극 및 소스 전극과, 상기 드레인 전극과 상기 소스 전극의 사이 공간에 형성되어 있는 유기 반도체층을 포함한다. 그리고, 드레인 전극과 소스 전극 사이의 이격공간은 채널영역으로 정의되며, 일반적으로 유기 박막 트랜지스터는 채널영역의 폭(W)이 크고 채널영역의 길이(L)가 짧을수록 온전류(on-current) 값이 상승되어 유기 박막 트랜지스터의 특성이 향상된다.The organic thin film transistor includes a gate electrode, a drain electrode and a source electrode which are separated from each other around the gate electrode, and an organic semiconductor layer formed in a space between the drain electrode and the source electrode. In addition, the separation space between the drain electrode and the source electrode is defined as a channel region. In general, an organic thin film transistor has an on-current as the width W of the channel region and the length L of the channel region are short. The value is increased to improve the characteristics of the organic thin film transistor.

그러나, 온전류(on-current) 값 상승을 위해 채널영역의 폭(W)/채널영역의 길이(L)의 값을 최대화하면 상기 소스 전극과 상기 게이트 전극간의 기생용량도 증가하여 유기 박막 트랜지스터의 특성이 향상되지 못하는 문제점이 있다. However, if the value of the width (W) of the channel region / length (L) of the channel region is maximized to increase the on-current value, the parasitic capacitance between the source electrode and the gate electrode also increases to increase the value of the organic thin film transistor. There is a problem that the characteristics are not improved.

따라서 본 발명이 이루고자 하는 기술적 과제는 소스 전극과 게이트 전극간의 기생용량 증가를 방지하면서 채널영역의 폭(W)/채널영역의 길이(L)의 값을 최대화하여 유기 박막 트랜지스터 특성을 향상시키는 것이다.Therefore, the technical problem to be achieved by the present invention is to maximize the value of the width (W) of the channel region / the length (L) of the channel region while preventing parasitic capacitance increase between the source electrode and the gate electrode to improve the organic thin film transistor characteristics.

본 발명의 한 실시예에 따른 유기 박막 트랜지스터 표시판은 기판, 상기 기판 위에 형성되어 있고, 게이트 전극을 포함하는 게이트선, 상기 게이트 전극 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있으며, 상기 게이트선과 교차하며 드레인 전극을 포함하는 데이터선, 상기 드레인 전극과 이격되어 있으며 상기 드레인 전극에 둘러 싸여 있는 소스 전극, 상기 드레인 전극과 상기 소스 전극을 노출하는 제1 구멍 및 상기 제1 구멍에 둘러싸여 있는 제2 구멍을 갖는 뱅크 절연막, 상기 제1 구멍의 내부에 형성되어 있으며, 상기 드레인 전극 및 상기 소스 전극과 연결되어 있는 유기 반도체, 및 상기 제2 구멍을 통하여 상기 소스 전극과 연결되어 있는 화소 전극을 포함한다.The organic thin film transistor array panel according to the exemplary embodiment of the present invention is formed on a substrate, a gate line including a gate electrode, a gate insulating film formed on the gate electrode, and a gate insulating film formed on the gate electrode. A data line intersecting the line and including a drain electrode, a source electrode spaced apart from the drain electrode and surrounded by the drain electrode, a first hole exposing the drain electrode and the source electrode, and a first electrode surrounded by the first hole; A bank insulating film having two holes, an organic semiconductor formed in the first hole, and connected to the drain electrode and the source electrode, and a pixel electrode connected to the source electrode through the second hole. do.

상기 게이트 전극은 게이트 전극 홀을 가질 수 있다.The gate electrode may have a gate electrode hole.

상기 드레인 전극은 폐루프 부분을 포함할 수 있다.The drain electrode may include a closed loop portion.

상기 폐루프 부분은 상기 게이트 전극과 일부 중첩되거나 상기 게이트 전극 전부와 중첩될 수 있다.The closed loop portion may partially overlap the gate electrode or overlap all of the gate electrodes.

상기 유기 반도체 위에는 보호막을 더 포함할 수 있다.A protective film may be further included on the organic semiconductor.

상기 드레인 전극, 소스 전극 및 화소 전극은 ITO(Indium Tin Oxide) 및 IZO(Indium Zinc Oxide) 중 어느 하나를 포함하여 이루어진 것일 수 있다.The drain electrode, the source electrode, and the pixel electrode may include any one of indium tin oxide (ITO) and indium zinc oxide (IZO).

상기 유기 반도체는 테트라센(tetracene) 및 펜타센(pentacene)의 치환기 중 어느 하나를 포함하여 이루어진 것일 수 있다.The organic semiconductor may include any one of substituents of tetratracene and pentacene.

상기 게이트 전극 홀은 상기 뱅크 절연막의 제2 구멍과 중첩되도록 형성될 수 있다.The gate electrode hole may be formed to overlap the second hole of the bank insulating layer.

상기 데이터선과 소스 전극은 ITO를 포함하는 하부층과 몰리브덴을 포함하는 상부층을 포함하고, 상기 유기 반도체는 상기 소스 전극과 상기 드레인 전극의 하부층과 접촉할 수 있다.The data line and the source electrode may include a lower layer including ITO and an upper layer including molybdenum, and the organic semiconductor may contact the lower layer of the source electrode and the drain electrode.

본 발명의 한 실시예에 따른 유기 박막 트랜지스터 표시판의 제조방법은 기판 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계, 상기 게이트 전극 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 드레인 전극 및 소스 전극을 형성하는 단계, 상기 드레인 전극 및 소스 전극 위에 뱅크 절연막을 형성하는 단계, 상기 뱅크 절연막에 제1 구멍을 형성하는 단계, 상기 제1 구멍 내부에 유기 반도체를 형성하는 단계, 상기 뱅크 절연막에 제2 구멍을 형성하는 단계 및 상기 제2 구멍을 통하여 상기 소스 전극과 연결되도록 화소 전극을 형성하는 단계를 포함한다.A method of manufacturing an organic thin film transistor array panel according to an exemplary embodiment of the present invention includes forming a gate line including a gate electrode on a substrate, forming a gate insulating layer on the gate electrode, and drain and source electrodes on the gate insulating layer. Forming a bank insulating film on the drain electrode and the source electrode, forming a first hole in the bank insulating film, forming an organic semiconductor inside the first hole, and forming a second insulating film in the bank insulating film. Forming a hole and forming a pixel electrode to be connected to the source electrode through the second hole.

상기 유기 반도체 위에 보호막을 형성하는 단계를 더 포함할 수 있다.The method may further include forming a passivation layer on the organic semiconductor.

상기 뱅크 절연막에 상기 소스 전극을 노출하는 제2 구멍을 형성하는 단계는 상기 유기 반도체 위에 보호막을 형성하는 단계 이후에 상기 보호막과 상기 뱅크 절연막을 함께 사진 식각하여 진행하며, 상기 제2 구멍은 상기 보호막과 상기 뱅크 절연막을 관통할 수 있다.The forming of the second hole exposing the source electrode in the bank insulating film is performed by photo etching the protective film and the bank insulating film together after forming the protective film on the organic semiconductor, and the second hole is the protective film. And may pass through the bank insulating layer.

상기 게이트선을 형성하는 단계에서는 상기 게이트 전극에 게이트 전극 홀을 형성할 수 있다.In the forming of the gate line, a gate electrode hole may be formed in the gate electrode.

상기 유기 반도체는 잉크젯 인쇄 방법으로 형성할 수 있다.The organic semiconductor may be formed by an inkjet printing method.

상기 드레인 전극, 소스 전극 및 화소 전극은 ITO 또는 IZO를 포함할 수 있다.The drain electrode, the source electrode, and the pixel electrode may include ITO or IZO.

상기 드레인 전극과 상기 소스 전극은 ITO를 포함하는 하부층과 몰리브덴을 포함하는 상부층을 포함하고, 상기 뱅크 절연막에 제1 구멍을 형성하는 단계와 상기 제1 구멍 내부에 유기 반도체를 형성하는 단계 사이에 상기 제1 구멍을 통하여 노출되어 있는 상기 상부층을 제거하는 단계를 더 포함할 수 있다.The drain electrode and the source electrode include a lower layer including ITO and an upper layer including molybdenum, wherein the first hole is formed in the bank insulating layer and the organic semiconductor is formed inside the first hole. The method may further include removing the upper layer exposed through the first hole.

상술한 바와 같이, 본 발명의 일 실시예에 따른 유기 박막 트랜지스터 표시판에 의하면,소스 전극과 게이트 전극간의 기생용량 증가를 방지하면서 채널영역의 폭(W)/채널영역의 길이(L)의 값을 최대화하여 유기 박막 트랜지스터 특성을 향상시킬 수 있다.As described above, according to the organic thin film transistor array panel according to the exemplary embodiment of the present invention, the width W of the channel region / length L of the channel region may be adjusted while preventing parasitic capacitance between the source electrode and the gate electrode from increasing. Maximization can improve organic thin film transistor characteristics.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a portion of a layer, film, region, plate, etc. is said to be "on top" of another part, this includes not only when the other part is "right over" but also when there is another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.

그러면 도 1 및 도 2를 참고로 하여 본 발명의 제1 실시예에 따른 유기 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.Next, the organic thin film transistor array panel according to the first exemplary embodiment of the present invention will be described in detail with reference to FIGS. 1 and 2.

도 1은 본 발명의 제1 실시예에 따른 유기 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 유기 박막 트랜지스터 표시판을 II-II 선을 따라 잘라 도시한 단면도이다.1 is a layout view of an organic thin film transistor array panel according to a first exemplary embodiment of the present invention, and FIG. 2 is a cross-sectional view of the organic thin film transistor array panel of FIG. 1 taken along line II-II.

투명한 유리, 실리콘(silicone) 또는 플라스틱(plastic) 따위로 만들어진 절연 기판(substrate)(110) 위에 복수의 게이트선(gate line)(121)이 형성되어 있다. A plurality of gate lines 121 are formed on an insulating substrate 110 made of transparent glass, silicon, or plastic.

게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 아래로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(129)을 포함한다. The gate line 121 transmits a gate signal and mainly extends in a horizontal direction. Each gate line 121 includes a plurality of gate electrodes 124 protruding downward and a wide end portion 129 for connection with another layer or an external driving circuit.

게이트선(121)은 몰리브덴(Mo), 몰리브덴 합금, 크롬(Cr), 크롬 합금, 알루미늄(Al), 알루미늄 합금, 구리(Cu), 구리 합금, 은(Ag), 은 합금 따위의 저저항성 금속으로 만들어진다.The gate line 121 is a low resistance metal such as molybdenum (Mo), molybdenum alloy, chromium (Cr), chromium alloy, aluminum (Al), aluminum alloy, copper (Cu), copper alloy, silver (Ag), silver alloy Is made.

게이트선(121) 위에는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140)은 감광성 유기 물질 또는 무기 물질로 만들어질 수 있으며, 그 두께는 약 5000Å 내지 4㎛일 수 있다.The gate insulating layer 140 is formed on the gate line 121. The gate insulating layer 140 may be made of a photosensitive organic material or an inorganic material, and may have a thickness of about 5000 μm to 4 μm.

게이트 절연막(140) 위에는 데이터선(data line)(171), 드레인 전극(drain electrode)(173p) 및 소스 전극(source electrode)(173q)이 형성되어 있다.A data line 171, a drain electrode 173p and a source electrode 173q are formed on the gate insulating layer 140.

데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 옆으로 돌출되어 있는 드레인 전극(drain electrode)(173p)과 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(179)을 포함한다. The data line 171 transmits a data signal and mainly extends in the vertical direction to cross the gate line 121. Each data line 171 includes a wide end portion 179 for connecting a drain electrode 173p protruding to the side and another layer or an external driving circuit.

데이터선(171), 드레인 전극(173p) 및 소스 전극(173q)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)로 이루어진 하부층(173pa, 173qa, 179a)과 몰리브덴(Mo) 또는 몰리브덴 합금 등으로 이루어진 상부층(173pb, 173qb, 179b)을 포함한다. The data line 171, the drain electrode 173p, and the source electrode 173q may include lower layers 173pa, 173qa, and 179a formed of indium tin oxide (ITO) or indium zinc oxide (IZO), and molybdenum (Mo) or molybdenum alloy. It consists of the upper layer (173pb, 173qb, 179b) consisting of.

드레인 전극(173p)은 데이터선(171)과 연결되어 있으며 소스 전극(173q)을 둘러싸고 있다. 더 자세하게는, 드레인 전극(173p)은 적어도 하나의 소스 전극(173q)과 소정간격 이격되어 소스 전극(173q)의 둘레를 따라 형성되어 있다. 드 레인 전극(173p)은 오픈된 구간이 없는 고리상으로, 원형, 다각형 및 타원형 등의 폐루프(closed loop)를 이루는 다양한 형상을 가질 수 있다. 그리고, 소스 전극(173q)은 드레인 전극(173p)의 내부에 섬(island) 형상으로 마련되어 있다. The drain electrode 173p is connected to the data line 171 and surrounds the source electrode 173q. In more detail, the drain electrode 173p is formed along the circumference of the source electrode 173q spaced apart from the at least one source electrode 173q by a predetermined interval. The drain electrode 173p may have a ring shape having no open section, and may have various shapes forming a closed loop such as a circle, a polygon, and an oval. The source electrode 173q is provided in an island shape inside the drain electrode 173p.

여기서, 드레인 전극(173p)과 소스 전극(173q) 사이의 이격공간은 채널영역(C)으로 정의되며, 드레인 전극(173p)과 소스 전극(173q) 사이의 거리는 채널영역(C)의 길이(L)이고 소스 전극(173q)과 대응하는 드레인 전극(173p)의 내측면을 따르는 길이는 채널영역(C)의 폭(W)이다. 채널영역(C)은 소스 전극(173q)을 둘러싸고 있으며, 열린 구간이 없는 고리상으로 대략 원, 다각형 및 타원형 중의 어느 하나로 마련될 수 있다. 일반적으로, 유기 박막 트랜지스터의 온전류(on-current)는 채널영역(C)의 폭(W)/채널영역의 거리(L)의 값에 비례한다. 본 발명의 실시예에 따른 유기 박막 트랜지스터는 소스 전극(173q)이 드레인 전극(173p)에 의하여 둘러싸여 있으므로, 종래의 직선 또는 J타입의 채널영역(C)과 비교하여 상대적으로 채널영역의 폭(W)이 증가되었다. 따라서 박막트랜지스터의 온전류(on-current) 값이 큰 특성이 향상된 박막트랜지스터를 얻을 수 있다. 또한, 이러한 구조를 채택함에 따라, 종래에 비하여 게이트 전극(124)과 중첩하는 소스 전극(173q)의 면적은 상대적으로 좁다. 따라서 게이트 전극(124)과 소스 전극(173q) 사이에 형성되는 기생용량은 줄어들게 되어 박막트랜지스터의 특성이 향상된다.Here, the space between the drain electrode 173p and the source electrode 173q is defined as the channel region C, and the distance between the drain electrode 173p and the source electrode 173q is the length L of the channel region C. ) And the length along the inner surface of the drain electrode 173p corresponding to the source electrode 173q is the width W of the channel region C. The channel region C surrounds the source electrode 173q and may be provided as one of a circle, a polygon, and an oval in a ring shape without an open section. In general, the on-current of the organic thin film transistor is proportional to the value of the width W of the channel region C / the distance L of the channel region. In the organic thin film transistor according to the exemplary embodiment of the present invention, since the source electrode 173q is surrounded by the drain electrode 173p, the width W of the channel region is relatively higher than that of the conventional straight or J type channel region C. ) Has been increased. Therefore, a thin film transistor having an improved on-current value having a large on-current value can be obtained. Also, by adopting such a structure, the area of the source electrode 173q overlapping with the gate electrode 124 is relatively smaller than that of the conventional art. Therefore, the parasitic capacitance formed between the gate electrode 124 and the source electrode 173q is reduced, thereby improving the characteristics of the thin film transistor.

소스 전극(173q)의 일부는 화소 전극(190)과 접촉되어 있으며, 소스 전극(173q)으로부터 화소 전극(190)으로 데이터 신호를 인가한다. 데이터 신호가 인가된 화소 전극(190)은 이와 마주하며 공통 전압을 인가받는 공통 전극(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자들의 방향을 결정하거나 발광층(도시하지 않음)에 전류를 흘려 발광하게 된다. A portion of the source electrode 173q is in contact with the pixel electrode 190, and applies a data signal from the source electrode 173q to the pixel electrode 190. The pixel electrode 190, to which the data signal is applied, determines an orientation of the liquid crystal molecules of a liquid crystal layer (not shown) between the two electrodes by generating an electric field facing the same and receiving a common voltage (not shown). Or light is caused by passing a current through a light emitting layer (not shown).

데이터선(171), 드레인 전극(173p) 및 소스 전극(173q) 위에는 뱅크 절연막(160)이 형성되어 있다. 뱅크 절연막(160)은 감광성 유기 물질로 만들어질 수 있으며, 그 두께는 약 5000Å 내지 4㎛일 수 있다.The bank insulating layer 160 is formed on the data line 171, the drain electrode 173p and the source electrode 173q. The bank insulating layer 160 may be made of a photosensitive organic material, and may have a thickness of about 5000 μm to 4 μm.

뱅크 절연막(160)은 제1 구멍(163)을 가진다.The bank insulating layer 160 has a first hole 163.

제1 구멍(163)은 게이트 전극(124)의 상부에 위치하며 드레인 전극(173p) 및 소스 전극(173q)의 일부를 드러낸다. 드레인 전극(173p)과 소스 전극(173q)의 제1 구멍(163)을 통하여 드러난 부분은 상부층(173pb, 173qb)이 제거되어 ITO로 이루어진 하부층(173pa, 173qa)이 노출되어 있다.The first hole 163 is positioned above the gate electrode 124 and exposes a part of the drain electrode 173p and the source electrode 173q. The portions exposed through the first holes 163 of the drain electrode 173p and the source electrode 173q are removed from the upper layers 173pb and 173qb to expose the lower layers 173pa and 173qa made of ITO.

제1 구멍(163) 내부에는 유기 반도체(154)가 형성되어 있다.An organic semiconductor 154 is formed in the first hole 163.

유기 반도체(154)는 제1 구멍(163)에서 드레인 전극(173p) 및 소스 전극(173q)의 하부층(173pa, 173qa)과 접촉하고 있으며 게이트 전극(124)과 중첩되어 있다. 유기 반도체(154)를 드레인 전극(173p) 및 소스 전극(173q)의 하부층(173pa, 173qa)과 접촉시키는 것은 드레인 전극(173p) 및 소스 전극(173q)과 유기 반도체 사이의 접촉 저항을 낮추기 위함이다.The organic semiconductor 154 contacts the drain electrodes 173p and the lower layers 173pa and 173qa of the source electrode 173q in the first hole 163 and overlaps the gate electrode 124. The contact of the organic semiconductor 154 with the drain electrode 173p and the lower layers 173pa and 173qa of the source electrode 173q is to lower the contact resistance between the drain electrode 173p and the source electrode 173q and the organic semiconductor. .

유기 반도체(154)는 수용액이나 유기 용매에 용해되는 고분자 화합물이나 저분자 화합물을 포함할 수 있다.The organic semiconductor 154 may include a high molecular compound or a low molecular compound dissolved in an aqueous solution or an organic solvent.

유기 반도체(154)는 테트라센(tetracene) 또는 펜타센(pentacene)의 치환 기를 포함하는 유도체를 포함할 수 있다. 유기 반도체(154)는 또한 티오펜 링(thiophene ring)의 2, 5 위치에서 연결된 4 내지 8개의 티오펜을 포함하는 올리고티오펜(oligothiophene)을 포함할 수 있다.The organic semiconductor 154 may include a derivative including a substituent of tetratracene or pentacene. The organic semiconductor 154 may also include oligothiophenes comprising 4 to 8 thiophenes linked at the 2, 5 positions of the thiophene ring.

유기 반도체(154)는 폴리티닐렌비닐렌(polythienylenevinylene), 폴리-3-헥실티오펜(poly 3-hexylthiophene), 폴리티오펜(polythiophene), 프탈로시아닌(phthalocyanine), 금속화 프탈로시아닌(metallized phthalocyanine) 또는 그의 할로겐화 유도체를 포함할 수 있다. 유기 반도체(154)는 또한 페릴렌테트라카르복실산 이무수물(perylenetetracarboxylic dianhydride, PTCDA), 나프탈렌테트라카르복실산 이무수물(naphthalenetetracarboxylic dianhydride, NTCDA) 또는 이들의 이미드(imide) 유도체를 포함할 수 있다. 유기 반도체(154)는 페릴렌(perylene) 또는 코로넨(coronene)과 그들의 치환기를 포함하는 유도체를 포함할 수도 있다. The organic semiconductor 154 may be polythienylenevinylene, poly-3-hexylthiophene, polythiophene, phthalocyanine, metallized phthalocyanine or metallized phthalocyanine thereof. Halogenated derivatives. The organic semiconductor 154 may also include perylenetetracarboxylic dianhydride (PTCDA), naphthalenetetracarboxylic dianhydride (NTCDA) or imide derivatives thereof. The organic semiconductor 154 may include a derivative including perylene or coronene and substituents thereof.

유기 반도체(154)의 두께는 약 300Å 내지 1㎛일 수 있다.The organic semiconductor 154 may have a thickness of about 300 μm to 1 μm.

제1 구멍(163)을 둘러싸는 뱅크 절연막(160)은 유기 반도체(154)를 가두는 둑(bank) 또는 격벽(partition) 역할을 한다. 이로써 뱅크 절연막(160)은 도 1과 같이, 제1 구멍(163), 소스 전극(173q), 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)을 제외하고는 기판 전면에 형성되어 있다.The bank insulating layer 160 surrounding the first hole 163 serves as a bank or a partition for trapping the organic semiconductor 154. Accordingly, as shown in FIG. 1, the bank insulating layer 160 excludes the first hole 163, the source electrode 173q, the end portion 129 of the gate line 121, and the end portion 179 of the data line 171. Is formed on the entire surface of the substrate.

뱅크 절연막(160) 위에는 보호막(180)이 형성되어 있다. 보호막(180)과 뱅크 절연막(160)은 소스 전극(173q)을 드러내는 제2 구멍(183)을 가진다. 또한, 보호막(180), 뱅크 절연막(160) 및 게이트 절연막(140)은 게이트선의 끝부분(129)을 노출하는 제3 구멍(184)을 가지며, 보호막(180)과 뱅크 절연막(160)은 데이터선의 끝부분(179)을 드러내는 제4 구멍(185)을 가진다.The passivation layer 180 is formed on the bank insulating layer 160. The passivation layer 180 and the bank insulating layer 160 have a second hole 183 exposing the source electrode 173q. In addition, the passivation layer 180, the bank insulation layer 160, and the gate insulation layer 140 have a third hole 184 that exposes an end portion 129 of the gate line, and the passivation layer 180 and the bank insulation layer 160 may have data. It has a fourth hole 185 exposing the end 179 of the line.

보호막(180) 위에는 ITO 또는 IZO 등으로 이루어진 화소 전극(190)과 접촉 보조 부재(191, 192)가 형성되어 있다. 화소 전극(190)은 제2 구멍(183)을 통하여 소스 전극(173q)과 연결되어 있고, 접촉 보조 부재(191, 192)는 각각 제3 구멍 및 제4 구멍(184, 185)을 통하여 게이트선의 끝부분(129) 및 데이터선의 끝부분(179)과 연결되어 있다. The pixel electrode 190 made of ITO, IZO, or the like and the contact auxiliary members 191 and 192 are formed on the passivation layer 180. The pixel electrode 190 is connected to the source electrode 173q through the second hole 183, and the contact auxiliary members 191 and 192 are connected to the gate line through the third hole and the fourth hole 184 and 185, respectively. It is connected to the end 129 and the end 179 of the data line.

그러면, 도 1 및 도 2에 도시한 유기 박막 트랜지스터를 제조하는 방법에 대하여 도 3 내지 도 12를 참고하여 상세하게 설명한다.Next, a method of manufacturing the organic thin film transistor shown in FIGS. 1 and 2 will be described in detail with reference to FIGS. 3 to 12.

도 3, 도 6, 도 8 및 도 11은 도 1 및 도 2의 유기 박막 트랜지스터 표시판을 본 발명의 제1 실시예에 따라 제조하는 방법을 보여주는 배치도이고, 도 4는 도 3의 유기 박막 트랜지스터 표시판을 IV-IV 선을 따라 잘라 도시한 단면도이고, 도 5는 도 4의 다음 공정에서의 유기 박막 트랜지스터 표시판의 단면도이고, 도 7은 도 6의 유기 박막 트랜지스터 표시판을 VII-VII 선을 따라 잘라 도시한 단면도이고, 도 9는 도 8의 유기 박막 트랜지스터 표시판을 IX-IX 선을 따라 잘라 도시한 단면도이고, 도 10은 도 9의 다음 공정에서의 유기 박막 트랜지스터 표시판의 단면도이고, 도 12는 도 11의 유기 박막 트랜지스터 표시판을 VII-VII 선을 따라 잘라 도시한 단면도이다.3, 6, 8 and 11 are layout views illustrating a method of manufacturing the organic thin film transistor array panel of FIGS. 1 and 2 according to the first embodiment of the present invention, and FIG. 4 is an organic thin film transistor array panel of FIG. 3. Is a cross-sectional view taken along the line IV-IV, and FIG. 5 is a cross-sectional view of the organic thin film transistor array panel in the next process of FIG. 4, and FIG. 7 is a cut-away view of the organic thin film transistor array panel of FIG. 6 along the line VII-VII. FIG. 9 is a cross-sectional view of the organic thin film transistor array panel of FIG. 8 taken along the line IX-IX, FIG. 10 is a cross-sectional view of the organic thin film transistor array panel in a subsequent process of FIG. 9, and FIG. 12 is FIG. 11. Is a cross-sectional view of an organic thin film transistor array panel taken along a line VII-VII.

도 3 및 도 4를 참고하면, 기판(110) 위에 몰리브덴 등의 게이트 금속을 증착하고 사진 식각하여, 게이트 전극(124) 및 게이트선(121)의 끝부분(129)을 포함하는 게이트선(121)을 형성한다. Referring to FIGS. 3 and 4, a gate metal such as molybdenum is deposited on the substrate 110 and photo-etched to form a gate line 121 including a gate electrode 124 and an end portion 129 of the gate line 121. ).

다음, 도 5를 참고하면, 기판(110) 위에 절연 물질을 적층하여 게이트 절연막(140)을 형성한다.Next, referring to FIG. 5, an insulating material is stacked on the substrate 110 to form a gate insulating layer 140.

다음, 도 6 및 도 7을 참고하면, 게이트 절연막(140) 위에 ITO 등을 증착하여 하부층(173pa, 173qa, 179a)을 형성하고, 그 위에 몰리브덴 등을 증착하여 상부층(173pb, 173qb, 179b)을 형성한다. 이어서 상부층(173pb, 173qb, 179b)과 하부층(173pa, 173qa, 179a)을 함께 사진 식각하여 드레인 전극(173p)과 끝부분(179)을 포함하는 데이터선(171) 및 소스 전극(173q)을 형성한다. 이 때 식각은 ITO용 식각액을 사용한 습식 식각으로 수행할 수 있다.Next, referring to FIGS. 6 and 7, ITO and the like are deposited on the gate insulating layer 140 to form lower layers 173pa, 173qa, and 179a, and molybdenum and the like are deposited on the upper layers 173pb, 173qb, and 179b. Form. Subsequently, the upper layers 173pb, 173qb, and 179b and the lower layers 173pa, 173qa, and 179a are photo-etched together to form a data line 171 and a source electrode 173q including the drain electrode 173p and the end 179. do. At this time, the etching may be performed by wet etching using an etchant for ITO.

다음, 도 8 및 도 9를 참고하면, 기판 전면에 감광성 유기 물질을 도포하여 뱅크 절연막(160)을 형성하고, 이를 사진 공정으로 패터닝하여 소스 전극(173q) 및 드레인 전극(175p)의 일부를 드러내는 제1 구멍(163)를 형성한다. 이어서 제1 구멍(163)을 통하여 노출되어 있는 소스 전극(173q)과 드레인 전극(175p)의 상부층(173pb, 173qb)을 식각하여 제거함으로써 하부층(173pa, 173qa)을 노출한다.Next, referring to FIGS. 8 and 9, a photosensitive organic material is coated on the entire surface of the substrate to form a bank insulating layer 160, and patterned by a photo process to expose portions of the source electrode 173q and the drain electrode 175p. The first hole 163 is formed. Subsequently, the upper layers 173pb and 173qb of the source electrode 173q and the drain electrode 175p exposed through the first hole 163 are etched and removed to expose the lower layers 173pa and 173qa.

다음, 도 10을 참고하면, 제1 구멍(163)에 유기 반도체(154)를 적층한다. 유기 반도체(154)의 적층은 잉크젯 인쇄 방법으로 수행할 수 있으며, 이 경우 기판 위에서 잉크젯 헤드(도시하지 않음)를 이동하면서 제1 구멍(163)에 유기 반도체 용액을 분사하고 이를 건조하는 단계가 필요하다.Next, referring to FIG. 10, the organic semiconductor 154 is stacked in the first hole 163. The stacking of the organic semiconductor 154 may be performed by an inkjet printing method, in which case, an organic semiconductor solution is injected into the first hole 163 while the inkjet head (not shown) is moved over the substrate, and a step of drying the organic semiconductor 154 is required. Do.

이 때 뱅크 절연막(160)에 형성되어 있는 제1 구멍(163)이 틀의 역할을 하여 분사된 유기 반도체 용액은 제1 구멍(163)에만 모인다.At this time, the organic semiconductor solution injected by the first hole 163 formed in the bank insulating layer 160 serves as a mold is collected only in the first hole 163.

다음, 도 11 및 도 12를 참고하면, 뱅크 절연막(160) 위에 보호막(180)을 적층한 후, 사진 식각 공정으로 보호막(180), 뱅크 절연막(160) 및 게이트 절연막(140)을 패터닝하여 제2 내지 제4 구멍(183, 184, 185)을 형성한다. 이 때 보호막(180)은 감광막 또는 비감광막일 수 있으며, 감광막인 경우 노광 및 현상 공정만으로 패터닝할 수 있으며 비감광막인 경우 별도의 감광막을 적층하고 이를 사용하여 사진 식각할 수 있다.Next, referring to FIGS. 11 and 12, after the passivation layer 180 is stacked on the bank insulation layer 160, the passivation layer 180, the bank insulation layer 160, and the gate insulation layer 140 are patterned by a photolithography process. The second to fourth holes 183, 184, and 185 are formed. In this case, the passivation layer 180 may be a photoresist film or a non-photoresist film. In the case of the photoresist film, the protective film 180 may be patterned using only an exposure and development process.

마지막으로, 도 1 및 도 2를 참고하면, 보호막(180) 위에 ITO 또는 IZO를 적층한 후 패터닝하여 화소전극(190)과 접촉 보조 부재(191, 192)를 형성한다. 이 때, 화소전극(190)은 제2 구멍(183)을 통하여 소스 전극(173q)과 접촉하게 된다. 1 and 2, ITO or IZO is stacked on the passivation layer 180 and then patterned to form the pixel electrode 190 and the contact auxiliary members 191 and 192. In this case, the pixel electrode 190 is in contact with the source electrode 173q through the second hole 183.

그러면 도 13을 참고로 하여 본 발명의 제2 실시예에 따른 유기 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.Next, the organic thin film transistor array panel according to the second exemplary embodiment of the present invention will be described in detail with reference to FIG. 13.

도 13은 본 발명의 제2 실시예에 따른 유기 박막 트랜지스터 표시판의 단면도이다. 13 is a cross-sectional view of an organic thin film transistor array panel according to a second exemplary embodiment of the present invention.

제2 실시예는 제1 실시예와 동일한 구조에서, 게이트 전극(124)이 게이트 전극 홀(125)을 가지고 있다.In the second embodiment, the gate electrode 124 has the gate electrode hole 125 in the same structure as the first embodiment.

게이트 전극 홀(125)은 뱅크 절연막(160)의 제2 구멍(165)과 중첩되도록 형성되어 있다. The gate electrode hole 125 is formed to overlap the second hole 165 of the bank insulating layer 160.

게이트 전극(124)과 소스 전극(173q)간의 중첩되는 면적에 비례하여 유기 박막 트랜지스터의 기생용량이 증가하므로, 이러한, 게이트 전극 홀(125)을 가지는 게이트 전극(124)은 유기 박막 트랜지스터의 기생용량 증가를 방지하는데 효과적일 수 있다.Since the parasitic capacitance of the organic thin film transistor increases in proportion to the overlapping area between the gate electrode 124 and the source electrode 173q, the gate electrode 124 having the gate electrode hole 125 may have a parasitic capacitance of the organic thin film transistor. It can be effective to prevent the increase.

그러면 도 14 및 도 15을 참고로 하여 본 발명의 제3 실시예에 따른 유기 박막 트랜지스터의 표시판에 대하여 상세하게 설명한다.Next, the display panel of the organic thin film transistor according to the third exemplary embodiment of the present invention will be described in detail with reference to FIGS. 14 and 15.

도 14는 본 발명의 제3 실시예에 따른 유기 박막 트랜지스터 표시판의 배치도이고, 도 15는 도 14의 유기 박막 트랜지스터 표시판을 III-III선을 따라 잘라 도시한 단면도이다.14 is a layout view of an organic thin film transistor array panel according to a third exemplary embodiment of the present invention, and FIG. 15 is a cross-sectional view of the organic thin film transistor array panel of FIG. 14 taken along line III-III.

제3 실시예는 제1 실시예와 달리, 드레인 전극(173p)의 폐루프를 형성하는 부분(174)이 모두 게이트 전극(124) 위에 놓여 있다. 드레인 전극(173p)의 폐루프를 형성하는 부분(174)이 모두 게이트 전극(124) 위에 놓임으로써 드레인 전극(173p)의 폐루프를 따라 전류가 흐르는 것을 방지할 수 있어 유기 박막 트랜지스터의 특성이 향상된다.Unlike the first embodiment, all of the portions 174 forming the closed loop of the drain electrode 173p rest on the gate electrode 124. Since all of the portions 174 forming the closed loop of the drain electrode 173p are placed on the gate electrode 124, current can be prevented from flowing along the closed loop of the drain electrode 173p, thereby improving characteristics of the organic thin film transistor. do.

이상에서 설명한 제2 실시예와 제3 실시예에 따른 유기 박막 트랜지스터 표시판의 제조 방법은 제1 실시예와 동일하다. 단지 제2 실시예에서는 게이트 전극(124)의 모양을 달리하고, 제3 실시예에서는 드레인 전극(173p)의 모양을 달리한다.The method of manufacturing the organic thin film transistor array panel according to the second and third embodiments described above is the same as that of the first embodiment. In the second embodiment, the shape of the gate electrode 124 is changed, and in the third embodiment, the shape of the drain electrode 173p is changed.

이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. Belong to the scope of the invention

도 1은 본 발명의 제1 실시예에 따른 유기 박막 트랜지스터 표시판의 배치도이고, 1 is a layout view of an organic thin film transistor array panel according to a first exemplary embodiment of the present invention.

도 2는 도 1의 유기 박막 트랜지스터 표시판을 II-II 선을 따라 잘라 도시한 단면도이고,FIG. 2 is a cross-sectional view of the organic thin film transistor array panel of FIG. 1 taken along the line II-II.

도 3, 도 6, 도 8 및 도 11은 도 1 및 도 2의 유기 박막 트랜지스터 표시판을 본 발명의 제1 실시예에 따라 제조하는 방법을 보여주는 배치도이고, 3, 6, 8, and 11 are layout views illustrating a method of manufacturing the organic thin film transistor array panel of FIGS. 1 and 2 according to the first embodiment of the present invention.

도 4는 도 3의 유기 박막 트랜지스터 표시판을 IV-IV 선을 따라 잘라 도시 한 단면도이고, FIG. 4 is a cross-sectional view of the organic thin film transistor array panel of FIG. 3 taken along line IV-IV.

도 5는 도 4의 다음 공정에서의 유기 박막 트랜지스터 표시판의 단면도이고, FIG. 5 is a cross-sectional view of an organic thin film transistor array panel in a subsequent process of FIG. 4;

도 7은 도 6의 유기 박막 트랜지스터 표시판을 VII-VII 선을 따라 잘라 도시한 단면도이고, FIG. 7 is a cross-sectional view of the organic thin film transistor array panel of FIG. 6 taken along the line VII-VII.

도 9는 도 8의 유기 박막 트랜지스터 표시판을 IX-IX 선을 따라 잘라 도시한 단면도이고, FIG. 9 is a cross-sectional view of the organic thin film transistor array panel of FIG. 8 taken along the line IX-IX.

도 10은 도 9의 다음 공정에서의 유기 박막 트랜지스터 표시판의 단면도이고,FIG. 10 is a cross-sectional view of an organic thin film transistor array panel in the next step of FIG. 9;

도 12는 도 11의 유기 박막 트랜지스터 표시판을 XII-XII 선을 따라 잘라 도시한 단면도이고, 12 is a cross-sectional view of the organic thin film transistor array panel of FIG. 11 taken along the line XII-XII.

도 13은 본 발명의 제2 실시예에 따른 유기 박막 트랜지스터 표시판의 단면도이고, 13 is a cross-sectional view of an organic thin film transistor array panel according to a second exemplary embodiment of the present invention.

도 14는 본 발명의 제3 실시예에 따른 유기 박막 트랜지스터 표시판의 배치도이고, 14 is a layout view of an organic thin film transistor array panel according to a third exemplary embodiment of the present invention.

도 15는 도 14의 유기 박막 트랜지스터 표시판을 XV-XV선을 따라 잘라 도시한 단면도이다.FIG. 15 is a cross-sectional view of the organic thin film transistor array panel of FIG. 14 taken along the line XV-XV.

<도면 부호의 설명><Description of Drawing>

110: 기판124: 게이트 전극110 substrate 124 gate electrode

173p: 드레인 전극173q: 소스 전극173p: drain electrode 173q: source electrode

130: 게이트 절연막160: 뱅크 절연막130: gate insulating film 160: bank insulating film

154: 유기 반도체180: 보호막154: organic semiconductor 180: protective film

190: 화소 전극190: pixel electrode

Claims (17)

기판,Board, 상기 기판 위에 형성되어 있고, 게이트 전극을 포함하는 게이트선,A gate line formed on the substrate and including a gate electrode, 상기 게이트 전극 위에 형성되어 있는 게이트 절연막,A gate insulating film formed on the gate electrode, 상기 게이트 절연막 위에 형성되어 있으며, 상기 게이트선과 교차하며 드레인 전극을 포함하는 데이터선,A data line formed on the gate insulating layer and crossing the gate line and including a drain electrode; 상기 드레인 전극과 이격되어 있으며 상기 드레인 전극에 둘러 싸여 있는 소스 전극,A source electrode spaced apart from the drain electrode and surrounded by the drain electrode, 상기 드레인 전극과 상기 소스 전극을 노출하는 제1 구멍 및 상기 제1 구멍에 둘러싸여 있는 제2 구멍을 갖는 뱅크 절연막,A bank insulating film having a first hole exposing the drain electrode and the source electrode and a second hole surrounded by the first hole, 상기 제1 구멍의 내부에 형성되어 있으며, 상기 드레인 전극 및 상기 소스 전극과 연결되어 있는 유기 반도체, 및An organic semiconductor formed in the first hole and connected to the drain electrode and the source electrode; and 상기 제2 구멍을 통하여 상기 소스 전극과 연결되어 있는 화소 전극A pixel electrode connected to the source electrode through the second hole 을 포함하는 유기 박막 트랜지스터 표시판.Organic thin film transistor array panel comprising a. 제1항에 있어서,The method of claim 1, 상기 게이트 전극은 게이트 전극 홀을 갖는 것을 특징으로 하는 유기 박막 트랜지스터 표시판.And the gate electrode has a gate electrode hole. 제1항에 있어서,The method of claim 1, 상기 드레인 전극은 폐루프 부분을 포함하는 것을 특징으로 하는 유기 박막 트랜지스터 표시판.The drain electrode includes a closed loop portion. 제3항에 있어서,The method of claim 3, 상기 폐루프 부분은 상기 게이트 전극과 일부 중첩되는 것을 특징으로 하는 유기 박막 트랜지스터 표시판.The closed loop portion partially overlaps the gate electrode. 제3항에 있어서,The method of claim 3, 상기 폐루프 부분은 상기 게이트 전극과 전부 중첩되는 것을 특징으로 하는 유기 박막 트랜지스터 표시판.And the closed loop portion overlaps the gate electrode. 제1항 내지 제5항 중의 어느 한 항에 있어서,The method according to any one of claims 1 to 5, 상기 유기 반도체 위에 형성되어 있는 보호막을 더 포함하는 유기 박막 트랜지스터 표시판.An organic thin film transistor array panel further comprising a passivation layer formed on the organic semiconductor. 제6항에 있어서,The method of claim 6, 상기 드레인 전극, 소스 전극 및 화소 전극은 ITO(Indium Tin Oxide) 및 IZO(Indium Zinc Oxide) 중 어느 하나를 포함하여 이루어진 것을 특징으로 하는 유기 박막 트랜지스터 표시판.The drain electrode, the source electrode, and the pixel electrode include any one of indium tin oxide (ITO) and indium zinc oxide (IZO). 제7 항에 있어서,The method of claim 7, wherein 상기 유기 반도체는 테트라센(tetracene) 및 펜타센(pentacene)의 치환기 중 어느 하나를 포함하여 이루어진 것을 특징으로 하는 유기 박막 트랜지스터 표시판.The organic semiconductor panel includes any one of a substituent of tetracene and pentacene. 제2 항에 있어서,The method of claim 2, 상기 게이트 전극 홀은 상기 뱅크 절연막의 제2 구멍과 중첩되도록 형성되어 있는 것을 그 특징으로 하는 유기 박막 트랜지스터 표시판.And the gate electrode hole is formed to overlap with the second hole of the bank insulating film. 제1항 내지 제5항 중의 어느 한 항에 있어서,The method according to any one of claims 1 to 5, 상기 데이터선과 소스 전극은 ITO를 포함하는 하부층과 몰리브덴을 포함하는 상부층을 포함하고, 상기 유기 반도체는 상기 소스 전극과 상기 드레인 전극의 하부층과 접촉하는 유기 박막 트랜지스터 표시판.And the data line and the source electrode include a lower layer including ITO and an upper layer including molybdenum, and the organic semiconductor contacts the lower layer of the source electrode and the drain electrode. 기판 위에 게이트 전극을 형성하는 단계,Forming a gate electrode on the substrate, 상기 게이트 전극 위에 게이트 절연막을 형성하는 단계,Forming a gate insulating film on the gate electrode; 상기 게이트 절연막 위에 드레인 전극 및 소스 전극을 형성하는 단계,Forming a drain electrode and a source electrode on the gate insulating film, 상기 드레인 전극 및 소스 전극 위에 뱅크 절연막을 형성하는 단계,Forming a bank insulating film on the drain electrode and the source electrode; 상기 뱅크 절연막에 제1 구멍을 형성하는 단계,Forming a first hole in the bank insulating film, 상기 제1 구멍 내부에 유기 반도체를 형성하는 단계, Forming an organic semiconductor in the first hole; 상기 뱅크 절연막에 상기 소스 전극을 노출하는 제2 구멍을 형성하는 단계 및Forming a second hole exposing the source electrode in the bank insulating film; and 상기 제2 구멍을 통하여 상기 소스 전극과 연결되도록 화소 전극을 형성하는 단계Forming a pixel electrode to be connected to the source electrode through the second hole; 를 포함하는 유기 박막 트랜지스터 표시판의 제조방법.Method of manufacturing an organic thin film transistor array panel comprising a. 제11항에 있어서,The method of claim 11, 상기 유기 반도체 위에 보호막을 형성하는 단계를 더 포함하는 유기 박막 트랜지스터 표시판의 제조방법.The method of claim 1, further comprising forming a passivation layer on the organic semiconductor. 제12항에 있어서,The method of claim 12, 상기 뱅크 절연막에 상기 소스 전극을 노출하는 제2 구멍을 형성하는 단계는 상기 유기 반도체 위에 보호막을 형성하는 단계 이후에 상기 보호막과 상기 뱅크 절연막을 함께 사진 식각하여 진행하며, 상기 제2 구멍은 상기 보호막과 상기 뱅크 절연막을 관통하는 유기 박막 트랜지스터 표시판의 제조방법.The forming of the second hole exposing the source electrode in the bank insulating film is performed by photo etching the protective film and the bank insulating film together after forming the protective film on the organic semiconductor, and the second hole is the protective film. And an organic thin film transistor array panel penetrating the bank insulating film. 제13항에 있어서,The method of claim 13, 상기 게이트선을 형성하는 단계에서는In the step of forming the gate line 상기 게이트 전극에 게이트 전극 홀을 형성하는 유기 박막 트랜지스터 표시판의 제조방법.And forming a gate electrode hole in the gate electrode. 제11항에 있어서,The method of claim 11, 상기 유기 반도체는 잉크젯 인쇄 방법으로 형성하는 유기 박막 트랜지스터 표시판의 제조방법.And the organic semiconductor is formed by an inkjet printing method. 제15항에 있어서,The method of claim 15, 상기 드레인 전극, 소스 전극 및 화소 전극은 ITO 또는 IZO를 포함하는 유기 박막 트랜지스터 표시판의 제조방법.The drain electrode, the source electrode and the pixel electrode includes an ITO or IZO. 제16항에 있어서,The method of claim 16, 상기 드레인 전극과 상기 소스 전극은 ITO를 포함하는 하부층과 몰리브덴을 포함하는 상부층을 포함하고,The drain electrode and the source electrode include a lower layer including ITO and an upper layer including molybdenum, 상기 뱅크 절연막에 제1 구멍을 형성하는 단계와 상기 제1 구멍 내부에 유기 반도체를 형성하는 단계 사이에 상기 제1 구멍을 통하여 노출되어 있는 상기 상부층을 제거하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조방법And removing the upper layer exposed through the first hole between forming a first hole in the bank insulating layer and forming an organic semiconductor in the first hole. Way
KR1020070074017A 2007-07-24 2007-07-24 Organic thin film transistor array panel and manufacturing method of the same KR101393636B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070074017A KR101393636B1 (en) 2007-07-24 2007-07-24 Organic thin film transistor array panel and manufacturing method of the same
US12/148,485 US7777220B2 (en) 2007-07-24 2008-04-17 Organic thin film transistor array panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070074017A KR101393636B1 (en) 2007-07-24 2007-07-24 Organic thin film transistor array panel and manufacturing method of the same

Publications (2)

Publication Number Publication Date
KR20090010699A true KR20090010699A (en) 2009-01-30
KR101393636B1 KR101393636B1 (en) 2014-05-09

Family

ID=40294447

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070074017A KR101393636B1 (en) 2007-07-24 2007-07-24 Organic thin film transistor array panel and manufacturing method of the same

Country Status (2)

Country Link
US (1) US7777220B2 (en)
KR (1) KR101393636B1 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010258118A (en) * 2009-04-23 2010-11-11 Sony Corp Semiconductor device, production method of semiconductor device, display device, and electronic equipment
KR101811702B1 (en) * 2010-10-27 2017-12-26 삼성디스플레이 주식회사 Organinc light emitting display device and manufacturing method for the same
KR102027361B1 (en) * 2013-02-13 2019-10-01 삼성전자주식회사 Thin film transistor panel and method of manufacturing the same and electronic device including the thin film transistor panel
CN103676386B (en) * 2013-12-27 2016-10-05 京东方科技集团股份有限公司 A kind of display floater and display device
CN105304653B (en) * 2015-11-27 2018-07-03 深圳市华星光电技术有限公司 Dot structure, array substrate, liquid crystal display panel and dot structure manufacturing method
CN108878515B (en) * 2017-05-12 2022-02-25 京东方科技集团股份有限公司 Thin film transistor, preparation method thereof and array substrate
CN108646488A (en) * 2018-05-18 2018-10-12 信利半导体有限公司 A kind of liquid crystal display device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5414283A (en) * 1993-11-19 1995-05-09 Ois Optical Imaging Systems, Inc. TFT with reduced parasitic capacitance
JPH08160469A (en) 1994-08-31 1996-06-21 Semiconductor Energy Lab Co Ltd Liquid crystal display device
TW413949B (en) * 1998-12-12 2000-12-01 Samsung Electronics Co Ltd Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same
JP3956347B2 (en) * 2002-02-26 2007-08-08 インターナショナル・ビジネス・マシーンズ・コーポレーション Display device
JP2004087682A (en) * 2002-08-26 2004-03-18 Chi Mei Electronics Corp Thin-film transistor, image display element, and image display device
KR100918180B1 (en) * 2003-03-04 2009-09-22 삼성전자주식회사 Shift register
KR100979263B1 (en) 2003-12-29 2010-08-31 엘지디스플레이 주식회사 Driving Thin Film Transistor for Active Matrix type Organic Light Emitting Diode Device and Active Matrix type Organic Light Emitting Diode Device having the Driving Thin Film Transistor
KR101090250B1 (en) * 2004-10-15 2011-12-06 삼성전자주식회사 Thin film transistor array panel using organic semiconductor and manufacturing method thereof
JP2006154362A (en) 2004-11-30 2006-06-15 Sanyo Epson Imaging Devices Corp Liquid crystal display panel
JP4622630B2 (en) 2005-03-31 2011-02-02 凸版印刷株式会社 Thin film transistor manufacturing method
KR20070053060A (en) * 2005-11-19 2007-05-23 삼성전자주식회사 Display device and manufacturing method thereof
KR101240654B1 (en) * 2006-05-09 2013-03-08 삼성디스플레이 주식회사 Thin film transistor array panel and method for manufacturing the same

Also Published As

Publication number Publication date
KR101393636B1 (en) 2014-05-09
US7777220B2 (en) 2010-08-17
US20090026444A1 (en) 2009-01-29

Similar Documents

Publication Publication Date Title
US7919778B2 (en) Making organic thin film transistor array panels
KR101090250B1 (en) Thin film transistor array panel using organic semiconductor and manufacturing method thereof
KR101261608B1 (en) Thin film transistor array panel and method for manufacturing the same
KR101415560B1 (en) Thin film transistor array panel and method for manufacturing the same
KR101326129B1 (en) Organic thin film transistor array panel and method for manufacturing the same
KR20070014579A (en) Organic thin film transistor array panel and method for manufacturing the same
KR20070052067A (en) Organic thin film transistor array panel and method for manufacturing the same
JP5148086B2 (en) Organic thin film transistor display panel
KR101197059B1 (en) Thin film transistor array panel and method for manufacturing the same
KR20070036876A (en) Organic thin film transistor array panel and method for manufacturing the same
KR101393636B1 (en) Organic thin film transistor array panel and manufacturing method of the same
JP2006005352A (en) Thin-film transistor display panel utilizing organic semiconductor and manufacturing method therefor
KR20070063300A (en) Organic thin film transistor array panel and method for manufacturing the same
KR101039024B1 (en) Thin film transistor array panel using organic semiconductor and manufacturing method thereof
KR20080026957A (en) Method for manufacturing thin film transistor array panel
KR101251997B1 (en) Thin film transistor array panel and method for manufacturing the same
KR101240653B1 (en) Thin film transistor array panel and method for manufacturing the same
KR20070052505A (en) Organic thin film transistor array panel and method for manufacturing the same
KR101112541B1 (en) Thin film transistor array panel using organic semiconductor and manufacturing method thereof
KR101189274B1 (en) Organic thin film transistor array panel and method for manufacturing the same
KR20070096609A (en) Thin film transistor array panel and method for manufacturing the same
KR20070062743A (en) Thin film transistor array panel and method for manufacturing the same
KR20080026989A (en) Thin film transistor array panel and method for manufacturing the same
KR20080044436A (en) Thin film transistor array panel and method for manufacturing the same
KR20070105446A (en) Thin film transistor array panel and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 6