KR20080105362A - 결정화용 구조물, 이를 이용한 결정화 방법, 반도체 활성층형성방법 및 박막트랜지스터 형성방법 이를 이용한 박막트랜지스터의 제조방법 - Google Patents

결정화용 구조물, 이를 이용한 결정화 방법, 반도체 활성층형성방법 및 박막트랜지스터 형성방법 이를 이용한 박막트랜지스터의 제조방법 Download PDF

Info

Publication number
KR20080105362A
KR20080105362A KR1020070052852A KR20070052852A KR20080105362A KR 20080105362 A KR20080105362 A KR 20080105362A KR 1020070052852 A KR1020070052852 A KR 1020070052852A KR 20070052852 A KR20070052852 A KR 20070052852A KR 20080105362 A KR20080105362 A KR 20080105362A
Authority
KR
South Korea
Prior art keywords
crystallization
amorphous silicon
silicon layer
temperature
layer
Prior art date
Application number
KR1020070052852A
Other languages
English (en)
Other versions
KR101336455B1 (ko
Inventor
김현재
정태훈
이충희
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020070052852A priority Critical patent/KR101336455B1/ko
Priority to PCT/KR2008/000161 priority patent/WO2008147012A1/en
Publication of KR20080105362A publication Critical patent/KR20080105362A/ko
Application granted granted Critical
Publication of KR101336455B1 publication Critical patent/KR101336455B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 결정화용 구조물, 이를 이용한 결정화 방법 및 반도체 활성층 형성방법 및 박막트랜지스터 형성방법에 관한 것으로, 결정화용 구조물은 하부에 판 형상을 가지는 지지체와 상기 지지체의 판 형상에는 편평한 하부면을 가지는 돌출부가 복수개 서로 소정 간격으로 이격되어 구비되되, 하부면에 온도가 인가되어 대상물에 접근하여 가열할 때, 상기 하부면의 온도는 상기 지지체의 온도 보다 높게 설정된다.
실리콘층, 결정화, 박막트랜지스터

Description

결정화용 구조물, 이를 이용한 결정화 방법, 반도체 활성층 형성방법 및 박막트랜지스터 형성방법 이를 이용한 박막 트랜지스터의 제조방법 {Structure For Crystallization, Method of Crystallization, Method of Forming Active layer of Semiconductor Amorphous silicon layer, And Manufacturing Method of Thin Film Transistor Using the Same}
도 1은 본 발명의 실시예에 따른 결정화용 구조물의 사시도이고 도 2는 본 발명의 실시예에 따른 결정화용 구조물의 단면도의 일예이다.
도 3은 본 발명의 실시예에 따른 결정화용 구조물을 이용하여 샘플에 부분적으로 열을 인가하는 과정을 도시한 도면이다.
도 4는 본 발명의 실시예에 따른 결정화용 구조물을 이용하여 샘플에 부분적으로 열을 인가하는 과정을 도시한 또 다른 도면이다.
도 5는 본 발명의 실시예에 따른 결정화용 구조물의 다른 변형예이다.
도 6은 본 발명의 다른 실시예에 따른 결정화용 구조물을 이용하여 샘플에 부분적으로 열을 인가하는 과정을 도시한 도면이다.
도 7은 도 6의 배선(320)과 저항체(330)를 크게 도시한 도면이다.
도 8은 본 발명의 실시예에 따른 비정질 실리콘층의 결정화방법을 설명하기 위한 도면들이다.
도 9는 본 발명의 실시예에 따른 비정질 실리콘층의 결정화방법을 설명하기 위한 도면들이다.
도 10은 본 발명의 실시예에 따른 비정질 실리콘층의 결정화방법을 설명하기 위한 도면들이다.
도 11은 본 발명의 실시예에 따른 결정화용 마스크의 다른 제조예이다.
도 12a 및 도 12d는 본 발명의 실시예에 따른 결정화 방법을 이용하여 박막트랜지스터를 제조한 단면도들이다.
도 13a 및 도 13d는 본 발명의 실시예에 따른 결정화 방법을 이용하여 박막트랜지스터를 제조한 단면도들이다.
본 발명은 비정질 실리콘층의 결정화 방법에 관한 것으로, 보다 상세하게는, 비정질 실리콘층을 형성하고, 비정질 실리콘층의 국부적인 영역에 열, 빛, 가스, 플라즈마 등을 통해 에너지를 주입함으로써 폴리 실리콘으로 결정화함으로써 기판이 온도에 의한 변형을 받지 않도록 하면서 결정화를 하는 기술에 관한 것이다.
최근 정보화 사회로 시대가 급발전함에 따라 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판 표시장치(flat panel display)의 필요성이 대두되 었는데, 액정표시장치(liquid crystal display), 유기발광 다이오드(Organic Light Emitting Diode), 전자 종이 디스플레이 등이 활발하게 개발되고 있다.
일반적으로 액정표시장치는 전계 생성 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 삽입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직임으로써 액정 분자의 움직임에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.
전술한 액정표시장치로는, 화면을 표시하는 최소 단위인 화소별로 전압을 온/오프(on/off)하는 스위칭 소자인 박막트랜지스터가 구비되는 액티브 매트릭스형(active matrix type) 액정표시장치가 주류를 이루고 있는데, 최근에는 폴리실리콘(poly-Si)을 이용한 박막트랜지스터를 채용하는 액정표시장치가 널리 연구 및 개발되고 있다.
폴리실리콘을 이용한 액정표시장치에서는 박막트랜지스터와 구동 회로를 동일 기판 상에 형성할 수 있으며, 박막트랜지스터와 구동 회로를 연결하는 과정이 불필요하므로 공정이 간단해진다. 또한, 폴리실리콘은 비정질 실리콘에 비해 전계효과 이동도가 100 내지 200 배 정도 더 크므로 응답 속도가 빠르고, 온도와 빛에 대한 안정성도 우수한 장점이 있다.
일반적으로 폴리실리콘은 비정질 실리콘을 이용하여 이를 결정화 함으로써 형성하는 방법을 널리 이용하고 있는데, 이러한 결정화 방법은 고상결정방법(SPC:Solid phase crystallization), 금속유도결정화 방법(MIC:Metal induced crystallization) 및 엑시머 레이저 어닐링법(ELA:Excimer laser annealing method) 등이 있다.
고상결정방법은 고온(600도)에서 비정질 실리콘을 결정화하는 방법이다. 이 방법은 고상에서 결정화가 이루어지기 때문에 결정립 내에 결함이 많아서 결정도가 떨어지며, 이를 보완하기 위하여 고온(~1000도)의 열산화막을 게이트 절연막으로 사용한다. 따라서, 1000℃ 이상에서 견딜수 있는 수정과 같은 고 가격대의 소재를 사용해야만 하는 단점이 있다.
금속유도결정화 방법은 비정질 실리콘층 위에 금속을 증착하여 열을 가해 줌으로서 결정화하는 방법이다. 이 때, 금속은 결정화 되는 비정질 실리콘의 엔탈피를 낮추어 주는 역할을 한다. 따라서, 500℃정도의 저온공정처리가 가능하나, 표면의 상태가 좋지않고 금속에 의한 전기적인 특성 저하를 보인다. 또한, 이 방법도 고상 결정화이므로 결정립 내의 결함이 다수 존재한다.
엑시머 레이저 어닐링법은 가장 널리 사용되는 방법으로, 엑시머 레이저(excimer laser)라는 펄스화된 자외선(UV beam)을 사용하는 어닐링 방법이다. 레이저를 이용한 어닐링(annealing)은 1976년 Khaibullin이 처음 개발한 이후로 대규모 집적회로(Large Scale Integration; LSI) 공정에서 불순물 이온을 주입한 실리콘의 어닐링을 목적으로 개발되어 오다가, 대면적의 표시소자 개발에 적용되면서 비교적 근래에 와서 중소형 저온 다결정 실리콘 TFT-LCD 제품의 제조에 응용되기 시작하였다.
비정질 실리콘층을 레이저를 사용하여 어닐링함으로써 양질의 폴리실리콘층 으로 제작하는 방법은, 녹는 온도가 높음에도 불구하고 짧은 시간에 열처리되기 때문에 기판에 손상을 주지 않는 장점을 가지고 있고, 제조된 박막트랜지스터의 이동도도 100㎠/Vsec 이상을 획득할 수 있으므로 가장 촉망받는 결정화방법이다.
그러나, 엑시머 레이저 어닐링 방법은 큰 그레인을 얻기 위해서 조금씩 이동하면서 약 20번이나 중복하게끔 레이저를 조사하기 때문에 공정시간이 장기간 소요되는 문제점이 있었다. 이런 문제점을 해결하고 더 빠르고 큰 그레인을 얻기 위해서 순차측면 고상화(Sequential Lateral Solidification;SLS) 기술이 개발되었다. 순차측면고상화 기술은 슬릿 마스크를 이용하여 측면성장을 이용하는 기술이다.
이와 같은 종래 기술에 의한 방식들에 의해서도 여전히 다양한 문제점들을 가지고 있기 때문에 비정질 실리콘층을 폴리실리콘층으로 결정화하는 방법을 효과적으로 수행하기 위한 다양한 시도가 계속되고 있다.
이러한 다양한 시도 중에서는 예를 들어, 실리콘 이온을 임플란테이션하여 결정화 씨드를 형성하는 방법, 금속을 소정 크기로 비정질 실리콘층에 심어 결정화 씨드를 형성하는 방법 등이 종래에 개시되어 있다.
그러나, 이러한 방식들은 결정성에 문제가 있거나, 공정이 지나치게 복잡하거나, 후속공정이 필요해지거나, 특별히 고안된 설비가 필요하다거나 등 여전히 많은 문제점이 산재되어 있는 실정이다.
또한, 고상결정방법, 금속유도결정화 방법은 근본적으로 최저 400 도 정도의 온도가 기판에 가해지게 된다. 이 경우, 유리 기판의 변형 문제가 심각해지고, 유리 기판 보다 더 온도에 취약한 기판, 예컨대 플라스틱 기판 등을 이용하는 것은 실제적으로 어렵게 되는 것이다.
또한, 가장 널리 이용되고 있는 엑시머 레이저 어닐링법도 짧은 시간에 열처리되어 기판에 손상을 주지 않는 것으로 알려져 있지만, 이 역시 일정한 열은 기판에 전달되는 것으로 알려져 있어 플라스틱 기판 등을 이용하는 것은 어려운 문제점이 있고, 레이저 어닐링법이 기본적으로 고가의 비용이 드는 공정이므로 설사 기판 변형 문제가 없다 하더라도 보다 저가의 공정 비용으로 소자를 제조하지 못하는 문제점을 여전히 안고 있다.
상술한 문제점으로 인해, 여전히 새로운 기술의 개발이 절실히 요구되고 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 선택적 영역에 반도체층을 형성하는 방법 및 장치를 제공하는 것이다.
본 발명의 다른 목적은 기판 상에 활성층으로 이용가능한 반도체층을 형성하되, 기판의 변형을 최소화하는 것이다.
본 발명의 또 다른 목적은 저온, 저비용으로 반도체층을 형성할 수 있도록 하는 것이다.
본 발명의 또 다른 목적은 저온 공정으로 비정질 실리콘 층을 결정화 하는 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 플라스틱 기판 또는 유리 기판위에 성장 된 비정 질 실리콘층을 결정화시키기 위해 국부적인 영역에만 열을 가하는 방법에 관한 것이다.
상술한 문제점을 해결하기 위한 기술적 수단으로서, 본 발명의 제 1측면은 결정화용 구조물에 있어서, 하부에 판 형상을 가지는 지지체; 및 상기 지지체의 판 형상에는 편평한 하부면을 가지는 돌출부가 복수개 서로 소정 간격으로 이격되어 구비되되, 상기 하부면에 온도가 인가되어 대상물에 접근하여 가열할 때, 상기 하부면의 온도는 상기 지지체의 온도 보다 높게 설정되는 것을 특징으로 하는 결정화용 구조물을 제공한다.
본 발명의 제2 측면은 결정화용 구조물에 있어서, 하부에 판 형상을 가지는 지지체; 및 상기 지지체의 판 형상에는 제1 저항을 갖는 매트릭스 형상의 배선과 상기 배선을 단선하는 방식으로 일부 배선에 삽입되고 편평한 하부면을 가지며 제2 저항의 소정간격으로 이격되어 구비되는 복수개의 저항체를 구비하되, 상기 배선에 전압을 인가함에 따라 상기 저항체가 발열하여 대상물에 소정 간격으로 집중되는 열을 인가하고, 제2 저항은 제1 저항 보다 큰 결정화용 구조물을 제공하는 것이다.
본 발명의 제3 측면은 상부에 비정질 실리콘층이 증착된 기판을 준비하는 단계; 상기 비정질 실리콘층의 상부에 결정화용 구조물을 접촉하거나 또는 소정 간격 으로 배치하는 단계; 및 상기 결정화용 구조물을 상기 비정질 실리콘층에 소정 면적을 갖는 복수개의 영역들의 온도가 주위 보다 높게 가열하는 방식으로 상기 소정 면적으로 갖는 비정질 실리콘층의 특성이 변경됨으로써 상기 비정질 실리콘층을 결정화하는 비정질 실리콘층의 결정화방법을 제공한다.
한편, 비정질 실리콘층에 소정 면적을 갖는 복수개의 영역들의 온도가 주위 보다 높게 가열하는 일 방식은, 하부에 판 형상을 가지는 지지체; 및 상기 지지체의 판 형상에는 편평한 하부면을 가지고 복수개 서로 소정 간격으로 이격되어 구비된 복수개의 돌출부를 구비한 상기 결정화용 구조물을 이용하되,상기 하부면의 온도는 상기 지지체의 온도 보다 높게 설정하는 것을 특징으로 하는 비정질 실리콘층의 결정화방법.
비정질 실리콘층에 소정 면적을 갖는 복수개의 영역들의 온도가 주위 보다 높게 가열하는 다른 방식은, 하부에 판 형상을 가지는 지지체; 및 상기 지지체의 판 형상에는 제1 저항을 갖는 매트릭스 형상의 배선과 상기 배선을 단선하는 방식으로 일부 배선에 삽입되고 편평한 하부면을 가지는 상기 제1 저항보다 큰 제2 저항의 소정간격으로 이격된 저항체를 구비한 상기 결정화용 구조물을 이용하되, 상기 배선에 전압을 인가함에 따라 상기 저항체가 발열하여 대상물에 소정 간격으로 집중되는 열을 인가한다.
비정질 실리콘층에 소정 면적을 갖는 복수개의 영역들의 온도가 주위 보다 높게 가열하는 또 다른 방식은, 상기 비정질 실리콘층 상부에 상기 복수개의 영역들을 오픈하는 마스크를 준비하는 단계; 및 상기 오픈된 영역에 열, 빛, 가스, 또 는 플라즈마를 인가한다.
본 발명의 제4 측면은 기판 상에 제1 반도체층을 형성하는 단계;
상기 제1 반도체층의 상부에 결정화용 구조물을 접촉하거나 또는 소정 간격으로 배치하는 단계; 및 상기 결정화용 구조물을 상기 제1 반도체층에 적어도 일부에 액티브 영역이 형성될 소정 면적을 갖는 복수개의 선택 영역들의 온도를 주위 보다 높게 가열하여 는 상기 선택 영역의 물질 특성을 변화시키는 단계;
상기 선택 영역의 적어도 일부를 패터닝하여 액티브층을 형성하는 단계를 구비하는 반도체 활성층의 형성방법을 제공한다.
본 발명의 제5측면은 반도체 활성층을 형성하는 단계; 상기 활성층 상부에 게이트 절연막을 형성하는 단계; 및 상기 게이트 절연막 상부에 게이트 전극, 상기 활성층에 접속되는 소오스, 드레인 전극을 형성하는 단계를 구비하는 박막 트랜지스터 제조 방법을 제공한다.
본 발명의 제6측면은 기판 상에 게이트 전극과 게이트 절연층을 형성하는 단계; 상기 반도체 활성층을 형성하는 단계; 상기 활성층 상부에 게이트 절연막을 형성하는 단계; 및 상기 게이트 절연막 상부에 게이트 전극, 상기 활성층에 접속되는 소오스, 드레인 전극을 형성하는 단계를 구비하는 박막 트랜지스터 제조 방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 한편, 도면상에서 동일 부호는 동일한 요소를 지칭하며, 중복되는 요소에 대해서는 설명을 생략하기로 한다.
(선택적 결정화를 위한 결정화용 구조물)
도 1은 본 발명의 실시예에 따른 결정화용 구조물의 사시도이고 도 2는 본 발명의 실시예에 따른 결정화용 구조물의 단면도의 일예이다.
도 1 및 도 2를 참조하면, 결정화용 구조물은 하부에 판 형상을 가지는 지지체(120)와 지지체(120)의 판 형상에는 편평한 하부면(S)을 가지는 돌출부(110)가 복수개 서로 소정 간격으로 이격되어 구비되어 있다. 선택적으로는, 결정화용 구조물에는 부분적으로 투명한 영역을 구비하고 그 투명 영역에는 정렬키(112)가 형성될 수 있다.
도 1 및 도 2에는 돌출부(110)의 하부면(S) 이외의 다른 영역의 온도를 차단하기 위한 열전달 차단부(130)를 더 구비하는 것으로 도시되어 있는데 열전달 차단부(130) 구성은 선택적으로 추가될 수 있다.
본 결정화용 구조물에 의하면, 대상물에 접근하여 하부면(S)이 가열될 때, 하부면(S)의 온도는 주변의 온도 보다 높게 설정된다. 따라서, 기판에 근접하여 가열할 때 하부면(S)의 온도만 국부적으로 가열될 수 있게 된다. 결정화용 구조물을 이용하여 예컨대 기판 상에 형성된 비정질 실리콘층을 결정화시키는 공정을 수행하는 경우 전체 기판에 전달되는 열의 양을 줄이고 하부면(S)의 면적에만 국부적으로 열을 가할 수 있게 되어 기판의 전체적인 변형을 획기적으로 줄일 수 있게 된다. 이와 같은 효과를 실현하기 위하여 본 발명의 실시예에 의하면, 하부면(S)의 온도는 가능한 높게 형성하면서도 지지체(120)의 온도가 하부면(S) 이외에 전달되는 것을 효과적으로 막는 것이 중요하다.
따라서, 도 1 및 도 2에서는 지지체(120)가 동일 물질로 이루어진 것으로 도시되어 있지만 지지체(120)의 본체와 돌출부 부위를 각각 다른 물질로 형성하는 것도 가능하다. 이 경우는 본체의 저항이 돌출부의 저항 보다 작은 것을 채용하는 것이 더욱 효과적일 수 있다.
돌출부 하부면(S)의 온도는 200 내지 1500℃로 하는 것이 바람직하고, 대상물에 돌출부 하부면(S)이 근접하였을 때 돌출부 하부면(S) 이외의 영역은 200℃ 이하, 바람직하게는 100 ℃ 이하, 더욱 바람직하게는 상온을 유지하도록 한다.
한편, 본 발명의 효과를 보다 유리하게 달성하기 위해서는 하부면(S)의 면적과 하부면(S)과 그 이외의 영역의 비율을 설정하는 방식이 필요하다. 먼저, 하부면(S)의 면적은 기판 상에 박막트랜지스터의 채널이 형성될 면적 정도를 채택하는 것이 바람직하다. 예를 들어, 하나의 픽셀이 100㎛ X 200㎛ 인 경우 하부면(S)의 면적은 채널의 크기 (예를 들어, 5㎛ X 20㎛)를 반드시 포함하고, 선택적으로 소스 /드레인 컨택 면적을 포함하는 정도로 구성할 수 있다. 이 경우 하부면의 면적이 예를 들어 20㎛ X 20㎛ 정도로 책정되면 픽셀이 형성되는 영역(주변 회로부 영역이 아닌)의 경우 전체 기판에 대한 하부면(S)의 면적 비율은 400/20000 으로 2% 정도가 된다. 따라서, 전체 기판에 대하여 가열되는 부분의 면적이 현저히 작게 되므로 국부적인 면적에 대한 가열로 인해 기판 전체의 변형을 막을 수 있게 된다. 또한, 이러한 이유로 국부적인 면적에 더욱 높은 온도를 인가할 수 있게 된다.
하부면(S)의 면적은 채널의 크기를 포함하므로, 10 ㎛2 내지 2000 ㎛2 인 것이 바람직하고, 더욱 바람직하게는, 10 ㎛2 내지 500 ㎛2 다. 10 ㎛2 이하이면 일반적으로 채널로 사용할 수 있는 크기가 되지 못하고 2000 ㎛2 이상이면 기판 전체에 변형이 다소 발생할 수 있다. 즉, 기판의 변형을 최소화하기 위해서 하부면(S)의 면적은 가능한 작게 하는 것이 타당하고 채널영역을 포함하기 위한 최소 영역을 확보하는 것이 바람직하다.
한편, 기판의 변형을 줄일 수 있도록 전체 기판에 대한 하부면(S)의 면적 비율을 적당히 선택하는 것이 가능하다. 하부면의 영역과 이외의 영역의 비율은 0.2% 내지 10%인 것이 바람직하다. 이 비율의 하한선은 하부면(S)의 최소면적에 좌우되고 상한선은 기판의 변형을 유발하지 않는 비율에 해당한다.
지지체(120)의 물질은 특별히 한정되지 않고 기판으로 열전달을 필요 이상으로 하지 않는 물질이면 가능하다. 돌출부의 하부면(S)에 열을 공급하는 방법으로는 다양한 방식이 가능하나, 바람직하게는, 니크롬과 같은 금속의 저항체에 전류를 흘려보냄으로써 하부면(S)에서만 열을 발생하도록 할 수 있다. 또한, 하부면(S)에서 열을 공급하는 정도나 열을 공급하는 시간 등은 조절이 가능하며, 하부면(S)으로 사용되는 금속은 니크롬과 같은 저항 가열체를 사용하는 것 외에도 다양한 금속을 사용할 수 있다.
열전달 차단부(130)는 하부면(S)을 가지는 돌출부(110) 부위에만 열을 가하기 위해 돌출부(110) 주위에 열전도율이 낮은 유전체 층을 둘러싼다. 상열전달 차단부(130)는 지지체(120)와 공간을 두고 지지되어 열전달을 감소하는 것이 바람직하다. 통상적으로 본 공정은 진공 챔버 내에서 실시될 것이므로, 열전달 차단부(130)가 지지체(120)와 공간을 두고 지지되면, 돌출부(110)의 하부면(S) 이외의 다른 영역에는 열 전달이 효과적으로 차단될 수 있다. 또한, 열전달 차단부(130)를 여러장의 시트 형태로 그 각각의 사이에 공간을 구비하도록 형성하는 것이 더욱 효과저일 수도 있다.
한편, 지지체(110)를 투명한 물질을 이용하여 제작하는 경우 정렬 키를 생성하기 더욱 용이할 수 있으며, 일부만 투명하게 제작하여 그 투명한 부위에 정렬키를 형성하는 것도 가능하다.
도 3은 본 발명의 실시예에 따른 결정화용 구조물을 이용하여 샘플에 부분적으로 열을 인가하는 과정을 도시한 도면이다.
예를 들면, 수 ㎛의 막 두께를 갖는 비정질 실리콘층이 형성된 기판(155)을 준비한다. 비정질 실리콘층은 화학기상 및 물리기상 법으로 형성가능하며 유기용 매를 이용한 방법 등 증착법의 제한은 없다. 기판의 종류는 특별히 한정되지 않고, 플라스틱, 유리 기판, 필요에 따라서는 실리콘 기판이나, 투명한 재질의 석영, 사파이어 기판 등도 사용가능하다. 다만, 본 실시예는 기판에 열적 변형을 최소화하는 특징적 효과를 가지고 있으므로 이를 효과적으로 이용하기 위해서는 플라스틱 기판 등 저온 공정이 필요한 기판이 바람직하다.
한편, 열이 가해지고 있는 돌출부의 하부면을 비정질 실리콘층에 일정시간 접촉 또는 소정 간격 거리를 두고 근접시킨 뒤 비정질 실리콘층을 국부적으로 결정화될 수 있도록 한다. 비정질 실리콘층이 결정화가 이루어지는 동안 진공 챔버(180)에서 진행하며 불순물과의 반응을 억제해 주는 것이 바람직하며, 필요에 따라 가스 주입부를 통해 원하는 가스를 공급하는 것도 가능하다. 비정질 실리콘층이 결정화되는 것은 실리콘의 위상을 실시간으로 체크 할 수 있는 센서를 장착하는 것이 바람직하며, 경우에 따라서는 접촉이 이루어지는 측면을 직접 모니터링 할 수 있도록 장비를 꾸미는 것 또한 가능하다. 또한 비정질 실리콘 층의 하부에 직접적인 열을 공급하기 위해 히터(165)를 장착하는 것도 선택적으로 가능하다.
도 4는 본 발명의 실시예에 따른 결정화용 구조물을 이용하여 샘플에 부분적으로 열을 인가하는 과정을 도시한 또 다른 도면이다.
도 4를 참조하면, 도 3의 과정과 큰 차이는 없으나 열전달 차단부(135)와 돌출부(130)를 하나로 고정시키지 않고 따로 분리한다는 점이 다르다. 열전달 차단부(135)는 샘플 전체를 덮는 구조로 제작할 수도 있고 기판의 일부 상부에 올려져 있는 구조로 제작하는 것도 가능하다. 도 4의 구조에 의하면, 열전달 차단부(135)와 샘플의 위치를 정렬하고 돌출부(130)는 열전달 차단부에 뚫려진 가이드홀에 의해 자동으로 정렬이 가능한 구조로 되어 있어 정렬이 유리한 장점이 있다.
한편, 도 3 및 도 4는 하나의 피스톤에 복수개의 돌출부가 형성되어 있도록 구성되어 있으나, 이에 대한 변형으로 각 돌출부가 개별적으로 피스톤 방식으로 제조될 수도 있다. 도 5는 본 발명의 실시예에 따른 결정화용 구조물의 다른 변형예이다.
도 6은 본 발명의 다른 실시예에 따른 결정화용 구조물을 이용하여 샘플에 부분적으로 열을 인가하는 과정을 도시한 도면이다.
도 6을 참조하면, 도 6의 결정화용 구조물은 하부에 판 형상을 가지는 지지체(310)와 지지체(310)의 판 형상에는 제1 저항을 갖는 매트릭스 형상의 배선(320)과 배선(320)을 단선하는 방식으로 일부 배선에 삽입되고 편평한 하부면을 가지며 제2 저항의 소정간격으로 이격되어 구비되는 복수개의 저항체(330)를 구비한다. 이러한 구조에 의해, 배선(320)에 전압을 인가함에 따라 저항체(330)가 발열하여 대상물에 소정 간격으로 집중되는 열을 인가하고, 이 때 제2 저항은 제1 저항 보다 크게 구성한다.
도 7은 도 6의 배선(320)과 저항체(330)를 크게 도시한 도면이다. 도 7을 참조하면, 배선(320)에 전압을 인가할 때 Joule Heating에 의해 저항체(330)에 열 이 인가되고 배선(320)에는 거의 열이 인가되지 않는다. 그 원리를 설명하면, 오옴의 법칙
Figure 112007039850376-PAT00001
에 의해 저항체를 예컨대 큰 저항을 갖는 SiC로 이용하고, RIE (Reactive Ion Etching)에 의해 (SiC 200nm/min의 etching rate을 가짐) SiC 한 개의 저항을 계산하면, SiC 한 개의 저항을 예를 들어 계산하면 아래 식과 같다.
Figure 112007039850376-PAT00002
따라서, 배선(320)에 전압을 인가하면, 대부분의 전압은 저항체(330)에 인가되어 저항체(330)를 가열하게 된다. 배선(320)에 해당하는 물질은 특별히 한정되지 않는 저저항 물질을 이용하는 것이 바람직하다.
도 8은 본 발명의 실시예에 따른 비정질 실리콘층의 결정화방법을 설명하기 위한 도면들이다.
도 8을 참조하면, 상부에 비정질 실리콘층이 형성된 샘플을 준비하고, 준비된 샘플의 상부에 복수개의 영역들이 오픈된 결정화용 마스크(445)를 준비하고 오픈된 영역을 통해 램프(480)의 빛이 관통하는 방식으로 소정 면적을 갖는 복수개의 영역들의 온도가 주위 보다 높게 가열되도록 한다.
비정질 실리콘층의 원하는 부분에 열을 가하기 위해 사용되는 결정화용 마스크(445)의 크기는 제약이 없으며, 결정화용 마스크(445)에 뚫어진 구멍의 크기 및 모양은 TFT의 채널에 따라 자유롭게 디자인하는 것이 가능하다. 결정화용 마스크(445)의 재료는 빛을 가려주는 물질을 사용한다. 결정화용 마스크(445)를 하부 기판과 정렬하여 사용하기 위해 정렬 키를 제조하는 것이 유리한데 금속 마스크의 경우 직접 마스크 키를 뚫어 주는 방법이 있고 결정화용 마스크(445)를 투명한 물질로 제작할 경우 불투명한 마스크 키를 칠하는 방법을 사용할 수 있다. 이 경우 부분적으로 정렬키가 형성된 부위만 투명하게 하는 것도 가능함은 전술한 바와 같다.
램프(480)는 할로겐 램프나 제온 램프를 사용하는 것이 바람직하며 빛이 챔버 내부로 산란되지 않도록 램프와 마스크, 시편 주변을 감싸는 것이 바람직하다. 이 때도 마찬가지로 시편의 위상 변화를 체크하기 위해 위상 변화 센서를 장착할 수 있고, 주입된 가스에 따른 영향을 관찰하기 위해 자유로운 가스 공급이 가능하도록 설계하는 것도 가능하다.
도 9는 본 발명의 실시예에 따른 비정질 실리콘층의 결정화방법을 설명하기 위한 도면들이다.
도 9를 참조하면, 도 8의 램프 대신에 가스 공급기를 설치한 구조를 나타내고 있다. 사용되는 가스에는 제한이 없으나 비활성가스를 사용하는 것이 바람직하며, 질소나 아르곤 등이 가능하다. 가스를 공급하기 위해 가스 후면에서 열처리가 가능하도록 히터를 설치한 뒤 열에 의해 팽창된 가스가 노즐을 통해 분사되어 뜨거운 가스가 비정질 실리콘층에 열을 공급하도록 한다. 도 8에서와 마찬가지로 원하는 부위에 열을 공급하기 위해 마스크를 사용하도록 하며 열이 전달되는 부위는 매우 국소적이므로 플라스틱 기판과 같이 열에 민감한 재료를 사용할 경우에도 문제 가 되지 않음은 당연하다.
도 10은 본 발명의 실시예에 따른 비정질 실리콘층의 결정화방법을 설명하기 위한 도면들이다.
도 10을 참조하면, 도 8의 램프 대신에 플라즈마 발생기(650)를 설치한 구조를 나타내고 있다. 준비한 박막에 플라즈마를 조사하여 에너지를 공급함으로써 결정화시키기 위해 플라즈마 생성기를 사용해야 한다. 플라즈마를 생성하기 위해 구리와 텅스텐 사이에 비활성 기체, 바람직하게는 아르곤을 체운 뒤 강한 DC전압을 걸어주면 가스 브레이크다운에 의해 플라즈마가 생성된다. 이렇게 생성된 플라즈마는 강항 팽창력으로 인해 생성기 하단의 구멍으로 배출되게 된다. 이 때, 구리에서 발생된 열은 냉각수를 흘려보냄으로써 냉각시키도록 한다. 이와 같은 방법을 사용할 경우 플라즈마는 저온 공정이 가능하기에 플라스틱 기판의 경우 기판 변형이 일어나지 않는다. 한편, 플라즈마가 실리콘 박막까지 도달하는 장애요인을 감쇄시키기 위해 진공 장비에서 진행하는 것이 바람직하다. 진공도는 10-6 Torr 이하의 고진공을 사용하는 것이 바람직하다.
그러나, 대면적의 실리콘 박막을 결정화시키기 위해 플라즈마 장비가 매우 커야 하는 단점이 있다. 이를 보완하고자, 플라즈마 장비의 크기는 한정시킨 체 실리콘 박막위에 마스크를 올려놓아 플라즈마를 조사하는 방법이 있다. 플라즈마의 발생 원리는 상기 내용과 같으며, 플라즈마를 발생시킨 체 실리콘 박막 전체를 스 캔하도록 한다. 이 때 발생된 플라즈마는 마스크에 구멍이 난 부분에만 공급되기 때문에 실리콘 박막에서 원하는 부분에만 결정화 시킬 수 있다.
한편, 본 실시예에는 결정화를 촉진시키기 위한 다양한 방식을 적용할 수 있다. 예를 들어, 전기장, 자기장을 인가하는 방식, 소정 온도로 기판을 가열하면서 결정화를 수행하는 방식 등이다. 이 경우, 특히 자기장을 인가하면서 결정화를 촉진시키는 방식에 있어서는 자기장의 특성상 균일한 자기장을 인가하는 것이 가능하여 기판 전체적으로 균일하게 결정화를 촉진시킬 수 있게 되는 장점을 가지고 있으므로 앞서 설명한 본 실시예에 의한 결정화 방법 이전 또는 이후에 자기장 인가를 통해서 결정화를 수행하거나, 자기장 인가와 병행하여 다른 결정화방식으로 결정화를 수행하는 방식을 통해서 더욱 효과적으로 결정화를 수행할 수 있다.
도 11은 본 발명의 실시예에 따른 결정화용 마스크의 다른 제조예이다. 결정화용 마스크는 본체부(710)와 개구부(730)를 구비하고 있으며, 정렬키(720)가 구비되어 있다. 정렬키(720)는 투명한 영역에 형성되며, 본체는 불투과 영역으로 형성되는 것이 바람직하다. 결정화용 마스크를 이용하면 개구부(730)를 통하여 빛, 열, 가스, 플라즈마 등을 관통할 수 있게 된다.
(상부 게이트 구조의 박막트랜지스터 제조방법)
도 12a 및 도 12d는 본 발명의 실시예에 따른 결정화 방법을 이용하여 박막트랜지스터를 제조한 단면도들이다.
도 12a를 참조하면, 상부에 버퍼층(810)과 비정질 실리콘층(30)이 구비된 기 판(800)이 준비된다. 기판(10)은 특별히 한정되지 않고 다양하게 가능하며, 예를 들어, 유리 기판, 플라스틱 기판, 또는 플렉시블 기판이다. 또한, 버퍼층(20)은 후속되는 공정에서 비정질 실리콘층(30)을 증착하고 이를 결정화하여 다결정실리콘층으로 형성하는 경우, 상기 기판(10)에 함유된 불순물에 의해 결정화된 실리콘이 오염되는 현상을 방지하는 역할을 한다. 따라서, 필요에 따라서는 버퍼층(20)을 생략하는 것도 가능하다.
버퍼층(20)은 절연층으로 형성될 수 있으며, 예를 들어 실리콘 산화막, 실리콘 질화막 등 당업계에 알려진 절연 물질이 모두 채용가능하고 PECVD방법을 이용하여 증착할 수 있다. 버퍼층(20)의 두께는 예를 들어 1000 내지 10000Å이 가능하며, 바람직하게는 2000 내지 5000Å 이다.
다음으로, 상기 구조 상부에 비정질 실리콘층(30)을 형성한다. 상기 버퍼층(20) 상에 소스가스인 모노실레인(SiH4)을 아르곤(Ar)가스로 희석하여 PECVD방법을 이용하여 비정질 실리콘층(30)을 형성시킨다. 비정질 실리콘층(30)의 두께는 예를 들어 300 내지 2000Å이 가능하며, 바람직하게는 약 500Å 이다.
기판이 준비되면, 지지체(840)와 하부면을 가지는 돌출부(850)를 구비하는 결정화용 구조물(840)이 기판(800)과 정렬된다.
도 12b를 참조하면, 정렬된 돌출부(850)에 열이 인가되어 돌출부(850)에 대응되는 비정질 실리콘층(820)의 영역들이 결정화된다. 도 12b에서는 돌출부의 가열에 의한 비정질 실리콘층의 결정화만 간략하게 도시하고 있지만, 전술한 모든 방 식에 의해 비정질 실리콘층이 부분적으로 결정화될 수 있음은 자명하다.
도 12c는 도 12b의 공정이 완료되고 난 후의 결정화 상황을 도시한 평면도이다. 가열되는 부분은 박막트랜지스터의 채널 부위에 해당하는 영역이다. 전술한 바와 같이, 이러한 국부적인 가열에 의하면 기판의 변형을 가하지 않고 채널 부위만 결정화할 수 있게 된다.
이후 박막트랜지스터 공정을 예를 들어 설명하면 다음과 같다. 선택적으로 패터닝하여 폴리실리콘층의 채널(40)을 형성한다. 소정 두께를 갖는 게이트 절연층(50)을 형성한다. 예를 들어, 게이트 절연막의 두께는 통상 500 내지 2000Å이다.
게이트 절연막(50) 상부에 게이트 전극(70)을 형성한다. 그리고, 상기 게이트 전극(70)을 마스크로 n+ 또는 p+이온을 도핑하여, 상기 활성층의 소정 부위를 소오스/드레인으로 형성한다. 게이트 전극(70)의 두께는 예를 들어 1500 내지 4000Å이 가능하며, 바람직하게는 약 3000Å 이다.
다음으로, 게이트 전극(70) 상에 층간 절연층(60)을 형성하고 패터닝하여 컨택을 형성하고, 그 후 컨택을 통해서 활성층의 상기 소오스 또는 드레인이 데이터 라인에 접속되도록 금속층(80)을 증착하고 패터닝한다. 층간절연층(60)의 두께는 예를 들어 2000 내지 8000Å이 가능하다.
한편, 상술한 일련의 공정을 통해서는 N형 또는 P형 폴리 실리콘 박막트랜지스터를 형성할 수도 있고, 본 실시예의 공지된 LDD(Lightly doped drain) 구조를 적용할 수도 있음은 당연하다. LDD 구조는 상술한 게이트 전극(70)을 도핑 마스크 로 하여 저농도 도핑하고, 다음으로, 스페이서 공정 등을 이용하여 게이트 전극(70)의 양쪽 또는 한쪽에 도핑 마스트의 역할을 할 수 있는 스페이스 또는 포토레지스트 등을 형성하고, 이를 마스크로 고농도 도핑을 한 후, 상술한 바와 같은 소오스 또는 드레인 전극을 형성하여 LDD 구조를 완성한다.
(하부 게이트 구조의 박막트랜지스터 제조방법)
도 13a 및 도 13d는 본 발명의 실시예에 따른 결정화 방법을 이용하여 박막트랜지스터를 제조한 단면도들이다.
도 13a를 참조하면, 먼저, 기판(920) 상에 전극층을 형성하고 이를 식각하여 게이트 전극(910)을 형성한다.
또한, 게이트 전극(910) 상부에 게이트 절연층(922), 비정질 실리콘층(924), 및 n+ 도핑된 비정질 실리콘층(926)의 3중막을 연속적으로 형성한다. 연속 증착 공정은 PECVD방법을 이용하여 공지의 방식에 의해 진행한다. 그런 다음, 기판이 준비되면, 지지체(940)와 하부면을 가지는 돌출부(950)를 구비하는 결정화용 구조물이 기판(800)과 정렬된다. 이 때 게이트 전극(910)시 형성된 패턴을 이용하여 결정화용 구조물을 정렬하는 것이 바람직하다.
한편, 도 13b에서는 게이트 전극(910) 상부에 게이트 절연층(922), 비정질 실리콘층(924), 및 n+ 도핑된 비정질 실리콘층(926)의 3중막을 연속적으로 형성한 후 결정화 작업을 진행하는 것으로 도시 내지 설명하고 있지만 경우에 따라서는 게 이트 절연층(922) 및 비정질 실리콘층(924)을 연속 증착한 후 결정화 작업을 진행할 수도 있다. 이 경우는 결정화된 실리콘층의 상부에 n+ 도핑된 비정질 실리콘층(926)을 증착하게 된다.
다음으로, 도 13d를 참조하면, 상기 전체 구조 상에 활성층에 접속되는 소오스 또는 드레인을 형성하기 위한 도전층을 형성하고 이를 패터닝하여 소스/드레인 전극(930)을 형성한다. 그 상부에 층간절연층 등을 형성한다.
본 발명의 사상이나 범위로부터 이탈됨이 없이 본 발명의 다양한 변경이 가능해질 수 있다. 따라서, 본 발명에 따른 구현예에 대한 상기의 설명은 예시의 목적으로만 제공될 것이며, 첨부된 청구 범위 및, 그것의 등가물에 의해서 한정되는 본 발명을 제한하기 위한 목적을 위해서 제공되는 것은 아니다.
본 발명은 플렉스블 기판 상부에 증착된 반도체층(예를 들어, 비정질 실리콘층)에 국부영역에 열처리를 하여 결정화 시키는 것에 관한 것으로, 기판의 변형이 없이 채널 영역을 결정화 할 수 있는 효과가 있다.
기존 비정질 실리콘의 결정화 온도는 기판의 영향을 주로 받았다. 그러나 국부영역에 가해지는 열로 인해 기판의 선택에는 제한이 없어지며 더욱이 flexible 기판의 형태를 유지한 채 결정화 시킬 수 있다. 즉, 향후 대두될 차세대 디스플레 이로 유기 발광 소자의 적용 및 전자 종이제작에도 응용 가능하게 되는 효과가 있다.

Claims (26)

  1. 결정화용 구조물에 있어서,
    하부에 판 형상을 가지는 지지체; 및
    상기 지지체의 판 형상에는 편평한 하부면을 가지는 돌출부가 복수개 서로 소정 간격으로 이격되어 구비되되,
    상기 하부면에 온도가 인가되어 대상물에 접근하여 가열할 때, 상기 하부면의 온도는 상기 지지체의 온도 보다 높게 설정되는 것을 특징으로 하는 결정화용 구조물.
  2. 결정화용 구조물에 있어서,
    하부에 판 형상을 가지는 지지체; 및
    상기 지지체의 판 형상에는 제1 저항을 갖는 매트릭스 형상의 배선과 상기 배선을 단선하는 방식으로 일부 배선에 삽입되고 편평한 하부면을 가지며 제2 저항의 소정간격으로 이격되어 구비되는 복수개의 저항체를 구비하되,
    상기 배선에 전압을 인가함에 따라 상기 저항체가 발열하여 대상물에 소정 간격으로 집중되는 열을 인가하고,
    상기 제2 저항은 제1 저항 보다 큰 것을 특징으로 하는 결정화용 구조물.
  3. 제1 항 또는 제2 항에 있어서,
    상기 하부면 이외의 다른 영역의 온도를 차단하기 위한 차단부를 더 구비하는 결정화용 구조물.
  4. 제2 항에 있어서,
    상기 차단부는 상기 지지체와 공간을 두고 지지되어 열전달을 감소하는 것을 특징으로 하는 결정화용 구조물.
  5. 제1 항 또는 제2 항에 있어서,
    상기 소정 영역 편평한 하부면은 10 ㎛2 내지 500 ㎛2 인 것을 특징으로 하는 결정화용 구조물.
  6. 제1 항 또는 제2 항에 있어서,
    상기 돌출부의 온도는 200 내지 1500℃를 특징으로 하는 결정화용 구조물.
  7. 제1 항 또는 제2 항에 있어서,
    상기 편평한 하부면의 영역과 이외의 영역의 비율은 0.2% 내지 10%인 것을 특징으로 하는 결정화용 구조물.
  8. 제1 항 또는 제2 항에 있어서,
    상기 지지체는 투명한 부위를 구비하고 상기 투명한 부위에는 정렬키가 구비되는 것을 특징으로 하는 결정화용 구조물.
  9. 제1 항에 있어서,
    상기 돌출부는 상기 지지체의 판을 기준으로 수직 왕복가능한 것을 특징으로 하는 결정화용 구조물.
  10. 제1 항에 있어서,
    상기 돌출부는 상기 지지체에 비해 저항이 큰 물질인 것을 특징으로 하는 결정화용 구조물.
  11. 상부에 비정질 실리콘층이 증착된 기판을 준비하는 단계;
    상기 비정질 실리콘층의 상부에 결정화용 구조물을 접촉하거나 또는 소정 간격으로 배치하는 단계; 및
    상기 결정화용 구조물을 상기 비정질 실리콘층에 소정 면적을 갖는 복수개의 영역들의 온도가 주위 보다 높게 가열하는 방식으로 상기 소정 면적으로 갖는 비정질 실리콘층의 특성이 변경됨으로써 상기 비정질 실리콘층을 결정화하는 비정질 실리콘층의 결정화방법.
  12. 제11 항에 있어서, 상기 비정질 실리콘층에 소정 면적을 갖는 복수개의 영역 들의 온도가 주위 보다 높게 가열하는 방식은,
    하부에 판 형상을 가지는 지지체; 및 상기 지지체의 판 형상에는 편평한 하부면을 가지고 복수개 서로 소정 간격으로 이격되어 구비된 복수개의 돌출부를 구비한 상기 결정화용 구조물을 이용하되,
    상기 하부면의 온도는 상기 지지체의 온도 보다 높게 설정하는 것을 특징으로 하는 비정질 실리콘층의 결정화방법.
  13. 제11 항에 있어서, 상기 비정질 실리콘층에 소정 면적을 갖는 복수개의 영역들의 온도가 주위 보다 높게 가열하는 방식은,
    하부에 판 형상을 가지는 지지체; 및 상기 지지체의 판 형상에는 제1 저항을 갖는 매트릭스 형상의 배선과 상기 배선을 단선하는 방식으로 일부 배선에 삽입되고 편평한 하부면을 가지는 상기 제1 저항보다 큰 제2 저항의 소정간격으로 이격된 저항체를 구비한 상기 결정화용 구조물을 이용하되,
    상기 배선에 전압을 인가함에 따라 상기 저항체가 발열하여 대상물에 소정 간격으로 집중되는 열을 인가하는 비정질 실리콘층의 결정화방법.
  14. 제11 항에 있어서, 상기 비정질 실리콘층에 소정 면적을 갖는 복수개의 영역들의 온도가 주위 보다 높게 가열하는 방식은,
    상기 비정질 실리콘층 상부에 상기 복수개의 영역들을 오픈하는 마스크를 준비하는 단계; 및
    상기 오픈된 영역에 열, 빛, 가스, 또는 플라즈마를 인가하는 것을 특징으로 하는 비정질 실리콘층의 결정화방법.
  15. 제11 항에 있어서,
    상기 소정 영역 편평한 하부면은 10 ㎛2 내지 500 ㎛2 인 것을 특징으로 하는 비정질 실리콘층의 결정화방법.
  16. 제11 항에 있어서,
    상기 돌출부의 온도는 200 내지 1500℃ 인 것을 특징으로 하는 비정질 실리콘층의 결정화방법.
  17. 제11 항에 있어서,
    상기 편평한 하부면의 영역과 이외의 영역의 비율은 0.2% 내지 10%인 것을 특징으로 하는 비정질 실리콘층의 결정화방법.
  18. 제11 항에 있어서,
    상부에 비정질 실리콘층이 증착된 기판을 준비하는 단계 이후에,
    상기 결정화용 구조물을 상기 비정질 실리콘층을 정렬하는 단계를 구비하는 것을 특징으로 하는 비정질 실리콘층의 결정화방법.
  19. 제11 항에 있어서,
    상기 결정화용 구조물을 접촉하거나 또는 소정 간격으로 배치하는 단계는 상기 비정질 실리콘층 상부에서 복수회 이동하면서 수행하는 것을 특징으로 하는 비정질 실리콘층의 결정화방법.
  20. 제11 항에 있어서,
    상기 비정질 실리콘층 상부 또는 하부에는 버퍼층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 비정질 실리콘층의 결정화방법.
  21. 제11 항에 있어서,
    상기 비정질 실리콘층을 결정화하는 단계에서, 결정화를 촉진시키기 위해 전기장 또는 자기장을 인가하는 단계를 더 포함하는 비정질 실리콘층의 결정화방법.
  22. 기판 상에 제1 반도체층을 형성하는 단계; 및
    상기 제1 반도체층의 상부에 결정화용 구조물을 접촉하거나 또는 소정 간격으로 배치하는 단계; 및
    상기 결정화용 구조물을 상기 제1 반도체층에 적어도 일부에 액티브 영역이 형성될 소정 면적을 갖는 복수개의 선택 영역들의 온도를 주위 보다 높게 가열하여 는 상기 선택 영역의 물질 특성을 변화시키는 단계;
    상기 선택 영역의 적어도 일부를 패터닝하여 액티브층을 형성하는 단계를 구비하는 반도체 액티브층의 형성방법.
  23. 제22 항에 있어서, 상기 비정질 실리콘층에 소정 면적을 갖는 복수개의 영역들의 온도가 주위 보다 높게 가열하는 방식은,
    상기 비정질 실리콘층 상부에 상기 복수개의 영역들을 오픈하는 마스크를 준비하는 단계; 및
    상기 오픈된 영역에 열, 빛, 가스, 또는 플라즈마를 인가하는 것을 특징으로 하는 비정질 실리콘층의 결정화방법.
  24. 제22 항에 있어서, 상기 비정질 실리콘층에 소정 면적을 갖는 복수개의 영역들의 온도가 주위 보다 높게 가열하는 방식은,
    상기 하부면의 온도는 상기 지지체의 온도 보다 높게 설정하는 것을 특징으로 하는 비정질 실리콘층의 결정화방법.
    상기 오픈된 영역에 열, 빛, 가스, 또는 플라즈마를 인가하는 것을 특징으로 하는 비정질 실리콘층의 결정화방법.
  25. 제22 항 내지 제25 항 중 어느 하나의 항에 의한 반도체 액티브층을 형성하는 단계;
    상기 활성층 상부에 게이트 절연막을 형성하는 단계; 및
    상기 게이트 절연막 상부에 게이트 전극, 상기 활성층에 접속되는 소오스, 드레인 전극을 형성하는 단계를 구비하는 박막 트랜지스터 제조 방법.
  26. 기판 상에 게이트 전극과 게이트 절연층을 형성하는 단계;
    제22 항 내지 제25 항 중 어느 하나의 항에 의한 반도체 액티브층을 형성하는 단계;
    상기 활성층 상부에 게이트 절연막을 형성하는 단계; 및
    상기 게이트 절연막 상부에 게이트 전극, 상기 활성층에 접속되는 소오스, 드레인 전극을 형성하는 단계를 구비하는 박막 트랜지스터 제조 방법.
KR1020070052852A 2007-05-30 2007-05-30 결정화용 구조물, 이를 이용한 결정화 방법, 반도체 활성층형성방법 및 박막트랜지스터 형성방법 이를 이용한 박막트랜지스터의 제조방법 KR101336455B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070052852A KR101336455B1 (ko) 2007-05-30 2007-05-30 결정화용 구조물, 이를 이용한 결정화 방법, 반도체 활성층형성방법 및 박막트랜지스터 형성방법 이를 이용한 박막트랜지스터의 제조방법
PCT/KR2008/000161 WO2008147012A1 (en) 2007-05-30 2008-01-10 Structure for crystallization, method of crystallization, method of forming active layer of semiconductor amorphous silicon layer, and manufacturing method of thin film transistor using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070052852A KR101336455B1 (ko) 2007-05-30 2007-05-30 결정화용 구조물, 이를 이용한 결정화 방법, 반도체 활성층형성방법 및 박막트랜지스터 형성방법 이를 이용한 박막트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR20080105362A true KR20080105362A (ko) 2008-12-04
KR101336455B1 KR101336455B1 (ko) 2013-12-04

Family

ID=40075217

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070052852A KR101336455B1 (ko) 2007-05-30 2007-05-30 결정화용 구조물, 이를 이용한 결정화 방법, 반도체 활성층형성방법 및 박막트랜지스터 형성방법 이를 이용한 박막트랜지스터의 제조방법

Country Status (2)

Country Link
KR (1) KR101336455B1 (ko)
WO (1) WO2008147012A1 (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3544280B2 (ja) * 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3458953B2 (ja) 2000-07-27 2003-10-20 洋太郎 畑村 マイクロチップのアライメント装置及びアライメント方法
JP2002237375A (ja) 2000-12-05 2002-08-23 Ibiden Co Ltd 半導体製造・検査装置用セラミック基板およびその製造方法
AU2003230138A1 (en) * 2002-05-22 2003-12-02 Koninklijke Philips Electronics N.V. Active matrix display devices and the manufacture thereof
KR100781440B1 (ko) * 2004-07-20 2007-12-03 비오이 하이디스 테크놀로지 주식회사 다결정실리콘막 형성방법
KR20060081296A (ko) * 2005-01-08 2006-07-12 삼성코닝 주식회사 실리콘 필름의 제조방법
JP5055756B2 (ja) 2005-09-21 2012-10-24 東京エレクトロン株式会社 熱処理装置及び記憶媒体

Also Published As

Publication number Publication date
KR101336455B1 (ko) 2013-12-04
WO2008147012A1 (en) 2008-12-04

Similar Documents

Publication Publication Date Title
KR0184615B1 (ko) 반도체 장치 및 그 제조 방법
KR100729942B1 (ko) 도전층을 이용한 실리콘 박막의 어닐링 방법 및 그로부터제조된 다결정 실리콘 박막
KR100836744B1 (ko) 비정질 실리콘의 주울 가열 결정화 방법
KR100543717B1 (ko) 실리콘 박막의 어닐링 방법 및 그로부터 제조된 다결정실리콘 박막
US7943447B2 (en) Methods of fabricating crystalline silicon, thin film transistors, and solar cells
KR100946808B1 (ko) 다결정 실리콘 박막의 제조 방법, 이를 이용하여 제조된다결정 실리콘 박막, 및 이를 포함하는 박막트랜지스터
CN103730336B (zh) 定义多晶硅生长方向的方法
CN1998083A (zh) 主动矩阵电子阵列装置
US7682950B2 (en) Method of manufacturing laterally crystallized semiconductor layer and method of manufacturing thin film transistor using the same method
KR100623693B1 (ko) 박막트랜지스터 제조 방법
US7435667B2 (en) Method of controlling polysilicon crystallization
KR101336455B1 (ko) 결정화용 구조물, 이를 이용한 결정화 방법, 반도체 활성층형성방법 및 박막트랜지스터 형성방법 이를 이용한 박막트랜지스터의 제조방법
KR101009429B1 (ko) 다결정 실리콘막, 이를 포함하는 박막트랜지스터, 및 이의제조방법
KR100803867B1 (ko) 비정질 실리콘층의 결정화 방법 및 이를 이용한 박막트랜지스터의 제조방법
KR100910569B1 (ko) 결정화용 구조물 및 이를 이용한 결정화 방법
CN101728436A (zh) 薄膜晶体管元件及其制作方法
KR101075261B1 (ko) 다결정 실리콘 박막의 제조방법
KR20000041015A (ko) 실리콘 박막을 결정화하는 방법
KR20090084237A (ko) 다결정 실리콘 박막 제조장치 및 방법
KR101031882B1 (ko) 다결정 실리콘 박막 제조장치 및 방법
KR100579178B1 (ko) 박막트랜지스터 및 그 제조 방법
WO2010011038A2 (ko) 박막트랜지스터 및 이의 제조방법
KR100709282B1 (ko) 박막 트랜지스터 및 제조 방법
KR101043788B1 (ko) 다결정 실리콘막의 제조방법 및 이를 포함하는 박막트랜지스터의 제조방법
KR101088877B1 (ko) 다결정 실리콘 박막 제조장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161121

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171120

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181119

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191216

Year of fee payment: 7