KR20080100361A - 다공 내장면 패키지 및 방법 - Google Patents

다공 내장면 패키지 및 방법 Download PDF

Info

Publication number
KR20080100361A
KR20080100361A KR1020087022004A KR20087022004A KR20080100361A KR 20080100361 A KR20080100361 A KR 20080100361A KR 1020087022004 A KR1020087022004 A KR 1020087022004A KR 20087022004 A KR20087022004 A KR 20087022004A KR 20080100361 A KR20080100361 A KR 20080100361A
Authority
KR
South Korea
Prior art keywords
electronic devices
providing
panel
temporary support
plastic capsule
Prior art date
Application number
KR1020087022004A
Other languages
English (en)
Inventor
오웬 알. 페이
리자베스 앤 케세르
조지 알. 레알
로버트 제이. 벤젤
Original Assignee
프리스케일 세미컨덕터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프리스케일 세미컨덕터, 인크. filed Critical 프리스케일 세미컨덕터, 인크.
Publication of KR20080100361A publication Critical patent/KR20080100361A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

전기적인 접촉부(39)를 가지며 후면(35)의 반대면인 1차 면(33)과 그 사이의 가장자리(34)를 갖는 다수의 반도체 디바이스(32)를 제공하는 단계를 포함하는 전자 어셈블리(57, 59, 67)용 방법 및 장치가 제공된다. 디바이스는 지지부(70)에 부착되는 실질적으로 평면인 시트(44) 내의 개구부(48)의 임시 지지부(70)를 1차 면이 향하도록 실장된다. 플라스틱 캡슐(36)은 적어도 부분적으로 경화되고, 디바이스(32), 시트(44) 및 플라스틱 캡슐(36)은 임시 지지부(70)에서 분리된다. 디바이스(32), 시트(44) 및 플라스틱 캡슐(36)은 바람직하지만 필수적인 것은 아닌, 주된 면을 갖는 캐리어(46) 상에 실장되고, 전기적인 접촉부(39)가 노출된다. 박막의 절연층(37)과 도전체(38)는 1차 면(33)에 적용되어 여러 디바이스(32) 상의 전기 접촉부(39)를 서로 그리고 외부 접촉부(41)에 연결시켜 집적된 멀티 디바이스 전자 어셈블리(67)를 형성한다.
전자, 디바이스, 다공, 1차면, 접촉부, 캡슐, 절연층, 도전체, 다이스큐, 지지부, 경화

Description

다공 내장면 패키지 및 방법{PERFORATED EMBEDDED PLANE PACKAGE AND METHOD}
본 발명은 일반적으로 전자 디바이스에 관한 것으로서, 특히 다공 내장면을 갖는 반도체 및 기타 유형의 칩 디바이스의 패키징에 관한 것이다.
반도체 및 기타 유형의 전자 디바이스는 플라스틱 수지로 전체 또는 부분적으로 종종 캡슐화되어(encapsulated) 환경적인 보호를 제공하고 디바이스와의 외부 연결을 수월하게 한다. 제한을 두고자 하는 것은 아니며 다만 설명의 편의를 위하여 본 발명은 반도체 디바이스에 관하여 설명한다. 하지만, 당업자는 실질적으로 칩 형태인 다른 유형의 전자 디바이스에 본 발명이 적용될 수 있음을 이해할 것이다. 따라서, 이하의 예들로 한정되지 않는 것을 포함하는 그러한 다른 유형의 디바이스는, "디바이스(device)", "전자 디바이스", "반도체 디바이스" 및 "집적 회로"라는 용어에 포함시키고자 하며, 단수든 다수든 간에 "디바이스", "다이(die)" 및 "칩(chip)"은 실질적으로 등가로 두고자 한다. 비제한적인 적절한 디바이스의 예로는 반도체 집적 회로, 개별 반도체 디바이스, 압전 디바이스(piezoelectric device), 자기변형(magnetostrictive) 디바이스, 고체 상태 필터(solid state filter), 자기 터널링 구조(magnetic tunneling structure), 커패시터, 저항 및 인 덕터와 같은 집적 수동 디바이스, 이러한 유형의 디바이스 및 소자의 어떤 것과 모든 것의 조합 및 어레이(array)를 들 수 있다. 또한, 본 발명은 사용되는 다이 또는 칩의 유형에 구애받지 않으며 어떤 물질이 캡슐화 과정을 견딘다면 다이 또는 칩을 이루는 물질에도 구애받지 않는다.
패키지에 포함되는 다수의 디바이스들에 대한 연결이 캡슐화 이후에 이루어지는 특정 형태의 전자 디바이스 패키징의 경우, 캡슐화 동안에 발생하는 이른바 "다이 드리프트(die-drift)" 또는 "다이 스큐(die-skew)"의 문제가 있다. 이러한 현상은 플라스틱 캡슐화 과정의 경화(curing) 동안에 일어나는 치수 변화(dimensional change)의 결과로 발생한다. 다수의 전자 디바이스는 그 디바이스의 상의 연결점 또는 본딩 패드(bonding pad)가 더 이상 동일한 상대 위치에 있지 않도록 캡슐화 이전에는 지지부(support) 또는 프레임(frame) 상의 소정 상대 위치에 위치하고 캡슐화 이후에는 서로에 대하여 이동되어 있다. 이로 인해 본딩 패드를 함께 연결하고 외부 연결에 접속하여 패키지 내에 다양한 디바이스를 집적함으로써 원하는 최종 제품을 형성하는 것이 매우 어렵다. 다이 스큐는 제조 수율 및 비용에 부정적인 영향을 미친다.
따라서, 캡슐화 동안 다이 스큐의 영향을 피하거나 완화시키는 전자 디바이스용 패키징을 제공하는 것이 바람직하다. 또한, 다수의 디바이스 및/또는 다수 유형의 디바이스, 특히 디바이스 어레이를 포함하는 어레이에 사용하기 적합한 것이 바람직하며, 디바이스의 1차 면(primary face)은 디바이스가 캡슐화에서 고정된 후에는 예측 가능한 위치에서 전기적인 연결용으로 이용 가능하여야 한다는 점이 요구된다. 또한, 채택되는 방법, 재료 및 구조는 오늘날의 제조 능력 및 재료에 부합하며 제조 과정의 실질적인 변형을 요구하거나 실질적으로 제조 비용을 증가시키지 않는 것이 바람직하다. 또한, 본 발명의 다른 바람직한 특질 및 특징은, 첨부한 도면 및 전술한 기술 분야 및 배경 기술과 함께 이어지는 상세한 설명 및 첨부된 청구범위로부터 명백해질 것이다.
이하에서 다음의 도면과 함께 본 발명에 대하여 설명하며, 유사한 도면 부호는 유사한 구성 요소를 나타낸다.
도 1 내지 도 3은 다수의 전자 디바이스가 캡슐화 후에 노출되는 1차 연결면과 본딩 패드를 갖도록 플라스틱 캡슐을 형성하기 위한 플라스틱 캡슐화 처리 단계를 단순화시킨 개략적인 단면도이다.
도 4는 도 1 내지 3의 처리 단계를 거쳐서 캡슐화되는 패널의 평면도로서 노출된 본딩 패드를 나타낸다.
도 5는 추가 처리 후에 도 3 및 도 4의 디바이스 패널을 관통하여 단순화시킨 개략적인 단면도이며, 절연층과 도전체가 외측면에 제공되어 다양한 디바이스를 함께 및/또는 외부 단자에 연결되도록 본딩 패드를 상호 접속시킨다.
도 6은, 도 1 및 도 2에 도시한 종류의 캡슐화 전후의 전자 디바이스 어레이의 평면도로서, 다이 스큐를 나타낸다.
도 7은 본 발명의 제1 실시예에 따라 배열된 전자 디바이스 어레이로서 도 4와 유사한 평면도이며, 다이 스큐를 감소시키도록 다공 내장면을 캡슐에 포함시킨 것이다.
도 8은 본 발명의 추가 실시예에 따라 캡슐화된 멀티 디바이스 패널에서 다공 내장면과 다이 배치를 더 상세히 나타내는, 도 7의 디바이스 어레이를 관통하는 단순화된 단면도이다.
도 9 내지 도 15는 본 발명의 추가 실시예에 따라, 제조상의 상이한 단계에서 다공 내장면을 갖는 전자 디바이스 플라스틱 캡슐화에 대한 도 1 내지 도 3 및 도 5의 그것에 유사한 개략적인 단면도이다.
도 16은 캡슐화 바로 이전의 도 10에서의 단계에 해당하는 전자 디바이스와 다공 내장면의 어레이의 평면도로서, 후면에서 바라본 것을 좀 더 상세히 나타낸다.
도 17은 도 16의 어레이를 관통하는 개략적인 단면도로서, 캡슐이 제공된 직후이다.
도 18은 전자 디바이스의 플라스틱 캡슐화의 방법을 나타내며, 본 발명의 추가 실시예에 따른 도 9 내지 17의 제조 단계를 포함하고 좀 더 상세히 나타낸다.
이하의 상세한 설명은 사실상 예시적인 것이며 발명 또는 응용 및 본 발명의 사용을 제한하고자 하는 것이 아니다. 또한, 전술한 기술 분야, 배경 기술 또는 이하의 상세한 설명에 나타낸 명시적 또는 묵시적인 이론에 의하여 얽매이지 않는다.
설명의 단순함과 명료함을 위하여, 도면은 일반적인 구성을 나타내며, 주지 의 특징 및 기술의 설명 및 상세 사항은 본 발명을 불필요하게 모호하게 하는 것을 피하고자 생략한다. 또한, 도면에서의 구성요소는 반드시 비례하여 도시하지 않는다. 예를 들어, 도면의 일부에서 구성요소 또는 영역의 일부의 차원은 동일 또는 다른 도면의 다른 구성요소 또는 영역에 비하여 확대되어 본 발명의 실시예에 대한 이해를 돕는다.
상세한 설명 및 청구범위에서의 "제1", "제2", "제3", "제4" 등의 용어는 유사 구성요소들을 구별하는 데 사용되며 반드시 특정한 순서나 시간적인 순서를 나타내는데 사용되는 것은 아니다. 이렇게 사용되는 용어들은 적절한 환경 하에서 서로 바뀌어 여기서 설명하는 본 발명의 실시예들이 여기서 설명하는 것과는 달리 또는 달리 설명하는 것과는 다른 순서로 예를 들어 동작하거나 사용될 수 있다. 또한, "포함(comprise, include, have)" 및 다른 변형된 용어들은 구성요소의 리스트를 포함하는 처리, 방법, 물건 또는 장치가 반드시 그러한 구성요소들에 제한되지 않도록 비배타적인 포함(non-exclusive inclusion)을 아우르고자 한다. 하지만, 명시적으로 나타나지 않은 또는 그러한 처리, 방법, 물건 또는 장치에 내재된 다른 구성요소를 포함할 수 있음을 이해하여야 한다. 상세한 설명 및 청구범위에서 "좌측", "우측", "안", "바깥", "앞", "뒤", "위(up)", "아래(down)", "상부(top)", "저부(bottom)", "위(over)", "아래(under)", "위(above)", "아래(below)" 등의 용어는 상대적인 위치를 설명하는데 사용되며 반드시 공간에서 영구적인 위치를 나타내는데 사용되는 것은 아니다. 본 발명의 실시예는 여기서 설명하는 것 또는 달리 설명하는 것과 예를 들어 다른 방향으로 사용될 수 있음을 이 해하여야 한다. 여기서 사용되는 "연결(coupled)"이라는 용어는 전기적 또는 비전기적인 방식으로 직접 또는 간접적으로 연결되는 것으로 정의된다. "본딩 패드(bonding pad)"라는 용어는 단수든 다수든 디바이스 상의 어떤 유형의 전기적인 연결 장소를 말하고자 하며 배선 또는 다른 리드(lead) 상의 용접 또는 납땜에 의한 전기적인 연결에 적합한 것으로만 한정되지 않는다.
도 1 내지 도 6은 디바이스 패키징의 임의의 유형에서 발생하는 "다이 드리프트" 또는 "다이 스큐"의 문제점을 나타낸다. 도 1 내지 도 3은 1차 접촉면(33)이 노출되도록 다수의 전자 디바이스(32)가 캡슐화되는 플라스틱 디바이스 패키지 또는 패널(24)을 형성하기 위한 플라스틱 캡슐화 처리 단계(20, 21, 22)를 단순화시킨 개략적인 단면도이고, 도 4는 처리 단계(20, 21, 22)를 거쳐서 캡슐화된 디바이스 패널(24)의 평면도이며, 도 5는 도 1 내지 3과 유사하게 단순화시킨 개략적인 단면도이지만, 추가 처리(25) 후에 패널(24)을 구성하는 여러 디바이스가 상호 접속되어 있으며, 도 6은 도 1 내지 도 4에 도시한 바와 같은 패키징 전과 후의 전자 디바이스(32)의 어레이(51)의 평면도로서, 캡슐화 동안의 다이 스큐 현상을 나타낸다.
도 1의 단계(20)에서, 전자 디바이스(32)의 1차 면(33)이 기판(30)의 표면(31)을 마주하도록 실장되어 있는 상부면(31)을 가지는 임시 기판(30)이 제공되어 있다. 여기서 사용되는 바와 같이, "1차 면(primary face)"이란 용어는 단수든 복수든 간에 주요한 전기적인 연결부(39)가 위치하는 전자 디바이스의 면을 말하며, 이하에서는 편의상 "본딩 패드(bonding pad)"라고 하며 한정하고자 하는 것이 아니다. 디바이스(32)의 후면(35)은 단계(20)에서 노출된 채로 있다. 도 2의 단계(21)에서, 디바이스(32)의 가장자리(edge)(34), 및 선택적으로 디바이스(32)의 후면(35)과 기판(30) 표면(31)의 개재된 부분은 플라스틱 캡슐(36)용 수지로 덮여있다. 디바이스(32)의 1차 면(33)은 캡슐(36)로 덮이지 않는다. 캡슐(36)이 경화된 후, 도 3의 단계(22)에서 임시 기판(30)은 캡슐(36)과 디바이스(32)에서 제거 또는 분리되어 캡슐(36)의 하부면(40)과 본딩 패드(39)를 갖는 디바이스(32)의 1차 면이 노출되고, 이로 인해 패키지된 디바이스 패널(24)이 제공된다.
도 4는 캡슐(36)이 제공된 후 패키지된 디바이스 패널(24)의 표면(40)을 바라보는 평면도(23)를 나타낸다. 설명의 편의를 위한 것으로서 제한하고자 하는 것이 아니며, 도 4의 패키지된 디바이스 패널(24)은 4개의 멀티 접촉 디바이스(32)를 포함하지만, 더 많거나 적은 디바이스와 상이한 유형 및 모양의 디바이스가 패널(24)에 포함될 수 있다. 디바이스(32)는 한 실시예에서는 가장자리(34)에 의하여 플라스틱 캡슐(36)에 고정되며, 다른 실시예에서는 선택적으로 후면(35)(도 2 및 도 3 참조)에 의해서도 고정된다. 디바이스(32)는 편의상 그리고 포함되는 것으로서 "접촉 패드"라 일컫는 전기적인 연결 위치를 구비하며, 다양한 실시예에서 임의의 유형의 전기적인 연결부가 형성될 수 있음을 이해할 것이다. 도 5는 처리 단계(25)를 거친 패널(24)을 관통하는 개략적인 단면도이다. 도 5에서, 패널(24')은 도 4의 위치를 뒤집은 것이고, 이 실시예에서는 패널(24')이 접착층(adhesive layer)(47)에 의하여 지지 캐리어(support carrier)(46) 상에 실장되어 있다. 추가 실시예에 따른 처리 단계(25)에서, 절연층(insulating layer)(37)과 도전체(38) 가 본딩 패드(39)와의 전기적인 연결을 위하여 패널(24)의 표면(33, 40)에 제공되어 여러 디바이스(32)를 상호 접속시키고/시키거나 이들을 외부 단자(41)에 연결시킨다. 이 실시예에서, 다이(32) 후면(35) 상의 캡슐(36)의 부분(28)은 단계(25) 이전에 제거되지만, 반드시 제거하여야 하는 것은 아니다. 도전체(38)는, 추가 실시예에서 스크린 프린팅(screen printing), 선택적 플레이팅(selective plating) 또는 증착 등과 같은 다른 기술을 사용할 수 있지만, 종래의 평면 처리 기술을 사용하여 제공되는 것이 바람직하다.
도전체(38)를 통하여 패널(24) 상의 본딩 패드(39)와 연결하기 위해서는 본딩 패드(39)의 상대적인 위치를 알아야 한다. 따라서, 도 1의 제조 단계(20)에서, 디바이스(32)는 임시 지지부(30) 상의 알려진 위치에 놓여 있다. 하지만, 도 2의 캡슐화 단계(21) 동안, 디바이스(32)는 캡슐(36)을 제공하고 경화하는 동안 발생할 수 있는 변화 때문에 약간 다른 위치 또는 방위로 이동한다. 그 결과, 캡슐화 단계(21)와 임시 지지부 제거 단계(22) 이후, 디바이스(32)는 단계(20)에서 원래 위치했던 것과 다른 위치에서 발견된다. 이러한 현상을 "다이 드리프트" 또는 "다이 스큐"라 하며 도 6에 개략적으로 나타내었다.
도 6은 캡슐화 전후 디바이스(32) 어레이(51)의 평면도(50)를 나타낸다. 도면 부호 52로 식별되는 도 6의 옅은(light) 사각형은 캡슐화 이전의 디바이스(32)의 위치를 나타낸다. 설명의 편의를 위하여 디바이스 위치(52)를 균일한 간격의 어레이로 나타낸다. 도면 부호 54로 식별되는 도 6의 진한(heavy) 사각형은 캡슐화 후의 디바이스(32)의 위치를 나타낸다. 디바이스(32)는 다이 스큐(53)의 변화 량만큼 최초의 위치에서 도 2의 단계(21)에서 캡슐(36)을 도포한 결과로서 측방으로 위치(54)로 이동한다. 도 6의 예에 있어서, 어레이(51)의 중심 부근의 디바이스(321)의 위치는 캡슐화 동안에 실질적으로 변하지 않고 남아 있는 반면, 디바이스(321)로부터 멀어지는 위치에 있는 디바이스는 다이 스큐(53)가 점차 커지는 양만큼 이동한다고 가정한다.
바람직한 실시예에서, 도전체(38)는 패널(24) 내의 다수의 다이(die)용으로 통상 동시에 제공되고 개별적으로 각 다이에 대하여 제공되는 것인 아닌, 즉 공통의 마스킹(masking) 및 식각(etching) 단계 동안에 제공된다. 따라서, 상호 접속 단계(25)를 수행하는데 필요한 마스크를 준비할 때 이러한 다이 스큐를 고려하는 것은 쉽지 않다. 만약 다이 스큐(53)가 어레이(51)에서의 다이(32)의 최초 위치(52)에 대한 완벽하게 예측 가능한 함수인 경우, 캡슐화 이후의 그 위치를 정확하게 예상하고 도 5에 도시한 것처럼 본딩 패드(39)에 도전체(38)를 연결시키기 위한 다양한 마스크를 준비할 때 고려할 수 있다. 하지만, 이는 일반적인 경우는 아니다. 달리 말하면, 다이 스큐에서의 편차는 위치에 있어서 배치(batch)마다 패널마다 심각하게 변화한다. 다이 스큐에서의 편차가 실질적인 경우, 개별 마스크 세트가 각 패널에 필요할 수 있다. 따라서, 다이 스큐는 심각한 제조상의 문제일 수 있다. 캡슐화 동안 디바이스(32)가 병진하는 것 이외에, 이들이 변화량만큼 회전함으로써, 전체 디바이스 위치가 거의 변화가 없거나 신뢰할만하게 예측 가능할지라도 특정 디바이스 상의 본딩 패드(39)의 위치는 디바이스 자체의 이동으로부터 예측한 것과 다를 수 있다. 따라서, 병진 변화는 물론 회전 변화가 다이 스큐의 일부로서 발생할 수 있으며, 이로 인해 여러 디바이스(32) 상의 본딩 패드(39)에 대한 전기적인 연결이 더 어렵고 비용이 비쌀 수 있다.
도 7은 도 4의 평면도(23)와 유사한 평면도(56)를 나타내지만, 다이 스큐를 줄이도록 캡슐에서 다공 내장면(perforated embedded plane; PEP)(44)이 개별 디바이스(32)를 측면으로 둘러싸는 본 발명의 제1 실시예에 따라 배치되어 있는 전자 디바이스(32)의 어레이(57)를 나타낸다. 도 8은 더 상세하게 그리고 부착된 지지 캐리어(46)와 함께 나타내는, 도 7의 디바이스를 관통하는 개략적인 단면도이다. 도 7 및 도 8은 도 5의 배치와 유사하며, 캡슐화와 접착제(47)로 패널(57)을 지지 캐리어에 부착 이후 다이(32)의 배치, 캡슐(36) 및 PEP(44)를 나타내며, 명료함을 위하여 절연층(37)과 도전체(38)를 생략한 것이다. 도 7 및 도 8을 참고하면, 바람직한 실시예에서, PEP(44)는 예를 들어, 구멍(hole) 또는 개구부(opening)가 식각, 펀칭(punching) 또는 이들의 조합으로 제조되는 디바이스(32)보다 두껍거나 얇은 금속 시트인 것이 바람직하다. 구리는 PEP(44)에 적합한 금속이지만, 예를 들지만 이에 한정되지 않는 합금(Alloy)(42)과 합금(49)과 같은 다른 주지의 금속 합금을 사용할 수 있다. 합금(42) 및 합금(49)은 예를 들어, CA, 산타 안나(Santa Ana) 소재, National Electronic Alloys사 등과 같은 여러 구입처로부터 장 단위로 구입 가능한 주지의 상업적 합금이다. 하지만, PEP(44)가 반드시 도전성일 필요는 없으며, 추가 실시예에서 예를 들지만 이에 한정되지 않는 유리, 세라믹, 플라스틱 함유 섬유판(plastic impregnated fiberboard)과 이들의 조합과 같은 다른 금속을 사용할 수 있다. 중요한 것은 PEP(44)가 차원적으로 안정(dimensionally stable) 하여야 한다는 것이다. PEP(44)는 PEP(44)와 디바이스(32)의 상대적인 정렬을 용이하게 하고/하거나 후속 처리 과정에서 디바이스(32) 또는 디바이스(32) 상의 영역에 마스크를 정렬하기 위한 하나 이상의 보증 마크(fiduciary mark)(69)를 포함하는 것이 바람직하다. 도 9 내지 도 15와 함께 좀 더 충분히 설명하는 바와 같이, 디바이스(32)는 다이(32)의 외부 가장자리(34)와 PEP(44)의 개구부(48)의 내부 가장자리(74) 사이에 고리 모양의 스페이스 또는 갭(49)을 채워 넣도록 적용된 PEP(44)의 개구부(48) 및 수지 캡슐(36) 내에 위치한다. 바람직한 실시예에서, 캡슐(36)의 경화 후, 복합 패널(57)은 접착제(47)로 지지 캐리어(46)에 부착되어 디바이스(32) 상의 본딩 패드(39)가 노출되고, 즉 도 8에서는 대향하여 도 8의 복합적인 멀티 디바이스 패널(59)을 형성한다.
도 7 및 8에 도시한 본 발명의 실시예와 도 1 내지 5의 구성에 대한 다이 스큐의 비교 결과를 아래의 표에 나타내었다.
다공 내장면 ( PEP ) 유무에 따른 X 및 Y 다이 스큐와 표준 편차( SD ) 표 I
상대적인 실험 조건 상대 X-스큐 상대 X-SD 상대 Y-스큐 Y-SD
(1) PEP 없음 9.57 9.17 14.54 12.25
(2) PEP 포함 0.75 0.78 1.25 1.22
(3) 개선율 92.2% 91.5% 91.4% 90.0%
표 I은 본 발명의 한 실시예에 따라 다공 내장면(PEP)(44)을 구비하지 않은 그리고 구비한 캡슐화 디바이스 어레이 패널(24, 57)에 대한 정규화하여 관찰한 X-스큐 및 Y-스큐와 X-스큐 및 Y-스큐에서 정규화하여 관찰한 표준 편차(standard deviation; SD)를 비교한 것이다. X 및 Y 스큐는 X 및 Y 방향 각각에서(도 6 참조)의 초기 및 최종 위치 사이의 거리로서, 제자리에서의 다공 내장면(44)으로 관 찰한 X 및 Y 스큐값의 평균으로 정규화된다. 표 I의 줄 (1)은 다공 내장면(PEP)(44)을 사용하지 않은, 도 1 내지 6에 도시한 것과 같은 통상의 멀티 디바이스 패널(24)에 대한 정규화 관찰 데이터를 나타낸다. 테이블 I의 줄 (2)는 도 7 및 8의 다공 내장면(PEP)(44)을 포함하는 세 개의 멀티 디바이스 패널(57)로부터의 결과에 대한 정규화된 평균을 나타낸다. 표 I의 줄 (3)은 전술한 바와 같이 PEP(44)를 포함시킴으로써 얻어지는 X 및 Y 스큐와 X 및 Y 스큐의 표준 편차에서의 감소 백분율을 나타낸다. PEP(44)가 다이 스큐의 양과 표준 편차를 90% 이상 감소시킨 것은 명백하다. 두 인자가 모두 중요하다. 다이 스큐의 양을 줄이는 것은 마스크로 설계되는데 필요한 보상량 또는 여러 본딩 패드(39)를 상호 접속시키는데 사용되는 프린팅 스크린의 양을 줄이는 것이고, 다이 스큐의 표준 편차를 줄이는 것은 디바이스에서 디바이스로의 보상의 정확성을 크게 개선시키는 것으로서 전체 제조 수율을 상당히 개선하여 멀티 디바이스 어레이 패널(57, 59)의 비용을 감소시킨다.
도 9 내지 도 15는 본 발명의 추가 실시예에 따른 제조상의 상이한 단계(60 내지 66)에서 다공 내장면(PEP)(44)을 갖는 전자 디바이스 플라스틱 캡슐화에 대한 도 1 내지 도 3 및 도 5의 그것에 유사한 개략적인 단면도이다. 유사한 도면 부호는 유사한 영역에 사용된다. 도 9의 제조 단계(60)를 참고하면, 상부면(71)을 갖는 임시 기판(70)(도 1 및 2의 임시 기판(30)과 유사)이 제공된다. 기판(70)은 다공성 세라믹(porous ceramic), 예를 들어, USA, New York 소재 Refraction Technologies에서 제조되는 약 0.5 마이크로미터의 연속적인 구멍을 갖는 알루미 나(alumina)로 편의상 이루어지지만, 다른 비교적 불활성인 재료를 사용할 수 있다. 캡슐화된 디바이스에서 이를 나중에 분리하는 것을 돕도록 다공성인 것이 바람직하다. PEP(44)는 PEP(44)의 하부면(45)과 접촉하는 상부면(73)을 갖는 박막의 임시 접착층(72)을 이용하여 임시 기판(70)의 표면(71) 상에 실장된다. 바람직한 실시예에서, New Jersey 소재 Permacle에서 제조되는 양면이 실리콘 접착제인 양면 폴리이미드 접착 테이프를 사용하지만, 추가 실시예에서 다른 유형의 비영구적인 재료를 사용할 수 있다. 중요한 것은 내장 다이(32)와 함께 PEP(44)가 나중의 제조 단계에서 접착층(72)으로부터 분리되므로, 접착층(72)이 파괴되거나 그 자리에 영구적으로 고정되는 일 없이 후속 처리에서 내성을 가지는 것이다. PEP(44)에서의 다공 또는 개구부(48)는 측면 가장자리(74)를 갖는다. PEP(44)는 예를 들어 합금(42) 또는 합금(49)과 같은 구리 또는 구리 합금으로 이루어지는 것이 바람직하지만, 전술한 바와 같이, 도전성 또는 절연성인 다른 물질을 사용할 수 있다. 다양한 실시예에서, PEP(44)는 디바이스(32)보다 두껍거나 얇을 수 있다. 디바이스(32)가 300 내지 850 마이크로미터 범위의 두께인 경우, PEP(44)는 75 내지 500 마이크로미터의 두께가 유용하다. 달리 말하면, PEP(44)는 디바이스(32) 두께의 약 25 내지 200 퍼센트, 좀 더 편리하게는 50 내지 100 퍼센트, 바람직하게는 60 내지 80 퍼센트이다. PEP(44)는 다이(32)보다 얇게 도 10 내지 15에 도시하였지만, 이는 순전히 표시를 용이하게 하기 위한 것으로서 도면에서 선의 중첩과 혼동을 피하기 위한 것이며 제한하고자 하는 것이 아니다.
도 10의 단계(61)에서, 디바이스(32)는 그 1차 면(33)을 접착층(72) 상에 위 치시킴으로써, 즉 본딩 패드(39)가 접착층(72)을 마주함으로써 PEP(44) 내의 개구부(48)에 실장된다. PEP(42)와 분리되는 각 디바이스(32)를 둘러싸는 평균 폭(85)의 고리 모양의 스페이스 또는 갭(49)이 되도록(예를 들어, 도 7 참조), 디바이스(32)의 가장자리(34)는 개구부(48)에서 PEP(44)의 가장자리(74)와 마주본다. 여러 실시예에서, 고리 모양 스페이스 또는 갭(49)의 폭(85)은 약 25 내지 700 마이크로미터 범위가 유용하며, 더욱 바람직하게는 약 100 내지 500 마이크로미터, 바람직하게는 200 내지 300 마이크로미터이다. 달리 말하면, 스페이스 또는 갭(49)의 폭(85)은 PEP(44) 두께의 약 25 내지 200 퍼센트가 유용하며, 더 편리하게는 약 50 내지 150 퍼센트, 바람직하게는 약 75 내지 125 퍼센트이다. 도 11의 단계(62)에서, 수지 캡슐(36)은 디바이스(32)와 PEP(44) 사이의 적어도 고리 모양 스페이스(49)에 적용되며, 추가 실시예에서 디바이스(32)의 후면(35)과 PEP(44)의 후면(75) 상에 선택적으로 적용된다. 일본 동경 소재 Nagase사에서 제조되는 Type R1007RC-H 실리카 필드 에폭시(silica filled epoxy) 및 그 변형예들은 캡슐(36)에 적합한 물질이지만, 당업자에게 주지된 다른 캡슐 방법 물질을 사용할 수도 있다. 도 11의 구조는 캡슐(36)에 의하여 PEP(44)에 대하여 제 위치에 고정된 결과이다. 캡슐(36)은 선택된 수지에 대하여 제조자가 추천하는 열처리를 이용하여 경화되는 것이 바람직하다. 전술한 수지에 있어서, 30분 내지 120분 동안 약 50 내지 170℃의 범위의 온도에서 한 두 단계의 경화가 유용하며, 약 60분 내지 90분 동안 100 내지 150℃의 온도가 바람직하다.
도 12의 선택적인 제조 단계(63)에서의 추가 실시예에서, 디바이스(32)의 후 면(35)을 넘어서 연장되는 캡슐(36)의 부분(28)(도 11 참조)은 제거되어 (그라인딩 또는 화학적 식각이나 다른 편리한 기술에 의하여) 디바이스(32)의 후면(35)을 노출시킨다. 여러 실시예에서 그라인딩 외의 다른 기술이 캡슐(36)의 부분(28)을 제거하는데 사용될지라도 이를 편의상 "백그라인드(backgrind)" 또는 "백그라인딩(backgrinding)"이라 하며, 이러한 다른 기술은 "백그라인드" 또는 "백그라인딩"이라는 용어 속에 포함시키고자 한다. 백그라인딩은 열 싱크(heat sink)를 다이(32)의 후면(35)에 용이하게 직접 연결시키지만, 필수적인 것은 아니다. 백그라인딩 단계(63) 후, PEP(44)의 후면(75)은 디바이스(32)에 대한 PEP(44)의 상대적인 두께와 백그라인딩이 행해지는 양에 따라 캡슐(36)에서 노출되거나 되지 않는다.
도 13의 제조 단계(64)에서, 임시 지지 기판(70)과 접착층(72)이 제거되어 디바이스(32) 상의 1차 면(33)과 본딩 패드(39)를 노출시키고 독립형으로 캡슐화된 멀티 디바이스 패널 또는 패키지(57)를 형성하며, 디바이스(32)는 캡슐(36)에 내장된 가장자리(34)에 의하여 적어도 제 자리에 고정된다. 접착제(72)가 실리콘 접착제인 경우, 도 12의 구조를 아세톤에 담그면 임시 지지부(70)로부터 디바이스(32), PEP(44)와 나머지 캡슐(36)을 일체로 분리하기 용이하여 도 13의 멀티 디바이스 패널 또는 패키지(57)를 제공한다. 도 13에서, 패널(57)은 본딩 패드(39)와 표면(33)이 위로 향하도록 도 9 내지 12의 방향과 반대이다. 여러 디바이스(32) 상의 본딩 패드(39)와 PEP 표면(45) 상의 본딩 위치가 이제는 노출되고 패널 설계자 또는 사용자가 원하는 여러 가지 방식으로 상호 접속에 사용 가능하다. 이러한 방식으로, 상이한 유형, 크기, 모양 및 기능의 다수의 디바이스(32)가 단일 패널에서 결합되고 상호 접속되므로 패널(57)은 여러 복잡한 기능을 제공할 수 있다. 이는 전체 성능을 최적화하기 위하여 상이한 공정으로 상이한 물질로 이루어지는 상이한 칩 또는 다이를 사용하는 것이 필요한 곳에 아주 편리하다.
도 14의 제조 단계(65)에 의하여 도시한 추가 실시예에서, 멀티 디바이스 패널(57)은 도 8의 것과 유사한 복합 패널(59)을 형성하도록 접착층(47)에 의하여 지지 캐리어(46) 상에 실장되는 것이 바람직하지만 필수적인 것은 아니다. 접착층(47)은 접착층(72)과 동일한 종류인 것이 바람직하지만, 광범위한 접착 물질을 다양한 실시예에서 사용할 수 있다. 지지 캐리어(46)는 세라믹, 유리, 금속, 반도체, 사파이어, 섬유 유리, 다양한 플라스틱 및 이들의 조합 또는 전자 분자에서 공지된 다른 물질일 수 있다. 지지 캐리어(46)를 사용하면 패널(57)의 후속 처리에서는 편리하지만 필수적인 것은 아니다. 캡슐화 단계(62)에서 제공되는 것이 캡슐(36)을 충분히 경화시키지 못한다면 두 번째 경화 단계를 실시할 수 있다. 패널(57, 59)은 현재의 형태로 유용하며, 또는 다른 실시예에서 추가 처리가 제공되어 패널(57, 59) 내의 여러 디바이스를 상호 접속시킬 수 있다.
추가 실시예에 따른 도 15의 선택적인 제조 단계(66)에서, 하나 이상의 절연층(37)이 디바이스(32)의 표면(33), 캡슐(36)의 표면(40) 및 PEP(44)의 외부면(45)에 제공된다. 액상 또는 건조막 형태의 유기 중합체가 절연층(37)으로 적절하지만, 여러 추가 실시예에서는 층간 유전체로서 전자 분야에서 공지된 광범위한 다른 물질을 또한 사용할 수 있다. 절연층(37)을 패터닝하고 식각하여 디바이스(32)의 본딩 패드(39)와 선택적으로 PEP(44)의 표면(45) 상의 본딩 위치를 노출시킴으로 써, 하나 이상의 도전체(38)가 디바이스(32) 상의 본딩 패드(39)를 상호 접속시키도록 (그리고 선택적으로, 예를 들어 PEP(44) 상의 본딩 위치(68)에) 적용되어 패널(57, 59, 67)의 설계자가 원하는 모든 회로 또는 시스템 구성을 포함하는 집적된 복합 멀티 디바이스 패널(67)을 제공한다. 도전체(38)는 금속, 금속 합금, 도핑된 반도체, 반금속(semi-metal) 및/또는 이들의 조합일 수 있다. 이러한 물질과 이들을 적용하기 위한 기술은 주지되어 있다. 도 15의 각 디바이스 상에는 오직 세 개의 본딩 패드만이 연결되고 인접한 디바이스와 외부 단자(41)만이 연결되는 것으로 도시하였지만, 이는 순전히 일반 원리를 편리하게 나타내기 위한 것으로 제한하고자 하는 것은 아니다. 당업자는 여기서의 교시에 기초하여 본딩 패드(39) 및 디바이스(32)와 동일하거나 상이한 유형의 다수의 디바이스 상에 존재하는 그리고 동일하거나 상이한 크기 및 모양의 다수의 본딩 패드 중 대표적인 것이며, 어떤 디바이스(32) 상의 어떠한 개수의 본딩 패드(39)는 원하는 어떠한 조합으로 동일 또는 다른 디바이스(32) 또는 패널(57, 59) 내의 능동 또는 수동 디바이스에 상호 접속되어, 도 15에 일반적으로 도시하는 바와 같이 PEP(44)를 갖는 집적된 복합 멀티 디바이스 패널(67)을 형성함을 이해할 것이다. 다양한 보증 마크(69)(도 7 및 도 16 참조)를 PEP(44) 상에 제공하여 PEP(44)의 개구부(48)에 디바이스(32)의 배치를 용이하게 할 수 있으며, 본딩 패드(39), 도전체(38) 및 외부 연결부(41)를 노출시키는데 필요한 절연층(37)과 비아(vias)를 형성하기 위한 다양한 마스크 또는 프린팅층을 정렬할 수 있다. 본 발명은 실질적으로 다이 스큐를 감소시키기 때문에, 이러한 보증 마크는 특히 유용하다.
도 16은 캡슐화 바로 이전의 도 10에서의 단계(61)에 해당하는 전자 디바이스(32)와 PEP(44)의 어레이(55)의 제조 단계(61-1)의 추가 실시예에 따른 평면도로서, 후면(35, 75)에서 바라본 것을 좀 더 상세히 나타낸다. (패널은 원형일 필요는 없음을 유의하여야 하며, 100mm2 내지 500mm2의 정사각형 또는 직사각형일 수 있다.) 디바이스(32)는 PEP(44) 내의 개구부(48)에 위치하며 임시 기판(70) 상의 접착층(72)에 실장된다. 디바이스(32) 및 PEP(44)의 어레이(55)는 몰드 프레임(77)에 의하여 측면으로 둘러싸여 있는 것이 바람직하며, 또한 접착층(72) 상에 실장되어 있다. 몰드 프레임(77)은 예를 들지만 한정하고자 하는 것은 아닌 툴 스틸(tool steel) 또는 스테인레스 스틸과 금속으로 이루어지는 것이 바람직하다. 몰드 프레임(77)을 평면도 상에서 원형으로 단면도 상에서 실질적으로 정사각형으로 도시되어 있고 디바이스(32)의 어레이(55)가 이러한 원형 몰드 프레임 내에 맞도록 펼쳐져 있지만, 이는 순전히 설명의 편의를 위한 것으로 제한하고자 하는 것은 아니다. 몰드 프레임(77)은 임의의 편리한 평면 모양, 예컨대, 원형, 타원형, 정사각형 등과 임의의 편리한 단면을 가질 수 있다. 몰드 프레임(77)은 다이(32)의 가장자리(34)와 PEP(44) 내의 개구부(48)의 가장자리(74) 사이의 갭(49)에 대략 위치되도록 캡슐(36)의 측면을 어느 정도 제한하는 기능을 하는 것이 편리하며, 당업자는 여기서의 교시에 따라 패널을 형성하기 위하여 캡슐화하고자 하는 디바이스의 특정 어레이에 가장 적합한 평면 모양과 단면을 선택하는 방법을 이해할 것이다. 제조 단계(62-1)로 나타내는 도 17은 도 16에 나타낸 선(17)을 따라 도 16의 어레이(55)를 잘라 도시한 개략적인 단면도로서, 캡슐(36)이 제공된 직후이다. 도 17의 단계(62-1)에서 몰드 프레임(77)은 측면에 캡슐(36)을 포함하는 임시 댐(dam)으로서 역할을 한다. 도 17의 실시예에서, 캡슐(36)은 디바이스(32)의 후면(35)과 PEP(44)의 후면(75)을 넘어서 연장되는 것은 편의적이며 필수적인 것은 아니다. 몰드 프레임(77)의 높이(81)는 디바이스(32)와 PEP(44)의 후면을 넘는 캡슐(36)의 부분(28)을 설정하는데 편리하게 사용될 수 있다. PEP(44)가 디바이스(32)보다 얇은 것으로 도시되어 있지만, 이는 순전히 도시의 편의를 위한 것으로 제한하고자 하는 것은 아니다. PEP(44)는 디바이스(32)보다 두껍거나 얇을 수 있다. 몰드 프레임(77)을 사용하는 것이 바람직하지만 필수적인 것은 아니다.
도 18은 전자 디바이스의 플라스틱 캡슐화의 방법(100)을 나타내며, 본 발명의 추가 실시예에 따른 도 9 내지 도 15의 제조 단계를 포함하고 좀 더 상세히 나타낸다. 방법(100)은 시작(102)에서 개시되며 임시 지지부를 제공하는 단계(104)가 이어지고, 임시 지지부(70)는 접착층(72)을 포함하여 제공된다. 디바이스에 개구부를 갖는 PEP를 제공하는 단계(106)에서, 도 9의 PEP(44)가 여기서 기재한 바와 같이 제조되고 얻어진다. PEP(44)는 PEP(44) 및 디바이스(32) 또는 디바이스(32) 상의 영역의 상대적인 정렬을 용이하게 하는 하나 이상의 보증 마크(69)를 포함하는 것이 바람직하다. PEP(44) 내의 개구부(48)는 거기에 실장하고자 하는 다이, 다른 칩 또는 디바이스(32)의 크기를 가지며, 다양한 유형의 상이한 크기와 모양의 다이가 동일 패널에 포함되는 경우, 상이한 개구부는 상이한 크기 및 모양의 다이를 수용하도록 상이한 크기 및 모양을 가짐으로써 다이(32)와 가장자리(34)와 PEP(44) 내의 개구부(48)의 가장자리(74) 사이의 프레임 형태의 갭(49)을 제공할 수 있다. 도 7 내지 도 17에서, 개구부(48)와 다이(32)는 균일한 크기와 모양을 가지는 것으로 가정하지만, 이는 단지 설명의 편의를 위한 것으로서 제한하고자 하는 것이 아니다. 단계(104, 106)는 임의의 순서로 행해질 수 있다. 도 9의 단계(60)에 해당하는 단계(108)에서, PEP(44)는 접착층(72) 상에 실장되거나 이와는 달리 제거 가능하게 임시 지지부(70)에 부착될 수 있다. 도 10의 제조 단계(61)에 해당하는 단계(110)에서, 디바이스(32)는 접착층(72) 상에 1차 면이 향하도록 실장되거나 이와는 달리 PEP(44)의 개구부(48) 내에서 임시 지지부(70)에 제거 가능하게 부착될 수 있다. 도 16의 단계(61-1)는 이러한 두 단계의 결과를 나타낸다. PEP(44) 내의 개구부(48)의 폭(851)(도 16 참조)은 다이(32)의 폭보다 프레임 형태의 갭(49)의 두 배의 폭(85)만큼 크다. 보증 마크(69)는 개구부(48)에 디바이스(32)를 정확하게 위치시키는데 사용되어 PEP(44)에 대한 위치와 서로에 대한 위치를 잘 결정하도록 한다. 도 7 및 도 16에서 오직 두 개의 보증 마크(69)만을 PEP(44) 상에 도시하였지만, 당업자는 이는 단지 대표적인 것이며 제한하고자 하는 것이 아님을 이해할 것이며, 임의의 수효의 보증 마크를 각 개구부(48)에 인접하여 그리고 PEP(44) 상의 그 외의 위치와 PEP(44)의 한 면 또는 양면(45, 75) 상에 설계자자 원하는 대로 PEP(44)의 일부로서 제공될 수 있다. 본 발명은 디바이스(32)의 정확한 성질에 구애받지 않으며, 예를 들어 집적 회로, 개별 디바이스, 필터, 자기 변형 디바이스, 전자 광학 디바이스(electro-optical device), 저항, 축전기 및 인덕터와 같은 집적 또는 개별 수동 디바이스, 또는 다른 유형의 소자 및/또는 이들의 조합일 수 있으며, 캡슐화 처리를 견딜 수 있는 임의의 물질로 형성될 수 있다. 본 발명의 여러 실시예에 따라, 비제한적인 예들은 다양한 유기 및 무기 반도체, IV족, III-V족 및 II-VI족 물질, 유리, 세라믹, 금속, 반금속, 금속간 화합물 등일 수 있다. 단계(108, 110)는 임의의 순서로 행해질 수 있지만 도시한 순서가 바람직하다.
후속 단계(112)에서, 수지 캡슐(36)은 도 11의 단계(62)와 도 17의 단계(62-1)에서 함께 설명한 바와 같이 임시 지지 기판(70), PEP(44) 및 디바이스(32)에 도포되어, 디바이스(32)의 가장자리(34)와 PEP(44)의 가장자리(74) 사이의 적어도 틈 또는 갭(49)을 메운다. 여러 실시예에서, 캡슐(36)의 부분(28)은 필수적인 것은 아니지만 디바이스(32)의 후면(35)과 PEP(44)의 후면(75) 위에 놓일 수 있다. 단계(114)에서, 캡슐(114)은 도시한 것처럼 경화되는 것이 바람직하다. 50 내지 170℃에서 30분 내지 120분 동안 질소 또는 실질적으로 불활성 기체 내에서 가열이 유용하며, 약 100 내지 150℃에서 60분 내지 90분 동안 가열하는 것이 바람직하다고 알려져 있다. 불용성 접착층(72)을 제공하지 않는다는 것을 고려하여야 하며, 따라서 접착층(72)의 선택에 따라 두 단계의 경화가 바람직할 수 있다. 추가 실시예에서, 도 11 및 도 12와 함께 전술한 바와 같이 백그라인드 단계(116)를 선택적으로 행할 수 있으며, 캡슐(36)의 부분(28)을 그라인딩, 식각, 이들의 조합 또는 다른 편리한 수단으로 제거하여 다이(32)가 산재한 PEP(44)를 남기면서 디바이스 패널(57)을 형성한다. 패널(57)의 두께는 디바이스(32) 및 PEP(44)의 두께에 따라, 약 200 내지 1000 마이크로미터인 것이 좋고 약 550 내지 750 마이크로미터인 것이 바람직하다. 선택적인 백그라인드 단계(116)에서 습식 그라인딩을 이용하는 경우, 디바이스 패널(57)을 간단한 건조 사이클에 노출시켜 백그라인드 과정에서 흡수될지도 모르는 모든 습기를 제거하는 것이 바람직하다. 80 내지 120℃에서 약 10분 내지 20분 동안 행하는 것이 유용하며 100℃에서 약 15분간 행하는 것이 바람직하다. 이와는 달리, 다양한 실시예에서, 방법(100)은 디바이스 어레이를 형성하는 설계자의 필요에 따라 단계(114)에서 단계(118)로 경로(115)로 나타내는 것처럼 곧바로 진행할 수 있다.
단계(118)를 포함하는 실시예에서, 디바이스 패널(57)은 도 13과 관련하여 도시한 것처럼 임시 지지 기판(70)에서 분리된다. 기판(70)은 패널(57)과 기판(70)의 결합물을 접착층(72)을 완화시키는 용매에 담금으로써 디바이스 패널(57)로부터 분리될 수 있다. 용매에 대한 선택은 접착층(72)의 선택에 달려 있다. 접착층(72)이 실리콘 접착면을 갖는 양면 폴리이미드 테이프를 포함하는 바람직한 실시예에서는, 아세톤이 적합한 용매이다. 그러한 결과로 얻어지는 구조가 도 13에 도시되어 있다. 디바이스 패널(57)은 그 자체로 유용하며 이러한 실시예에서 방법(100)은 경로(119)로 나타낸 것처럼 종료(128)로 선택적으로 진행할 수 있지만, 추가 실시예에서, 단계(120)와 도 14에 도시한 것처럼 지지 캐리어(46) 상에 디바이스 패널(57)을 실장하는 것이 바람직하다. 바람직한 실시예에서, 도 14에서 전술한 바와 같이 접착제(47)를 지지 캐리어(46) 상에 디바이스 패널(57)을 실장하는데 사용하여 강화된 디바이스 패널(59)을 형성한다. 강화된 디바이스 패널(59)은 그 자체로 유용하며 이러한 실시예에서 방법(100)은 경로(121)로 나타내는 것처럼 단계(120) 후 종료(128)로 선택적으로 진행할 수 있다. 하지만, 추가 실시예에서, 도 15에 도시한 것과 같이 전기적으로 집적된 패널을 제공하기 위하여 후속 단계(122, 124, 124)로 진행하는 것이 바람직하고, 여기서 디바이스(32) 상의 일부 또는 전부는 원하는 방식으로 상호 접속되고 적절한 입출력(I/O) 단자(41)에 연결된다(예컨대, 도 15 참조). 실시예들에서 그러한 집적 패널이 요구되는 경우, 단계(122)에서 절연층(37)은 디바이스(32)의 면(33)과 PEP(44)의 표면(45) 위에 도포되고, 단계(124)에서 비아(vias)를 적절한 본딩 패드(39)까지 절연층(37) 내에서 오픈하고, 단계(124)에서 도전성 상호 접속부(38)를 적용하여 이들을 전기적으로 연결시킨다. 당업자는 여기서의 교시에 기초하여 하나 이상의 절연층(37), 하나 이상의 비아 세트 및 하나 이상의 도전체층(38)이 패널(59) 내 다수 디바이스(32)를 원하는 상호 접속을 달성하는데 필요할 것이라는 것을 이해할 것이다. 따라서, 이러한 추가 실시예에 해당하는 경로(127)로 나타내는 것처럼, 단계(122, 124, 126)는 패널(59) 내의 원하는 상호 접속 및 외부 단자(41)와의 접속을 달성하기 위하여 필요한 만큼 반복될 수 있다. 원하는 상호 접속이 달성된 경우, 이러한 실시예에 따라 방법(100)은 경로(129)로 나타낸 것처럼 종료(128)로 진행하고 도 15에 도시한 바와 같은 집적된 멀티 디바이스 패널(67)이 얻어진다.
예시적인 제1 실시예에 따라 전기적인 어셈블리(assembly)를 형성하는 방법은, 전기적인 접촉부(electrical contact)가 위치하고 후면의 반대면인 1차 면을 가지며, 가장자리가 1차 면과 상기 후면 사이에서 연장되는 다수의 전자 디바이스를 제공하는 단계와, 다수의 전자 디바이스와 하나 이상의 정렬용 보증 마크를 수 용하도록 크기가 맞추어진 다수의 개구부를 갖는 다공 시트(perforated sheet)를 제공하는 단계와, 다수의 전자 디바이스와 다공 시트를 주면(principal surface) 상에 실장하는 임시 지지부를 제공하는 단계와, 그 다음 임의의 순서로(in either order), 전자 디바이스의 가장자리와 다공 시트 내의 개구부의 가장자리 사이에 갭이 위치하도록 다공 시트 내의 개구부 내에 다수의 전자 디바이스와 함께 임시 기판의 주된 면 상에 도전성 시트와 다수의 전자 디바이스 - 전자 디바이스의 1차 면이 상기 임시 지지부의 주된 면을 향함 - 를 위치시키는 단계와, 적어도 갭 내에 플라스틱 캡슐(encapsulation)을 제공하는 단계와, 디바이스, 도전성 시트 및 갭 내의 플라스틱 캡슐을 임시 지지대로부터 분리하여, 플라스틱 캡슐에 의하여 결합되는 다수의 전자 디바이스와 다공 시트를 포함하는 패널을 제공하는 단계와, 플라스틱 캡슐에 의하여 결합되는 다수의 전자 디바이스와 다공 시트를 포함하는 패널을 지지 캐리어에 부착하는 단계를 포함한다. 예시적인 추가 실시예에 따르면, 임시 지지부를 제공하는 단계는 주된 면에 접착층을 구비한 임시 지지부를 제공하는 단계를 포함한다. 또 다른 예시적인 추가 실시예에 따르면, 위치시키는 단계는 임의의 순서로 다공 시트와 다수의 전자 디바이스를 접착층에 접촉되게 위치시킴으로써 임시 지지부에 부착시키는 단계를 포함한다. 다른 예시적인 추가 실시예에 따르면, 접착층은 양면 접착 테이프를 포함한다. 다른 예시적인 추가 실시예에 따르면, 다공 시트는 구리 또는 니켈 합금이다. 다른 예시적인 추가 실시예에 따르면, 적어도 갭 내에 플라스틱 캡슐을 제공하는 단계는 플라스틱 캡슐을 갭에 밀어 넣고 갭 내의 플라스틱 캡슐을 경화시키는 단계를 포함한다. 다른 예시적인 추가 실시 예에 따르면, 적어도 갭 내에 플라스틱 캡슐을 제공하는 단계는 갭 내와 다수의 전자 디바이스 및 다공 시트의 후면 위로 플라스틱 캡슐을 제공하는 단계를 포함한다. 다른 예시적인 추가 실시예에 따르면, 방법은 분리 단계 이전에 플라스틱 캡슐을 백그라인딩하여 다수의 전자 디바이스의 후면을 노출시키는 단계를 더 포함한다. 다른 예시적인 추가 실시예에 따르면, 갭은 다공 시트 두께의 25 내지 200 퍼센트 범위의 폭을 갖는다. 다른 예시적인 추가 실시예에 따르면, 방법은 부착 단계 이후 다수의 전자 디바이스 중 일부의 전기 접촉부를 상호 접속시키는 단계를 더 포함한다.
예시적인 제2 실시예에 따라 다수의 전자 디바이스의 패널을 형성하는 방법은, 그 위에 본딩 패드를 갖고 후면에 반대되는 제1면과, 제1면과 후면 사이에서 연장되는 가장자리를 갖는 다수의 전자 디바이스를 제공하는 단계와, 주면을 갖는 임시 지지부를 제공하는 단계와, 제1 두께를 갖고 다수의 전자 디바이스를 수용하도록 그 안에 적용된 개구부를 갖는 도전성 평면(conductive plane)을 제공하는 단계와, 다수의 전자 디바이스를 도전성 평면 내의 개구부에 위치시키고 본딩 패드가 주면을 향하도록 도전성 평면과 다수의 전자 디바이스를 임시 지지부에 실장하는 단계 - 갭은 다수의 전자 디바이스 각각의 가장자리와 도전성 평면 내의 각 개구부를 분리시키고, 갭은 도전성 평면의 두께의 25 내지 200 퍼센트 범위의 폭을 가짐 - 와, 임시 지지부 상에서 적어도 다수의 전자 디바이스의 가장자리와 도전성 평면 내의 개구부 사이에 플라스틱 캡슐을 제공하는 단계와, 캡슐 내에 다수의 전자 디바이스와 상기 도전성 평면을 적어도 실질적으로 고정시키기에 충분하도록 플라스 틱 캡슐을 경화시켜, 임시 지지부 상에 다수의 전자 디바이스의 패널을 형성하는 단계와, 본딩 패드가 노출되도록 임시 지지부로부터 패널을 분리시키는 단계와, 패널 상의 본딩 패드 중 일부를 상호 접속시키는 단계를 포함한다. 예시적인 추가 실시예에 따르면, 방법은 분리 단계 이후와 상호 접속 단계 이전에 다수의 전자 디바이스의 후면이 캐리어를 마주보고 본딩 패드를 노출시키면서 패널을 캐리어에 실장하는 단계를 더 포함한다. 다른 예시적인 추가 실시예에 따르면, 상호 접속 단계는 다수의 전자 디바이스 위에 절연층을 도포하는 단계, 본딩 패드의 적어도 일부에 비아를 오픈시키는 단계, 그리고 하나 이상의 절연층 내에서 비아의 일부를 관통하여 연장되는 도전성 상호 접속부를 제공하여 본딩 패드 상호간 또는 패널 상의 외부 단자에 전기적으로 연결시키는 단계를 포함한다. 다른 예시적인 추가 실시예에 따르면, 도전성 평면은 정렬용으로 사용하기 위한 하나 이상의 보증 마크를 포함한다. 다른 예시적인 추가 실시예에 따르면, 도전성 평면 내의 개구부는 50 내지 1400 마이크로미터의 범위의 양만큼 다수의 전자 디바이스 중 하나 이상의 측면 크기를 초과한다. 또 다른 예시적인 추가 실시예에 따르면, 플라스틱 캡슐을 제공하는 단계는 임시 지지부에 연결되어 있는 몰드 프레임으로 도전성 평면을 측면에서 둘러싸고 플라스틱 캡슐의 측면 확장(lateral spread)을 제한하는 단계를 포함한다.
예시적인 제3 실시예에 따른 집적 전자 어셈블리는 본딩 패드와 후면의 반대면인 전면을 가지며 가장자리가 그 사이로 연장되는 다수의 전자 디바이스와, 다수의 전자 디바이스가 위치하는 개구부를 갖는 실질적으로 평면인 시트와, 전자 디바 이스의 가장자리를 실질적으로 평면인 시트에 연결시키는, 실질적으로 평면인 시트 내의 개구부의 플라스틱 캡슐과, 다수의 전자 디바이스의 후면에 연결되어 있는 지지 캐리어와, 그리고, 개구부 사이의 실질적으로 평면인 시트의 일부분 위의 다수 전자 디바이스 중 일부 사이로 연장되어 본딩 패드 중 일부를 함께 연결하여 지지 캐리어 상에 집적 전자 어셈블리를 형성하는 상호 접속부를 포함한다. 예시적인 추가 실시예에 따르면, 다수의 전자 디바이스의 후면은 플라스틱 캡슐이 없다. 예시적인 추가 실시예에 따르면, 플라스틱 캡슐은 다수의 전자 디바이스와 실질적으로 평면인 시트 위로 더 연장된다. 예시적인 추가 실시예에 따르면, 실질적으로 평면인 시트는 하나 이상의 보증 마크를 포함한다.
이상, 적어도 하나의 예시적인 실시예에 대하여 상세히 설명하였지만, 아주 많은 변형예가 존재함을 인식하여야 한다. 예를 들어, 제한하고자 하는 것이 아닌 다이(32)와 PEP(44)는 임의의 유형 및 기술로 이루어질 수 있으며 단지 주어진 예로 한정되지 않는다. 유사하게, 다양한 바람직한 다이 패널용 물질 및 패키징 방법에 대하여 설명하였지만, 당업자는 본 발명의 상이한 실시예에 따라 수많은 대체 실시예, 예를 들지만 한정하고자 하는 것이 아닌 다양한 지지 기판, 캐리어, PEP, 접착제 및 다른 층들에 대한 것이 있음을 이해할 것이며, 이러한 것들은 이하의 청구범위에 포함시키고자 한다. 또한, 여기서 나타내는 예시적인 구현과 실시예는 완성된 형태는 물론 중간 형태도 유용한 다양한 완료 단계에서 다이 패널을 생산하며 이들은 이하의 청구범위에 포함시키고자 한다.
예시적인 실시예 또는 예시적인 실시예들은 오직 예일 뿐이며 범위, 이용 가 능성 또는 본 발명의 구성을 어떠한 방식으로든 제한하고자 하는 것이 아님을 또한 인식하여야 한다. 오히려, 전술한 상세한 설명은 당업자에게 예시적인 실시예 또는 예시적인 실시예들을 구현하기 위한 편리한 로드 맵을 제공할 것이다. 첨부한 청구범위에 기재된 본 발명의 범위와 그 법적 균등 범위로부터 벗어남이 없이 기능과 구성요소의 배치에 대한 다양한 변경이 이루어질 수 있음을 이해하여야 한다.

Claims (20)

  1. 전기적인 어셈블리(electrical assembly)를 형성하는 방법에 있어서,
    전기적인 접촉부(electrical contact)가 위치하고 후면의 반대면인 1차 면(primary face)을 가지며, 가장자리가 상기 1차 면과 상기 후면 사이에서 연장되는 다수의 전자 디바이스를 제공하는 단계와,
    상기 다수의 전자 디바이스와 하나 이상의 정렬용 보증 마크(fiduciary mark)를 수용하도록 크기가 맞추어진 다수의 개구부(opening)를 갖는 다공 시트(perforated sheet)를 제공하는 단계와,
    상기 다수의 전자 디바이스와 상기 다공 시트를 주면(principal surface) 상에 실장하는 임시 지지부(temporary support)를 제공하는 단계와,
    그 다음 임의의 순서로(in either order), 상기 전자 디바이스의 가장자리와 상기 다공 시트 내의 개구부의 가장자리 사이에 갭이 위치하도록 상기 다공 시트 내의 상기 개구부 내에 상기 다수의 전자 디바이스와 함께 상기 임시 기판의 주된 면 상에 도전성 시트와 다수의 전자 디바이스 - 상기 전자 디바이스의 1차 면이 상기 임시 지지부의 주된 면을 향함 - 를 위치시키는 단계와,
    적어도 상기 갭 내에 플라스틱 캡슐(encapsulation)을 제공하는 단계와,
    상기 디바이스, 상기 도전성 시트 및 상기 갭 내의 상기 플라스틱 캡슐을 상기 임시 지지부로부터 분리하여, 상기 플라스틱 캡슐에 의하여 결합되는 상기 다수의 전자 디바이스와 상기 다공 시트를 포함하는 패널을 제공하는 단계와,
    상기 플라스틱 캡슐에 의하여 결합되는 상기 다수의 전자 디바이스와 상기 다공 시트를 포함하는 패널을 지지 캐리어에 부착하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서, 상기 임시 지지부를 제공하는 단계는 상기 주된 면에 접착층을 가지는 임시 지지부를 제공하는 단계를 포함하는 방법.
  3. 제2항에 있어서, 상기 위치시키는 단계는 임의의 순서로 상기 다공 시트와 상기 다수의 전자 디바이스를 상기 접착층에 접촉되게 위치시킴으로써 상기 임시 지지부에 부착시키는 단계를 포함하는 방법.
  4. 제3항에 있어서, 상기 접착층은 양면 접착 테이프(double-sided sticky-tape)를 포함하는 방법.
  5. 제1항에 있어서, 상기 다공 시트는 구리 또는 니켈 합금인 방법.
  6. 제1항에 있어서, 적어도 상기 갭 내에 상기 플라스틱 캡슐을 제공하는 단계는, 상기 플라스틱 캡슐을 상기 갭에 밀어 넣고 상기 갭 내의 상기 플라스틱 캡슐을 경화시키는(curing) 단계를 포함하는 방법.
  7. 제1항에 있어서, 적어도 상기 갭 내에 상기 플라스틱 캡슐을 제공하는 단계는, 상기 갭 내와 상기 다수의 전자 디바이스 및 상기 다공 시트의 후면 위에 상기 플라스틱 캡슐을 제공하는 단계를 포함하는 방법.
  8. 제7항에 있어서, 상기 분리 단계 이전에 상기 플라스틱 캡슐을 백그라인딩(backgrinding)하여 상기 다수의 전자 디바이스의 후면을 노출시키는 단계를 더 포함하는 방법.
  9. 제1항에 있어서, 상기 갭은 상기 다공 시트 두께의 25 내지 200 퍼센트 범위의 폭을 갖는 방법.
  10. 제1항에 있어서, 상기 부착 단계 이후 상기 다수의 전자 디바이스 중 일부의 전기 접촉부를 상호 접속시키는 단계를 더 포함하는 방법.
  11. 다수의 전자 디바이스의 패널을 형성하는 방법에 있어서,
    본딩 패드를 위에서 갖고 후면에 반대되는 제1 면과, 상기 제1 면과 후면 사이에서 연장되는 가장자리를 갖는 다수의 전자 디바이스를 제공하는 단계와,
    주면을 갖는 임시 지지부를 제공하는 단계와,
    제1 두께를 갖고 상기 다수의 전자 디바이스를 수용하도록 그 안에 적용된 개구부를 갖는 도전성 평면(conductive plane)을 제공하는 단계와,
    상기 다수의 전자 디바이스를 상기 도전성 평면 내의 상기 개구부에 위치시키고 상기 본딩 패드가 상기 주면을 향하도록 상기 도전성 평면과 상기 다수의 전자 디바이스를 임시 지지부에 실장하는 단계 - 갭은 상기 다수의 전자 디바이스 각각의 가장자리와 상기 도전성 평면 내의 상기 각 개구부를 분리시키고, 상기 갭은 도전성 평면의 두께의 25 내지 200 퍼센트 범위의 폭을 가짐 - 와,
    상기 임시 지지부 상에서 적어도 상기 다수의 전자 디바이스의 가장자리와 상기 도전성 평면 내의 상기 개구부 사이에 플라스틱 캡슐을 제공하는 단계와,
    상기 캡슐 내에 상기 다수의 전자 디바이스와 상기 도전성 평면을 적어도 실질적으로 고정시키기에 충분하도록 상기 플라스틱 캡슐을 경화시켜, 상기 임시 지지부 상에 상기 다수의 전자 디바이스의 패널을 형성하는 단계와,
    상기 본딩 패드가 노출되도록 상기 임시 지지부로부터 패널을 분리시키는 단계와,
    상기 패널 상의 상기 본딩 패드 중 일부를 상호 접속시키는 단계
    를 포함하는 방법.
  12. 제11항에 있어서, 상기 분리 단계 이후와 상기 상호 접속 단계 이전에, 상기 다수의 전자 디바이스의 후면이 캐리어를 마주보면서 상기 본딩 패드를 노출시키도록 상기 패널을 상기 캐리어에 실장하는 단계를 더 포함하는 방법.
  13. 제12항에 있어서,
    상기 상호 접속 단계는,
    상기 다수의 전자 디바이스 위에 하나 이상의 절연층을 도포하는 단계와,
    상기 본딩 패드 중 적어도 일부에 비아(vias)를 오픈시키는 단계와,
    상기 하나 이상의 절연층 내에서 상기 일부의 비아를 관통하여 연장되는 도전성 상호 접속부(conductive interconnect)를 제공하여 상기 본딩 패드 일부를 상호간 또는 상기 패널의 외부 단자에 전기적으로 연결시키는 단계
    를 포함하는 방법.
  14. 제11항에 있어서, 상기 도전성 평면은 정렬용으로 사용되는 하나 이상의 보증 마크를 포함하는 방법.
  15. 제11항에 있어서, 상기 도전성 평면 내의 개구부는 50 내지 1400 마이크로미터의 범위의 양만큼 상기 다수의 전자 디바이스 중 하나 이상의 측면 크기를 초과하는 방법.
  16. 제11항에 있어서, 상기 플라스틱 캡슐을 제공하는 단계는, 상기 임시 지지부에 연결되어 있는 몰드 프레임으로 상기 도전성 평면을 측면에서 둘러싸고 상기 플라스틱 캡슐의 측면 확장(lateral spread)을 제한하는 단계를 포함하는 방법.
  17. 집적된 전자 어셈블리에 있어서,
    본딩 패드를 위에서 갖고 후면에 반대되는 전면과, 그 사이에서 연장되는 가장자리를 갖는 다수의 전자 디바이스와,
    상기 다수의 전자 디바이스가 위치하는 개구부를 갖는 실질적으로 평면인 시트와,
    상기 전자 디바이스의 가장자리를 상기 실질적으로 평면인 시트에 연결시키는, 상기 실질적으로 평면인 시트 내의 상기 개구부의 플라스틱 캡슐과,
    상기 다수의 전자 디바이스의 후면에 연결되는 지지 캐리어(support carrier)와,
    상기 개구부들 사이의 실질적으로 평면인 시트의 일부분 위의 상기 다수의 전자 디바이스 중 일부 사이로 연장되어, 상기 본딩 패드 중 일부를 함께 연결하여 상기 지지 캐리어 상에 상기 집적 전자 어셈블리를 형성하는 상호 접속부
    를 포함하는 어셈블리.
  18. 제17항에 있어서, 상기 다수의 전자 디바이스의 후면은 상기 플라스틱 캡슐이 없는 어셈블리.
  19. 제17항에 있어서, 상기 플라스틱 캡슐은 상기 다수의 전자 디바이스의 후면과 상기 실질적으로 평면인 시트 위로 더 연장되는 어셈블리.
  20. 제17항에 있어서, 상기 실질적으로 평면인 시트는 하나 이상의 보증 마크를 포함하는 어셈블리.
KR1020087022004A 2006-03-10 2007-02-09 다공 내장면 패키지 및 방법 KR20080100361A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/373,541 2006-03-10
US11/373,541 US20070212813A1 (en) 2006-03-10 2006-03-10 Perforated embedded plane package and method

Publications (1)

Publication Number Publication Date
KR20080100361A true KR20080100361A (ko) 2008-11-17

Family

ID=38479447

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087022004A KR20080100361A (ko) 2006-03-10 2007-02-09 다공 내장면 패키지 및 방법

Country Status (5)

Country Link
US (1) US20070212813A1 (ko)
KR (1) KR20080100361A (ko)
CN (1) CN101427344A (ko)
TW (1) TW200741907A (ko)
WO (1) WO2007106625A2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8097497B2 (en) * 2007-03-30 2012-01-17 Xerox Corporation Inkjet printed wirebonds, encapsulant and shielding
TWI339865B (en) * 2007-08-17 2011-04-01 Chipmos Technologies Inc A dice rearrangement package method
US8207607B2 (en) * 2007-12-14 2012-06-26 Denso Corporation Semiconductor device with resin mold
US8259454B2 (en) * 2008-04-14 2012-09-04 General Electric Company Interconnect structure including hybrid frame panel
TWI573201B (zh) * 2008-07-18 2017-03-01 聯測總部私人有限公司 封裝結構性元件
DE102008045028B4 (de) * 2008-08-29 2023-03-16 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
US7935571B2 (en) 2008-11-25 2011-05-03 Freescale Semiconductor, Inc. Through substrate vias for back-side interconnections on very thin semiconductor wafers
US8344503B2 (en) 2008-11-25 2013-01-01 Freescale Semiconductor, Inc. 3-D circuits with integrated passive devices
US8535983B2 (en) * 2011-06-02 2013-09-17 Infineon Technologies Ag Method of manufacturing a semiconductor device
US8980696B2 (en) 2011-11-09 2015-03-17 Freescale Semiconductor, Inc. Method of packaging semiconductor die
US9000589B2 (en) 2012-05-30 2015-04-07 Freescale Semiconductor, Inc. Semiconductor device with redistributed contacts
JP5987696B2 (ja) * 2013-01-09 2016-09-07 富士通株式会社 半導体装置の製造方法
US9380697B2 (en) * 2014-01-28 2016-06-28 Panasonic Intellectual Property Management Co., Ltd. Electronic device and manufacturing method for same

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4722914A (en) * 1984-05-30 1988-02-02 Motorola Inc. Method of making a high density IC module assembly
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
US5032543A (en) * 1988-06-17 1991-07-16 Massachusetts Institute Of Technology Coplanar packaging techniques for multichip circuits
JPH03136338A (ja) * 1989-10-23 1991-06-11 Mitsubishi Electric Corp 半導体装置およびその製造のためのロウ付け方法
US5005069A (en) * 1990-04-30 1991-04-02 Motorola Inc. Rectifier and method
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US6284566B1 (en) * 1996-05-17 2001-09-04 National Semiconductor Corporation Chip scale package and method for manufacture thereof
JP3214470B2 (ja) * 1998-11-16 2001-10-02 日本電気株式会社 マルチチップモジュール及びその製造方法
JP2001144218A (ja) * 1999-11-17 2001-05-25 Sony Corp 半導体装置及び半導体装置の製造方法
US6555908B1 (en) * 2000-02-10 2003-04-29 Epic Technologies, Inc. Compliant, solderable input/output bump structures
KR100344833B1 (ko) * 2000-04-03 2002-07-20 주식회사 하이닉스반도체 반도체 패키지 및 그의 제조방법
JP3798220B2 (ja) * 2000-04-07 2006-07-19 シャープ株式会社 半導体装置およびそれを用いる液晶モジュール
US6775150B1 (en) * 2000-08-30 2004-08-10 Intel Corporation Electronic assembly comprising ceramic/organic hybrid substrate with embedded capacitors and methods of manufacture
US6586822B1 (en) * 2000-09-08 2003-07-01 Intel Corporation Integrated core microelectronic package
US6423570B1 (en) * 2000-10-18 2002-07-23 Intel Corporation Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby
US6555906B2 (en) * 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
US6470946B2 (en) * 2001-02-06 2002-10-29 Anadigics, Inc. Wafer demount gas distribution tool
US6706553B2 (en) * 2001-03-26 2004-03-16 Intel Corporation Dispensing process for fabrication of microelectronic packages
JP4177571B2 (ja) * 2001-09-20 2008-11-05 三菱電機株式会社 半導体装置
US6826830B2 (en) * 2002-02-05 2004-12-07 International Business Machines Corporation Multi-layered interconnect structure using liquid crystalline polymer dielectric
US7169685B2 (en) * 2002-02-25 2007-01-30 Micron Technology, Inc. Wafer back side coating to balance stress from passivation layer on front of wafer and be used as die attach adhesive
US6713366B2 (en) * 2002-06-12 2004-03-30 Intel Corporation Method of thinning a wafer utilizing a laminated reinforcing layer over the device side
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
TW564533B (en) * 2002-10-08 2003-12-01 Siliconware Precision Industries Co Ltd Warpage-preventing substrate
US6869894B2 (en) * 2002-12-20 2005-03-22 General Chemical Corporation Spin-on adhesive for temporary wafer coating and mounting to support wafer thinning and backside processing
US6921975B2 (en) * 2003-04-18 2005-07-26 Freescale Semiconductor, Inc. Circuit device with at least partial packaging, exposed active surface and a voltage reference plane
US6838776B2 (en) * 2003-04-18 2005-01-04 Freescale Semiconductor, Inc. Circuit device with at least partial packaging and method for forming
US7400040B2 (en) * 2003-06-10 2008-07-15 Intel Corporation Thermal interface apparatus, systems, and methods
US7164197B2 (en) * 2003-06-19 2007-01-16 3M Innovative Properties Company Dielectric composite material
US7408258B2 (en) * 2003-08-20 2008-08-05 Salmon Technologies, Llc Interconnection circuit and electronic module utilizing same
US6940181B2 (en) * 2003-10-21 2005-09-06 Micron Technology, Inc. Thinned, strengthened semiconductor substrates and packages including same
US7489032B2 (en) * 2003-12-25 2009-02-10 Casio Computer Co., Ltd. Semiconductor device including a hard sheet to reduce warping of a base plate and method of fabricating the same
US7015075B2 (en) * 2004-02-09 2006-03-21 Freescale Semiconuctor, Inc. Die encapsulation using a porous carrier

Also Published As

Publication number Publication date
TW200741907A (en) 2007-11-01
US20070212813A1 (en) 2007-09-13
WO2007106625A2 (en) 2007-09-20
CN101427344A (zh) 2009-05-06
WO2007106625A3 (en) 2009-01-15

Similar Documents

Publication Publication Date Title
KR20080100361A (ko) 다공 내장면 패키지 및 방법
US9107303B2 (en) Warp compensated electronic assemblies
US7425464B2 (en) Semiconductor device packaging
US8563358B2 (en) Method of producing a chip package, and chip package
US7727862B2 (en) Semiconductor device including semiconductor constituent and manufacturing method thereof
US9030223B2 (en) Test carrier
US20220238481A1 (en) Chip assembling on adhesion layer or dielectric layer, extending beyond chip, on substrate
KR101629259B1 (ko) 몰딩된 초박형 반도체 패키지들 및 패키지 제조 방법
CN103165556B (zh) 半导体器件、半导体器件制造方法以及电子器件
WO2015085144A1 (en) Packaged semiconductor devices and methods of manufacturing
KR20020053739A (ko) 집적 전자 장치 및 집적 방법
KR20090029660A (ko) 반도체 장치의 제조 방법
CN109509727B (zh) 一种半导体芯片封装方法及封装结构
CN100380653C (zh) 半导体器件及其制造方法
US9362142B2 (en) Flip-chip electronic device and production method thereof
KR20080064134A (ko) 패키지 전자 디바이스들 및 그의 제조 프로세스
KR102235811B1 (ko) 반도체 장치, 반도체 적층모듈구조, 적층모듈구조 및 이들의 제조방법
CN116097400A (zh) 具有堆叠无源部件的多层半导体封装件
US9786515B1 (en) Semiconductor device package and methods of manufacture thereof
US9245914B2 (en) Electronic device comprising a chip of integrated circuits stacked with an optical plate
KR20110080491A (ko) 반도체 칩 패키지 제조방법
US20220013700A1 (en) Method for Producing Optoelectronic Semiconductor Devices and Optoelectronic Semiconductor Device
TWI398935B (zh) 晶片載板及其封裝結構與方法
JP2014103186A (ja) 半導体装置の製造方法、半導体装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid