KR20080097473A

KR20080097473A - 무선 통신에서 서브-슬롯의 패킷을 정렬하는 방법 및 장치

Info

Publication number: KR20080097473A
Application number: KR1020087023023A
Authority: KR
Inventors: 나가 부샨; 테이머 카도스; 밍시 판; 용빈 웨이
Original assignee: 퀄컴 인코포레이티드
Priority date: 2006-02-21
Filing date: 2007-02-21
Publication date: 2008-11-05
Also published as: WO2007098483A2; KR20110123785A; US20070195740A1; KR101187242B1; JP2009539276A; US9461736B2; EP1987618A2; KR101125494B1; WO2007098483A3

Abstract

무선 통신 시스템에서 데이터를 효율적으로 송신 및 수신하는 기술들이 본 명세서에서 설명된다. 이 기술들은, 기존의 설계에 소급적으로 호환가능한 슬롯 구조를 이용한다. 이 기술들은, 풀 슬롯인 슬롯 구조보다 적게 점유하는 순방향 링크 패킷들을 송신 및 수신하는 것을 포함한다. 적어도 하나의 슬롯을 포함하는 출력 파형이 액세스 포인트에서 생성된다. 각각의 슬롯은 2 개의 하프-슬롯들로 세그먼트화되고, 적어도 하나의 하프-슬롯은 패킷의 데이터 유닛을 포함한다. 단말기에서, 출력 파형이 수신 및 프로세싱되어 데이터 유닛을 추출하고, 데이터 유닛이 정확한지 여부를 결정하기 위해 데이터 유닛이 프로세싱된다. 또한, 단말기는 데이터 유닛의 프로세싱 결과에 응답하여 ACK/NACK 정보를 생성하고, ACK/NACK 정보를 포함하는 채널 정보를 송신한다. 액세스 포인트는 그 ACK/NACK 정보를 해석하여, 데이터 유닛이 재전송되어야 하는지 여부를 결정한다.

CDM, OFDM, 서브-슬롯, 무선 통신

Description

무선 통신에서 서브-슬롯의 패킷을 정렬하는 방법 및 장치{METHOD AND APPARATUS FOR ARRANGING PACKETS IN SUB-SLOTS IN WIRELESS COMMUNICATION}

I. 35 U.S.C.§119 하의 우선권 주장

본 특허 출원은, 2 개의 출원 모두 2006년 2월 21일 출원되고, 발명의 명칭이 "Wireless Communication System and Method" 인 가특허출원 제 60/775,443 호 및 발명의 명칭이 "DO Communication System and Method" 인 가특허출원 제 60/775,693 호, 및 2006년 3월 24일 출원되고 발명의 명칭이 "QUALCOMM Proposal for 3GPP2 Air Interface Evolution Phase 2" 인 가특허출원 제 60/785,971 호에 대해 우선권을 주장하며, 이 출원들 모두는 본 양수인에게 양도되고 본 명세서에 명백히 참조로 통합되었다.

배경

I. 기술분야

본 개시는 일반적으로 통신에 관련되고, 더 상세하게는 무선 통신 시스템을 위한 송신 기술에 관련된다.

II. 배경기술

무선 통신 시스템은 음성, 비디오, 패킷 데이터, 메시징, 브로드캐스트 등과 같은 다양한 통신 서비스들을 제공하도록 널리 이용되고 있다. 이 시스템들은 가용 시스템 리소스들을 공유함으로써 다수의 사용자들을 지원할 수 있는 다중 액 세스 시스템들일 수도 있다. 이러한 다중 액세스 시스템들의 예로는, 코드 분할 다중 접속 (CDMA) 시스템, 시분할 다중 접속 (TDMA) 시스템, 주파수 분할 다중 접속 (FDMA) 시스템, 직교 주파수 분할 다중 접속 (OFDMA) 및 시스템 싱글 캐리어 FDMA (SC-FDMA) 시스템이 있다.

다중 액세스 시스템은 코드 분할 멀티플렉싱 (CDM), 시분할 멀티플렉싱 (TDM) 등과 같은 하나 이상의 멀티플렉싱 방식들을 이용할 수도 있다. 이 시스템은 기존의 단말기들에 의해 이용될 수도 있고, 기존의 단말기들을 서빙할 수도 있다. 이 다중 액세스 시스템들은 통상적으로, 송신에서 하나 이상의 슬롯들을 점유하는 패킷들을 포함한다. 기존의 단말기들에 대한 호환가능성을 보유하면서 시스템의 성능을 개선하는 것이 바람직할 수도 있다. 예를 들어, 다중 입력 다중 출력 (MIMO) 및 공간 분할 다중 접속 (SDMA) 와 같은 공간 기술들을 이용하여, 다중 안테나의 사용에 의해 제공되는 추가적인 공간 디멘젼을 이용함으로써 처리율 및/또는 신뢰도를 개선하는 것이 바람직할 수도 있다.

따라서, 종래의 슬롯보다 적은 슬롯을 점유하는 패킷들을 지원할 수 있는 순방향 링크 패킷에 대한 송신 기술이 요구된다. 또한, 기존의 단말기들에 대한 소급적 호환성을 유지하면서 공간 기술을 지원할 수 있는 송신 기술이 요구된다.

요약

무선 통신 시스템에서 데이터를 효율적으로 송신 및 수신하는 기술들을 설명한다. 이 기술들은, 기존의 설계와 소급적으로 호환가능한 슬롯 구조를 이용한다. 이 기술들은, 슬롯 구조의 전체 슬롯보다 적은 슬롯을 점유하는 순방향 링 크 패킷들을 송신 및 수신하는 것을 포함한다. 또한, 이 기술들은 선택적으로 주파수 분할 멀티플렉싱 (OFDM) 을 이용하여, 공간 기술들 및/또는 다른 진보된 통신 기술들을 효율적으로 지원한다.

일 양태에 따르면, 액세스 포인트가, 수신기, 적어도 하나의 프로세서, 그 적어도 하나의 프로세서에 커플링되는 메모리, 및 출력 파형을 송신하도록 구성되는 송신기를 포함한다. 수신기는 원격국으로부터 채널 정보를 수신하도록 구성되며, 그 채널 정보는 ACK/NACK (확인응답/부정적 확인응답) 정보를 포함한다. 적어도 하나의 프로세서는, 적어도 하나의 슬롯을 포함하는 출력 파형을 생성하도록 구성된다. 각각의 슬롯은 2 개의 하프-슬롯들로 세그먼트화되고, 적어도 하나의 하프-슬롯은 패킷의 데이터 유닛을 포함한다. 또한, 적어도 하나의 프로세서는 ACK/NACK 정보를 해석하여, 그 데이터 유닛이 원격국에 재전송되어야 하는지 여부를 결정하도록 구성된다.

또 다른 양태에 따르면, 단말기 장치가, 적어도 하나의 프로세서, 그 적어도 하나의 프로세서에 커플링되는 메모리, ACK/NACK 정보를 포함하는 채널 정보를 송신하는 송신기를 포함한다. 그 적어도 하나의 프로세서는, 적어도 하나의 슬롯을 포함하는 입력 파형을 프로세싱하도록 구성된다. 각각의 슬롯은 2 개의 하프-슬롯들로 세그먼트화되고, 그 적어도 하나의 하프-슬롯은 패킷의 데이터 유닛을 포함한다. 적어도 하나의 프로세서는 그 데이터 유닛을 프로세싱하여, 그 데이터 유닛이 정확한지 여부를 결정하고, 그 데이터 유닛의 프로세싱 결과에 응답하여 ACK/NACK 정보를 생성하도록 또한 구성된다.

또 다른 양태에 따르면, 통신 시스템이 액세스 포인트 및 단말기를 포함하며, 그 액세스 포인트 및 단말기는, 순방향 링크에서는 출력 파형을 전달하고 역방향 링크에서는 ACK/NACK 정보를 전달하도록 서로 통신한다.

또 다른 양태에 따르면, 일 방법이 액세스 포인트에서 출력 파형을 생성하는 단계를 포함한다. 출력 파형은 적어도 하나의 슬롯을 포함한다. 각각의 슬롯은 2 개의 하프-슬롯으로 세그먼트화되고, 그 적어도 하나의 하프-슬롯은 패킷의 데이터 유닛을 포함한다. 또한, 이 방법은 단말기에서, 출력 파형을 프로세싱하여 데이터 유닛을 추출하고, 그 데이터 유닛을 프로세싱하여 그 데이터 유닛이 정확한지 여부를 결정하는 단계를 더 포함한다. 또한, 데이터 유닛의 프로세싱 결과에 응답하여 ACK/NACK 정보를 생성하고 그 ACK/NACK 정보를 포함하는 채널 정보를 송신하는 프로세스들이 단말기에 의해 수행된다. 또한, 이 방법은 액세스 포인트에서 ACK/NACK 정보를 해석하여, 그 데이터 유닛이 제공되어야 하는지 여부를 또한 결정한다.

이하, 본 개시의 다양한 양태들 및 특성들을 더 상세히 설명한다.

도면의 간단한 설명

도 1 은 고속 패킷 데이터 (HRPD; High Rate Packet Data) 통신 시스템을 도시한다.

도 2 는 CDM 을 지원하는 싱글-캐리어 슬롯 구조를 도시한다.

도 3a 는 OFDM 을 지원하는 싱글-캐리어 슬롯 구조를 도시한다.

도 3b 는 CDM 및 OFDM 을 지원하는 싱글-캐리어 슬롯 구조를 도시한다.

도 4 는 CDM 을 지원하는 멀티-캐리어 슬롯 구조를 도시한다.

도 5 는 CDM 및 OFDM 을 지원하는 멀티-캐리어 슬롯 구조를 도시한다.

도 6 은, CDM 및 OFDM 을 지원하는 또 다른 멀티-캐리어 슬롯 구조를 도시하다.

도 7 은, OFDM 및 CDM 을 지원하는 슬롯 구조를 도시한다.

도 8 은, 5 MHz 스펙트럼 할당에서 OFDM 을 지원하는 슬롯 구조를 도시한다.

도 9 는 액세스 포인트 및 단말기의 블록도를 도시한다.

도 10 은 송신 (TX) CDM/OFDM 프로세서의 설계를 도시한다.

도 11 은 TX CDM/OFDM 프로세서의 또 다른 설계를 도시한다.

도 12 는 수신 (RX) CDM/OFDM 프로세서의 설계를 도시한다.

도 13 은 RX CDM/OFDM 프로세서의 또 다른 설계를 도시한다.

도 14a 는 종래의 풀 슬롯 패킷 프로토콜에 대한 패킷 송신을 도시한다.

도 14b 는 본 발명의 실시형태들에 따른 하프-슬롯 패킷 프로토콜을 사용하기 위한 패킷 송신을 도시한다.

도 15 는 페이로드 사이즈 및 재시도 횟수에 대한 다양한 변조 순서를 도시한다.

도 16 은 페이로드 사이즈 및 재시도 횟수에 대해 달성될 수도 있는 다양한 데이터 레이트를 도시한다.

도 17 은 액세스 포인트 및 단말기의 블록도를 도시한다.

도 18 은 하프-슬롯 패킷들을 송신 및 수신하는 프로세스를 도시한다.

상세한 설명

여기서 기술하는 송신 기술은 CDMA, TDMA, FDMA, OFDMA 및 SC-FDMA 시스템과 같은 다양한 무선 통신 시스템들에 대해 사용될 수도 있다. 용어 "시스템들" 및 "네트워크들"은 종종 상호교환적으로 사용된다. CDMA 시스템은, cdma2000, UTRA (Universal Terrestrial Radio Access), E-UTRA (Evolved UTRA) 등과 같은 무선 기술을 구현할 수도 있다. cdma2000 은 IS-2000, IS-95 및 IS-856 표준을 커버한다. UTRA 는 광대역-CDMA (W-CDMA) 및 로우 칩 레이트 (LCR) 를 포함한다. TDMA 시스템은 GSM (global System for Mobile Communications) 과 같은 무선 기술을 구현할 수도 있다. OFDMA 시스템은 LTE (Long Term Evolution), IEEE 802.20, Flash-OFDM® 등과 같은 무선 기술을 구현할 수도 있다. UTRA, E-UTRA, GSM 및 LTE 는 "3rd Generation Partnership Project" (3GPP) 라 명명된 기관으로부터의 문헌들에 기술되어 있다. cdma2000 은 "3rd Generation Partnership Project 2" (3GPP2) 라 명명된 기관으로부터의 문헌에 기술되어 있다. 이들 다양한 무선 기술들 및 표준은 공지되어 있다.

명확화를 위해, 이하, 이 기술들의 다양한 양태들을, IS-856 을 구현하는 고속 패킷 데이터 (HRPD) 시스템에 대해 설명한다. HRPD 는 또한 EV-DO (Evolution-Data Optimized), DO (Data Optimized), HDR (High Data Rate) 등으로도 지칭된다. 용어 HRPD 및 EV-DO 는 종종 상호교환적으로 사용된다. 현재, HRPD 개정 (Revs.) 0, A 및 B 가 표준화되어 있고, HRPD Revs. 0 및 A 는 이용되고 있으며, HRPD Rev. C 가 개발중이다. HRPD Revs. 0 및 A 는 싱글-캐리어 HRPD (1xHRPD) 를 커버한다. HRPD Rev. B 는 멀티-캐리어 HRPD 를 커버하고, HRPD Revs. 0 및 A 와 소급적으로 호환가능하다. 여기서 설명하는 기술들은 임의의 HRPD 개정에서 통합될 수도 있다. 명확화를 위해, 이하의 설명 대부분에서는 HRPD 용어가 사용된다.

도 1 은 다수의 액세스 포인트들 (110) 및 다수의 단말기들 (120) 을 갖는 HRPD 통신 시스템 (100) 을 도시한다. 액세스 포인트는 일반적으로, 단말기들과 통신하는 고정국이며, 기지국, 노드 B 등으로 지칭될 수도 있다. 각각의 액세스 포인트 (110) 는 특정한 지리적 영역에 대한 통신 커버리지를 제공하고, 그 커버리지 영역 내에 위치한 단말기들에 대한 통신을 지원한다. 액세스 포인트들 (110) 은, 그 액세스 포인트들에 대한 조정 및 제어를 제공하는 시스템 제어기 (130) 에 커플링될 수도 있다. 시스템 제어기 (130) 는, 기지국 제어기 (BSC), 패킷 제어부 (PCF), 패킷 데이터 서빙 노드 (PDSN) 등과 같은 네트워크 엔터티들을 포함할 수도 있다.

단말기들 (120) 은 시스템 전체에 걸쳐 산재될 수도 있고, 각각의 단말기는 고정될 수도 있고 이동될 수도 있다. 또한, 단말기는 액세스 단말기, 이동국, 사용자 장비, 가입자국, 스테이션 등으로 지칭될 수도 있다. 단말기는 셀룰러 폰, 개인 휴대 정보 단말 (PDA), 무선 디바이스, 핸드헬드 디바이스, 무선 모뎀, 랩탑 컴퓨터일 수도 있다. 단말기는 임의의 HRPD 개정들을 지원할 수도 있다. HRPD 에서, 단말기는 임의의 소정 순간에 순방향 링크를 통해 하나의 액세스 포인트로부터 송신물을 수신할 수도 있고, 역방향 링크를 통해 하나 이상의 액세스 포인트로 송신물을 전송할 수도 있다. 순방향 링크 (또는, 다운링크) 는 액세스 포인트들로부터 단말기들로의 통신 링크를 지칭하고, 역방향 링크 (또는, 업링크) 는 단말기들로부터 액세스 포인트들로의 통신 링크를 지칭한다.

도 2 는, HRPD 에서 순방향 링크 상에서 CDM 을 지원하는 싱글-캐리어 슬롯 구조 (200) 를 도시한다. 송신 타임라인은 슬롯들로 파티셔닝된다. 각각의 슬롯은 1.667 밀리초 (ms) 의 지속기간을 갖고, 2048 개의 칩에 걸쳐 스팬 (span) 된다. 각각의 칩은 1.2288 메가칩/초 (Mcps) 의 칩 레이트에 대해 813.8 나노초 (ns) 의 지속기간을 갖는다. 각각의 슬롯은 2 개의 동일한 하프-슬롯으로 분할된다. 각각의 하프-슬롯은 (i) 하프-슬롯의 중심에서 있는 파일럿 세그먼트 및 그 파일럿 세그먼트의 양측 상에 있는 2 개의 미디어 액세스 제어 (MAC) 세그먼트들로 구성된 오버헤드 세그먼트, 및 (ii) 그 오버헤드 세그먼트의 양측에 있는 2 개의 트래픽 세그먼트들을 포함한다. 또한, 트래픽 세그먼트들은 트래픽 채널 세그먼트, 데이터 세그먼트, 데이터 필드 등으로 지칭될 수도 있다. 파일럿 세그먼트는 파일럿을 반송하고, 96 칩의 지속기간을 갖는다. 각각의 MAC 세그먼트는 시그널링 (예를 들어, 역방향 전력 제어 (RPC) 정보) 을 반송하고, 64 칩의 지속기간을 갖는다. 각각의 트래픽 세그먼트는 트래픽 데이터 (예를 들어, 특정 단말기들에 대한 유니캐스트 데이터, 브로드캐스트 데이터 등) 를 반송하고, 400 칩의 지속기간을 갖는다.

HRPD Revs. 0, A 및 B 는 트래픽 세그먼트들에서 전송된 데이터에 대해 CDM 을 사용한다. 트래픽 세그먼트는, 액세스 포인트에 의해 서빙되고 있는 하나 이상의 단말기들에 대해 CDM 데이터를 반송할 수도 있다. 각각의 단말기에 대한 트래픽 데이터는, 그 단말기로부터 수신된 채널 피드백에 의해 결정되는 코딩 및 변조 파라미터들에 기초하여 프로세싱되어, 데이터 심볼들을 생성할 수도 있다. 그 하나 이상의 단말기들에 대한 데이터 심볼들은 16 칩 왈시 함수 또는 코덱으로 디멀티플렉싱 및 커버링되어, 그 트래픽 세그먼트에 대한 CDM 데이터를 생성할 수도 있다. 따라서, 그 CDM 데이터는, 왈시 함수를 사용하여 시간 도메인에서 생성된다. CDM 트래픽 세그먼트는, CDM 데이터를 반송하는 트래픽 세그먼트이다.

트래픽 세그먼트에서 전송된 데이터에 대해 OFDM 및/또는 싱글-캐리어 주파수 분할 멀티플렉싱 (SC-FDM) 을 사용하는 것이 바람직할 수도 있다. OFDM 및 SC-FDM 은 가용 대역폭을, 톤, 빈 등으로도 지칭되는 다수의 직교 서브캐리어들로 파티셔닝한다. 각각의 서브캐리어는 데이터와 변조될 수도 있다. 일반적으로, 변조 심볼들은 OFDM 에서는 주파수 도메인에서 전송되고, SC-FDM 에서는 시간 도메인에서 전송된다. OFDM 및 SC-FDM 은 주파수 선택적 페이딩에 의해 유발되는 심볼간 간섭 (ISI) 을 용이하게 방지하는 능력과 같은 특정한 바람직한 특성들을 갖는다. 또한, OFDM 은, 각각의 서브캐리어에 독립적으로 적용될 수도 있는 MIMO 및 SDMA 를 효율적으로 지원할 수 있어서, 주파수 선택적 채널에서 양호한 성능을 제공할 수도 있다. 명확화를 위해, 이하, 데이터를 전송하기 위해 OFDM 의 사용을 설명한다.

HRPD Revs. 0, A 및 B 와의 소급적 호환성을 유지하면서 OFDM 을 지원하는 것이 바람직할 수도 있다. HRPD 에서는, 파일럿 및 MAC 세그먼트들이 모든 시간에 모든 활성 단말기들에 의해 복조될 수도 있는 반면, 트래픽 세그먼트들은 오직 서빙되고 있는 단말기들에 의해서만 복조될 수도 있다. 따라서, 소급적 호환성은, 파일럿 및 MAC 세그먼트들을 보류하고 트래픽 세그먼트들을 변형함으로써 달성될 수도 있다. OFDM 데이터는, 소정의 400 칩 트래픽 세그먼트에서 CDM 데이터를, 400 칩 이하의 총 지속기간을 갖는 하나 이상의 OFDM 심볼들로 대체함으로써 HRPD 파형으로 전송될 수도 있다.

도 3a 는 HRPD 에서 OFDM 을 지원하는 싱글-캐리어 슬롯 구조 (300) 를 도시한다. 단순화를 위해, 도 3a 에는 오직 하나의 하프-슬롯만 도시되어 있다. 하프-슬롯은 (i) 하프-슬롯의 중심에 있는 96 칩 파일럿 세그먼트 및 그 파일럿 세그먼트의 양측에 있는 2 개의 64 칩 MAC 세그먼트들로 구성되는 오버헤드 세그먼트, 및 (ii) 그 오버헤드 세그먼트의 양측에 있는 2 개의 트래픽 세그먼트를 포함한다. 일반적으로, 각각의 트래픽 세그먼트는 하나 이상의 OFDM 심볼들을 반송할 수도 있다. 도 3a 에 도시된 예에서는, 각각의 트래픽 세그먼트가 2 개의 OFDM 심볼들을 반송하고, 각각의 OFDM 심볼들은 200 칩의 지속기간을 가지며, 200 칩인 하나의 OFDM 심볼 주기에서 전송된다.

도 3b 는 HRPD 에서 CDM 및 OFDM 을 지원하는 싱글-캐리어 슬롯 구조 (302) 를 도시한다. 하프-슬롯은 (i) 96 칩 파일럿 세그먼트 및 2 개의 64 칩 MAC 세그먼트로 구성되는 오버헤드 세그먼트, 및 (ii) 그 오버헤드 세그먼트의 양측에 있는 2 개의 트래픽 세그먼트를 포함한다. 일 설계에서, CDM 및 OFDM 은 각각의 트래픽 세그먼트에 대해 선택될 수도 있다. 이 설계에서, 각각의 트래픽 세그먼트는, CDM 이 선택되면 CDM 데이터를 반송하고, OFDM 이 선택되면 하나 이상의 OFDM 심볼들을 반송할 수도 있다. 다른 설계에서, 트래픽 세그먼트 데이터는 CDM 데이터 및 OFDM 데이터 모두를 반송할 수도 있다. 예를 들어, 트래픽 세그먼트는, 트래픽 세그먼트의 절반에서는 CDM 데이터를 반송하고, 그 트래픽 세그먼트의 다른 절반에서는 하나 이상의 OFDM 심볼들을 반송할 수도 있다.

일반적으로, OFDM 심볼들은 다양한 OFDM 심볼 수점 (numerology) 또는 설계에 기초하여 생성될 수도 있다. 각각의 OFDM 심볼 수점은 OFDM 심볼 지속기간, 서브캐리어의 수, 순환 프레픽스 길이 등과 같은 적절한 파라미터들에 대한 특정 값들과 관련된다. OFDM 심볼 지속기간은 400 칩 트래픽 세그먼트를 완전하게 이용하기 위해 그 트래픽 세그먼트의 정수인 약수이어야 한다. 또한, OFDM 심볼들에 대한 샘플 레이트는 액세스 포인트들 및 단말기들에서의 프로세싱을 단순화하기 위해 CDM 데이터에 대한 칩 레이트의 정수배이어야 한다.

표 1 은 HRPD 에 대한 3 개의 예시적인 OFDM 심볼 수점들을 리스트한다. 이 수점들은, (i) 정수개의 OFDM 심볼들이 트래픽 세그먼트에서 전송되고, (ii) 그 OFDM 심볼들에 대한 샘플 레이트가 CDM 데이터에 대한 칩 레이트의 정수배가 되도록, HRPD 슬롯 구조 및 칩 레이트와 호환가능하도록 선택된다. 이 수점들은 또한, 이산 푸리에 변환 (DFT) 사이즈를 결정하는 서브캐리어들의 총 수가 OFDM 심볼들의 효율적 생성을 허용하도록 선택된다. 이 수점들에 대해, 서브캐리어들의 총 수는 2 의 거듭제곱이 아니지만, 작은 소인수 (prime factor) 를 갖는다. 예를 들어, 90 개의 서브캐리어들은 2, 3, 3 및 5 의 소인수로 획득될 수도 있다. 작은 소인수들은 효율적인 혼합 기수 고속 푸리에 변환 (Mixed-Radix FFT) 구현을 허용하여, OFDM 심볼들을 생성한다.

표 1 에 나타낸 수점들은 HRPD 순방향 링크 파형에서 OFDM 데이터의 효율적 임베딩을 허용한다.

표 1 의 임의의 OFDM 심볼 수점들은 트래픽 세그먼트의 CDM 데이터를 OFDM 데이터로 대체하는데 사용될 수도 있다. 이들 OFDM 심볼 수점들은 도플러 확산 및 다중경로 지연 공차에 대해 서로 다른 트레이드오프를 제공한다. 수점 1 은 수점 2 및 3 에 비해 최대의 서브캐리어 간격 및 최소의 순환 프레픽스를 갖는다. 따라서, 수점 1 은 (더 큰 서브캐리어 간격에 기인하여) 더 양호한 도플러 공차를 제공할 수도 있고, (더 짧은 순환 프레픽스에 기인하여) 더 낮은 지연 공차를 희생하여 고속의 매개 채널에서의 높은 스펙트럼 효율을 가능하게 할 수도 있다. 수점 3 은 수점 1 및 수점 2 에 비해 최소의 서브캐리어 간격 및 최장의 순환 프레픽스를 갖는다. 따라서, 수점 3 은 (더 작은 서브캐리어 간격에 기인한) 더 낮은 도플러 공차 및 (더 긴 순환 프레픽스에 기인한) 더 높은 지연 공차를 제공할 수도 있으며, 이것은 중계기에 의해 유도되는 것과 같은 큰 다중경로 지연의 존재에서 높은 스펙트럼 효율을 가능하게 할 수도 있다.

다른 OFDM 심볼 수점들 또한 트래픽 세그먼트에 대해 사용될 수도 있다. 일반적으로, OFDM 심볼 수점들은, (i) OFDM 심볼 지속기간 및 샘플 레이트가 HRPD 슬롯 포맷 및 칩 레이트와 각각 호환가능하고, (ii) DFT 사이즈가 효율적 OFDM 심볼 생성을 허용하도록 선택될 수도 있다. 이것은, 효율적이고 소급적으로 호환가능한 방식으로 HRPD 순방향 링크 파형에서의 CDM 데이터를 OFDM 데이터로 대체하는 것을 허용할 수도 있다. CDM 데이터는 각각의 트래픽 세그먼트에서 OFDM 데이터로 선택적으로 대체될 수도 있다. 오버헤드 세그먼트들은 소급적 호환가능성을 위해 보류될 수도 있다.

일 설계에서, 고정된 OFDM 심볼 수점은, OFDM 데이터를 반송하는 모든 트래픽 세그먼트에 대해 사용된다. 단말기들은 이 OFDM 심볼 수점을 선험적으로 (a priori) 인식할 수도 있고, 수점 상의 임의의 시그널링 없이 그 OFDM 데이터를 복조할 수도 있다.

또 다른 설계에서는, 구성가능한 OFDM 심볼 수점이, OFDM 데이터를 반송하는 소정의 트래픽 세그먼트에 대해 사용될 수도 있다. (예를 들어, 표 1 에 리스트된) 수점들의 세트가 지원될 수도 있다. 상이한 단말기들에 대해서는 상이한 수점들이 사용될 수도 있다. 단말기의 채널 조건들에 기초하여 각각의 단말기에 대해 적절한 수점이 선택될 수도 있다. 예를 들어, 수점 1 은 고속으로 이동하는 단말기에 대해 사용될 수도 있고, 수점 3 은 큰 다중경로 지연 확산을 갖는 단말기에 대해 사용될 수도 있고, 수점 2 는 적절한 속도 및/또는 적절한 다중경로 지연 확산을 갖는 단말기에 대해 사용될 수도 있다.

도 4 는 HRPD 에서 CDM 을 지원하는 멀티-캐리어 슬롯 구조 (400) 를 도시한다. HRPD Rev. B 에서는, 다수의 1xHRPD 파형들이 주파수 도메인에서 멀티플렉싱되어, 소정의 스펙트럼 할당을 채우는 멀티-캐리어 HRPD 파형을 획득할 수도 있다. 도 4 에 도시된 예에서는, 3 개의 HRPD 캐리어 1, 2 및 3 에 대한 3 개의 1xHRPD 파형들이 5 MHz 스펙트럼 할당에서 주파수 멀티플렉싱된다. 각각의 1xHRPD 파형은 상이한 캐리어에 대해 생성되고, 약 1.25 MHz 를 점유한다. 이 3 개의 1xHRPD 파형들은 약 3×1.25 = 3.75 MHz 를 점유하며, 이것은 5 MHz 스펙트럼 할당의 양 에지에서 비교적 큰 가드 대역을 남기게 할 수도 있다. 인접한 캐리어들 사이의 간격은 HRPD 에서 특정되지 않지만, 통상적으로 인접한 1xHRPD 파형들 사이에 작은 전이 대역을 제공하도록 선택된다.

도 4 에 도시된 바와 같이, 멀티-캐리어 HRPD 파형은 각각의 하프-슬롯에서 3 개의 캐리어에 대해 3 개의 오버헤드 세그먼트 및 6 개의 트래픽 세그먼트를 포함한다. 각각의 트래픽 세그먼트는 도 4 에 도시된 바와 같이 CDM 데이터를 반송할 수도 있다. 멀티-캐리어 HRPD 파형에서 각각의 트래픽 세그먼트에서의 CDM 데이터는 OFDM 데이터로 선택적으로 대체될 수도 있다. 또한, 멀티-캐리어 HRPD 파형에서의 트래픽 및 오버헤드 세그먼트는 스펙트럼 할당을 효율적으로 이용하도록 배열될 수도 있다.

도 5 는, HRPD 에서 CDM 및 OFDM 을 지원하는 멀티-캐리어 슬롯 구조 (500) 를 도시한다. 도 5 에 도시된 예에서, 3 개의 HRPD 캐리어들은 5 MHz 스펙트럼 할당에서 전송되고, 대역폭 이용도를 개선하기 위해 가능한 한 근접하여 이격된다. 각각의 HRPD 캐리어에 대해, 각각의 하프-슬롯은, (i) 파일럿 및 MAC 세그먼트를 포함하는 오버헤드 세그먼트, 및 (ii) 그 오버헤드 세그먼트 양측에 있는 2 개의 트래픽 세그먼트를 포함한다. HRPD 캐리어 1 은 오버헤드 세그먼트의 좌측 및 우측에 트래픽 세그먼트 (TS 1a 및 TS 1b) 를 포함하고, HRPD 캐리어 2 는 오버헤드 세그먼트의 좌측 및 우측에 트래픽 세그먼트 (TS 2a 및 TS 2b) 를 포함하고, HRPD 캐리어 3 은 오버헤드 세그먼트의 좌측 및 우측에 트래픽 세그먼트 (TS 3a 및 TS 3b) 를 포함한다. 각각의 HRPD 캐리어에 대한 각각의 트래픽 세그먼트는 CDM 데이터 또는 OFDM 데이터를 반송할 수도 있다.

5 MHz 스펙트럼 할당에서의 3 캐리어 HRPD 에 대해, OFDM 심볼들은 도 5 에 도시된 바와 같이, n=4 에 대해 4×1.2288=4.9152 Mcps 의 샘플 레이트에서 생성될 수도 있다. 그 후, OFDM 심볼들은 5 MHz 스펙트럼 할당의 대부분을 점유할 수도 있다. 다른 방법으로, OFDM 심볼들은, 도 5 에 도시되지 않았지만, n=3 에 대해 3×1.2288=3.6864 Mcps 의 샘플 레이트에서 생성될 수도 있다.

OFDM 심볼은 트래픽 간격에서 각각의 OFDM 심볼 주기 동안 생성될 수도 있다. 각각의 OFDM 심볼 주기는 표 1 의 OFDM 심볼 수점 2 를 갖는 200 칩이다. OFDM 심볼은, (i) OFDM 에 사용되는 트래픽 세그먼트에 대응하는 서브캐리어들, 및 (ii) 스펙트럼 할당의 양측에 있는 나머지 가용 서브캐리어들 상에서 OFDM 데이터를 반송할 수도 있다. 또한, OFDM 심볼은, CDM 데이터를 갖는 트래픽 세그먼트에 대응하는 서브캐리어들 상에서 널아웃 (null out) 될 수도 있다. 따라서, OFDM 심볼은, 0 이상의 HRPD 캐리어들에 대한 0 이상의 트래픽 세그먼트들에서 CDM 데이터를 선택적으로 대체할 수도 있다. OFDM 은 5 MHz 스펙트럼 할당에서 더 양호한 가용 스펙트럼 이용도를 허용한다.

HRPD 캐리어들 사이의 간격은, CDM 에 사용되는 펄스 셰이핑 필터, CDM 데이터 및/또는 OFDM 데이터가 생성되는 방식 등과 같은 다양한 팩터들에 기초하여 선택될 수도 있다. 송신물을 갖지 않는 서브캐리어인 가드 서브캐리어들은 스펙트럼 할당의 양 에지에서 사용될 수도 있다. 대역의 에지에 있는 가드 서브캐리어들의 수는 스퓨리어스 방사 (spurious emission) 요건들 및/또는 다른 팩터들에 기초하여 선택될 수도 있다.

도 6 은, HRPD 의 CDM 및 OFDM 을 지원하고 가용 대역폭을 더 완전하게 이용하는 멀티-캐리어 슬롯 구조 (600) 를 도시한다. 슬롯 구조 (600) 는 도 5 의 슬롯 구조 (500) 에서 모든 트래픽 및 오버헤드 세그먼트를 포함한다. 슬롯 구조 (600) 는, 224 칩 오버헤드 간격에서 파일럿 또는 MAC 세그먼트에 사용되지 않는 스펙트럼 부분에서 OFDM 데이터를 더 포함한다.

추가적인 OFDM 심볼 수점들은 파일럿 및 MAC 세그먼트를 커버링하는 224 칩 오버헤드 간격에 대해 정의될 수도 있다. 이 수점들은, (i) 오버헤드 간격에서 전송될 수도 있는 OFDM 심볼들의 정수 갯수, 및 (ii) 그 OFDM 심볼들에 대한 샘플 레이트가 칩 레이트의 정수배가 되도록 선택될 수도 있다. 표 2 는 오버헤드 간격에 대한 2 개의 예시적인 OFDM 심볼 수점들을 리스트한다. 오버헤드 간격에서 전송된 OFDM 심볼들은, 그 지속간격이 표 1 의 대응 수점들의 트래픽 간격들에서 전송된 "정규의" OFDM 심볼들의 지속기간보다 더 길기 때문에 "롱" OFDM 심볼들로 지칭된다.

또한, 다른 OFDM 심볼 수점들이 오버헤드 간격에 대해 사용될 수도 있다. 일반적으로, OFDM 심볼 수점들은, (i) OFDM 심볼 지속기간 및 샘플 레이트가 HRPD 슬롯 포맷 및 칩 레이트에 각각 호환가능하고, (ii) DFT 사이즈가 효율적인 OFDM 심볼 생성을 허용하도록 선택될 수도 있다.

OFDM 심볼은, 이하 기술하는 바와 같이 오버헤드 간격에서 각각의 OFDM 심볼 주기 동안 생성될 수도 있다. OFDM 심볼은, 파일럿 및 MAC 세그먼트들에 사용되지 않은 대역폭 부분들에 대응하는 서브캐리어들에서 OFDM 데이터를 반송할 수도 있다. OFDM 심볼은 그 파일럿 및 MAC 세그먼트들에 대응하는 서브캐리어들 상에서 널아웃될 수도 있다. 전체 스펙트럼 이용도는, 오버헤드 간격에서 하나 이상의 롱 OFDM 심볼들을 사용함으로써 개선될 수도 있다.

도 5 및 도 6 에 도시된 설계에서, 4 개의 로직 채널 Ch1, Ch2, Ch3 및 Ch4 가 트래픽 세그먼트들에 대해 정의될 수도 있다. 또한, 이 로직 채널들은 데이터 채널, 트래픽 채널 등으로 지칭될 수도 있다. 로직 채널 Ch1 은 HRPD 캐리어 1 을 통해 전송되는 트래픽 세그먼트 (1a 및 1b) 를 포함하고, 로직 채널 Ch2 는 HRPD 캐리어 2 를 통해 전송되는 트래픽 세그먼트 (2a 및 2b) 를 포함하고, 로직 채널 Ch3 은 HRPD 캐리어 3 을 통해 전송되는 트래픽 세그먼트 (3a 및 3b) 를 포함하고, 로직 채널 Ch4 는 나머지 가용 스펙트럼을 통해 전송되는 트래픽 세그먼트 (4a, 4b 및 4c) 를 포함할 수도 있다. 따라서, 로직 채널 Ch1, Ch2 및 Ch3 은, HRPD 캐리어 1, 2 및 3 에 각각 중첩하는 서브캐리어에 대응한다. 로직 채널 Ch1, Ch2 및 Ch3 은 각각의 슬롯, 각각의 하프-슬롯 등에서 CDM 과 OFDM 사이를 스위칭할 수도 있다. 로직 채널 Ch4 는 관련 HRPD 캐리어를 갖지 않고, 대역폭 이용도를 개선하기 위해 사용될 수도 있다. 또한, 로직 채널 Ch4 는, 예를 들어, 하위 Ch4 및 상위 Ch4 와 같이 2 개의 로직 서브채널로 파티셔닝될 수도 있으며, 각각의 로직 서브채널은 연속적인 서브캐리어들의 세트를 포함한다. 로직 채널들은 독립적으로 스케줄링될 수도 있다. 예를 들어, 각각의 로직 채널은 그 로직 채널에 대한 단말기로부터 수신된 채널 품질 피드백에 기초하여 스케줄링될 수도 있다.

일반적으로, 임의의 수의 HRPD 캐리어들은 소정의 스펙트럼 할당에서 전송될 수도 있다. 각각의 HRPD 캐리어에 대해, 각각의 트래픽 세그먼트는 CDM 데이터 또는 OFDM 데이터를 반송할 수도 있다. 또한, OFDM 데이터는 HRPD 캐리어들에 의해 사용되지 않은 나머지 가용 스펙트럼에서 전송될 수도 있다.

도 7 은, 5 MHz 스펙트럼 할당에서 싱글 HRPD 캐리어에 대해 OFDM 및 CDM 을 지원하는 슬롯 구조 (700) 를 도시한다. 도 7 에 도시된 예에서, 싱글 HRPD 캐리어는 5 MHz 스펙트럼 할당의 하나의 에지 근처에 위치된다. 그 HRPD 캐리어에 대한 파일럿 및 MAC 세그먼트들은 도 2 내지 도 6 에서 전술할 하프-슬롯의 중심에서 생성 및 전송된다. HRPD 캐리어의 각각의 트래픽 세그먼트는 CDM 데이터 또는 OFDM 데이터를 반송할 수도 있다.

OFDM 스펙트럼은, HRPD 캐리어를 제외하고 스펙트럼 할당의 모든 가용 스펙트럼을 포함하도록 정의될 수도 있다. 도 7 에 도시된 예에서, OFDM 스펙트럼은 HRPD 캐리어의 양측에 가용 스펙트럼을 포함한다. 정규의 OFDM 심볼들 및 롱 OFDM 심볼들은 OFDM 스펙트럼에서 데이터를 반송하도록 연장 및 사용될 수도 있다. 트래픽 데이터, 시그널링 및 파일럿은, 예를 들어, OFDM 또는 OFDMA 만을 이용하는 시스템에서 통상적으로 사용되는 임의의 기술들을 사용하는 것과 같은 임의의 방식으로 OFDM 스펙트럼에서 전송될 수도 있다. 예를 들어, 파일럿 및 시그널링은 임의의 서브캐리어 및 심볼 주기에서 임의의 방식으로 전송될 수도 있다. 또한, 가용 서브캐리어들 및 심볼 주기들은 임의의 수의 단말기들에 할당될 수도 있고, 데이터는 스케줄링된 단말기들로 임의의 방식으로 전송될 수도 있다.

도 7 에 도시된 설계에서는, 2 개의 로직 채널 Ch1 및 Ch2 가 정의된다. 로직 채널 Ch1 은 HRPD 캐리어 1 을 통해 전송되는 트래픽 세그먼트 (1a 및 1b) 를 포함하고, 로직 채널 Ch2 는 OFDM 스펙트럼을 통해 전송되는 트래픽 세그먼트 (2a 내지 2f) 를 포함한다. 로직 채널 Ch1 은 각각의 슬롯, 각각의 하프-슬롯 등에서 CDM 과 OFDM 사이를 스위칭할 수도 있다. 로직 채널 Ch2 는 임의의 HRPD 캐리어에 한정되지 않고, 순수한 OFDM 모드에서 동작하여 OFDM 데이터만을 반송할 수도 있다. 트래픽 데이터, 시그널링 및/또는 파일럿은 로직 채널 Ch2 를 통해 임의의 방식으로 OFDM 으로 전송될 수도 있다.

도 8 은, 5 MHz 스펙트럼 할당에서 OFDM 을 지원하는 HRPD 슬롯 구조 (800) 를 도시한다. 도 8 에 도시된 예에서, 스펙트럼 할당은 어떠한 HRPD 캐리어를 포함하지 않는다. 정규의 OFDM 심볼들 및 롱 OFDM 심볼들은, 대역 에지의 가드 서브대역들을 제외하고, 전체 가용 스펙트럼에서 데이터를 전송하는데 사용될 수도 있다. 로직 채널 Ch1 은 전체 가용 스펙트럼을 커버링하도록 정의될 수도 있다. 로직 채널 Ch1 은 OFDM/OFDMA 시스템을 위한 것처럼 동작될 수도 있고, Flash OFDM®, IEEE 802.20, LTE 등과 같은 다른 OFDM/OFDMA 기술들로부터의 설계 엘리먼트들을 포함할 수도 있다. 로직 채널 Ch1 의 시간 주파수 리소스들은 트래픽 데이터에 사용되는 트래픽 리소스들, 시그널링에 사용되는 시그널링 리소스들, 파일럿에 사용되는 파일럿 리소스들 등으로 파티셔닝될 수도 있다. 시그널링 리소스들은 단말기들을 스케줄링하고, 그 스케줄링된 단말기들에 트래픽 리소스들을 할당하도록 사용될 수도 있다. 또한, 시그널링 리소스들은 하이브리드 자동 재송신 (H-ARQ) 피드백, 전력 제어 등을 용이하게 하기 위해 사용될 수도 있다. Flash OFDM®, IEEE 802.20, LTE 및/또는 다른 OFDM/OFDMA 시스템의 다양한 구조적 엘리먼트들 및 물리 계층 특성이 로직 채널 Ch1 에 대해 이용될 수도 있다.

도 9 는, 도 1 의 액세스 포인트들 및 단말기들 중 하나인 액세스 포인트 (110) 및 단말기 (120) 의 설계에 대한 블록도를 도시한다. 단순화를 위해, 순방향 링크를 통한 송신용 프로세싱 유닛만이 도 9 에 도시되어 있다.

액세스 포인트 (110) 에서는, TX CDM/OFDM 프로세서 (920) 가 이하 기술하는 바와 같이 트래픽 데이터 및 시그널링을 수신 및 프로세싱하여, 출력 샘플들을 제공한다. 송신기 (TMTR; 922) 가 그 출력 샘플들을 프로세싱 (예를 들어, 아날로그로 변환, 증폭, 필터링 및 주파수 업컨버팅) 하여, 안테나 (924) 를 통해 송신되는 순방향 링크 신호를 생성한다. 단말기 (120) 에서는, 안테나 (952) 가 그 순방향 링크 신호를 액세스 포인트 (110) 로부터 수신하여, 그 수신된 신호를 수신기 (RCVR; 954) 에 제공한다. 수신기 (954) 는 그 수신된 신호를 프로세싱 (예를 들어, 필터링, 증폭, 주파수 다운컨버팅 및 디지털화) 하여, 수신된 샘플들을 제공한다. RX CDM/OFDM 프로세서 (960) 가 그 수신된 샘플들을, 이하 설명하는 바와 같이, TX CDM/OFDM 프로세서 (920) 에 의한 프로세싱에 상보적 방식으로 프로세싱하여, 디코딩된 데이터 및 수신된 시그널링을 단말기 (120) 에 제공한다.

제어기 (930 및 970) 는 액세스 포인트 (110) 및 단말기 (120) 에서의 동작을 각각 지시한다. 메모리 (932 및 972) 는 액세스 포인트 (110) 및 단말기 (120) 에 대한 프로그램 코드 및 데이터를 각각 저장한다.

도 10 은, 도 9 의 TX CDM/OFDM 프로세서 (920) 의 일 설계인 TX CDM/OFDM 프로세서 (920a) 의 블록도를 도시한다. 프로세서 (920a) 는, (i) CDM 데이터 및 오버헤드 데이터를 반송하는 CDM 파형을 생성하는 CDM 프로세서 (1010), 및 (ii) OFDM 데이터를 반송하는 OFDM 파형을 생성하는 OFDM 프로세서 (1050) 를 포함한다.

CDM 프로세서 (1010) 에 있어서는, 인코더/인터리버 (1012) 가 CDM 을 사용하여 전송될 트래픽 데이터를 수신하고, 그 트래픽 데이터를 코딩 방식에 기초하여 인코딩하고, 그 코딩된 데이터를 인터리빙 (또는 재순서화) 한다. 심볼 맵퍼 (1014) 가 그 인터리빙된 데이터를 변조 방식에 기초하여 데이터 심볼들에 맵핑한다. 디멀티플렉서 (Demux; 1016) 가 그 데이터 심볼들을 다수의 (예를 들어, 16 개의) 스트림으로 디멀티플렉싱한다. 왈시 커버 유닛 (1018) 이 각각의 데이터 심볼 스트림을 서로 다른 16 칩 왈시 코드로 커버링 또는 채널화하여, 대응 데이터 칩 스트림을 획득한다. 합산기 (1020) 가 다수의 왈시 코드에 대한 다수의 (예를 들어, 16 개의) 데이터 칩 스트림을 합산하여, 그 칩 레이트의 CDM 데이터를 제공한다. TX 오버헤드 프로세서 (1022) 가 MAC 세그먼트에 대한 시그널링 및 파일럿 세그먼트에 대한 파일럿 데이터를 수신하여, 오버헤드 세그먼트에 대해 칩 레이트인 오버헤드 데이터를 생성한다. TDM 멀티플렉서 (Mux; 1024) 가 합산기 (1020) 및 오버헤드 데이터 프로세서 (1022) 로부터 CDM 데이터를 수신하고, CDM 데이터를 반송하는 트래픽 세그먼트에서 그 CDM 데이터를 제공하고, 오버헤드 세그먼트에서 오버헤드 데이터를 제공한다. 승산기 (1026) 가 TDM 멀티플렉서 (1024) 의 출력을 액세스 포인트에 대한 의사 잡음 (PN) 시퀀스와 승산하여, 칩 레이트인 출력 칩을 제공한다. 펄스 셰이핑 필터 (1028) 가 그 출력 칩을 필터링하여, 하나의 HRPD 캐리어에 대한 CDM 파형을 제공한다. 다수의 HRPD 캐리어들에 대한 다수의 CDM 파형들이 CDM 프로세서 (1010) 의 다수의 인스턴스로 생성될 수도 있다. 이들 다수의 CDM 파형들은 디지털 도메인 또는 아날로그 도메인에서 적절한 주파수로 업컨버팅될 수도 있다.

OFDM 프로세서 (1050) 에서는, 인코더/인터리버 (1052) 가 OFDM 을 사용하여 전송될 트래픽 데이터를 수신하고, 그 트래픽 데이터를 코딩 방식에 기초하여 인코딩하고, 그 코딩된 데이터를 인터리빙한다. 심볼 맵퍼 (1054) 가 그 인터리빙된 데이터를 데이터 심볼들에 맵핑한다. 심볼-투-서브캐리어 맵퍼 (1056) 가 그 데이터 심볼들을 OFDM 에 사용되는 서브캐리어들에 맵핑한다. 제로 삽입 유닛 (1058) 이, CDM 트래픽 세그먼트 및 오버헤드 세그먼트에 대응하는 서브캐리어들, 널 서브캐리어들 및 가드 서브캐리어들과 같은 OFDM 에 사용되지 않는 서브캐리어들 상에 (제로의 신호값을 갖는) 제로 심볼들을 삽입한다. 이산 푸리에 역변환 (IDFT) 유닛 (1060) 이 각각의 OFDM 심볼 주기에서 K 개의 총 서브캐리어들에 대한 데이터 심볼들 및 제로 심볼들 상에서 K-포인트 IDFT 를 수행하여, K 개의 시간 도메인 샘플들을 포함하는 유용 부분을 제공한다. K 는 OFDM 심볼 수점에 의존하고, 정규의 OFDM 심볼들 및 롱 OFDM 심볼들에 대해 표 1 및 표 2 에 제공된다. 순환 프레픽스 삽입 유닛 (1062) 이 그 유용 부분의 최후의 C 개의 샘플들을 카피하고, 이 C 개의 샘플들을 그 유용 부분의 프론트에 첨부하여, 샘플 레이트인 K+C 개의 샘플들을 포함하는 OFDM 심볼을 형성한다. 그 샘플 레이트는 칩 레이트의 n 배일 수도 있으며, 여기서 n 은 1, 2, 3, 4 등과 동일할 수도 있다. 반복 부분은 순환 프레픽스로 지칭되고, 주파수 선택적 페이딩에 의해 유발되는 ISI 를 방지하는데 사용된다. 윈도우잉/펄스 셰이핑 필터 (1028) 는 유닛 (1062) 으로부터의 샘플들을 윈도우잉 및 필터링하여, OFDM 파형을 제공한다. 합산기 (1070) 는 CDM 프로세서 (1010) 로부터의 CDM 파형과 OFDM 프로세서 (1050) 로부터의 ODM 파형을 합산하여, 출력 파형을 제공한다.

도 11 은, 도 9 의 TX CDM/OFDM 프로세서 (920) 의 또 다른 설계인 TX CDM/OFDM 프로세서 (920b) 의 블록도를 도시한다. 프로세서 (920b) 는 CDM 에 사용되는 서브캐리어들에 CDM 데이터를 맵핑하고, OFDM 에 사용되는 서브캐리어들에 OFDM 데이터를 맵핑한다. 그 후, 프로세서 (920b) 는 그 맵핑된 CDM 데이터 및 OFDM 데이터에 기초하여 출력 파형을 생성한다.

프로세서 (920b) 에서는, TX CDM 프로세서 (1110) 가 CDM 을 사용하여 전송될 트래픽 데이터를 수신 및 프로세싱하여, 출력 칩을 제공한다. 프로세서 (1110) 는 도 10 의 유닛 (1012 내지 1026) 을 포함할 수도 있다. DFT 유닛 (1112) 이 각각의 OFDM 심볼 주기에서 출력 칩에 대해 L-포인트 DFT 를 수행하여, L 개의 서브캐리어들에 대해 L 개의 주파수 도메인 심볼들을 제공한다. L 은 HRPD 캐리어에 대응하는 서브캐리어들의 수이고, OFDM 심볼 수점에 의존할 수도 있다.

인코더/인터리버 (1120) 및 심볼 맵퍼 (1122) 가 OFDM 을 사용하여 전송될 트래픽 데이터를 프로세싱하여, 데이터 심볼들을 제공한다. 심볼-투-서브캐리어 맵퍼 (1130) 가 DFT 유닛 (1112) 으로부터의 주파수 도메인 심볼들을 CDM 에 사용되는 서브캐리어들에 맵핑하고, 심볼 맵퍼 (1122) 로부터의 데이터 심볼들을 OFDM 에 사용되는 서브캐리어들에 더 맵핑한다. 제로 삽입 유닛 (1132) 이, 예를 들어, 널 및 가드 서브캐리어들과 같은, CDM 또는 OFDM 에 사용되지 않은 서브캐리어들 상에 제로 심볼들을 삽입한다. IDFT 유닛 (1134) 가 각각의 OFDM 심볼 주기에 대해 K 개의 심볼들 상에서 K-포인트 IDFT 를 수행하여, K 개의 시간 도메인 샘플들을 포함하는 유용 부분을 제공한다. 순환 프레픽스 삽입 유닛 (1136) 이 유용 부분에 순환 프레픽스를 삽입하고, 샘플 레이트에서 K+C 샘플들을 포함하는 OFDM 심볼을 제공한다. 윈도우잉/펄스 셰이핑 필터 (1138) 가 유닛 (1136) 으로부터의 샘플들을 윈도우잉 및 필터링하여, 출력 파형을 제공한다. 필터 (1136) 가 도 10 의 필터 (1028) 보다 더 샤프한 스펙트럼 롤오프 (foll-off) 를 제공할 수도 있어서, 더 양호한 스펙트럼 할당 이용도를 허용할 수도 있다.

도 12 는, 도 9 의 RX CDM/OFDM 프로세서 (960) 의 일 설계인 RX CDM/OFDM 프로세서 (960a) 의 블록도를 도시한다. 프로세서 (960a) 는 도 10 의 TX CDM/OFDM 프로세서 (920a) 에 의해 생성된 출력 파형을 수신하는데 사용될 수도 있다.

CDM 데이터를 복원하기 위해, 필터 (1212) 가 수신기 (954) 로부터의 수신 샘플들을 획득하고, 그 수신 샘플들을 필터링하여 해당 HRPD 캐리어 외부의 스펙트럼 성분들을 제거하고, 샘플 레이트로부터 칩 레이트까지의 변환을 수행하여, 필터링된 칩을 제공한다. 승산기 (1214) 가 그 필터링된 칩을 액세스 포인트에 의해 사용되는 PN 시퀀스와 승산하여, 입력 칩을 제공한다. TDM 디멀티플렉서 (1216) 가 파일럿 세그먼트에 대한 입력 칩을 채널 추정기 (1218) 에 제공하고, MAC 세그먼트에 대한 입력 칩을 RX 오버헤드 프로세서 (1220) 에 제공하고, CDM 데이터를 반송하는 트래픽 세그먼트에 대한 입력 칩을 왈시 디커버 유닛 (1222) 에 제공한다. 채널 추정기 (1218) 는 수신된 파일럿에 기초하여 채널 추정치를 유도한다. 왈시 디커버 유닛 (1222) 은 CDM 데이터에 대해 사용된 각각의 왈시 코드에 대한 입력 샘플들을 디커버링 또는 역채널화하여, 수신된 심볼들을 제공한다. 멀티플렉서 (1224) 가 모든 왈시 코드들에 대해 수신된 심볼들을 멀티플렉싱한다. 데이터 복조기 (Demod; 1226) 가 그 채널 추정치를 갖는 수신 심볼들에 대해 코히어런트한 검출을 수행하여, CDM 으로 전송된 데이터 심볼들의 추정치인 데이터 심볼 추정치를 제공한다. 디인터리버/디코더 (1228) 가 데이터 심볼 추정치를 디인터리빙 및 디코딩하여, CDM 에 대해 디코딩된 데이터를 제공한다. RX 오버헤드 프로세서 (1220) 가 MAC 세그먼트에 대한 입력 칩을 프로세싱하여, 수신된 시그널링을 제공한다.

OFDM 데이터를 복원하기 위해, 순환 프레픽스 제거 유닛 (1252) 이 각각의 OFDM 심볼 주기에서 K+C 개의 수신된 샘플들을 획득하고, 순환 프레픽스를 제거하고, 유용 부분에 대해 K 개의 수신된 샘플들을 제공한다. DFT 유닛 (1254) 가 K 개의 수신된 샘플들 상에서 K-포인트 DFT 를 수행하고, 그 K 개의 총 서브캐리어들에 대한 K 개의 수신된 심볼들을 제공한다. 심볼-투-서브캐리어 디맵퍼 (1256) 가 K 개의 총 서브캐리어들에 대해 수신된 심볼들을 획득하고, OFDM 에 사용된 서브캐리어들에 대한 수신된 데이터 심볼들을 데이터 복조기 (1258) 에 제공하고, 수신된 파일럿 심볼들을 채널 추정기 (1218) 에 제공할 수도 있다. 데이터 복조기 (1258) 는 채널 추정기 (1218) 로부터의 채널 추정치를 갖는 수신된 데이터 심볼들 상에서 데이터 검출 (예를 들어, 정합 필터링, 동화 등) 을 수행하고, OFDM 으로 전송된 데이터 심볼의 추정치인 데이터 심볼 추정치를 제공한다. 디인터리버/디코더 (1260) 가 그 데이터 심볼 추정치를 디인터리빙 및 디코딩하여, OFDM 에 대한 디코딩된 데이터를 제공한다.

도 13 은, 도 9 의 RX CDM/OFDM 프로세서 (960) 의 또 다른 설계인 RX CDM/OFDM 프로세서 (960b) 의 블록도를 도시한다. 프로세서 (960b) 는 도 11 의 TX CDM/OFDM 프로세서 (920b) 에 의해 생성된 출력 파형을 수신하는데 사용될 수도 있다. 프로세서 (960b) 내에서는, 순환 프레픽스 제거 유닛 (1312) 이 각각의 OFDM 심볼 주기에서 K+C 개의 수신된 샘플들을 획득하고, 그 순환 프레픽스를 제거하고, 유용 부분에 대한 K 개의 수신된 샘플들을 제공한다. DFT 유닛 (1314) 은 K 개의 수신된 샘플들 상에서 K-포인트 DFT 를 수행하고, K 개의 총 서브캐리어들에 대한 K 개의 수신된 심볼들을 제공한다. 심볼-투-서브캐리어 디맵퍼 (1316) 가 K 개의 총 서브캐리어들에 대한 수신 심볼들을 획득하고, CDM 에 대해 사용된 서브캐리어들에 대한 수신 심볼들을 IDFT 유닛 (1320) 에 제공하고, OFDM 에 대해 사용된 서브캐리어들에 대한 수신 심볼들을 데이터 복조기 (1330) 에 제공한다.

CDM 데이터를 복원하기 위해, IDFT 유닛 (1320) 은 OFDM 심볼 주기에서 CDM 에 사용된 서브캐리어들에 대한 L 개의 수신 심볼들 상에서 L-포인트 IDFT 를 수행하고, L 개의 시간 도메인 샘플들을 제공한다. RX CDM 프로세서 (1322) 가 그 시간 도메인 샘플들을 프로세싱하고, CDM 에 대한 수신 시그널링 및 디코딩 데이터를 제공한다. 프로세서 (1322) 는 도 12 의 유닛들 (1214 내지 1228) 을 포함할 수도 있다. OFDM 데이터를 복원하기 위해, 데이터 복조기 (1330) 는 채널 추정치로 디맵퍼 (1316) 로부터의 수신 심볼들에 대해 데이터 검출을 수행하고, 데이터 심볼 추정치를 제공한다. 디인터리버/디코더 (1332) 가 그 데이터 심볼 추정치를 디인터리빙 및 디코딩하여, OFDM 에 대한 디코딩 데이터를 제공한다.

명확화를 위해, 이 기술들의 다양한 양태들을 HRD 시스템의 CDM 및 OFDM 에서의 순방향 링크 송신에 대해 특히 기술하였다. 또한, 이 기술들은 예를 들어, CDM 과 SC-FDM, CDM 과 TDM 과 OFDM, 및 TDM 과 OFDM 등과 같은 다른 조합의 멀티플렉싱 방식에 대해 사용될 수도 있다. 또한, 이 기술들은 다른 무선 통신 시스템들, 및 순방향 링크 및 역방향 링크 모두에 대해 사용될 수도 있다.

무선 시스템에서, 모든 단일 송신에서 신뢰할 수 있는 데이터 패킷 전송을 보장하는 것은 비효율적일 수도 있다. 비효율성은, 내재하는 채널 조건들이 송신마다 완전하게 변화하는 시스템에서 특히 나타난다. 예를 들어, OFDM 시스템에서는, 프레임들/패킷들 사이에서 수신 신호대 잡음비 (SNR) 에서 광범위한 변동이 존재할 수도 있으며, 따라서, 각각의 패킷 송신에 대해 작은 프레임 에러 레이트 (FER) 를 보장하는 것은 난해하고 비효율적이다. 또한, 이러한 난해함 및 비효율성은, TDMA, FDMA 및 CDM 등을 포함하지만 이에 한정되지는 않는 직교 다중 접속 기술들을 이용하는 다른 통신 시스템들에도 적용된다.

이러한 통신 시스템들에서는, 자동 재송신/중계 요청 (ARQ) 과 같은 패킷 재송신 메커니즘 과정이 이러한 비효율성의 감소를 보조하기 위해 사용될 수도 있다. 그러나, ARQ 과정은, 각각의 패킷이 통과하는데 평균적으로 더 오래 소요될 수도 있기 때문에, 더 높은 패킷 레이턴시를 유발할 수도 있다. 일반적으로, 큰 패킷 레이턴시는 데이터 트래픽에 대해 상당한 문제가 되지 않을 수도 있지만, 음성 트래픽 또는 정보의 송신에서 낮은 레이턴시를 요구하는 다른 타입의 애플리케이션들에 대해서는 바람직하지 않을 수도 있다. 또한, 패킷 송신 레이턴시는, 시스템에서 사용자의 수가 계속하여 증가함에 따라 증가할 것으로 예상된다. 따라서, (예를 들어, 그 시스템을 동시에 사용하는 사용자의 수 또는 시스템 처리율 등에 기초하여) 시스템 용량을 개선하기 위해, 송신 레이턴시는 낮거나 작게 유지되어야 한다. 통상적으로 ARQ 는, 단말기가 패킷을 성공적으로 수신했는지 여부를 나타내는 확인응답/부정적 확인응답 (ACK/NACK) 신호를 포함한다. 한정적이 아닌 예로서, 단말기는, 전송된 데이터의 체크섬을 포함하는 해시 함수와 같은 체크 알고리즘을 사용하여, 입력되는 패킷을 평가할 수도 있다. 이러한 해시 함수 중 하나는 순환 리던던시 체크 (CRC) 이며, 패킷이 에러 비트 없이 정확하게 수신되었는지를 결정하는데 사용될 수도 있다. CRC 가 성공적으로 평가되면, 그 패킷 내의 모든 비트들은 정확하고, 단말기는, 패킷 재전송이 불필요함을 나타내는 ACK 를 이슈할 수도 있다. CRC 가 부정확하게 평가되면, 패킷 내의 모든 비트들이 정확하지는 않을 수도 있고, 단말기는, 패킷 재전송이 필요함을 나타내는 NACK 를 이슈할 수도 있다.

본 발명의 실시형태들은 종래의 순방향 링크에서 사용된 풀 슬롯보다는 하프 슬롯을 사용하는 순방향 링크 상에서의 패킷 송신을 이용한다. 하프-슬롯 송신은 패킷 사이즈에서 더 많은 입도 (granularity) 를 가능하게 하고, 그 결과, 더 작은 패킷의 성공적 송신에 대해 더 많은 기회를 가능하게 한다. 레이턴시는 동일할 수도 있는 반면, 더 작은 입도는, 각각의 서브 패킷에 대한 더 작은 데이터 사이즈, 및 임의의 소정의 서브 패킷의 재송신의 필요없이 각각의 서브 패킷이 정확하게 송신될 더 많은 기회를 의미한다. 하프-슬롯은 패킷 사이즈 및 하프-슬롯 페이로드 사이즈에 의존하여 패킷 또는 서브 패킷 (즉, 패킷의 일부) 을 송신할 수도 있다. 여기서 사용되는 "패킷"은 일반적으로 슬롯의 페이로드 또는 하프-슬롯의 페이로드를 지칭한다. 당업자들은, 이러한 슬롯 정의 패킷들이 종래의 데이터 패킷 또는 종래의 데이터 패킷의 서브 패킷을 포함할 수도 있음을 인식할 것이다.

도 14a 는 종래의 풀 슬롯 패킷 프로토콜에 대한 패킷 송신을 도시한다. 도 14b 는 본 발명의 실시형태들에 따라 하프-슬롯 패킷 프로토콜을 사용하는 패킷 송신을 도시한다. 도 14a 에서, 각각의 패킷 (또는 서브 패킷) 은 슬롯을 점유하고, 송신 채널은 4 개의 인터레이스로 구성되어, 그 인터레이스 내의 동일한 또는 상이한 단말기들로 향하는 4 개의 상이한 데이터 패킷 스트림이 존재할 수도 있음을 도시한다.

패킷이 액세스 포인트로부터 단말기로 송신되면, 단말기가 이에 응답하기 시작하고, ACK/NACK 정보를 포함하는 ARQ 를 시작하는데에는 2 개의 슬롯이 소요될 수도 있다. ARQ 는 도 14a 에 도시된 바와 같이, 지속기간 내에 하프-슬롯일 수도 있고, 역방향 링크를 통해 리턴될 수도 있다. 따라서, 액세스 포인트가 NACK 를 수신하면 패킷을 재전송하는 가장 빠른 기회는, 오리지널 패킷이 전송된 이후 4 개의 패킷들이다. 그 결과, 4 개의 인터레이스는, 임의의 소정의 데이터 스트림이 ACK/NACK 정보에 기초하여 새로운 패킷을 전송할 수 있는지 또는 이전의 패킷을 재전송할 수 있는지 여부의 결정을 가능하게 한다.

도 14a 에 도시된 바와 같이, 액세스 포인트는 제 1 인터레이스에서 패킷 1, 패킷 2, 패킷 3 및 패킷 4 를 전송한다. 패킷 4 의 시간 동안, 패킷 1 을 수신하고 디코딩한 단말기는, 패킷 1 에 대한 ACK/NACK 정보를 포함하는 ARQ1 로 응답한다. 따라서, ACK/NACK 정보에 의해, 액세스 포인트는, ACK 가 수신되면 제 1 데이터 스트림에 대한 새로운 패킷으로서 패킷 1' 을 전송할 수도 있고, NACK 가 수신되면 제 1 데이터 스트림에 대해 이전에 전송된 패킷을 재전송할 수도 있다. 유사하게, 패킷 1' 의 시간 동안, 제 2 데이터 스트림으로부터 패킷 2 에 대한 ARQ2 가 전송되고, 액세스 포인트는 패킷 2' 의 시간에 새로운 패킷으로 응답하거나 또는 패킷을 재전송할 수 있다.

도 14b 는, 본 발명의 실시형태들에 따라 하프-슬롯 패킷 프로토콜을 사용하는 패킷 송신을 도시한다. 도 14b 에서, 각각의 패킷 (또는 서브 패킷) 은 하프-슬롯을 점유하고, 송신 채널은, 한정적이 아닌 예로서, 8 개의 인터레이스로 구성되어, 그 인터레이스 내의 동일한 또는 상이한 단말기들로 향하는 8 개의 상이한 데이터 패킷 스트림이 존재할 수도 있음을 나타낼 수도 있다. 따라서, 본 발명의 실시형태들은, 더 많은 데이터 스트림들이 소정의 4 개의 슬롯 블록 내에서 인터레이스되는 것을 허용한다. 또한, 하프-슬롯 입도는, 각각의 서브 패킷에 대한 더 작은 데이터 사이즈, 및 임의의 소정의 패킷을 재송신할 필요없이 서브 패킷이 정확하게 송신될 더 많은 기회를 의미한다.

도 14b 에 도시된 바와 같이, 액세스 포인트는 제 1 인터레이스에서 패킷 1 내지 패킷 8 을 전송한다. 도 14a 의 종래의 스트림과 동일한 레이턴시인 패킷 7 의 시간 동안, 패킷 1 을 수신하고 디코딩한 단말기는, 패킷 1 에 대한 ACK/NACK 정보를 포함하는 ARQ1 로 응답한다. 따라서, ACK/NACK 정보에 의해, 액세스 포인트는, ACK 가 수신되면 제 1 데이터 스트림에 대한 새로운 패킷으로서 패킷 1' 을 전송할 수도 있고, NACK 가 수신되면 제 1 데이터 스트림에 대해 이전에 전송된 패킷을 재전송할 수도 있다. 유사하게, 패킷 8 의 시간 동안, 제 2 데이터 스트림으로부터 패킷 2 에 대한 ARQ2 가 전송되고, 액세스 포인트는 패킷 2' 의 시간에 새로운 패킷으로 응답하거나 또는 패킷을 재전송할 수 있다. ARQ3 및 ARQ4 에 대해 도시된 바와 같이, 각각의 하프-슬롯 패킷에 대해 유사한 메커니즘이 사용될 수도 있다.

또한, 단일한 도면으로 도시되지는 않았지만, 풀 슬롯의 4 개의 인터레이스를 갖는 도 14a 의 구성은 도 14b 에 도시된 바와 같은 하프-슬롯의 8 개의 인터레이스와 결합될 수도 있다. 한정적이 아닌 예로서, 도 14b 에서, 하프-슬롯 패킷 3 및 4 는 단일한 풀 슬롯 패킷으로 결합될 수 있다. 그 결과, 그 풀 슬롯 패킷에 대한 ARQ 가 ARQ3 의 시간에 발생할 것이고, ARQ4 는 존재하지 않을 것이다. 다른 방법으로, 임의의 소정의 4 슬롯 세그먼트는 풀 슬롯의 4 개의 인터레이스 또는 하프-슬롯의 8 개의 인터레이스를 포함할 수도 있다. 즉, 한정적이 아닌 예로서, 풀 슬롯의 4 개의 인터레이스가 후속할 수도 있는 하프-슬롯의 8 개의 인터레이스가 풀 슬롯의 4 개의 인터레이스에 후속할 수도 있다.

도 15 는 본 발명의 실시형태들에 사용될 수도 있는 페이로드 사이즈 및 재시도 횟수에 대한 다양한 변조 순서를 도시한다. 액세스 포인트는 패킷을 재전송해야 할 때마다, 그 패킷을 성공적으로 전송할 더 양호한 기회를 갖도록 변조를 변경할 수도 있다. 또한, 단말기는 순방향 링크 채널의 품질을 측정할 수도 있고, 이러한 정보를 액세스 포인트에 송신한다. 액세스 포인트는 그 수신된 채널 조건들을 사용하여, 수용가능한 송신 포맷 및 다음 패킷 송신의 레이트를 예측할 수도 있다. 한정적이 아닌 예로서, 단말기는 채널 품질 피드백 채널 (CQICH) 을 사용하여, 최상의 서빙 섹터의 채널 품질 측정값들을 기지국에 전달할 수도 있다. 채널 품질은 수신된 순방향 링크 신호들에 기초하여 캐리어 대 간섭 (C/I) 의 비율로 측정될 수도 있다. C/I 값은 채널 품질 표시자 (CQI) 심볼 상에 맵핑될 수도 있다.

또한, 단말기는 데이터 레이트 제어 (DRC) 정보를 액세스 포인트에 제공할 수도 있다. DRC 정보는, 예를 들어, 이전의 순방향 링크 송신으로부터의 C/I 측정값에 기초할 수도 있다. 액세스 포인트는 그 DRC 정보를 사용하여, DRC 정보의 수신에 후속하는 패킷에 대해 어떠한 타입의 변조가 사용될 지를 결정할 수도 있다.

스펙트럼 효율성은 변조 방식에 의해 결정된다. 다양한 변조 방식으 데이터 송신에 사용될 수도 있다. 각각의 변조 방식은, M 개의 신호 포인트들을 포함하는 신호 콘스텔레이션과 관련되며, 여기서 M>1 이다. 각각의 신호 포인트는 복소값에 의해 정의되고, B 비트 이진값에 의해 식별되며, 여기서 B≥1 이고 2B=M 이다. 심볼 맵핑에 있어서, 송신될 코드 비트들은 B 개의 코드 비트들의 세트로 먼저 그룹화된다. B 개의 코드 비트들의 각각의 세트는, 특정 신호 포인트에 맵핑되는 B 비트 이진 값을 형성하며, 그 그룹의 B 개의 코드 비트들에 대한 변조 심볼로서 송신된다. 따라서, 각각의 변조 심볼은 B 개의 코드 비트들에 대한 정보를 반송한다. 본 발명의 실시형태들에 사용될 수도 있는 몇몇 비한정적이고 예시적인 변조 프로세스는 직교 위상 시프트 키잉 방식 (QPSK), 8-위상 시프트 키잉 방식 (8-PSK), 16-직교 진폭 변조 (16-QAM) 및 64 QAM 이다.

따라서, 도 15 의 예로서, 4096 비트의 페이로드 사이즈에 대해, 패킷이 전송되는 제 1 시간에는 변조 차수 6 으로 전송될 수도 있다 (즉, 64QAM). 패킷이 재전송되어야 하면, 그 패킷이 전송되는 제 2 시간에, 변조 차수 6 (즉, 64QAM) 으로 다시 전송될 수도 있다. 그러나, 패킷이 제 2 시간에 재전송될 필요가 있으면 (즉, 제 3 송신), 액세스 포인트는 변조 차수 4 (즉, 16QAM) 로 변조를 변형할 수도 있다. 당업자는, 더 작은 페이로드 사이즈에 대해 더 작은 변조 차수가 사용될 수도 있고, 하프-슬롯 패킷 사이즈 내에 적합할 수도 있음을 인식할 것이다.

도 16 은 페이로드 사이즈 및 재시도의 횟수에 대해 달성될 수도 있는 다양한 데이터 레이트를 도시한다. 도 16 의 데이터 레이트는 도 15 로부터의 페이로드 사이즈, 송신 횟수, 및 변조 차수에 대응한다.

도 17 은 액세스 포인트 및 단말기의 블록도를 도시한다. 이 블록도는, 역방향 링크의 송신 및 수신에 사용된 동작 블록 또한 도시된 것을 제외하고는 도 9 의 블록도와 유사하다. 따라서, 도 9 에 대해 전술한 순방향 링크의 기능 설명은 도 17 에 동일하게 적용될 수 있다.

역방향 링크에 있어서, 단말기에서는, 제어기 (970) 가 RX CDM/OFDM 프로세서 (960) 로부터의 데이터를 사용하고, 전술한 바와 같이 성공적으로 하프-슬롯으로부터의 패킷이 성공적으로 수신되었는지 여부를 결정한다. 그 후, 제어기 (970) 및 TX 데이터 프로세서 (980) 가 ARQ 를 수집하고, 안테나 (952) 를 통한 액세스 포인트로의 송신을 위해 이를 송신기 (TMTR; 982) 에 전송한다. 액세스 포인트 측에서는, 수신기 (RCVR; 942) 가 안테나 (924) 를 통해 역방향 링크 정보를 수신한다. RX 데이터 프로세서 (940) 및 제어기 (930) 가 ARQ 를 디코딩하여, ACK/NACK 정보와 같은 정보, CQI 와 같은 순방향 링크 품질 정보, 및 DRC 와 같은 데이터 레이트 제어 정보를 검색한다.

DRC, CQI, 및 ACK/NACK 정보의 결합을 사용하여, 제어기는, 그 채널에 대한 다음 패킷이 상이한 변조 방식에 의해 전송되어야 하는지 여부를 결정할 수도 있다.

도 18 은 하프-슬롯 패킷들의 전송 및 수신에 대한 프로세스를 도시한다. 좌측의 프로세스 엘리먼트들은, 액세스 포인트에 의해 수행될 수도 있는 액세스 포인트 프로세스들 (1750) 이고, 좌측의 프로세스 엘리먼트들은, 단말기에 의해 수행될 수도 있는 단말기 프로세스 (1700) 이다. 도시된 프로세스들은 소정의 데이터 스트림에 대한 소정의 패킷의 전송 및 잠재적 재전송에 대한 것이다. 당업자는, 다수의 데이터 스트림의 전송 및 모니터링뿐만 아니라 데이터 스트림의 다수의 패킷들의 전송 및 모니터링에 다수의 다른 프로세스들이 관련됨을 인식할 것이다.

패킷 전송 프로세스는, DRC 정보를 단말기로부터 액세스 포인트로 전송하는 프로세스 (1702) 에서 시작할 수도 있다. 다른 방법으로, 액세스 포인트는 DRC 정보없이 패킷의 프로세싱을 시작할 수도 있다. 이것은, 데이터 스트림에서 후속 패킷들에 대해 특히 적용된다. 시작 지점 중 하나로부터 프로세스 (1752) 는 패킷에 대한 데이터 레이트 및 변조 방식을 결정한다. 이 결정은, 페이로드 사이즈뿐만 아니라 (존재한다면) DRC 정보에 의해 영향받을 수도 있다. 그 후, 프로세스 (1754) 는 하프-슬롯의 패킷을 단말기에 전송한다. 물론, 다른 프로세스들이 발생하여, 송신을 위해 준비된 임의의 소정의 슬롯 내에서 다른 트래픽 세그먼트들 또는 하프-슬롯들을 채울 수도 있다.

프로세스 (1704) 는, 단말기가 이 패킷에 대한 수신된 슬롯 및 더 상세하게는 해당 하프-슬롯을 복조 및 디코딩하는 것을 나타낸다. 프로세스 (1706) 는, 데이터가 성공적으로 수신되었는지 여부를 결정하기 위해 CEC 를 수행하는 것, CQI 를 개발하기 위해 채널 품질을 분석하는 것 또는 그 조합을 포함할 수도 있는 패킷 무결성을 결정한다. 판정 블록 (1708) 은, 비트 에러가 수신되면 재전송이 필요할 수도 있음을 나타낸다. 재전송이 필요하면, 프로세스 (1710) 는, NACK 가 전송되어야 한다고 정의한다. 재전송이 불필요하면, 프로세스 (1712) 는 ACK 가 전송되어야 한다고 정의한다. 프로세스 (1714) 는, 적어도 ACK/NACK 정보를 포함하는 ARQ 가 전송되는 것을 나타낸다. 또한, ARQ 는, 예를 들어, CQI 정보 및 DRC 정보와 같은 다른 정보를 포함할 수도 있다.

판정 블록 (1756) 은, ARQ 의 일부로서 ACK 또는 NACK 가 수신되었는지 여부를 액세스 포인트가 결정함을 나타낸다. ACK 가 수신되었으면, 현재의 패킷을 재전송할 필요가 없기 때문에, 프로세스는 종료된다. 데이터 스트림의 후속 패킷들에 대해, 프로세스는 액세스 포인트 프로세스 (1750) 또는 단말기 프로세스 (1700) 중 하나의 시작 프로세스로의 진입으로 반복될 것이다.

NACK 가 수신되면, 프로세스는 1752 로 루프하여, 패킷에 대한 데이터 레이트를 결정한다. 루프 백에서, 데이터 레이트 결정은 재시도 횟수 (도 18 에 미도시), 페이로드 사이즈, (존재한다면) DRC 정보, 및 (존재한다면) CQI 정보의 조합에 의해 영향받을 수도 있다.

당업자는 다양한 서로 다른 기술들 및 기법들 중 임의의 기술 또는 기법을 이용하여 정보 및 신호를 나타낼 수도 있음을 알 수 있다. 예를 들어, 상기의 설명 전반에 걸쳐 참조될 수도 있는 데이터, 명령, 커맨드 (commands), 정보, 신호, 비트, 심볼, 및 칩은 전압, 전류, 전자기파, 자계 또는 자성 입자, 광계 또는 광자, 또는 이들의 임의의 조합으로 나타낼 수도 있다.

또한, 당업자는 여기에서 개시된 실시형태들과 관련하여 설명된 다양한 예시적인 논리 블록들, 모듈들, 회로들, 및 알고리즘 단계들을 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이들의 조합으로 구현할 수도 있음을 알 수 있다. 하드웨어와 소프트웨어의 이러한 대체 가능성을 분명히 설명하기 위하여, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들 및 단계들을 주로 그들의 기능의 관점에서 상술하였다. 그러한 기능이 하드웨어로 구현될지 소프트웨어로 구현될지는 전체 시스템에 부과된 특정한 애플리케이션 및 설계 제약조건들에 의존한다. 당업자는 설명된 기능을 각각의 특정한 애플리케이션에 대하여 다양한 방식으로 구현할 수도 있지만, 그러한 구현의 결정이 본 발명의 범위를 벗어나도록 하는 것으로 해석하지는 않아야 한다.

여기에서 개시된 실시형태들과 관련하여 설명된 다양한 예시적인 논리 블록들, 모듈들, 회로들은 범용 프로세서, 디지털 신호 프로세서 (DSP), 주문형 집적회로 (ASIC), 필드 프로그래머블 게이트 어레이 (FPGA), 또는 기타 프로그래머블 로직 디바이스, 별도의 게이트 또는 트랜지스터 로직, 별도의 하드웨어 컴포넌트들, 또는 여기서 설명된 기능을 수행하도록 설계된 이들의 임의의 결합으로 구현 또는 수행될 수도 있다. 범용 프로세서는 마이크로프로세서일 수도 있지만, 다른 방법으로, 그 프로세서는 임의의 종래 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수도 있다. 또한, 프로세서는 컴퓨팅 디바이스들의 결합, 예를 들어, DSP 와 마이크로프로세서의 결합, 복수의 마이크로프로세서들, DSP 코어와 결합된 하나 이상의 마이크로프로세서들 또는 임의의 기타 다른 구성물로 구현될 수도 있다.

여기에 개시된 실시형태들과 관련하여 설명된 방법 또는 알고리즘의 단계는 프로세서에 의해 실행되는 하드웨어, 소프트웨어 모듈, 또는 그 2 개의 결합으로 직접 구현될 수도 있다. 소프트웨어 모듈은 RAM 메모리, 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터, 하드 디스크, 착탈형 디스크, CD-ROM, 또는 당업계에 알려진 임의의 다른 형태의 저장 매체에 상주할 수도 있다. 예시적인 저장 매체는 프로세서에 커플링되며, 그 프로세서는 저장 매체로부터 정보를 판독할 수 있고 저장 매체에 정보를 기입할 수 있다. 다른 방법으로, 저장 매체는 프로세서와 일체형일 수도 있다. 프로세서 및 저장 매체는 ASIC 내에 상주할 수도 있다. ASIC는 사용자 단말기 내에 상주할 수도 있다. 다른 방법으로, 프로세서 및 저장 매체는 사용자 단말기 내에 개별 컴포넌트로서 상주할 수도 있다.

개시되어 있는 실시형태들에 대한 이전의 설명은 당업자로 하여금 본 발명을 제조 또는 이용할 수 있도록 제공된다. 당업자는 이들 실시형태에 대한 다양한 변형들을 명백히 알 수 있으며, 여기에서 정의된 일반적인 원리들은 본 발명의 사상 또는 범위를 벗어나지 않고도 다른 실시형태들에 적용될 수도 있다. 따라서, 본 발명은 여기에서 설명된 실시형태들에 제한되는 것이 아니라, 여기에서 개시된 원리 및 신규한 특징들과 부합하는 최광의 범위를 부여하려는 것이다.

Claims

ACK/NACK (확인응답/부정적 확인응답) 정보를 포함하는 채널 정보를 원격국으로부터 수신하는 수신기;

적어도 하나의 프로세서;

상기 적어도 하나의 프로세서에 커플링되는 메모리; 및

출력 파형을 송신하도록 구성되는 송신기를 포함하며,

상기 적어도 하나의 프로세서는 적어도 하나의 슬롯을 포함하는 상기 출력 파형을 생성하도록 구성되고,

상기 슬롯 각각은 2 개의 하프-슬롯으로 세그먼트화되고, 적어도 하나의 하프-슬롯은 패킷의 데이터 유닛을 포함하고,

상기 적어도 하나의 프로세서는, 상기 데이터 유닛이 상기 원격국으로 재전송되어야 하는지 여부를 결정하기 위해 상기 ACK/NACK 정보를 해석하도록 구성되는, 장치.
제 1 항에 있어서,

상기 출력 파형은 적어도 하나의 추가적 슬롯을 더 포함하고,

상기 적어도 하나의 추가적 슬롯은: 풀 슬롯으로 구성되는 상기 패킷, 하프-슬롯으로 구성되는 또 다른 패킷, 및 풀 슬롯으로 구성되는 또 다른 패킷으로 이루어진 그룹으로부터 선택되는 또 다른 데이터 유닛을 포함하는, 장치.
제 1 항에 있어서,

상기 출력 파형은 하프-슬롯의 8 개의 인터리브, 풀 슬롯의 4 개의 인터리브, 또는 이들의 조합으로서 더 구성되는, 장치.
제 1 항에 있어서,

상기 채널 정보는 데이터 레이트 제어 정보를 더 포함하고,

상기 적어도 하나의 프로세서는 상기 데이터 레이트 제어 정보에 응답하여 상기 데이터 유닛에 대해 제 1 변조를 선택하도록 더 구성되는, 장치.
제 1 항에 있어서,

상기 적어도 하나의 프로세서는 상기 데이터 유닛에 대한 페이로드 사이즈에 상관되는 변조에 의해 상기 출력 파형을 생성하도록 더 구성되는, 장치.
제 1 항에 있어서,

상기 적어도 하나의 프로세서는, 상기 데이터 유닛이 재전송되어야 하는 것으로 상기 ACK/NACK 정보가 나타내면, 상기 데이터 유닛의 상이한 변조에 의해 새로운 출력 파형을 생성하도록 더 구성되고,

상기 송신기는 상기 새로운 출력 파형을 송신하도록 더 구성되는, 장치.
제 6 항에 있어서,

상기 새로운 출력 파형의 상기 상이한 변조는 상기 출력 파형의 변조보다 더 낮은 데이터 레이트가 되도록 선택되는, 장치.
제 6 항에 있어서,

상기 상이한 변조는, 직교 위상 시프트 키잉, 8-위상 시프트 키잉, 16-직교 진폭 변조 및 64-직교 진폭 변조로 이루어진 그룹으로부터 선택되는, 장치.
제 1 항에 있어서,

상기 채널 정보는 채널 품질 표시자를 더 포함하고,

상기 적어도 하나의 프로세서는, 상기 채널 품질 표시자를 해석하고, 상기 해석된 채널 품질 표시자에 응답하여 후속 데이터 유닛들에 대해 상이한 변조에 의해 새로운 출력 파형을 생성하도록 더 구성되고,

상기 송신기는 상기 새로운 출력 파형을 송신하도록 더 구성되는, 장치.
제 9 항에 있어서,

상기 상이한 변조는, 직교 위상 시프트 키잉, 8-위상 시프트 키잉, 16-직교 진폭 변조 및 64-직교 진폭 변조로 이루어진 그룹으로부터 선택되는, 장치.
제 1 항에 있어서,

상기 적어도 하나의 프로세서는,

각각의 하프-슬롯에서 적어도 하나의 트래픽 세그먼트 각각에 대해 코드 분할 멀티플렉싱 (CDM) 또는 직교 주파수 분할 멀티플렉싱 (OFDM) 을 선택하고,

상기 적어도 하나의 트래픽 세그먼트로 이루어진 출력 파형을 생성하도록 더 구성되며,

트래픽 세그먼트 각각은, 상기 트래픽 세그먼트에 대해 CDM 이 선택되면 CDM 데이터를 반송하고, 상기 트래픽 세그먼트에 대해 OFDM 이 선택되면 OFDM 데이터를 반송하는, 장치.
제 11 항에 있어서,

상기 적어도 하나의 프로세서는,

제 1 및 제 2 트래픽 세그먼트 각각에 대해 CDM 또는 OFDM 을 선택하고,

상기 제 1 및 제 2 트래픽 세그먼트 및 오버헤드 세그먼트로 이루어진 출력 파형을 생성하도록 더 구성되며,

상기 제 1 및 제 2 트래픽 세그먼트 각각은 CDM 데이터 또는 OFDM 데이터를 반송하고, 상기 오버헤드 세그먼트는 오버헤드 데이터를 반송하는, 장치.
제 11 항에 있어서,

상기 적어도 하나의 프로세서는,

다수의 캐리어들에 대한 다수의 트래픽 세그먼트 각각에 대해 CDM 또는 OFDM 을 선택하고,

상기 다수의 캐리어들에 대한 상기 다수의 트래픽 세그먼트들로 이루어진 출력 파형을 생성하도록 더 구성되며,

상기 트래픽 세그먼트 각각은 CDM 데이터 또는 ODFM 데이터를 반송하는, 장치.
제 11 항에 있어서,

상기 적어도 하나의 프로세서는,

CDM 데이터를 반송하는 트래픽 세그먼트로 이루어진 제 1 파형을 생성하고;

OFDM 데이터를 반송하는 트래픽 세그먼트로 이루어진 제 2 파형을 생성하고;

상기 제 1 파형 및 상기 제 2 파형에 기초하여 출력 파형을 생성하도록 더 구성되는, 장치.
적어도 하나의 프로세서;

상기 적어도 하나의 프로세서에 커플링되는 메모리; 및

ACK/NACK 정보를 포함하는 채널 정보를 송신하는 송신기를 포함하며,

상기 적어도 하나의 프로세서는 적어도 하나의 슬롯을 포함하는 입력 파형을 프로세싱하고,

상기 슬롯 각각은 2 개의 하프-슬롯으로 세그먼트화되고, 적어도 하나의 하프-슬롯은 패킷의 데이터 유닛을 포함하고,

상기 적어도 하나의 프로세서는, 상기 데이터 유닛이 정확한지 여부를 결정하기 위해 상기 데이터 유닛을 프로세싱하고, 상기 데이터 유닛의 프로세싱 결과에 응답하여 ACK/NACK (확인응답/부정적 확인응답) 을 생성하는, 장치.
제 15 항에 있어서,

상기 입력 파형은 적어도 하나의 추가적 슬롯을 더 포함하고, 상기 적어도 하나의 추가적 슬롯은: 풀 슬롯으로 구성되는 상기 패킷, 하프-슬롯으로 구성되는 또 다른 패킷, 및 풀 슬롯으로 구성되는 또 다른 패킷으로 이루어진 그룹으로부터 선택되는 또 다른 데이터 유닛을 포함하는, 장치.
제 15 항에 있어서,

상기 입력 파형은 하프-슬롯의 8 개의 인터리브, 풀 슬롯의 4 개의 인터리브, 또는 이들의 조합으로서 더 구성되는, 장치.
제 15 항에 있어서,

상기 적어도 하나의 프로세서는,

데이터 레이트 제어 정보를 생성하고,

상기 데이터 레이트 제어 정보를 상기 채널 정보에 포함하도록 더 구성되는, 장치.
제 15 항에 있어서,

상기 적어도 하나의 프로세서는,

수신된 신호 품질을 분석하고, 상기 수신된 신호 품질에 응답하여 채널 품질 표시자를 생성하고;

상기 채널 품질 표시자를 상기 채널 정보에 포함하도록 더 구성되는, 장치.
제 15 항에 있어서,

상기 적어도 하나의 프로세서는, 직교 위상 시프트 키잉, 8-위상 시프트 키잉, 16-직교 진폭 변조 및 64-직교 진폭 변조로 이루어진 그룹으로부터 선택되는 변조를 사용하여 상기 데이터 유닛을 프로세싱하도록 더 구성되는, 장치.
제 15 항에 있어서,

상기 적어도 하나의 프로세서는,

각각의 하프-슬롯에서 적어도 하나의 트래픽 세그먼트에 대해 코드 분할 멀티플렉싱 (CDM) 또는 직교 주파수 분할 멀티플렉싱 (OFDM) 이 사용되는지 여부를 결정하고;

CDM 이 사용되면, 수신된 샘플들을 프로세싱하여, 상기 트래픽 세그먼트에서 전송된 CDM 데이터를 복원하고;

OFDM 이 사용되면, 상기 수신된 샘플들을 프로세싱하여, 상기 트래픽 세그먼트에서 전송된 OFDM 데이터를 복원하도록 더 구성되는, 장치.
제 21 항에 있어서,

상기 적어도 하나의 프로세서는,

상기 수신된 샘플들을 프로세싱하여, 상기 트래픽 세그먼트에 사용된 서브캐리어들에 대한 수신된 심볼들을 획득하고;

상기 수신된 심볼들을 프로세싱하여, 상기 트래픽 세그먼트에서 전송된 상기 OFDM 데이터를 복원하도록 더 구성되는, 장치.
제 21 항에 있어서,

상기 적어도 하나의 프로세서는,

상기 수신된 샘플들을 필터링하여, 상기 트래픽 세그먼트에 사용된 서브캐리어들에 대한 필터링된 샘플들을 획득하고;

상기 필터링된 샘플들을 프로세싱하여, 상기 트래픽 세그먼트에 대한 입력 샘플들을 획득하고;

상기 입력 샘플들을 다중 직교 코드들로 디커버링하여, 수신된 심볼들을 획득하고;

상기 수신된 심볼들을 프로세싱하여, 상기 트래픽 세그먼트에서 전송된 상기 CDM 데이터를 복원하도록 더 구성되는, 장치.
제 21 항에 있어서,

상기 적어도 하나의 프로세서는,

상기 수신된 샘플들을 프로세싱하여, 복수의 서브캐리어들에 대한 주파수 도메인 심볼들을 획득하고;

상기 트래픽 세그먼트에 사용된 서브캐리어들에 대한 상기 주파수 도메인 심볼들을 프로세싱하여, 시간 도메인 샘플들을 획득하고;

상기 시간 도메인 샘플들을 다중 직교 코드들로 디커버링하여, 수신된 심볼들을 획득하고;

상기 수신된 심볼들을 프로세싱하여, 상기 트래픽 세그먼트에서 전송된 상기 CDM 데이터를 복원하도록 더 구성되는, 장치.
적어도 하나의 액세스 포인트; 및

적어도 하나의 단말기를 포함하며,

상기 적어도 하나의 액세스 포인트는,

ACK/NACK (확인응답/부정적 확인응답) 정보를 포함하는 채널 정보를 수신하는 액세스 포인트 수신기;

적어도 하나의 액세스 포인트 프로세서;

상기 적어도 하나의 액세스 포인트 프로세서에 커플링되는 액세스 포인트 메모리; 및

출력 파형을 송신하는 액세스 포인트 송신기를 포함하고,

상기 적어도 하나의 단말기는,

상기 출력 파형을 수신하는 단말기 수신기;

적어도 하나의 단말기 프로세서;

상기 적어도 하나의 단말기 프로세서에 커플링되는 단말기 프로세서; 및

상기 ACK/NACK 정보를 포함하는 채널 정보를 송신하는 단말기 송신기를 포함하며,

상기 적어도 하나의 액세스 포인트 프로세서는 적어도 하나의 슬롯을 포함하는 상기 출력 파형을 생성하도록 구성되고,

상기 슬롯 각각은 2 개의 하프-슬롯으로 세그먼트화되고, 적어도 하나의 하프-슬롯은 패킷의 데이터 유닛을 포함하고,

상기 적어도 하나의 액세스 포인트 프로세서는, 상기 데이터 유닛이 상기 원격국으로 재전송되어야 하는지 여부를 결정하기 위해 상기 ACK/NACK 정보를 해석하도록 구성되고,

상기 적어도 하나의 단말기 프로세서는 적어도 하나의 슬롯을 포함하는 입력 파형을 프로세싱하고,

상기 슬롯 각각은 2 개의 하프-슬롯으로 세그먼트화되고, 적어도 하나의 하프-슬롯은 패킷의 데이터 유닛을 포함하고,

상기 적어도 하나의 단말기 프로세서는, 상기 데이터 유닛이 정확한지 여부를 결정하기 위해 상기 데이터 유닛을 프로세싱하고, 상기 데이터 유닛의 프로세싱 결과에 응답하여 ACK/NACK (확인응답/부정적 확인응답) 을 생성하는, 통신 시스템.
제 25 항에 있어서,

상기 출력 파형은 적어도 하나의 추가적 슬롯을 더 포함하고,

상기 적어도 하나의 추가적 슬롯은: 풀 슬롯으로 구성되는 상기 패킷, 하프-슬롯으로 구성되는 또 다른 패킷, 및 풀 슬롯으로 구성되는 또 다른 패킷으로 이루어진 그룹으로부터 선택되는 또 다른 데이터 유닛을 포함하는, 통신 시스템.
제 25 항에 있어서,

상기 출력 파형은 하프-슬롯의 8 개의 인터리브, 풀 슬롯의 4 개의 인터리브, 또는 이들의 조합으로서 더 구성되는, 통신 시스템.
제 25 항에 있어서,

상기 채널 정보는 데이터 레이트 제어 정보를 더 포함하고,

상기 적어도 하나의 액세스 포인트 프로세서는 상기 데이터 레이트 제어 정보에 응답하여 상기 데이터 유닛에 대해 제 1 변조를 선택하도록 더 구성되는, 통신 시스템.
제 25 항에 있어서,

상기 적어도 하나의 액세스 포인트 프로세서는 상기 데이터 유닛에 대한 페이로드 사이즈에 상관되는 변조에 의해 상기 출력 파형을 생성하도록 더 구성되는, 통신 시스템.
제 25 항에 있어서,

상기 적어도 하나의 액세스 포인트 프로세서는, 상기 데이터 유닛이 재전송되어야 하는 것으로 상기 ACK/NACK 정보가 나타내면, 상기 데이터 유닛의 상이한 변조에 의해 새로운 출력 파형을 생성하도록 더 구성되고,

상기 송신기는 상기 새로운 출력 파형을 송신하도록 더 구성되는, 통신 시스템.
제 30 항에 있어서,

상기 새로운 출력 파형의 상기 상이한 변조는 상기 출력 파형의 변조보다 더 낮은 데이터 레이트가 되도록 선택되는, 통신 시스템.
제 30 항에 있어서,

상기 상이한 변조는, 직교 위상 시프트 키잉, 8-위상 시프트 키잉, 16-직교 진폭 변조 및 64-직교 진폭 변조로 이루어진 그룹으로부터 선택되는, 통신 시스템.
제 25 항에 있어서,

상기 채널 정보는 채널 품질 표시자를 더 포함하고,

상기 적어도 하나의 액세스 포인트 프로세서는, 상기 채널 품질 표시자를 해 석하고, 상기 해석된 채널 품질 표시자에 응답하여 후속 데이터 유닛들에 대해 상이한 변조에 의해 새로운 출력 파형을 생성하도록 더 구성되며,

상기 액세스 포인트 송신기는 상기 새로운 출력 파형을 송신하도록 더 구성되는, 통신 시스템.
제 33 항에 있어서,

상기 상이한 변조는, 직교 위상 시프트 키잉, 8-위상 시프트 키잉, 16-직교 진폭 변조 및 64-직교 진폭 변조로 이루어진 그룹으로부터 선택되는, 통신 시스템.
제 25 항에 있어서,

상기 적어도 하나의 액세스 포인트 프로세서는,

각각의 하프-슬롯에서 적어도 하나의 트래픽 세그먼트 각각에 대해 코드 분할 멀티플렉싱 (CDM) 또는 직교 주파수 분할 멀티플렉싱 (OFDM) 을 선택하고,

상기 적어도 하나의 트래픽 세그먼트로 이루어진 출력 파형을 생성하도록 더 구성되며,

트래픽 세그먼트 각각은, 상기 트래픽 세그먼트에 대해 CDM 이 선택되면 CDM 데이터를 반송하고, 상기 트래픽 세그먼트에 대해 OFDM 이 선택되면 OFDM 데이터를 반송하는, 통신 시스템.
제 35 항에 있어서,

상기 적어도 하나의 액세스 포인트 프로세서는,

제 1 및 제 2 트래픽 세그먼트 각각에 대해 CDM 또는 OFDM 을 선택하고,

상기 제 1 및 제 2 트래픽 세그먼트 및 오버헤드 세그먼트로 이루어진 출력 파형을 생성하도록 더 구성되며,

상기 제 1 및 제 2 트래픽 세그먼트 각각은 CDM 데이터 또는 OFDM 데이터를 반송하고, 상기 오버헤드 세그먼트는 오버헤드 데이터를 반송하는, 통신 시스템.
제 35 항에 있어서,

상기 적어도 하나의 액세스 포인트 프로세서는,

다수의 캐리어들에 대한 다수의 트래픽 세그먼트 각각에 대해 CDM 또는 OFDM 을 선택하고,

상기 다수의 캐리어들에 대한 상기 다수의 트래픽 세그먼트들로 이루어진 출력 파형을 생성하도록 더 구성되며,

상기 트래픽 세그먼트 각각은 CDM 데이터 또는 ODFM 데이터를 반송하는, 통신 시스템.
제 35 항에 있어서,

상기 적어도 하나의 액세스 포인트 프로세서는,

CDM 데이터를 반송하는 트래픽 세그먼트로 이루어진 제 1 파형을 생성하고;

OFDM 데이터를 반송하는 트래픽 세그먼트로 이루어진 제 2 파형을 생성하고;

상기 제 1 파형 및 상기 제 2 파형에 기초하여 출력 파형을 생성하도록 더 구성되는, 통신 시스템.
액세스 포인트에서 출력 파형을 생성하는 단계로서, 상기 출력 파형은 적어도 하나의 슬롯을 포함하고, 상기 슬롯 각각은 2 개의 하프-슬롯으로 세그먼트화되고, 적어도 하나의 하프-슬롯은 패킷의 데이터 유닛을 포함하는, 상기 출력 파형을 생성하는 단계;

단말기에서, 상기 출력 파형을 프로세싱하여, 상기 데이터 유닛을 추출하는 단계; 상기 데이터 유닛을 프로세싱하여, 상기 데이터 유닛이 정확한지 여부를 결정하는 단계; 상기 데이터 유닛의 프로세싱에 응답하여, ACK/NACK (확인응답/부정적 확인응답) 정보를 생성하는 단계; 및 상기 ACK/NACK 정보를 포함하는 채널 정보를 송신하는 단계; 및

상기 데이터 유닛이 재송신되어야 하는지 여부를 결정하기 위해 상기 액세스 포인트에서 상기 ACK/NACK 정보를 해석하는 단계를 포함하는, 통신 시스템에서의 방법.
제 39 항에 있어서,

상기 출력 파형은 적어도 하나의 추가적 슬롯을 더 포함하고,

상기 적어도 하나의 추가적 슬롯은: 풀 슬롯으로 구성되는 상기 패킷, 하프-슬롯으로 구성되는 또 다른 패킷, 및 풀 슬롯으로 구성되는 또 다른 패킷으로 이루 어진 그룹으로부터 선택되는 또 다른 데이터 유닛을 포함하는, 통신 시스템에서의 방법.
제 39 항에 있어서,

상기 출력 파형은 하프-슬롯의 8 개의 인터리브, 풀 슬롯의 4 개의 인터리브, 또는 이들의 조합으로서 더 구성되는, 통신 시스템에서의 방법.
제 39 항에 있어서,

상기 채널 정보에 포함된 데이터 레이트 제어 정보에 응답하여 상기 데이터 유닛에 대해 제 1 변조를 선택하는 단계를 더 포함하는, 통신 시스템에서의 방법.
제 39 항에 있어서,

상기 출력 파형은 상기 데이터 유닛에 대한 페이로드 사이즈에 상관되는 변조에 의해 더 생성되는, 통신 시스템에서의 방법.
제 39 항에 있어서,

상기 데이터 유닛이 재전송되어야 하는 것으로 상기 ACK/NACK 정보가 나타내면, 상기 데이터 유닛의 상이한 변조에 의해 새로운 출력 파형을 생성하는 단계; 및

상기 새로운 출력 파형을 송신하는 단계를 더 포함하는, 통신 시스템에서의 방법.
제 44 항에 있어서,

상기 새로운 출력 파형의 상기 상이한 변조는 상기 출력 파형의 변조보다 더 낮은 데이터 레이트가 되도록 선택되는, 통신 시스템에서의 방법.
제 44 항에 있어서,

상기 상이한 변조는, 직교 위상 시프트 키잉, 8-위상 시프트 키잉, 16-직교 진폭 변조 및 64-직교 진폭 변조로 이루어진 그룹으로부터 선택되는, 통신 시스템에서의 방법.
제 39 항에 있어서,

상기 채널 정보에 포함된 채널 품질 표시자를 해석하는 단계;

상기 해석에 응답하여 후속 데이터 유닛에 대해 상이한 변조에 의해 새로운 출력 파형을 생성하는 단계; 및

상기 새로운 출력 파형을 송신하는 단계를 더 포함하는, 통신 시스템에서의 방법.
제 47 항에 있어서,

상기 상이한 변조는, 직교 위상 시프트 키잉, 8-위상 시프트 키잉, 16-직교 진폭 변조 및 64-직교 진폭 변조로 이루어진 그룹으로부터 선택되는, 통신 시스템에서의 방법.
제 39 항에 있어서,

각각의 하프-슬롯에서 적어도 하나의 트래픽 세그먼트 각각에 대해 코드 분할 멀티플렉싱 (CDM) 또는 직교 주파수 분할 멀티플렉싱 (OFDM) 을 선택하는 단계; 및

상기 적어도 하나의 트래픽 세그먼트로 이루어진 출력 파형을 생성하는 단계를 더 포함하며,

트래픽 세그먼트 각각은, 상기 트래픽 세그먼트에 대해 CDM 이 선택되면 CDM 데이터를 반송하고, 상기 트래픽 세그먼트에 대해 OFDM 이 선택되면 OFDM 데이터를 반송하는, 통신 시스템에서의 방법.
제 49 항에 있어서,

제 1 및 제 2 트래픽 세그먼트 각각에 대해 CDM 또는 OFDM 을 선택하는 단계; 및

상기 제 1 및 제 2 트래픽 세그먼트 및 오버헤드 세그먼트로 이루어진 출력 파형을 생성하는 단계를 더 포함하며,

상기 제 1 및 제 2 트래픽 세그먼트 각각은 CDM 데이터 또는 OFDM 데이터를 반송하고, 상기 오버헤드 세그먼트는 오버헤드 데이터를 반송하는, 통신 시스템에 서의 방법.
제 49 항에 있어서,

다수의 캐리어들에 대한 다수의 트래픽 세그먼트 각각에 대해 CDM 또는 OFDM 을 선택하는 단계; 및

상기 다수의 캐리어들에 대한 상기 다수의 트래픽 세그먼트들로 이루어진 출력 파형을 생성하는 단계를 더 포함하며,

상기 트래픽 세그먼트 각각은 CDM 데이터 또는 ODFM 데이터를 반송하는, 통신 시스템에서의 방법.
제 49 항에 있어서,

CDM 데이터를 반송하는 트래픽 세그먼트로 이루어진 제 1 파형을 생성하는 단계;

OFDM 데이터를 반송하는 트래픽 세그먼트로 이루어진 제 2 파형을 생성하는 단계; 및

상기 제 1 파형 및 상기 제 2 파형에 기초하여 출력 파형을 생성하는 단계를 더 포함하는, 통신 시스템에서의 방법.