KR20080058907A

KR20080058907A - 액정표시장치의 공정편차 보상방법

Info

Publication number: KR20080058907A
Application number: KR1020060133118A
Authority: KR
Inventors: 박승준
Original assignee: 엘지디스플레이 주식회사
Priority date: 2006-12-22
Filing date: 2006-12-22
Publication date: 2008-06-26

Abstract

본 발명은 IPS 모드와 같은 액정표시장치의 액정패널 제조시 박막트랜지스터 어레이기판상에 형성된 화소전극과 공통전극간 전극간격, 그리고 컬러필터기판과 합착한 후의 과정에서 기인하는 셀 갭과 같은 공정편차를 계조전압으로 보상하려는 액정표시장치의 공정편차 보상방법에 관한 것으로서, 본 발명의 하나의 실시예에 따른 액정표시장치의 공정편차 보상방법은 제1기판 및 제2기판을 합착하는 과정에서, 상기 제1기판상의 화소전극과 공통전극간 간격 및 상기 두 기판 사이의 액정 셀 간격을 측정함과 동시에 셀 간격 데이터를 중앙 컴퓨터로 저장하여 공정편차에 따른 보정값을 산출하고, 그 보정값을 정상적인 공정상태에서의 계조전압 선택데이터에 연산하여 보정된 계조전압 선택데이터를 생성하는 단계와; 상기 합착된 기판을 검사한 후, 적어도 하나의 액정패널로 출하하여 개별 액정패널에 게이트 PCB 및 EEP-ROM을 구비한 데이터 PCB를 조립하는 단계와; 상기 메인 컴퓨터로부터의 보정된 계조전압 선택데이터를 EEP-ROM에 써넣는 단계; 및 상기 EEP-ROM으로부터 보정된 계조전압 선택데이터를 읽어내어 초기화하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

전극간 간격, 셀 갭, IPS 모드

Description

액정표시장치의 공정편차 보상방법{METHOD FOR COMPENSATING VARIATION OF CONSTRUCTION PROGRESS IN LIQUID CRYSTAL DISPLAY DEVICE}

도 1은 종래기술에 따른 IPS 모드 액정표시장치의 제조공정순서를 나타내는 순서도

도 2는 도 1의 제조공정단계에서 발생하는 전극간격편차에 따른 그레이 곡선을 나타내는 도면

도 3은 본 발명의 하나의 실시예에 따른 IPS 모드 액정표시장치의 제조공정순서를 나타내는 순서도

도 4는 본 발명의 다른 실시예에 따른 IPS 모드 액정표시장치의 제조공정순서를 나타내는 순서도

본 발명은 액정표시장치(Liquid Crystal Display; LCD)의 공정편차 보상방법에 관한 것으로서, 더 자세하게는 IPS 모드와 같은 액정표시장치의 액정패널 제조시 박막트랜지스터 어레이기판상에 형성되는 화소전극과 공통전극 사이의 전극간격, 그리고 컬러필터기판과의 합착 과정에서 기인하는 셀 갭과 같은 공정편차를 보 정된 계조전압으로 보상하려는 것에 관련된다.

최근 들어 디스플레이에 대한 관심이 고조되고 휴대 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube: CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)와 관련한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중에서도 액정표시장치는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크 탑 모니터 등에 활발하게 적용되고 있다.

그러면 도 1을 참조하여 IPS(In-Plain Switching) 모드 방식의 액정표시장치와 관련한 전체적인 제조과정을 간략하게 살펴보고자 한다. 도면에 나타낸 바와 같이 액정표시장치는 통상적으로 하판인 박막트랜지스터 어레이기판 및 상판인 컬러필터기판의 제조 단계(S11), 액정 셀 공정단계(S13), 오토 프로브(Auto Probe) 검사단계(S15), 그리고 LCD모듈 공정단계(S17) 등 크게 4개의 부분으로 구분해 볼 수 있다.

여기에서, 먼저 상·하판의 제조단계(S11)는 유리기판상에 종횡으로 배열되어 화소 영역을 정의하는 게이트 라인과 데이터 라인, 그 게이트 라인 및 데이터 라인의 교차영역에 형성된 스위칭소자인 박막 트랜지스터, 그리고 그 화소 영역상에 형성된 화소전극 및 공통전극이 구성되는 어레이 기판과, 유리기판상에 형성되는 색상을 구현하는 적(R), 녹(G), 청(B)의 서브컬러필터와 그 서브컬러필터 사이를 구분하고 액정층을 투과하는 광을 차단하기 위한 블랙매트릭스(Black Matrix)로 구성되는 컬러필터기판의 제조 과정을 의미한다.

또한 액정셀 공정(S13)은 배향막 단계, 어레이 기판 및 컬러필터기판의 합착 단계, 그리고 액정층 형성단계를 포함한다. 다시 말해, 배향막 단계는 어레이 기판과 컬러필터기판 사이에 형성되는 액정층의 액정분자에 배향 규제력 또는 표면 고정력을 제공하기 위하여 배향막의 러빙(rubbing) 공정을 진행하게 되고, 어레이 기판 및 컬러필터기판의 합착 단계는 두 기판을 세정한 다음, 어레이 기판에 셀 갭을 일정하게 유지하기 위한 스페이서(spacer)를 산포하고 컬러필터기판의 외곽부에 실링재를 도포한 후, 두 기판에 압력을 가하여 합착하게 되며, 액정층 형성 단계는 낱개로 가공된 액정패널의 액정주입구를 통해 액정을 주입하고 그 액정주입구를 봉지하여 액정층을 형성하게 된다.

그리고 위의 셀 공정을 마친 액정패널은 외관 및 전기적 불량 검사를 위하여 오토프로브(Auto Probe) 및 오토비젼 검사(Auto Vision Probe)를 수행하게 된다(S15). 예를 들어 컬러필터 돌기, 사선얼룩, 러빙 줄무늬, 핀 홀, 게이트 라인 및 데이터 라인의 단선 또는 합선 등을 검사하는데, 이후에는 대부분 작업자의 눈을 이용하여 직접 검사하는 목시검사도 함께 수행하였다.

한편 LCD 모듈 공정 단계(S17)에서는 게이트 구동부가 구성된 게이트 PCB, 그리고 데이터 구동부가 구성된 데이터 PCB를 조립하는 단계를 포함하여 액정패널로 빛을 제공하기 위한 백라이트장치 및 상·하부커버의 조립단계 등이 이루어져 왔다.

그러나, 이와 같은 IPS 모드 방식의 액정표시장치에 있어서 전압 특성은 대 략 2부분에서의 공정편차에 의하여 초래될 수 있는데, 이와 관련해서는 아래의 수학식 1을 참조하여 설명을 덧붙이고자 한다.

여기에서, d는 전극간 간격, l은 셀 갭, k는 상수,

₀는 액정유전율, △

은 유전 변동율이다.

위의 수학식 1에서 볼 수 있는 바와 같이, 액정표시장치는 모델마다 어레이 기판의 제조과정에서 형성된 화소 전극과 그 화소 전극 위에 형성하는 공통전극 사이에 수평 전계를 형성하기 위하여 소정의 전극간격(d)이 요구되고 있다. 그러나 공정상에서는 실질적으로 이러한 전극간격(d)에 편차가 발생하고 있을 뿐만 아니라, 어레이 기판과 컬러필터기판의 합착 후에도 그 두 기판 사이의 셀 갭(l)도 다르게 되는 문제점이 발생하게 된다.

결국 이와 같은 공정편차는 도 2(a) 및 도 2(b)에 나타낸 그레이 스케일상의 곡선에서도 볼 수 있듯이 인가전압에 대한 투과율이 변경됨으로써 아울러 감마기준전압도 변화하게 되고, 그 결과 화질의 저하로 이어지게 된다.

따라서, 본 발명은 이와 같은 문제점을 개선하기 위하여 위의 두 공정 단계에서 추출한 전극간 간격 데이터 및 셀 갭 데이터를 공정 과정상 별도로 구비된 개 별 컴퓨터 혹은 메인 컴퓨터에 저장해 두었다가 LCD 모듈과정에서 준비되는 EEP-ROM에 써놓고 그 데이터에 기준해 타이밍 컨트롤러를 동작하게 함으로써, 결국 타이밍 컨트롤러가 공정 편차만큼을 보정한 계조전압을 선택하여 출력할 수 있도록 하려는데 그 목적이 있다.

그리고, 이와 같은 목적 달성은 본 발명을 통하여 더욱더 구체화될 수 있다. 즉, 본 발명의 하나의 실시예에 따른 액정표시장치의 공정편차 보상방법은 제1기판 및 제2기판을 준비하는 단계와; 상기 제1기판상의 화소전극과 공통전극간 간격을 측정함과 동시에 전극 간격 데이터를 메인 컴퓨터에 저장하여 공정편차에 따른 보정값을 산출하고, 그 보정값을 정상적인 공정상태에서의 계조전압 선택데이터에 연산하여 보정된 계조전압 선택데이터를 생성하는 단계와; 상기 제1기판상에 적어도 하나의 제2기판을 합착하는 단계와; 상기 합착된 두 기판 사이의 액정 셀 간격을 측정함과 동시에 셀 간격 데이터를 메인 컴퓨터로 저장하여 공정편차에 따른 보정값을 산출하고, 그 보정값을 정상적인 공정상태에서의 계조전압 선택데이터에 연산하여 보정된 계조전압 선택데이터를 생성하는 단계와; 상기 합착된 기판을 검사하는 단계와; 상기 합착된 기판을 스크라이빙(scribing) 및 그라인딩(grinding) 한 후, 적어도 하나의 액정패널로 출하하는 단계와; 상기 개별 액정패널에 게이트 PCB(Printed Circuit Board) 및 EEP-ROM(electrically erasable programmable ROM)을 구비한 데이터 PCB를 조립하는 단계와; 상기 메인 컴퓨터로부터의 보정된 계조전압 선택데이터를 EEP-ROM에 써넣는 단계와; 상기 액정패널을 구비하는 액정표시 장치모듈 과정을 수행하는 단계; 및 상기 EEP-ROM으로부터 보정된 계조전압 선택데이터를 읽어내어 초기화하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

또한, 본 발명의 다른 실시예에 따른 액정표시장치의 공정편차 보상방법은 제1기판 및 제2기판을 준비하는 단계와; 상기 제1기판상의 화소전극과 공통전극간 간격을 측정함과 동시에 전극 간격 데이터를 메인 컴퓨터에 저장하고 그 값을 정상적인 공정 상태에서의 기준값과 비교하여 공정편차에 따른 보정값을 산출하는 단계와; 상기 제1기판상에 적어도 하나의 제2기판을 합착하는 단계와; 상기 합착된 두 기판 사이의 액정 셀 간격을 측정함과 동시에 셀 간격 데이터를 메인 컴퓨터로 저장하고 그 값을 정상적인 공정 상태에서의 기준값과 비교하여 공정편차에 따른 보정값을 산출하는 단계와; 상기 합착된 기판을 검사하는 단계와; 상기 합착된 기판을 스크라이빙 및 그라인딩 한 후, 적어도 하나의 액정패널로 출하하는 단계와; 상기 개별 액정패널에 게이트 PCB 및 EEP-ROM을 구비한 데이터 PCB를 조립하는 단계와; 상기 메인 컴퓨터로부터의 보정값을 EEP-ROM에 써넣는 단계와; 상기 액정패널을 구비하는 액정표시장치모듈 과정을 수행하는 단계; 및 타이밍 컨트롤러(Timing Controller; T-CON)이 초기화를 수행하되, 내부에 저장된 정상적인 공정상태에서의 계조전압 선택데이터를 읽어내어 보정하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

그러면, 위의 보상방법들과 관련해 도면을 참조하여 구체적으로 설명하고자 한다. 도 3은 본 발명의 하나의 실시예에 따른 IPS 모드 액정표시장치의 공정편차 보상방법을 나타내는 순서도이다. 먼저, 박막트랜지스터 어레이기판을 나타내는 제 1기판과 컬러필터기판을 나타내는 제2기판을 준비하는 단계를 수행한다(S101). 물론 여기에서 제시하는 제1기판 및 제2기판은 특정 단계까지의 공정이 완료된 상태를 지칭하는 것으로서, 제1기판은 유리기판상에 형성된 게이트 전극 및 게이트 배선과, 게이트 절연막, 액티브층 및 도전층, 보호막, 화소전극, 그리고 그 화소전극상에 형성하되, 화소전극과 소정간격을 갖고 형성되는 공통전극을 포함하고 있고, 반면 제2기판은 유리기판상에 일정간격으로 이격되어 형성되는 블랙매트릭스, 그 블랙매트릭스 사이에 형성되는 컬러필터 및 컬러필터상에 형성되는 오버코트층을 포함하고 있다.

무엇보다 본 발명에서는 위의 제1기판을 준비함에 있어서, 부가적으로는 최초의 유리기판상에 게이트 전극 및 게이트 배선을 형성하는 것으로부터 시작하여 화소 전극까지 형성하고, 그 화소 전극상에 공통전극을 형성한 단계에서 별도의 측정장비를 이용하여 두 전극간 간격을 측정하고, 동시에 그 전극간격 데이터를 개별 PC 혹은 공정상 인라인(In-Line) 시스템에 사용되는 메인 PC로 보내어 저장하게 된다(S120a). 무엇보다 이후 단계에서의 공정이 개별 액정패널들로 출하하는 단계를 포함하고 있기 때문에, 그 측정데이터를 산출하는 방법은 개별 액정패널을 단위로 하는 제1기판상의 중앙 부위만을 측정하여 데이터를 산출하거나, 혹은 무작위(random)로 여러 부위를 측정한 다음 그 데이터를 산출하여 평균값을 개별 PC 혹은 메인 PC에 저장하게 된다.

또한 가장 바람직한 경우에서의 개별 PC 혹은 메인 PC라면 공통적으로 별도의 측정장비들로부터 보내오는 공정조건데이터를 입력하였다가 먼저 정상적인 상태 에서의 공정 기준값과 비교하여 그 차분에 해당하는 공정편차로부터 정상적인 상태에서의 계조전압에 얼마 정도의 증, 가감을 수행해야 하는지에 관계된 실질적인 보정값을 산출해낸다(S120b).

가령 정상적인 공정상태에서의 기준값 대비 공정오차가 0.1㎛였고 그 공정오차에 따라 계조전압값이 0.1V가 가산되어야 하는 경우라면, 여기에서 0.1㎛는 공정편차가 되는 것이고 0.1V는 보정값에 해당하게 된다. 그리고 그 이후에 개별 PC 혹은 메인 PC에서는 그 보정값을 정상적인 상태에서 기준으로 하였던 룩-업 테이블상의 계조전압 선택데이터와 자체적 연산을 수행함으로써 전체적으로 보정된 새로운 계조전압 선택데이터를 생성하게 된다(S120c).

그리고 앞서 언급한 제1기판 및 제2기판의 준비 단계(S101)에 이어서는 제1기판과 적어도 하나의 제2기판을 합착하는 단계가 이루어진다(S103). 물론 여기에서의 제1기판 및 제2기판의 합착 단계는 공통적으로 배향막 형성과 러빙 단계를, 그리고 제1기판상의 액정적하단계와 제2기판상의 실패턴 형성단계를 각각 포함하는 것으로서 그 결과 압력을 가하지 않더라도 두 기판 사이에는 갭이 형성되는 것이다. 뿐만 아니라 대형의 제1기판상에는 복수 개의 제2기판을 합착할 수 있는데, 그 제2기판을 제1기판보다 작게 형성하는 경우에는 약간 어긋나게 합착함으로써 제1기판의 일측으로 접촉패턴, 즉 패드(pad)도 함께 형성할 수 있게 된다.

이와 같은 두 기판의 합착 단계(S103)가 끝나게 되면, 이제 그 과정의 연장선상에서 새로운 공정조건을 측정하는 단계가 이루어진다(S120). 예컨대 별도로 마련되는 측정장비를 통하여 두 기판간 셀 갭을 측정하게 되고, 그 셀 갭 데이터를 앞서 언급한 바 있는 동일 PC로 저장시키게 된다(S120a). 물론 여기에서의 데이터도 앞서서의 전극 간격 데이터 산출방법과 동일하게 이루어지고, 뿐만 아니라 보정값 산출 단계(S120b) 및 보정된 계조전압 생성 단계(120c)를 포함하는 동일한 과정을 반복하게 된다.

또한 위와 같이 합착된 두 기판은 계속해서 외관 및 전기적 불량 상태를 확인하기 위하여 비젼자동검사(Vision Auto Probe)를 수행하게 된다(S105). 여기에서는 예를 들어 컬러필터 돌기, 사선얼룩, 러빙 줄무늬, 핀 홀, 게이트 라인 및 데이터 라인의 단선 또는 합선 등을 검사하게 된다.

계속해서 위의 검사 과정이 완료되면, 앞서서의 적어도 하나의 제2기판과 동일한 수로 형성되는 개별 단위의 액정패널을 출하하게 된다(S107). 이와 관련해서는 일반적으로 다이아몬드 휠과 같은 절삭기구를 사용한 스크라이빙과, 그 액정패널의 모서리를 연마하는 그라인딩 단계를 포함하여 이루어진다.

그리고 개별 단위로 출하되는 액정패널은 후속공정으로서 보드(Board), 즉 게이트 PCB 및 데이터 PCB 등을 조립하는 단계로 이어진다(S109). 무엇보다 본 발명에서의 게이트 PCB 혹은 데이터 PCB상에는 액정패널을 구동하기 위한 구동회로의 일부분으로서 EEP-ROM이 구비되는데, 그 EEP-ROM은 개별 PC 혹은 메인 PC와도 IIC 통신을 통하여 연동하게 된다.

한편, 개별 PC 혹은 메인 PC는 앞서서 이미 언급한 바 있듯이 2번에 걸쳐 추출한 공정조건데이터를 저장하고 난 후, 새로이 생성한 보정된 계조전압 선택데이터를 룩-업 테이블(Look-up table) 형태로서 EEP-ROM에 써넣을 수 있게 된 다(S111). 다만, 메인 PC는 그 보정값을 정상적인 상태에서 기준으로 하였던 룩-업 테이블상의 계조전압 선택데이터와 자체적 연산을 수행함으로써 전체적으로 보정된 새로운 계조전압 선택데이터를 생성하여 EEP-ROM에 써넣을 수 있다면, 개별 PC의 경우에는 그 보정값을 고려하여 산출해 낸 보정된 계조전압 선택데이터를 외부 작업자가 프로그래밍 작업에 의하여 EEP-ROM에 써넣을 수 있을 것이다.

이와 같은 과정이 완료되면, 이어서는 LCD 모듈 단계로 이어진다(S113). 다시 말해, 액정패널로 빛을 제공하기 위한 백라이트장치와 그 백라이트장치로부터 액정패널 쪽으로 진행하는 광의 특성을 보완하기 위한 광학 시트들이 구비될 뿐 아니라, 상·하부커버의 조립 등도 이루어진다.

그리고 위의 LCD 모듈을 구동하기 구동 회로부의 일부로서 T-CON의 초기화 단계를 수행하게 된다(S115). 예를 들어 LCD TV와 같은 액정표시장치의 T-CON은 초기 구동시 내부적 프로그램, 즉 메인 PCB로부터 보드 내의 시리얼 통신규약인 시리얼 데이터(Serial Data) 및 시리얼 클럭(Serial Clock)의 2라인을 통한 IIC(Inter-Integrated Circuit) 통신방식을 이용하여 앞서 룩-업 테이블 형태로 EEP-ROM에 저장한 보정된 계조전압 선택데이터를 우선적으로 읽어오게 되고, 이어 그 데이터를 IIC 통신방식을 사용하여 감마 버퍼(Gamma Buffer)로 전송하며, 그 전송된 디지털 데이터를 아날로그 데이터 전압값으로 변경한 후 데이터 구동 IC로 출력함으로써 초기화과정을 마무리하게 되는 것이다.

도 4는 본 발명의 다른 실시예에 따른 IPS 모드 액정표시장치의 공정편차 보상방법을 나타낸다. 도 3에서의 보상방법과 비교할 때 크게 공정조건 데이터를 저 장하는 개별 PC 혹은 메인 PC, 그리고 EEP-ROM상에 저장되는 데이터 종류 및 T-CON의 역할이 조금 상이하게 된다. 다시 말해, 개별 PC 혹은 메인 PC는 공통적으로 별도의 측정장비들로부터 보내오는 공정조건데이터를 입력하였다가 정상적인 상태에서의 공정 기준값과 비교하여 그 차분에 해당하는 공정편차로부터 얼마 정도의 증·가감을 수행해야 하는지에 관계된 실질적인 보정값을 산출해 낸다(S220). 그리고 EEP-ROM에는 그 보정값을 저장하게 되는 것이다(S211). 이와 관련해서는 앞서서 이미 설명한 바 있다.

한편, T-CON은 초기화 과정에서 내부의 EEP-ROM에 저장된 기준되는 계조전압 선택데이터를 읽어내는 모든 과정(S215)에 부가적으로 그 계조전압 선택데이터와 위의 보정값을 감/가산할 수 있도록 하는 별도의 연산회로를 구성함으로써 전체적으로 볼 때는 공정상 발생할 수 있는 공정편차에 따른 계조전압을 보상할 수 있게 되는 것이다.

그 이외에도 지금까지 기술한 바 있는 IPS 방식의 액정표시장치는 TN 방식의 액정표시장치에도 얼마든지 적용될 수 있다. 다만, 공정상 전극 형성 방식에서 오는 차이로 인해 그 공정조건 데이터는 셀 갭 데이터로 한정되겠지만 그것 또한 본 발명에 따른 액정표시장치의 공정편차 보상방법에 포함될 것이므로 본 발명의 권리범위는 이후에 기술될 특허청구범위에 밝혀두고자 한다.

지금까지의 구성 결과 본 발명에 따른 액정표시장치의 공정편차 보상방법은 액정패널의 공정상 발생하게 되는 공정편차를 도출해 내고, 그 도출해 낸 편차에 상응하는 차분의 계조 전압을 정상적인 상태에서의 계조전압 선택데이터에 보상함으로써 결국 액정패널에서 야기되는 화질저하 문제를 해결할 수 있을 것이다.

Claims

제1기판 및 제2기판을 합착하는 과정에서, 상기 제1기판상의 화소전극과 공통전극간 간격 및 상기 두 기판 사이의 액정 셀 간격을 측정함과 동시에 셀 간격 데이터를 중앙 컴퓨터로 저장하여 공정편차에 따른 보정값을 산출하고, 그 보정값을 정상적인 공정상태에서의 계조전압 선택데이터에 연산하여 보정된 계조전압 선택데이터를 생성하는 단계;

상기 합착된 기판을 검사한 후, 적어도 하나의 액정패널로 출하하여 개별 액정패널에 게이트 PCB(Printed Circuit Board) 및 EEP-ROM(electrically erasable programmable ROM)을 구비한 데이터 PCB를 조립하는 단계;

상기 메인 컴퓨터로부터의 보정된 계조전압 선택데이터를 EEP-ROM에 써넣는 단계; 및

상기 EEP-ROM으로부터 보정된 계조전압 선택데이터를 읽어내어 초기화하는 단계를 포함하여 이루어지는 액정표시장치의 공정편차 보상방법.
제1항에 있어서, 상기 제1기판은 유리기판상에 형성된 게이트 전극 및 게이트 배선과; 상기 게이트 전극 및 게이트 배선상에 형성되는 게이트 절연막과; 상기 절연막상에 형성되는 액티브층 및 도전층과; 상기 액티브층 및 도전층상에 형성되는 보호막과; 상기 보호막상에 형성되는 화소전극; 및 상기 화소전극상에 형성하되, 화소전극과 소정간격을 갖고 형성되는 공통전극으로 구성되는 것을 특징으로 하는 액정표시장치의 공정편차 보상방법.
제1항에 있어서, 상기 제2기판은 유리기판상에 일정간격으로 이격되어 형성되는 블랙매트릭스와; 상기 블랙매트릭스 사이에 형성되는 컬러필터; 및 상기 컬러필터상에 형성되는 오버코트층으로 구성되는 것을 특징으로 하는 액정표시장치의 공정편차 보상방법.
제1항에 있어서, 상기 제1기판상의 화소전극과 공통전극간 간격측정은 공통전극을 형성한 다음 단계에서 이루어지는 것을 특징으로 하는 액정표시장치의 공정편차 보상방법.
제1항에 있어서, 상기 데이터를 읽어내어 초기화하는 단계는 타이밍 컨트롤러에서 이루어지는 것을 특징으로 하는 액정표시장치의 공정편차 보상방법.
제1기판 및 제2기판을 합착하는 과정에서, 상기 제1기판상의 화소전극과 공통전극간 간격 및 상기 두 기판 사이의 액정 셀 간격을 측정함과 동시에 셀 간격 데이터를 중앙 컴퓨터로 저장하고 그 값을 정상적인 공정 상태에서의 기준값과 비교하여 공정편차에 따른 보정값을 산출하는 단계;

상기 합착된 기판을 검사한 후, 적어도 하나의 액정패널로 출하하여 개별 액정패널에 게이트 PCB(Printed Circuit Board) 및 EEP-ROM(electrically erasable programmable ROM)을 구비한 데이터 PCB를 조립하는 단계;

상기 메인 컴퓨터로부터의 보정값을 나타내는 보정 데이터를 EEP-ROM에 써넣는 단계; 및

T-CON(timing controller)이 초기화를 수행하되, 내부의 메모리에 저장된 정상적인 공정상태에서의 계조전압 선택데이터를 읽어내어 보정하는 단계를 포함하여 이루어지는 액정표시장치의 공정편차 보상방법.
제6항에 있어서, 상기 제1기판은 유리기판상에 형성된 게이트 전극 및 게이트 배선과; 상기 게이트 전극 및 게이트 배선상에 형성되는 게이트 절연막과; 상기 절연막상에 형성되는 액티브층 및 도전층과; 상기 액티브층 및 도전층상에 형성되는 보호막과; 상기 보호막상에 형성되는 화소전극; 및 상기 화소전극상에 형성하되, 화소전극과 소정간격을 갖고 형성되는 공통전극으로 구성되는 것을 특징으로 하는 액정표시장치의 공정편차 보상방법.
제6항에 있어서, 상기 제2기판은 유리기판상에 일정간격으로 이격되어 형성되는 블랙매트릭스와; 상기 블랙매트릭스 사이에 형성되는 컬러필터; 및 상기 컬러필터상에 형성되는 오버코트층으로 구성되는 것을 특징으로 하는 액정표시장치의 공정편차 보상방법.
제6항에 있어서, 상기 제1기판상의 화소전극과 공통전극간 간격측정은 공통 전극을 형성한 다음 단계에서 이루어지는 것을 특징으로 하는 액정표시장치의 공정편차 보상방법.
제6항에 있어서, 상기 데이터를 읽어내어 보정하는 단계는 보정값을 연산하는 연산회로를 추가적으로 구성하여 이루어지는 것을 특징으로 하는 액정표시장치의 공정편차 보상방법.
제1기판 및 제2기판을 합착하는 과정에서, 상기 두 기판 사이의 액정 셀 간격을 측정함과 동시에 셀 간격 데이터를 중앙 컴퓨터로 저장하여 공정편차에 따른 보정값을 산출하고, 그 보정값을 정상적인 공정상태에서의 계조전압 선택데이터에 연산하여 보정된 계조전압 선택데이터를 생성하는 단계;

상기 합착된 기판을 검사한 후, 적어도 하나의 액정패널로 출하하여 개별 액정패널에 게이트 PCB(Printed Circuit Board) 및 EEP-ROM(electrically erasable programmable ROM)을 구비한 데이터 PCB를 조립하는 단계;

상기 메인 컴퓨터로부터의 보정된 계조전압 선택데이터를 EEP-ROM에 써넣는 단계; 및

상기 EEP-ROM으로부터 보정된 계조전압 선택데이터를 읽어내어 초기화하는 단계를 포함하여 이루어지는 액정표시장치의 공정편차 보상방법.
제11항에 있어서, 상기 제1기판은 유리기판상에 형성된 게이트 전극 및 게이 트 배선과; 상기 게이트 전극 및 게이트 배선상에 형성되는 게이트 절연막과; 상기 절연막상에 형성되는 액티브층 및 도전층과; 상기 액티브층 및 도전층상에 형성되는 보호막; 및 상기 보호막상에 형성되는 화소전극으로 구성되는 것을 특징으로 하는 액정표시장치의 공정편차 보상방법.
제11항에 있어서, 상기 제2기판은 유리기판상에 일정간격으로 이격되어 형성되는 블랙매트릭스와; 상기 블랙매트릭스 사이에 형성되는 컬러필터와; 상기 컬러필터상에 형성되는 오버코트층; 및 상기 오버코트층상에 형성되는 공통전극으로 구성되는 것을 특징으로 하는 액정표시장치의 공정편차 보상방법.
제11항에 있어서, 상기 데이터를 읽어내어 초기화하는 단계는 타이밍 컨트롤러에서 이루어지는 것을 특징으로 하는 액정표시장치의 공정편차 보상방법.
제1기판 및 제2기판을 합착하는 과정에서, 상기 두 기판 사이의 액정 셀 간격을 측정함과 동시에 셀 간격 데이터를 중앙 컴퓨터로 저장하고 그 값을 정상적인 공정 상태에서의 기준값과 비교하여 공정편차에 따른 보정값을 산출하는 단계;

상기 합착된 기판을 검사한 후, 적어도 하나의 액정패널로 출하하여 개별 액정패널에 게이트 PCB(Printed Circuit Board) 및 EEP-ROM(electrically erasable programmable ROM)을 구비한 데이터 PCB를 조립하는 단계;

상기 메인 컴퓨터로부터의 보정값을 나타내는 보정 데이터를 EEP-ROM에 써넣 는 단계; 및

T-CON(timing controller)이 초기화를 수행하되, 내부의 메모리에 저장된 정상적인 공정상태에서의 계조전압 선택데이터를 읽어내어 보정하는 단계를 포함하여 이루어지는 액정표시장치의 공정편차 보상방법.
제11항에 있어서, 상기 제1기판은 유리기판상에 형성된 게이트 전극 및 게이트 배선과; 상기 게이트 전극 및 게이트 배선상에 형성되는 게이트 절연막과; 상기 절연막상에 형성되는 액티브층 및 도전층과; 상기 액티브층 및 도전층상에 형성되는 보호막; 및 상기 보호막상에 형성되는 화소전극으로 구성되는 것을 특징으로 하는 액정표시장치의 공정편차 보상방법.
제11항에 있어서, 상기 제2기판은 유리기판상에 일정간격으로 이격되어 형성되는 블랙매트릭스와; 상기 블랙매트릭스 사이에 형성되는 컬러필터와; 상기 컬러필터상에 형성되는 오버코트층; 및 상기 오버코트층상에 형성되는 공통전극으로 구성되는 것을 특징으로 하는 액정표시장치의 공정편차 보상방법.
제6항에 있어서, 상기 데이터를 읽어내어 보정하는 단계는 보정값을 연산하는 연산회로를 추가적으로 구성하여 이루어지는 것을 특징으로 하는 액정표시장치의 공정편차 보상방법.