KR20080055402A - 배선 구조물 및 이를 형성하기 위한 방법 - Google Patents

배선 구조물 및 이를 형성하기 위한 방법 Download PDF

Info

Publication number
KR20080055402A
KR20080055402A KR1020060128709A KR20060128709A KR20080055402A KR 20080055402 A KR20080055402 A KR 20080055402A KR 1020060128709 A KR1020060128709 A KR 1020060128709A KR 20060128709 A KR20060128709 A KR 20060128709A KR 20080055402 A KR20080055402 A KR 20080055402A
Authority
KR
South Korea
Prior art keywords
conductive pattern
insulating layer
wirings
pattern
forming
Prior art date
Application number
KR1020060128709A
Other languages
English (en)
Inventor
장형순
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060128709A priority Critical patent/KR20080055402A/ko
Publication of KR20080055402A publication Critical patent/KR20080055402A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

다양한 기능을 수행할 수 있는 도전성 패턴을 포함하는 배선 구조물 및 이를 형성하는 방법에 있어서, 상기 배선 구조물은, 일 방향으로 연장하는 도전성 패턴과, 상기 도전성 패턴에 의해 서로 전기적으로 연결되며 상기 도전성 패턴의 연장 방향으로 연장되며 상기 연장 방향으로 서로 이격되어 구비되고 상기 도전성 패턴보다 넓은 선폭을 갖는 배선들을 포함한다. 이와 같이 상기 배선들 사이를 연결하는 도전성 패턴의 선폭이 각각의 배선보다 작아서, 상기 도전성 패턴을 배선뿐만 아니라 경우에 따라 저항체 또는 퓨즈 라인으로 사용할 수 있다.

Description

배선 구조물 및 이를 형성하기 위한 방법{Wiring structure and method of forming the same}
도 1은 본 발명의 일 실시예에 따른 배선 구조물을 설명하기 위한 개략적인 단면도이다.
도 2 내지 도 10은 도 1에 도시된 배선 구조물을 형성하기 위한 방법을 설명하기 위한 개략적인 공정 단면도들이다.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 반도체 기판 102 : 제1 배선
104 : 제1 절연막 110 : 제1 콘택 플러그
112 : 제2 배선 114 : 제2 절연막
118 : 제3 절연막 120 : 식각 저지막 패턴
128 : 도전성 패턴 130 : 제2 콘택 플러그
132 : 제3 배선
본 발명은 배선 구조물 및 이를 형성하기 위한 방법에 관한 것이다. 보다 상 세하게는, 다층 금속 배선들을 포함하는 배선 구조물 및 이를 형성하기 위한 방법에 관한 것이다.
근래에 컴퓨터와 같은 정보 매체의 급속한 보급에 따라 배선 구조물도 비약적으로 발전하고 있다. 그 기능 면에 있어서, 상기 배선 구조물은 고속으로 동작하는 동시에 대용량의 저장 능력을 가질 것이 요구된다. 이러한 요구에 부응하여 배선 구조물은 집적도, 신뢰도 및 응답 속도 등을 향상시키는 방향으로 제조 기술이 발전되고 있다.
특히, 최근에 배선 구조물이 고 집적화됨에 따라 금속 배선의 선폭이 감소되고, 상기 금속 배선들이 다층으로 적층된 구조를 가지게 된다. 상기와 같은 다층 구조의 금속 배선들을 사용함으로써, 배선 구조물의 응답 속도가 증가하게 되며, 저항이 작아져 전압의 손실을 감소시킬 수 있다.
한편, 상기 금속 배선들 사이에 알루미늄(Al)보다 큰 저항 값을 갖는 저항체(resistor)가 필요한데, 상기 저항체를 위하여 추가 공정이 필요하여 공정이 복잡하고 공정 비용도 상승하게 된다.
그리고, 폴리실리콘으로 이루어진 퓨즈 라인(fuse line)은 통상 상기 다층 구조를 갖는 금속 배선들 하부에 구비된다. 따라서, 퓨즈 라인을 노출시킬 때, 식각 공정의 어려움이 있다.
또한, 알루미늄으로 이루어진 퓨즈 라인은 상부에 구비되지만, 알루미늄의 두께를 얇게 하는데 한계가 있으며, 상기 알루미늄은 장기적인 면에서 신뢰성이 떨어진다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 다기능을 수행할 수 있는 도전성 패턴을 포함하는 배선 구조물을 제공하는데 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 다른 목적은 상기와 같은 배선 구조물의 형성 방법을 제공하는데 있다.
상기 일 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 배선 구조물은, 일 방향으로 연장되는 도전성 패턴과, 상기 도전성 패턴에 의해 서로 전기적으로 연결되며 상기 도전성 패턴의 연장 방향으로 연장되며 상기 연장 방향으로 서로 이격되어 구비되고 상기 도전성 패턴보다 넓은 선폭을 갖는 배선들을 포함한다.
본 발명의 일 실시예에 따르면, 상기 배선들은 금속을 포함하는 제1 물질과, 상기 제1 물질보다 작은 저항을 갖는 제2 물질을 포함할 수 있다. 상기 도전성 패턴은 상기 제1 물질을 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 배선 구조물은 상기 도전성 패턴과 상기 배선들을 연결하는 연결부들을 더 포함할 수 있으며, 상기 연결부들은 상기 도전성 패턴보다 큰 선폭을 가질 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 배선 구조물은, 내부에 상기 도전성 패턴이 구비되고, 상부에는 상기 배선들이 배치되는 절연막과, 상기 절연막을 감싸는 식각 저지막 패턴을 더 포함할 수 있다. 또한, 상기 배선 구조물은, 상기 식각 저지막 패턴의 하부 및 측벽에 구비되는 제2 절연막과, 상기 제2 절연막을 관 통하여 구비되는 콘택 플러그들과, 상기 제2 절연막 상에 상기 배선들과 동일한 방향으로 연장하며 상기 콘택 플러그들과 전기적으로 연결되는 제2 배선들과, 상기 제2 절연막 하부에 상기 제2 배선들과 동일한 방향으로 연장하며 상기 콘택 플러그들과 전기적으로 연결되는 제3 배선들을 더 포함할 수 있다.
상기 다른 목적을 달성하기 위한 본 발명의 다른 측면에 따르면, 배선 구조물의 형성 방법에 있어서, 일 방향으로 연장하는 도전성 패턴을 형성한다. 상기 도전성 패턴에 의해 서로 전기적으로 연결되며 상기 도전성 패턴의 연장 방향으로 연장되며 상기 연장 방향으로 서로 이격되어 구비되고 상기 도전성 패턴보다 넓은 선폭을 갖는 배선들을 형성한다.
본 발명의 일 실시예에 따르면, 상기 도전성 패턴은, 리세스를 갖는 제1 절연막을 형성하고, 상기 리세스 내부에 식각 저지막 패턴을 형성하고, 상기 식각 저지막 패턴이 형성된 리세스를 매립하는 제2 절연막을 형성하고, 상기 제2 절연막을 부분적으로 식각하여 일 방향으로 연장되는 트렌치를 형성하며, 상기 트렌치를 매립하는 도전막을 형성함으로써 형성될 수 있다. 상기 트렌치는 상기 배선들의 선폭보다 작은 제1 폭을 갖는 제1 부위와, 상기 제1 부위의 양단에서 상기 제1 폭보다 넓은 제2 폭을 갖는 제2 부위를 포함할 수 있다.
상기와 같은 본 발명에 따르면, 선폭이 작은 도전성 패턴이 배선들 사이를 연결함으로써, 상기 도전성 패턴이 배선뿐만 아니라 저항체 또는 퓨즈 라인으로 기능할 수 있다. 이처럼 추가 공정 없이 저항체로 기능하는 도전성 패턴을 형성함으로써 공정을 보다 단순화할 수 있다. 또한, 퓨즈 라인이 상부에 형성됨으로써 이후 퓨즈 라인을 노출시키는 식각 공정을 보다 용이하게 수행할 수 있다.
이하, 본 발명에 따른 바람직한 실시예들을 첨부된 도면을 참조하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. 첨부된 도면에 있어서, 기판, 막, 영역, 패드 또는 패턴들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 각 막, 영역, 패드 또는 패턴들이 기판, 각 막, 영역 또는 패드들의 "상에", "상부에" 또는 "상부면"에 형성되는 것으로 언급되는 경우에는 각 막, 영역, 패드 또는 패턴들이 직접 기판, 각 막, 영역, 패드 또는 패턴들 위에 형성되는 것을 의미하거나, 다른 막, 다른 영역, 다른 패드 또는 다른 패턴들이 기판 상에 추가적으로 형성될 수 있다. 또한, 각 막, 영역, 패드, 부위 또는 패턴들이 "제1", "제2", "제3" 및/또는 "제4"로 언급되는 경우, 이러한 부재들을 한정하기 위한 것이 아니라 단지 각 막, 영역, 패드, 부위 또는 패턴들을 구분하기 위한 것이다. 따라서, "제1", "제2", "제3" 및/또는 "제4"는 각 막, 영역, 패드, 부위 또는 패턴들에 대하여 각기 선택적으로 또는 교환적으로 사용될 수 있다.
이하, 본 발명의 일 실시예에 따른 배선 구조물에 대해 상세하게 설명하면 다음과 같다.
도 1은 본 발명의 일 실시예에 따른 배선 구조물을 설명하기 위한 개략적인 단면도이다.
도 1을 참조하면, 배선 구조물은 기판(100) 상에 형성된 다층 구조의 배선들(102, 112, 132, 134)과, 상기 배선들을 연결하는 도전성 패턴(128)과, 상기 배선들 사이를 절연하는 절연막들(104, 114)과, 상기 다층 구조의 배선들(102, 112, 132, 134) 사이를 전기적으로 연결하는 콘택 플러그들(108, 130)을 포함한다.
본 실시예에서는 배선 구조물이 3층 구조의 배선들을 포함하지만, 본 발명이 상기 다층 구조의 배선들의 수량을 한정하는 것은 아니다.
제1 배선(102)들은 기판(100) 상에 구비되어 있다. 이때, 상세하게 도시되어 있지는 않지만, 상기 제1 배선(102)들 하부에는 하부 패턴들(도시되지 않음)이 더 구비될 수 있으며, 상기 하부 패턴들과 전기적으로 연결될 수 있다.
상기 제1 배선(102)들은 일 방향으로 연장되며, 서로 평행하며 등간격으로 이격되어 구비되어 있다. 그리고, 상기 제1 배선(102)들은 제1 선폭을 가지며, 서로 제1 이격 거리로 이격된다.
상기 제1 배선(102)들은 도전물을 포함하며, 상기 도전물의 예로써는 불순물이 도핑된 폴리실리콘 또는 금속을 포함할 수 있다. 본 실시예에서 상기 제1 배선(102)들은 텅스텐(W)을 포함할 수 있다.
제1 절연막(104)은 상기 제1 배선(102)들을 매립하도록 상기 제1 배선(102)들 상에 형성한다. 상기 제1 절연막(104)은 이후 설명되는 제2 배선(112)들과 상기 제1 배선(102)들은 절연하는 기능을 한다.
상기 제1 절연막(104)은 실리콘 산화물을 포함하며, 예컨대 실리콘 산화물을 사용할 수 있다.
제2 배선(112)들은 상기 제1 절연막(104) 상에 구비된다. 상기 제2 배선(112)들은 상기 제1 배선(102)들과 동일한 방향으로 연장하며 구비된다. 또한, 상기 제2 배선(112)들은 상기 제1 선폭과 동일한 선폭을 가진다.
상기 제2 배선(112)들은 서로 평행하게 구비되며, 상기 제1 이격 거리보다 넓은 제2 이격 거리로 이격된다. 예를 들어 설명하면, 상기 제2 배선(112)들은 상기 제1 배선(102)들 두 개당 하나의 제2 배선(112)들이 구비될 수 있다. 그래서 상기 제2 배선(112)들 사이의 제2 이격 거리가 상기 제1 배선(102)들 사이의 제1 이격 거리보다 클 수 있다.
상기 제2 배선(112)들은 도전물을 포함하며, 예컨대, 상기 도전물은 불순물이 도핑된 폴리실리콘 또는 금속을 포함할 수 있다. 상기 제2 배선(112)들은 상기 제1 배선(102)들과 동일한 물질을 포함할 수 있으며, 동일하지 않은 물질을 포함할 수도 있다.
제1 콘택 플러그(110)들은 상기 제1 절연막(104)을 관통하여 구비되며, 상기 제1 배선(102)들 및 제2 배선(112)들을 각각 전기적으로 연결시킨다.
이때, 도시된 바와 같이 상기 제1 배선(102)들 중에서는 상기 제1 콘택 플러그(110)들을 통해 제2 배선(112)들과 연결되지 않은 제1 배선(102)들이 있을 수 있다. 이는 상기 제1 콘택 플러그(110)들이 상기 제1 절연막(104)을 관통하는 방향으로 구비됨으로써, 제2 배선(112)들이 형성되지 않은 부위의 제1 배선(102)들은 상 부의 제2 배선(112)들과 전기적으로 연결되지 않기 때문이다.
상기 제1 콘택 플러그(110)들은 금속을 포함할 수 있다. 본 실시예에서 상기 금속으로 텅스텐(W)을 포함할 수 있다.
또한, 각각의 제1 콘택 플러그(110)들은 상기 제1 콘택 플러그(110)들의 내측벽을 따라 구비되는 제1 베리어막(barrier layer, 108)을 더 포함할 수 있다. 상기 제1 베리어막(108)은 상기 제1 콘택 플러그(110)들 내부가 금속을 포함할 때, 상기 금속이 후속 공정에 의해 외부로 플로우(flow)되는 것을 방지하기 위한 막이다. 상기 제1 베리어막(108)은 티타늄(Ti), 티타늄 질화물(TiN) 또는 티타늄/티타늄 질화물(Ti/TiN)을 포함할 수 있다.
제2 절연막(114)은 상기 제2 배선(112)들을 매립하도록 상기 제1 절연막(104) 상에 형성된다.
이때, 상기 제2 배선(112)들의 이격 거리가 넓어 상기 제2 절연막(114)은 상기 제2 배선(112)들이 구비된 구조의 프로파일을 따라 형성된다. 보다 구체적으로 설명하면, 상기 제2 절연막(114)은 상기 제2 배선(112)들이 구비된 부위는 돌출되도록 형성되고, 상기 제2 배선(112)들이 구비되지 않은 부위는 상대적으로 움푹하게 형성된다. 이로써, 상기 제2 절연막(114)은 리세스(recess, 115)를 갖게 된다. 상기 리세스(115) 부위는 상기 제2 배선(112)들이 구비되지 않은 부위이다.
상기 제2 절연막(114)은 산화물을 포함하며, 예컨대 실리콘 산화물을 포함할 수 있다. 상기 제2 절연막(114)은 상기 제1 절연막(104)과 동일한 물질을 포함할 수도 있고, 서로 상이한 물질을 포함할 수도 있다.
식각 방지막 패턴은 상기 제2 절연막(114)의 리세스(115) 부위에 구비된다. 즉, 상기 식각 방지막 패턴의 형상은 상기 제2 절연막(114)의 리세스(115) 형상과 대응된다.
상기 식각 방지막 패턴은 이후에 설명되는 도전성 패턴(128)을 형성하는 동안 도전성 패턴(128) 상부에 구비되는 제3 절연막(120)을 식각한 후, 제2 절연막(114)이 식각되는 것을 방지하기 위한 막이다. 이에 대한 설명은 이후에 상세하게 하기로 한다.
상기 식각 방지막 패턴은 질화물을 포함하고, 예컨대 실리콘 질화물을 포함할 수 있다.
제3 절연막(120)은 상기 식각 저지막 패턴(120)이 구비된 리세스(115)를 매립하도록 구비된다. 즉, 상기 제3 절연막(120)은 상기 식각 저지막 패턴(120)에 의해 감싸지게 된다.
또한, 상기 제3 절연막(120)의 상부면은 상기 제2 절연막(114)의 상부면과 동일한 높이를 가진다.
상기 제3 절연막(120)은 산화물을 포함하며, 예컨대 실리콘 산화물을 들 수 있다. 상기 제3 절연막(120)은 제1 절연막(104)과 동일한 물질을 포함할 수도 있으며, 서로 상이한 물질을 포함할 수도 있다.
제3 배선(132)들은 상기 제2 절연막(114) 상에 구비된다. 상기 제3 배선(132)들은 상기 제2 배선(112)들과 동일한 방향으로 연장하며 구비된다. 또한, 상기 제3 배선(132)들은 상기 제1 선폭과 동일한 선폭을 가진다.
상기 제3 배선(132)들은 서로 평행하게 구비되며, 상기 제2 이격 거리와 동일한 거리로 이격된다. 또한, 상기 제3 배선(132)들은 하부에 구비된 제2 배선(112)들과 대응되는 위치에 구비될 수 있다.
상기 제3 배선(132)들은 도전물을 포함하며, 예컨대, 상기 도전물은 불순물이 도핑된 폴리실리콘 또는 금속을 포함할 수 있다. 상기 제3 배선(132)들은 상기 제1 배선(102)들 또는 제2 배선(112)들과 동일한 물질을 포함할 수 있으며, 서로 상이한 물질을 포함할 수도 있다.
제4 배선(134)들은 상기 제3 절연막(120) 상에 구비된다. 상기 제4 배선(134)들은 상기 제3 배선(132)들과 동일한 방향으로 연장하며 구비되며, 상기 연장 방향으로 이격되어 구비된다. 그리고, 상기 제3 배선(132)들은 상기 제1 선폭과 동일한 선폭을 가진다.
이때, 상기 제4 배선(134)들은 이후에 설명되는 도전성 패턴(128)으로 전기적으로 연결된다. 이에 대한 설명은 상세하게 하기로 한다.
상기 제4 배선(134)들은 도전물을 포함하며, 예컨대, 상기 도전물은 불순물이 도핑된 폴리실리콘 또는 금속을 포함할 수 있다. 상기 제4 배선(134)들은 상기 제1 배선(102)들, 제2 배선(112)들 또는 제3 배선(132)들과 동일한 물질을 포함할 수 있으며, 서로 상이한 물질을 포함할 수도 있다.
도전성 패턴(128)은 상기 식각 저지막(116) 상에 상기 제3 절연막(120)을 관통하며 구비된다. 상기 도전성 패턴(128)은 상기 제2 배선(112)들의 연장 방향으로 연장된다.
상기 도전성 패턴(128)은 상기 제4 배선(134)들 사이 이격된 부위에 구비되어 상기 제4 배선(134)들 사이를 전기적으로 연결시킨다.
상기 도전성 패턴(128)은 티타늄(Ti), 티타늄 질화물(TiN) 또는 티타늄/티타늄 질화물(Ti/TiN)을 포함한다. 이처럼 상기 도전성 패턴(128)이 도전성 물질로 이루어짐으로써, 상기 제4 배선(134)들 사이를 연결하는 배선으로 기능할 수 있다.
그리고, 상기 도전성 패턴(128)은 상기 제4 배선(134)들의 제1 선폭보다 작은 제2 선폭을 갖는다. 따라서, 상기 제4 배선(134)들 사이에서 저항체(resistor) 또는 퓨즈 라인(fuse line)으로 기능할 수도 있다.
한편, 도시되어 있지는 않지만, 상기 도전성 패턴(128) 양단에는 상기 제3 배선(132)과 연결되는 연결부들이 결합되어 있다. 상기 연결부들은 상기 제2 선폭보다 큰 선폭을 가져 상기 제3 배선(132)과 보다 용이하게 연결될 수 있다.
제2 콘택 플러그(130)들은 상기 제2 절연막(114)을 관통하여 구비되며, 상기 제2 배선(112)들 및 제3 배선(132)들을 각각 전기적으로 연결시킨다. 그리고, 상기 제2 콘택 플러그(130)들은 상기 제1 콘택 플러그(110)들과 대응되는 위치에 구비될 수 있다.
상기 제2 콘택 플러그(130)들은 금속을 포함할 수 있다. 상기 제2 콘택 플러그(130)들은 상기 제1 콘택 플러그(110)들과 동일한 물질 또는 상이한 물질로 이루어질 수 있다. 본 실시예에서 상기 금속으로 텅스텐(W)을 포함할 수 있다.
또한, 각각의 제2 콘택 플러그(130)들은 상기 제1 콘택 플러그(110)들의 내측벽을 따라 구비되는 제2 베리어막(126)을 더 포함할 수 있다. 상기 제2 베리어 막(126)은 상기 제2 콘택 플러그(130)들 내부가 금속을 포함할 때, 상기 금속이 후속 공정에 의해 외부로 플로우(flow)되는 것을 방지하기 위한 막이다. 상기 제2 베리어막(126)은 티타늄(Ti), 티타늄 질화물(TiN) 또는 티타늄/티타늄 질화물(Ti/TiN)을 포함할 수 있다. 상기 제2 베리어막(126)은 상기 제1 베리어막(108)과 동일한 물질 또는 상이한 물질로 이루어질 수 있다.
상기와 같이 제4 배선(134)들 사이에 구비된 도전성 패턴(128)은 도전성 물질을 포함함으로써, 제4 배선(134)들을 연결하는 배선으로 기능할 수 있다. 또한, 상기 도전성 패턴(128)이 상기 제4 배선(134)들보다 작은 선폭을 가짐으로써 저항체 또는 퓨즈 라인으로 기능할 수도 있다.
이하, 상기와 같은 배선 구조물을 형성하는 방법에 대하여 상세하게 설명하면 다음과 같다.
도 2 내지 도 10은 도 1에 도시된 배선 구조물의 형성 방법을 설명하기 위한 개략적인 공정 단면도들이다.
도 2를 참조하면, 반도체 기판(100) 상에 제1 배선(102)들을 형성한다.
상세하게 도시되어 있지는 않지만 상기 제1 배선(102)들 하부에는 도전 구조물들(도시되지 않음)이 형성될 수 있다.
상기 제1 배선(102)들은 상기 반도체 기판(100) 상에 제1 도전막(도시되지 않음)을 형성하고, 상기 제1 도전막을 패터닝하여 형성될 수 있다. 이때, 상기 제1 배선(102)들은 라인 앤 스페이스(line and space) 구조를 가진다.
이렇게 형성된 제1 배선(102)들은 일 방향으로 연장되며, 서로 평행하며 제1 이격 거리로 이격되어 구비될 수 있다. 또한, 상기 제1 배선(102)들은 제1 선폭을 갖는다.
도 3을 참조하면, 상기 제1 배선(102)들이 형성된 반도체 기판(100) 상에 상기 제1 배선(102)들을 매립하는 제1 절연막(104)을 형성한다.
상기 제1 절연막(104)은 산화물을 포함할 수 있으며, 예컨대 실리콘 산화물을 포함할 수 있다. 상기 실리콘 산화물로는 갭 매립 특성이 우수한 USG(Undoped Silicate Glass), O3-TEOS USG(O3-Tetra Ethyl Ortho Silicate Undoped Silicate Glass) 또는 고밀도 플라즈마(High Density Plasma ; HDP) 산화물 등을 들 수 있다.
상기 제1 절연막(104)의 상부를 화학 기계적 연마(chemical mechanical polishing; CMP) 또는 에치 백(etch back)을 이용하여 평탕화한다.
상기 평탄화된 제1 절연막(104) 상에 상기 제1 절연막(104)을 부분적으로 노출시키는 제1 마스크 패턴(도시되지 않음)을 형성한다. 상기 제1 마스크 패턴을 식각 마스크로 사용하여 상기 제1 절연막(104)을 식각한다. 상기 식각 공정으로 상기 제1 절연막(104)을 관통하며 상기 제1 배선(102)들 중 일부의 표면을 노출시키는 제1 콘택홀(106)들을 형성한다.
예를 들면, 상기 제1 콘택홀(106)들은 제1 배선(102)들 두 개 중 하나에 형성될 수 있다.
상기 제1 콘택홀(106)들을 형성한 후, 상기 제1 마스크 패턴을 제거한다. 이때, 상기 제1 마스크 패턴이 포토레지스트 패턴일 경우, 상기 제1 마스크 패턴을 에싱(ashing) 또는 스트립(strip) 공정에 의해 제거할 수 있다.
도 4를 참조하면, 상기 제1 콘택홀(106)들 내측벽을 따라 상기 제1 절연막(104) 상에 제1 베리어막(108)을 형성한다.
상기 제1 베리어막(108)은 이후 상기 제1 콘택홀(106)들 내부를 매립하는 금속이 후속 공정에 의해 플로우(flow)되는 것을 억제하기 위한 막이다.
상기 제1 베리어막(108)은 티타늄(Ti), 티타늄 질화물(TiN) 또는 티타늄/티타늄 질화물(Ti/TIN)을 포함할 수 있다.
상기 제1 베리어막(108)이 형성된 제1 콘택홀(106)은 완전하게 매립하는 제1 도전막을 형성한다. 상기 제1 도전막은 금속을 포함할 수 있으며 본 실시예에서는 텅스텐(W)을 포함할 수 있다.
상기 제1 절연막(104)의 상부면이 노출되도록 상기 제1 도전막 및 제1 베리어막(108)의 상부를 식각한다. 상기 식각 공정으로 인하여 상기 각각의 제1 콘택홀(106)들은 내측벽에 제1 베리어막(108)들이 형성되고, 상기 제1 콘택홀(106) 내부를 매립하는 제1 콘택 플러그(110)들이 각각 형성된다.
상기 제1 콘택 플러그(110)들이 형성된 제1 절연막(104) 상에 제2 도전막(도시되지 않음)을 형성한다. 상기 제2 도전막을 패터닝하여 상기 제1 콘택 플러그(110)들과 연결된 제2 배선(112)들을 형성한다. 상기 제2 배선(112)들은 상기 제1 콘택 플러그(110)들이 형성된 부위에만 형성된다.
또한, 상기 제2 배선(112)들은 상기 제1 배선(102)들과 동일한 제1 선폭을 가지며, 상기 제2 배선(112)들은 상기 제1 배선(102)들 사이의 제1 이격 거리보다 넓은 제2 이격 거리를 갖는다. 그리고, 상기 제2 배선(112)들은 도전물을 포함하며, 예컨대 텅스텐(W)을 포함할 수 있다.
한편, 상기 제2 배선(112)들은 상기 제1 콘택 플러그(110)들을 형성하는 동안 함께 형성될 수 있다. 보다 상세하게 설명하면, 상기 제1 베리어막(108)이 형성된 제1 콘택홀(106)들은 매립하는 제1 도전막을 형성한 후, 상기 제1 도전막을 패터닝하여 상기 제1 콘택 플러그(110)들 및 제2 배선(112)들을 동시에 형성할 수 있다.
도 5를 참조하면, 상기 제2 배선(112)들이 형성된 제1 절연막(104) 상에 제2 절연막(114)을 형성한다.
상기 제2 절연막(114) 상부면은 하부에 형성된 제2 배선(112)들에 의해 형상이 결정된다. 보다 상세하게 설명하면, 상기 제2 배선(112)들이 형성된 부위는 상대적으로 돌출되며, 상기 제2 배선(112)들이 형성되지 않은 부위는 상대적으로 움푹하다. 이로써, 상기 제2 절연막(114) 상부면은 상기 제2 배선(112)들에 의해 리세스(115)를 갖게된다.
상기 제2 절연막(114)은 산화물을 포함하며, 예컨대 실리콘 산화물을 들 수 있다. 상기 제2 절연막(114)은 상기 제1 절연막(104)과 동일한 물질 또는 상이한 물질을 포함할 수 있다.
도 6을 참조하면, 상기 제2 절연막(114) 상에 상기 제2 절연막(114)을 따라 연속적으로 식각 저지막(116)을 형성한다.
상기 식각 저지막(116)은 이후 도전성 패턴(128)을 형성하는 동안 상기 하부의 제1 절연막(104)이 노출되는 것을 방지하기 위한 막으로 기능한다.
상기 식각 저지막(116)은 질화물을 포함하며, 예컨대 실리콘 질화물을 포함할 수 있다. 또한, 상기 식각 저지막(116)은 화학 기상 증착 공정 또는 물리 기상 증착 공정에 의해 형성될 수 있다.
도 7을 참조하면, 상기 식각 저지막(116) 상에 상기 제3 절연막(120)을 형성한다.
상기 제3 절연막(120)은 산화물을 포함하며, 예컨대 실리콘 산화물을 포함할 수 있다. 상기 제3 절연막(120)은 상기 제1 절연막(104)과 동일한 물질 또는 상이한 물질을 포함할 수 있다.
이어서, 상기 식각 저지막(116)의 상부면이 노출되도록 상기 제3 절연막(120) 상부를 화학 기계적 연마 공정 또는 에치 백을 이용하여 제거한다.
이로써, 상기 제3 절연막(120)은 상기 식각 저지막(116)에 의해 감싸진다.
도 8을 참조하면, 상기 노출된 식각 저지막(116)을 식각하여 식각 저지막 패턴(120)을 형성한다.
상기 식각 공정을 수행하는 동안 상기 제3 절연막(120) 상부 일부가 제거될 수도 있다. 이로써, 상기 제3 절연막(120)의 표면과 상기 제2 절연막(114)의 표면은 동일한 높이를 갖는다.
도 9를 참조하면, 상기 제2 절연막(114) 및 제3 절연막(120) 상에 제2 마스 크 패턴(도시되지 않음)을 형성한다. 상기 제2 마스크 패턴을 식각 마스크로 사용하여 상기 제2 절연막(114) 및 제3 절연막(120)을 식각한다.
상기 식각 공정에 의해 상기 제2 절연막(114)에는 제2 콘택홀(122)들이 형성된다. 상기 제2 콘택홀(122)들은 실린더 형상을 가지며, 하부로 연장되어 상기 제2 배선(112)들 상부 표면들을 노출시킨다.
또한, 상기 식각 공정에 의해 제3 절연막(120)에는 트렌치(trench, 124)가 형성된다. 상기 트렌치(124)는 상기 제1 배선(102)들 또는 제2 배선(112)들이 연장된 방향과 동일한 방향으로 연장된 구조를 갖는다. 그리고, 상기 트렌치(124)의 선폭은 상기 제2 콘택홀(122)들의 선폭보다 작고, 상기 트렌치(124)의 깊이는 상기 제2 콘택홀(122)들보다 낮다.
이때, 상기 식각 공정은 상기 제2 배선(112)들의 상부 표면을 노출될 때까지 수행되며, 상기 제2 배선(112)들의 상부 표면이 노출되는 동안 상기 식각 저지막 패턴(120)은 상기 제3 절연막(120)이 계속 식각 되는 것을 방지한다. 따라서, 상기 제2 콘택홀(122)들이 트렌치(124)에 비해 깊어도 상기 트렌치(124)가 상기 식각 방지막 패턴 하부에 형성된 제3 절연막(120)을 식각하지 않는다.
한편, 도시되어 있지는 않지만, 상기 트렌치(124)는 상기 제1 배선(102) 또는 제2 배선(112)의 선폭보다 작은 제2 선폭을 갖는 제1 부위와, 상기 제1 부위 양단에 상기 제2 선폭보다 큰 제3 선폭을 가지는 제2 부위를 가질 수 있다.
상기 트렌치(124) 및 제2 콘택홀(122)들을 형성한 후, 상기 제2 마스크 패턴은 제거된다. 상기 제2 마스크 패턴이 포토레지스트 패턴일 경우, 상기 제2 마스크 패턴은 에싱 또는 스트립 공정에 의해 제거될 수 있다.
도 10을 참조하면, 상기 제2 콘택홀(122)들 및 트렌치(124)가 형성된 제2 절연막(114) 및 제3 절연막(120) 상에 제2 베리어막(126)을 연속적으로 형성한다.
이때, 상기 제2 베리어막(126)은 상기 제2 콘택홀(122)들 내측벽에 형성되는 동안, 상기 트렌치(124)는 상기 제2 베리어막(126)에 의해 완전하게 매립된다.
이로써, 상기 제2 콘택홀(122)들 내측벽에는 제2 베리어막(126)이 형성되고, 상기 제3 절연막(120)에는 도전성 패턴(128)이 형성된다.
상기 제2 베리어막(126)은 티타늄, 티타늄 질화물 또는 티타늄/티타늄 질화물을 포함할 수 있다. 상기 제2 베리어막(126)은 상기 제1 베리어막(108)과 동일한 물질 또는 상이한 물질을 포함할 수 있다.
상기와 같이 도전성 물질로 이루어진 도전성 패턴(128)은 이후 형성되는 제4 배선(134)들을 전기적으로 연결시켜 배선으로 기능할 수 있다. 또한, 상기 제4 배선(134)보다 작은 선폭을 가짐으로써 저항체 또는 퓨즈 라인으로 기능할 수 있다.
다시 도 1을 참조하면, 상기 제2 베리어막(126) 상에 상기 제2 콘택홀(122)들은 매립하는 제3 도전막(도시되지 않음)을 형성한다.
계속해서, 제2 절연막(114)의 표면이 노출되도록 상기 제3 도전막 및 제2 베리어막(126)의 상부를 제거한다. 이로써, 상기 제2 절연막(114)에는 제2 콘택 플러그(130)들이 형성되고, 상기 제3 절연막(120)에는 도전성 패턴(128)이 형성된다.
상기 제2 콘택 플러그(130)들 및 도전성 패턴(128)이 형성된 제2 절연막(114) 및 제3 절연막(120) 상에 제4 도전막을 형성한다. 상기 제4 도전막(도시되 지 않음)은 상기 제2 도전막과 동일한 물질 또는 상이한 물질을 포함할 수 있다. 본 실시예에서는 상기 제4 도전막은 텅스텐(W)을 포함한다.
상기 제4 도전막을 패터닝하여 상기 제2 절연막(114) 및 제3 절연막(120) 상에 각각 제3 배선(132)들 및 제4 배선(134)들을 형성한다. 이때, 상기 제3 배선(132)들 및 제4 배선(134)들은 상기 제1 선폭을 가진다.
상기 제3 배선(132)들은 상기 제2 배선(112)들과 동일한 방향으로 연장되고, 대응되는 위치에 구비된다. 그리고, 상기 제3 배선(132)들은 상기 제2 콘택 플러그(130)들과 각각 전기적으로 연결된다.
상기 제4 배선(134)들은 상기 제3 배선(132)들과 동일한 방향으로 연장되고, 상기 연장 방향으로 이격되어 구비된다. 상기 이격된 부위에 상기 도전성 패턴(128)이 형성되어 상기 제4 배선들을 전기적으로 연결한다.
상기와 같은 공정에 의해 배선들이 다층으로 형성된 배선 구조물을 형성할 수 있다. 특히, 제4 배선(134)들이 도전성 물질을 포함하는 도전성 패턴(128)으로 연결됨으로써, 상기 제4 배선(134)들 사이를 연결하는 배선을 기능한다. 또한, 상기 도전성 패턴(128)이 상기 제4 배선(134)들보다 작은 선폭을 가짐으로써 상기 제4 배선(134)들 사이에서 저항체 또는 퓨즈 라인으로 기능할 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예에 따르면, 배선들보다 선폭이 작은 도전성 패턴을 상기 배선들과 전기적으로 연결시킴으로써, 상기 도전성 패턴은 배선으로 뿐만 아니라 저항체 및 퓨즈 라인으로 사용할 수 있다.
이로써, 상기 도전성 패턴을 저항체로 사용함으로써, 저항체를 형성하기 위한 추가 공정들을 생략할 수 있다. 또한, 상기 도전성 패턴을 퓨즈 라인으로 사용함으로써, 퓨즈 라인을 노출시키는 식각 공정을 보다 용이하게 수행할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (9)

  1. 일 방향으로 연장하는 도전성 패턴(conduction pattern); 및
    상기 도전성 패턴에 의해 서로 전기적으로 연결되며, 상기 도전성 패턴의 연장 방향으로 연장되며 상기 연장 방향으로 서로 이격되어 구비되고, 상기 도전성 패턴보다 넓은 선폭을 갖는 배선들을 포함하는 배선 구조물.
  2. 제1항에 있어서, 상기 배선들은 금속을 포함하는 제1 물질과, 상기 제1 물질보다 작은 저항을 갖는 제2 물질을 포함하는 것을 특징으로 하는 배선 구조물.
  3. 제2항에 있어서, 상기 도전성 패턴은 상기 제1 물질을 포함하는 것을 특징으로 하는 배선 구조물.
  4. 제1항에 있어서, 상기 도전성 패턴과 상기 배선들을 연결하는 연결부들을 더 포함하며, 상기 연결부들은 상기 도전성 패턴보다 큰 선폭을 갖는 것을 특징으로 하는 배선 구조물.
  5. 제1항에 있어서, 내부에 상기 도전성 패턴이 구비되고, 상부에는 상기 배선들이 배치되는 절연막; 및
    상기 절연막을 감싸는 식각 저지막 패턴을 더 포함하는 것을 특징으로 하는 배선 구조물.
  6. 제5항에 있어서, 상기 식각 저지막 패턴의 하부 및 측벽에 구비된 제2 절연막;
    상기 제2 절연막을 관통하며 구비되는 콘택 플러그들;
    상기 제2 절연막 상에 상기 배선들과 동일한 방향으로 연장하며, 상기 콘택 플러그들과 전기적으로 연결되는 제2 배선들; 및
    상기 제2 절연막 하부에 상기 제2 배선들과 동일한 방향으로 연장하며, 상기 콘택 플러그들과 전기적으로 연결되는 제3 배선들을 더 포함하는 것을 특징으로 하는 배선 구조물.
  7. 일 방향으로 연장하는 도전성 패턴을 형성하는 단계; 및
    상기 도전성 패턴에 의해 서로 전기적으로 연결되며, 상기 도전성 패턴의 연장 방향으로 연장되며 상기 연장 방향으로 서로 이격되어 구비되고, 상기 도전성 패턴보다 넓은 선폭을 갖는 배선들을 형성하는 단계를 포함하는 배선 구조물의 형성 방법.
  8. 제7항에 있어서, 상기 도전성 패턴을 형성하는 단계는,
    리세스(recess)를 갖는 제1 절연막을 형성하는 단계;
    상기 리세스 내부에 식각 저지막 패턴을 형성하는 단계;
    상기 식각 저지막 패턴이 형성된 리세스를 매립하는 제2 절연막을 형성하는 단계;
    상기 제2 절연막을 부분적으로 식각하여 일 방향으로 연장되는 트렌치를 형성하는 단계; 및
    상기 트렌치를 매립하는 도전막을 형성하는 단계를 포함하는 배선 구조물의 형성 방법.
  9. 제8항에 있어서, 상기 트렌치를 상기 배선들의 선폭보다 작은 제1 폭을 갖는 제1 부위와, 상기 제1 부위의 양단에서 상기 제1 폭보다 넓은 제2 폭을 갖는 제2 부위를 포함하는 것을 특징으로 하는 배선 구조물의 형성 방법.
KR1020060128709A 2006-12-15 2006-12-15 배선 구조물 및 이를 형성하기 위한 방법 KR20080055402A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060128709A KR20080055402A (ko) 2006-12-15 2006-12-15 배선 구조물 및 이를 형성하기 위한 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060128709A KR20080055402A (ko) 2006-12-15 2006-12-15 배선 구조물 및 이를 형성하기 위한 방법

Publications (1)

Publication Number Publication Date
KR20080055402A true KR20080055402A (ko) 2008-06-19

Family

ID=39802237

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060128709A KR20080055402A (ko) 2006-12-15 2006-12-15 배선 구조물 및 이를 형성하기 위한 방법

Country Status (1)

Country Link
KR (1) KR20080055402A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100120484A (ko) * 2009-05-06 2010-11-16 삼성전자주식회사 반도체 소자 및 이의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100120484A (ko) * 2009-05-06 2010-11-16 삼성전자주식회사 반도체 소자 및 이의 제조방법

Similar Documents

Publication Publication Date Title
US7348676B2 (en) Semiconductor device having a metal wiring structure
JP5388768B2 (ja) ローカルインターコネクトを備えた半導体装置
JP2002246467A (ja) 半導体装置及びその形成方法
TW201349411A (zh) 半導體裝置及半導體裝置的製造方法
JP2009038388A (ja) 局部エッチング阻止物質層を有するビットラインスタッド上のビットラインランディングパッドと非境界コンタクトとを有する半導体素子及びその製造方法
US20150076708A1 (en) Semiconductor device
JP5492384B2 (ja) 半導体素子及びその製造方法
JP2002176055A (ja) 半導体装置及びその製造方法
US7777265B2 (en) Semiconductor device having contact barrier and method of manufacturing the same
KR102014197B1 (ko) 반도체 장치 및 이의 형성 방법
JP2003347401A (ja) 多層配線構造を有する半導体装置およびその製造方法
JP2004072109A (ja) 導電性ライン下部に延長された絶縁スペーサーを備えた集積回路及びその製造方法
JP2003249572A (ja) 半導体装置の製造方法及び半導体装置
KR100590205B1 (ko) 반도체 장치의 배선 구조체 및 그 형성 방법
JP2006294979A (ja) 半導体装置およびその製造方法
KR20080055402A (ko) 배선 구조물 및 이를 형성하기 위한 방법
KR20180006740A (ko) 반도체 소자 및 그 제조 방법
KR100886642B1 (ko) 캐패시터의 제조 방법
KR20110001136A (ko) 반도체 소자의 제조 방법
US7678534B2 (en) Mask for forming landing plug contact hole and plug forming method using the same
KR100526881B1 (ko) 반도체 소자에서의 콘택 형성방법
US20040018754A1 (en) Conductive contact structure and process
JP2012222197A (ja) 半導体集積回路装置及びその製造方法
JP2009071283A (ja) 半導体装置
KR100365645B1 (ko) 인접하게 나란히 형성된 도전체 패턴 사이를 통과하는콘택을 갖는 반도체 장치의 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination