KR20080039904A - 평면 접점을 포함하는 반도체 소자의 제조 방법 및 반도체소자 - Google Patents

평면 접점을 포함하는 반도체 소자의 제조 방법 및 반도체소자 Download PDF

Info

Publication number
KR20080039904A
KR20080039904A KR1020087003687A KR20087003687A KR20080039904A KR 20080039904 A KR20080039904 A KR 20080039904A KR 1020087003687 A KR1020087003687 A KR 1020087003687A KR 20087003687 A KR20087003687 A KR 20087003687A KR 20080039904 A KR20080039904 A KR 20080039904A
Authority
KR
South Korea
Prior art keywords
semiconductor device
manufacturing
layer
glass coating
insulating layer
Prior art date
Application number
KR1020087003687A
Other languages
English (en)
Other versions
KR101295606B1 (ko
Inventor
칼 바이드너
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20080039904A publication Critical patent/KR20080039904A/ko
Application granted granted Critical
Publication of KR101295606B1 publication Critical patent/KR101295606B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자, 특히 기판(1) 위에 전자 소자들(2)에 의해 생성된 표면 구조물 또는 토포그래피(topography)를 갖는 반도체 구조물을 제조하는 방법에 관한 것이다. 상기 방법에서는 1개 이상의 전자 소자(2)가 기판(1) 위에 제공되고, 상기 1개 이상의 부품(2)에 의해 기판(1) 위에 생성된 토포그래피에 절연층(3)이 제공된다. 그런 다음 상기 절연층(3) 내에 상기 1개 이상의 부품의 접점들(8, 9)에 접촉 개구들(5)이 형성되고, 상기 절연층(3) 및 접점들(8, 9)은 접촉 개구들(5) 내에서 도금되며, 상기 도금층은 전기 접속부(4)를 형성하도록 구성된다. 이때, 상기 절연층(3)은 유리 코팅층을 포함한다.

Description

평면 접점을 포함하는 반도체 소자의 제조 방법 및 반도체 소자{METHOD FOR THE PRODUCTION OF A SEMICONDUCTOR COMPONENT COMPRISING A PLANAR CONTACT, AND SEMICONDUCTOR COMPONENT}
본 발명은 청구항 1의 전제부에 따른 방법 및 상기 방법으로 제조된 반도체 소자에 관한 것이다.
본 특허 출원은 독일 특허 출원 제 10 2005 041 099.5호의 우선권을 주장하며, 상기 우선권 문서들의 공개 내용은 인용을 통해 본 특허 출원서에 포함될 것이다.
WO 03/030247 A2로부터 공지된, SiPLIT 기술이라고도 불리는 평면 접합 기술에서는 토포그래피 위에 균일하게 적층된 박막이 미리 정해진 층 두께로 부품들을 둘러싸며, 절연층을 형성한다. 평면 접합 기술을 이용한 평면 구조의 기본 컨셉은 절연막을 사용함으로써 용도에 맞는 다양한 형상이 구현될 수 있도록 한다.
지금까지는 종래 방식에 따라 부품에 투명한 밀봉재 또는 절연막을 씌웠다. 그러나 종래의 절연막을 사용하는 경우 열, 노후화 또는 UV와 관련한 내구성이 부분적으로 제한된다.
본 발명의 과제는, 평면 접합 기술을 이용하여 접촉되는, 특히 열적-기계적 안정성 및 화학적-물리적 안정성이 현저히 개선된 반도체 소자 및 그의 제조 방법을 제공하는 것이다. 특히 상기 반도체 소자는, 비노화 특성을 가지면서 전반적으로 환경의 영향을 받지 않고, 광원과 결합하여 높은 광효율을 구현하는 절연층을 구비해야 한다.
상기 과제는 청구항 1에 따른 방법 및 청구항 15에 따른 반도체 소자에 의해 해결된다. 본 발명의 바람직한 실시예들은 종속 청구항들의 대상이다.
본 발명에 따른 반도체 소자 제조 방법, 특히 기판 위에 전자 소자들에 의해 생성된 표면 구조물 또는 토포그래피를 가진 반도체 구조물의 제조 방법에서는 개 이상의 전자 소자가 기판 위에 제공되고, 상기 1개 이상의 전자 소자에 의해 기판 위에 생성된 토포그래피 위에 절연층이 제공된다.
이어서 상기 절연층 내에 상기 1개 이상의 전자 소자의 접점들에 접촉 개구들이 형성되고, 상기 절연층 및 접점들은 접촉 개구들 내에서 평면적으로 도금되며, 상기 도금층은 전기 접속부를 형성하도록 구성된다. 이때, 상기 절연층은 유리 코팅층을 포함한다.
종래의 폴리머 박막의 사용 대신 유리 코팅층이 사용됨으로써, 기판 위에 1개 이상의 전자 소자들로 형성된 구조물, 특히 1개 이상의 LED로 이루어진 구조물이 환경의 영향에 노출되지 않도록 하는 상기 구조물의 밀폐 커버가 생성될 수 있다. 또 다른 장점은, 광원과 결합하여 높은 광효율이 구현되도록 하는 높은 투명성에 있다. 유리 코팅층은 자외선에 대한 높은 UV-안정성을 갖기 때문에, 종래의 박막에 비해 구조물의 비노후화 특성이 개선된다.
유리 코팅층은 비교적 높은 열적/기계적 안정성을 제공한다. 이를 위해 유리 코팅층의 열팽창 계수 CTE(coefficient of thermal expansion)가 바람직하게 기판 및/또는 1개 이상의 소자의 열팽창 계수에 매칭된다. 유리 코팅층의 열팽창 계수는 바람직하게 5*10-7K-1 이상 30*10-7K-1 이하의 값을 갖는다. 또한, 유리 코팅층은 높은 화학적/물리적 안정성을 제공하는 특징이 있다.
유리 코팅층을 절연층으로 사용하는 것은 평면 접합 구조물 제조의 다른 방법 단계들에 영향을 미치지 않기 때문에, 공지된 평면 접합 및 구성 구조물 제조 방법에 유리 코팅층의 사용이 간단하게 통합될 수 있다. 폴리머 박막이 유리 코팅층으로 대체됨으로써, 특히 WO 03/020247 A2로부터 공지된 평면 접합법(SiPLIT 기법)을 위한 공정 능력(process capability)이 제공된다. 평면 접합 구조물의 제조를 위한 개별 방법 단계들과 관련하여, 상기 문서의 공개 내용이 본 출원서에 인용을 통해 포함될 것이다.
절연층은 전체적으로 유리 코팅층으로 형성될 수 있다. 한 바람직한 구현에 따라, 유리 코팅층이 붕규산 유리(borosilicate glass)를 포함한다. 유리 코팅층 전체가 붕규산 유리로 제조될 수 있다. 상기 유리는 알칼리를 함유할 수 있다. 상기 유리 역시 다수의 유리층으로 구성될 수 있다.
또 다른 한 바람직한 구현에 따르면, 먼저 폴리머 코팅층이 소자들 및/또는 기판 위에 제공된 다음에 절연층이 제공되는데, 이때 상기 소자면 및 기판면과 절연층의 열역학적 분리가 일어난다. 폴리머 코팅층은 바람직하게 열역학적 응력이 보상되도록 높은 탄력을 갖는다. 바람직하게는 소자면 및 기판면과 유리 코팅층의 열팽창 계수(CTE) 편차가 상기 폴리머 코팅층에 의해 보상될 수 있다. 이는 특히 작동시 강하게 가열되는 반도체 소자(예: 고출력 LED)의 경우에 바람직하다. 이 경우, 폴리머 코팅층은 소자의 비작동 상태와 작동 상태간의 높은 온도차 때문에 발생할 수 있는 기계적 응력으로 인한 유리층의 파손 위험을 감소시킨다.
또 다른 한 바람직한 구현에 따르면, 절연층이 나란히 배치된 유리 코팅층 및 폴리머 층을 포함할 수 있다. 그럼으로써 절연층이 소자들의 각각의 기능에 효과적으로 매칭될 수 있다. 유리 코팅층은 LED 칩, 특히 방사된 빔의 적어도 일부가 자외선 스펙트럼 영역의 파장을 갖는 LED 칩의 경우에 유리한데, 그 이유는 유리 코팅층이 폴리머 층보다 더 나은 빔 안정성을 갖기 때문이다. 예컨대 기판 위에 배치된 1개 이상의 LED 칩에는 유리로 된 절연층이 제공되는 한편, 기판 및/또는 상기 기판 위에 배치된 1개 이상의 소자에는 폴리머로 된 절연층이 제공될 수 있다.
또 다른 한 바람직한 구현에 따르면, 유리 코팅층이 소자의 전기적 활성 영역에만 배치된다. 이 경우, 예컨대 광 방출 영역이 LED 칩의 전기적 활성 영역으로 간주된다. 특히 유리 코팅층은 LED 칩의 측면 에지들과 표면에 제공될 수 있다.
또 다른 한 바람직한 구현에 따르면, 유리 코팅층이 1개 이상의 전기 소자, 특히 LED 칩을 밀봉한다.
한 바람직한 구현에 따르면, 유리 코팅층이 약 5 내지 500㎛의 두께를 갖는다.
또 다른 한 바람직한 구현에 따르면, 유리 코팅층이 물리적 기상 증착(PVD) 및/또는 플라즈마 이온 보조 증착(PIAD), 특히 전자 빔 PVD/PIAD를 이용하여 제공된다.
또 다른 한 바람직한 구현에 따르면, 유리 코팅층이 리프트 오프(Lift-off) 기법을 이용하여 구성된다.
또 다른 한 바람직한 구현에 따르면, 레이저 처리, 화학적 에칭, 건식 에칭 또는 샌드 블라스팅(sand blasting)에 의해 접촉 개구들이 생성된다.
또 다른 한 바람직한 구현에 따르면, 예컨대 TiW 및/또는 TiCu로 된 씨드 층(seed layer)을 이용하여 도금이 실시된다. 이 경우, 예컨대 스퍼터링에 의해 절연층 위에 얇은 금속층이 제공된다. 후속하는 도금층의 제공을 위해 예컨대 CVD, PVD 또는 전해질 기법이 사용될 수 있다.
또 다른 한 바람직한 구현에 따르면, 광학 기법을 이용하여 도금층의 구성이 실시된다.
하기에서는 도 1 내지 도 3과 연관된 실시예들을 참고로 본 발명을 더 상세히 기술한다.
도 1은 본 발명에 따른 반도체 소자의 제 1 실시예의 개략적 횡단면도이다.
도 2는 본 발명에 따른 반도체 소자의 제 2 실시예의 개략적 횡단면도이다.
도 3은 본 발명에 따른 반도체 소자의 제 3 실시예의 개략적 횡단면도이다.
도면들에서 동일한 요소들 또는 동일한 작용을 하는 요소들은 동일한 도면 부호를 갖는다.
도 1에는 기판(1) 위에 LED 칩(2)이 배치된 반도체 소자가 도시되어 있다. 기판(1)은 예컨대 웨이퍼, 인쇄회로기판(PCB) 및/또는 가요성 소재일 수 있다.
기판(1) 및 LED 칩(2) 위에는 유리로 된 절연층(3), 예컨대 얇은 붕규산 유리층이 제공된다. 상기 층은 기판(1) 및 LED 칩(2)의 밀폐 커버로서 사용된다. 즉, 유리 코팅층(3)은 특히 습도, 오염 또는 UV 광선과 같은 환경의 영향으로부터 기판(1) 및 LED 칩(2)을 보호한다.
절연층(3)은 또한 LED 칩(2)의 부분 영역들, 특히 LED 칩(2)의 측면 에지들과 전기 접속부들(4) 사이의 전기 절연체로서 작용하며, 상기 전기 접합부들은 LED 칩의 평면 전기 접합을 위해 사용된다. 이때, 평면 접합이란 전기 접합부들(4)을 형성하는 구성된 도금층을 이용한 와이어리스(wireless) 접합을 의미한다. 특히 LED 칩(2)의 접합을 위해 본딩 와이어가 사용되지 않는다. 이는 바람직하게 반도체 소자의 비교적 낮은 설치 높이를 가능케 한다. 절연층(3)은 특히 LED 칩(2)의 측면 에지들에 도금층(4)이 직접 제공되는 경우에 발생할 수 있는 LED 칩(2)의 단락을 방지한다.
얇은 유리 코팅층(3)은 바람직하게 PVD 기법 또는 PIAD 기법에 의해 생성된다.
상기 절연층(3)은 전자 소자(2) 및 기판(1) 위에 제공된 후에 리프트 오프 기술에 의해 구성될 수 있다.
절연층(3) 내에는 평면 접합의 구현을 위한 개구들(5)이 바람직하게 레이저 처리, 화학적 에칭, 건식 에칭 및/또는 샌드 블라스팅에 의해 제공된다. 다른 방법도 고려될 수 있다.
절연층(3) 위에 전기 접속부들(4)을 형성하는 프로세스는 바람직하게 도금층의 제공 및 구성에 의해 이루어진다. 도금층을 제공하기 전에 바람직하게 예컨대 TiCu 또는 TiW로 된 얇은 씨드층이 제공된다. 도금층의 구성은 예컨대 포토리소그래피 기법을 이용하여 수행될 수 있다. 도금층의 구성을 통해 특히 도금층(4)의 LED 칩의 광 방출면(11)이 생략된다. 유리 코팅층(3)은 바람직하게 LED 칩(2)으로부터 방출된 빔에 대해 높은 투과성을 보인다.
본 실시예에서 LED 칩(2)의 제 1 접점(8)이 기판(1)의 LED 칩(2) 반대편 면에 형성된 배면 접점(6)과 연결된다. LED 칩(2)의 제 2 접속 접점(9)은 기판(1)의 상기 부품(2)쪽 앞면에 형성된 앞면 접점(7)과 연결된다. 접속의 다른 변형도 물론 가능하다.
LED 칩(2)을 밀폐 커버 및 유전체로서의 붕규산 유리로 밀봉하는 것은 특히 특허출원 제 WO 03-030247 A2호에 개시된 것과 같은 평면 접합 및 구성 기술에 적합하다.
도 2에 도시된 실시예에서는 절연층이 유리 코팅층(3) 및 폴리머 층(10)으로 형성되며 연속 배치되는 부분 영역들을 포함한다. LED 칩(2)의 표면 및 측면 에지 들에는 유리 코팅층(3)이 제공되고, 기판(1)의 부분 영역들은 폴리머 층(10)에 의해 전기 접속부들(4)과 절연된다. 그럼으로써 LED 칩(2)의 방출에 직접 노출되는 절연층(3)의 부분 영역들에 유리 코팅층(3)이 제공되는 것이 바람직하다.
그 외에는, 특히 도 1과 관련하여 기술한 바람직한 실시예들의 관점에서, 제 2 실시예와 제 1 실시예가 유사하다.
도 3에 도시된 실시예에서는 유리 코팅층인 절연층(3)이 적층되기 전에, 기판 위에 적층된, LED 칩(2)을 포함하는 표면 구조물 위에 폴리머 층(10)이 적층되었다.
이 경우, 유리 코팅층(3)이 소자(2)에 직접 접하지 않기 때문에 소자(2) 및/또는 기판(1)의 반도체 재료와 유리 사이의 상이한 팽창 계수로 인해 발생할 수 있는 열응력에 의해 유리층이 손상될 위험이 감소하는 장점이 얻어진다. 폴리머 코팅층은 열역학적 응력의 보상을 위해 높은 탄성을 갖는 것이 바람직하다.
폴리머 층(10)은 바람직하게 PIAD 기법을 이용하여 기판 및 LED 칩(2) 위에 적층된다.
PIAD 기법은 코팅될 소자에서의 비교적 낮은 프로세스 온도로 인해, 유리 코팅층(3)이 적층되기 전에 고온에서 내려앉을 수도 있는 폴리머 층(10)이 적층되는 경우에 유리하다.
그 외에는, 특히 도 1과 관련하여 기술한 바람직한 실시예들의 관점에서, 제 3 실시예와 제 1 실시예가 유사하다.
본 발명은 실시예들에 기초한 상기 설명에 의해 제한되는 것은 아니다. 오 히려 본 발명은 각각의 새로운 특징뿐만 아니라 특히 청구항의 특징들의 각각의 조합을 내포하는 각각의 특징 조합을 포함하며, 이는 비록 상기 특징들 또는 상기 조합 자체가 청구의 범위 또는 실시예에 명시되어 있지 않더라도 마찬가지다.

Claims (17)

  1. 반도체 소자를 제조하는 방법으로서,
    1개 이상의 전자 소자(2)가 기판(1) 위에 제공되는 단계,
    상기 1개 이상의 소자(2)에 의해 기판(1) 위에 생성된 토포그래피에 절연층(3)이 제공되는 단계,
    상기 절연층(3) 내에 상기 전자 소자의 접점들(8, 9)에 접촉 개구들(5)이 형성되는 단계,
    상기 절연층(3) 및 접점들(8, 9)이 상기 접촉 개구들(5) 내에서 도금되는 단계, 및
    전기 접속부(4)의 형성을 위해 상기 도금층이 구성되는 단계를 포함하고,
    상기 절연층(3)이 유리 코팅층을 포함하는,
    반도체 소자의 제조 방법.
  2. 제 1항에 있어서,
    상기 유리 코팅층이 붕규산 유리를 포함하는,
    반도체 소자의 제조 방법.
  3. 제 1항 또는 제 2항에 있어서,
    먼저 폴리머 코팅층(10)이 1개 이상의 소자(2) 및/또는 기판(1) 위에 제공된 다음에 절연층(3)이 제공되는,
    반도체 소자의 제조 방법.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 절연층(3)이 나란히 배치된 유리 코팅층 및 폴리머 층(10)을 포함하는,
    반도체 소자의 제조 방법.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    상기 유리 코팅층이 소자(2)의 전기적 활성 영역에만 배치되는,
    반도체 소자의 제조 방법.
  6. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    상기 유리 코팅층이 상기 전기 소자(2)를 밀봉 및/또는 커버하는,
    반도체 소자의 제조 방법.
  7. 제 1항 내지 제 6항 중 어느 한 항에 있어서,
    상기 유리 코팅층이 5 내지 500㎛의 두께를 갖는,
    반도체 소자의 제조 방법.
  8. 제 1항 내지 제 7항 중 어느 한 항에 있어서,
    상기 유리 코팅층이 PVD 기법 및/또는 PVD/PIAD 기법을 이용하여 제공되는,
    반도체 소자의 제조 방법.
  9. 제 1항 내지 제 8항 중 어느 한 항에 있어서,
    상기 유리 코팅층이 리프트-오프(Lift-off) 기법을 이용하여 구성되는,
    반도체 소자의 제조 방법.
  10. 제 1항 내지 제 9항 중 어느 한 항에 있어서,
    상기 접촉 개구들(5)이 레이저 처리, 화학적 에칭, 건식 에칭, 샌드 블라스팅(sand blasting)에 의해 생성되는,
    반도체 소자의 제조 방법.
  11. 제 1항 내지 제 10항 중 어느 한 항 또는 다수의 항에 있어서,
    상기 도금층이 씨드 층(seed layer)을 이용하여 구현되는,
    반도체 소자의 제조 방법.
  12. 제 1항 내지 제 11항 중 어느 한 항에 있어서,
    상기 도금층이 광 구성(photo structuring)에 의해 구성되는,
    반도체 소자의 제조 방법.
  13. 제 1항 내지 제 12항 중 어느 한 항에 있어서,
    상기 1개 이상의 전자 소자(2)가 광방출 광전 소자인,
    반도체 소자의 제조 방법.
  14. 제 13항에 있어서,
    상기 광전 소자(2)는 LED 칩인,
    반도체 소자의 제조 방법.
  15. 반도체 소자로서,
    1개 이상의 전자 소자(2)가 적층된 기판(1), 및
    상기 1개 이상의 전자 소자(2) 위에 적층된 절연층(3) 및 상기 절연층(3) 내 전자 소자(2)의 접점들(8, 9)에 형성된 접촉 개구들(5)을 포함하고,
    상기 절연층(3) 및 접점들(8, 9)은 접촉 개구들(5) 내에서 평탄하게 도금되며,
    상기 도금층은 전기 접속부(4)를 형성하도록 구성되고,
    상기 절연층(3)이 유리 코팅층을 포함하는,
    반도체 소자.
  16. 제 15항에 있어서,
    상기 반도체 소자는 광전 소자인,
    반도체 소자.
  17. 제 16항에 있어서,
    상기 광전 소자는 1개 이상의 LED 칩(2)을 포함하는,
    반도체 소자.
KR1020087003687A 2005-08-30 2006-08-30 평면 접점을 포함하는 반도체 소자의 제조 방법 및 반도체소자 KR101295606B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102005041099A DE102005041099A1 (de) 2005-08-30 2005-08-30 LED-Chip mit Glasbeschichtung und planarer Aufbau- und Verbindungstechnik
DE102005041099.5 2005-08-30
PCT/DE2006/001513 WO2007025521A2 (de) 2005-08-30 2006-08-30 Verfahren zur herstellung eines halbleiterbauelements mit einer planaren kontaktierung und halbleiterbauelement

Publications (2)

Publication Number Publication Date
KR20080039904A true KR20080039904A (ko) 2008-05-07
KR101295606B1 KR101295606B1 (ko) 2013-08-12

Family

ID=37692604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087003687A KR101295606B1 (ko) 2005-08-30 2006-08-30 평면 접점을 포함하는 반도체 소자의 제조 방법 및 반도체소자

Country Status (8)

Country Link
US (1) US7859005B2 (ko)
EP (1) EP1920462A2 (ko)
JP (1) JP5215853B2 (ko)
KR (1) KR101295606B1 (ko)
CN (1) CN101253623B (ko)
DE (1) DE102005041099A1 (ko)
TW (1) TWI313075B (ko)
WO (1) WO2007025521A2 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007033288A1 (de) * 2007-07-17 2009-01-22 Siemens Ag Elektronisches Bauelement und Vorrichtung mit hoher Isolationsfestigkeit sowie Verfahren zu deren Herstellung
US20090079057A1 (en) * 2007-09-24 2009-03-26 Infineon Technologies Ag Integrated circuit device
DE102008011809A1 (de) * 2007-12-20 2009-06-25 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102008019902A1 (de) 2007-12-21 2009-06-25 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Herstellungsverfahren für ein optoelektronisches Bauelement
DE102008015551A1 (de) * 2008-03-25 2009-10-01 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit planarer Kontaktierung und Verfahren zu dessen Herstellung
DE102009039891A1 (de) * 2009-09-03 2011-03-10 Osram Opto Semiconductors Gmbh Optoelektronisches Modul aufweisend zumindest einen ersten Halbleiterkörper mit einer Strahlungsaustrittsseite und einer Isolationsschicht und Verfahren zu dessen Herstellung
DE102009042205A1 (de) * 2009-09-18 2011-03-31 Osram Opto Semiconductors Gmbh Optoelektronisches Modul
CN102456803A (zh) * 2010-10-20 2012-05-16 展晶科技(深圳)有限公司 发光二极管封装结构
US9437756B2 (en) 2013-09-27 2016-09-06 Sunpower Corporation Metallization of solar cells using metal foils
KR101856106B1 (ko) * 2015-04-24 2018-05-09 주식회사 아모센스 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판
KR101856107B1 (ko) * 2015-04-24 2018-05-09 주식회사 아모센스 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판
CN107889559B (zh) 2015-04-24 2020-04-28 阿莫善斯有限公司 陶瓷基板的制造方法及由其所制造的陶瓷基板
KR101856108B1 (ko) * 2015-04-24 2018-05-09 주식회사 아모센스 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판
KR101856109B1 (ko) * 2015-04-24 2018-05-09 주식회사 아모센스 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판
KR102563421B1 (ko) * 2016-07-19 2023-08-07 주식회사 아모센스 세라믹 기판 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4017340A (en) * 1975-08-04 1977-04-12 General Electric Company Semiconductor element having a polymeric protective coating and glass coating overlay
JPH0437067A (ja) * 1990-05-31 1992-02-07 Canon Inc 半導体素子用電極及び該電極を有する半導体装置及びその製造方法
JP3246929B2 (ja) * 1991-11-11 2002-01-15 電気化学工業株式会社 マトリックス回路基板及び表示板
JPH07131075A (ja) * 1993-10-28 1995-05-19 Kyocera Corp 画像装置
JP3009091B2 (ja) * 1994-11-15 2000-02-14 日亜化学工業株式会社 青色発光ダイオード
JP3641122B2 (ja) * 1997-12-26 2005-04-20 ローム株式会社 半導体発光素子、半導体発光モジュール、およびこれらの製造方法
US6319757B1 (en) * 1998-07-08 2001-11-20 Caldus Semiconductor, Inc. Adhesion and/or encapsulation of silicon carbide-based semiconductor devices on ceramic substrates
JP4724924B2 (ja) * 2001-02-08 2011-07-13 ソニー株式会社 表示装置の製造方法
US7402457B2 (en) * 2001-09-28 2008-07-22 Siemens Aktiengesellschaft Method for making contact with electrical contact with electrical contact surfaces of substrate and device with substrate having electrical contact surfaces
US20030085416A1 (en) 2001-11-08 2003-05-08 Tyco Electronics Corporation Monolithically integrated pin diode and schottky diode circuit and method of fabricating same
DE10351397A1 (de) 2003-10-31 2005-06-16 Osram Opto Semiconductors Gmbh Lumineszenzdiodenchip
DE10353679A1 (de) * 2003-11-17 2005-06-02 Siemens Ag Kostengünstige, miniaturisierte Aufbau- und Verbindungstechnik für LEDs und andere optoelektronische Module
US6881980B1 (en) * 2004-06-17 2005-04-19 Chunghwa Picture Tubes, Ltd. Package structure of light emitting diode

Also Published As

Publication number Publication date
WO2007025521A3 (de) 2007-05-03
WO2007025521A2 (de) 2007-03-08
US20090278157A1 (en) 2009-11-12
KR101295606B1 (ko) 2013-08-12
TWI313075B (en) 2009-08-01
US7859005B2 (en) 2010-12-28
DE102005041099A1 (de) 2007-03-29
JP2009506558A (ja) 2009-02-12
JP5215853B2 (ja) 2013-06-19
TW200715621A (en) 2007-04-16
EP1920462A2 (de) 2008-05-14
CN101253623A (zh) 2008-08-27
CN101253623B (zh) 2010-05-19

Similar Documents

Publication Publication Date Title
KR101295606B1 (ko) 평면 접점을 포함하는 반도체 소자의 제조 방법 및 반도체소자
US10446726B2 (en) Wafer level packaging of electronic devices
JP5628425B2 (ja) 半導体部品および半導体部品の製造方法
US7719099B2 (en) Package structure for solid-state lighting devices and method of fabricating the same
EP2672531B1 (en) Light emitting device package and method of manufacturing the same
EP4145543A1 (en) Light emitting diode
JP5695488B2 (ja) 発光体パッケージ
TWI473293B (zh) 緊密型光電元件封裝件的製造
US5814870A (en) Semiconductor component
US20120037935A1 (en) Substrate Structure of LED (light emitting diode) Packaging and Method of the same
JP5717744B2 (ja) キャリア基板上の部品を伴う配列の製造方法、配列および半製品の製造方法、並びに、半製品
KR20070060140A (ko) 와이어 없는 방식으로 접촉되는 광전자 소자
JP2011176347A (ja) 反射レンズを備えたパワー発光ダイパッケージ
JP2010541224A (ja) オプトエレクトロニクス半導体チップ、オプトエレクトロニクスコンポーネント、およびオプトエレクトロニクスコンポーネントの製造方法
CN102576790A (zh) 光电子部件
KR102407430B1 (ko) 광전자 반도체 부품 및 광전자 반도체 부품의 제조 방법
US10629781B2 (en) Semiconductor element and method for production thereof
US7829993B2 (en) Semiconductor apparatus
US20140227811A1 (en) Method for producing an optoelectronic device with wireless contacting
TW202107742A (zh) 散熱基板及其製作方法
WO2011019145A2 (ko) 마스크를 적용하여 측면 반사면을 금속 코팅한 발광 다이오드 패키지 기판 및 그 제조 방법
CN107735871B (zh) 具有金属载体的器件和用于制造器件的方法
KR101533068B1 (ko) 인쇄 회로 기판 및 이를 구비하는 전자 소자 조립체
JP7320717B2 (ja) 発光装置の製造方法
JP2009206187A (ja) 発光装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee