KR20080027755A - 과전압 검출 회로에 대한 장치 및 방법 - Google Patents

과전압 검출 회로에 대한 장치 및 방법 Download PDF

Info

Publication number
KR20080027755A
KR20080027755A KR1020070097292A KR20070097292A KR20080027755A KR 20080027755 A KR20080027755 A KR 20080027755A KR 1020070097292 A KR1020070097292 A KR 1020070097292A KR 20070097292 A KR20070097292 A KR 20070097292A KR 20080027755 A KR20080027755 A KR 20080027755A
Authority
KR
South Korea
Prior art keywords
circuit
integrated circuit
event
voltage
overvoltage
Prior art date
Application number
KR1020070097292A
Other languages
English (en)
Other versions
KR101422279B1 (ko
Inventor
게리 카를로스 크래인
더글라스 디. 로파타
Original Assignee
에이저 시스템즈 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이저 시스템즈 인크 filed Critical 에이저 시스템즈 인크
Publication of KR20080027755A publication Critical patent/KR20080027755A/ko
Application granted granted Critical
Publication of KR101422279B1 publication Critical patent/KR101422279B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M19/00—Current supply arrangements for telephone systems
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G05F1/571—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overvoltage detector

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

사전-설정(pre-set) 전압 제한들의 전압 과잉들을 검출하고, 보호하며, 기록하기 위해, 집적 회로들의 실리카 웨이퍼 상에 과-제한 전압 검출기 및 기록 메카니즘들을 구현하는 장치 및 방법이 제시된다. 검출기 회로 및 기록 장치 회로는 집적 회로 디바이스들과 외부 전원들에 연결된 전압 핀들 간의 전기적 연결들 상에서 직렬로, 또는 병렬로 배치된다. 전압원이 연결되고 과전압이 검출되는 경우, 검출기 회로는 연결을 단락시키는 한편, 기록 장치 회로는 추후 조사를 위해 사건을 기록한다.

Description

과전압 검출 회로에 대한 장치 및 방법{METHOD AND APPARATUS FOR AN OVER-VOLTAGE DETECTION CIRCUIT}
본 발명은, 일반적으로 집적 회로 오남용(abuse)을 식별하는 과전압 검출 회로(over-voltage detection circuit)에 대한 장치 및 방법으로 지향되며, 특히 특정 제한들/범위들을 넘어 적용된 전압들이 검출되고 기록되는 집적 회로 기판들 상의 과-제한 전압 사건 검출 및 기록 메카니즘(over-limit voltage event detecting and recording mechanism)들의 통합으로 지향된다.
휴대폰(cell phone)들은 소정 전압 파라미터들 내에서 작동하도록 설계된다. 특정 최대 양전압 또는 음전압을 초과하는 것은 휴대폰의 내부 회로 소자를 손상시킬 것이다. 특정 최대치를 넘는 전압들이 집적 회로들에 적용되는 경우, EOS(Electrical Over Stress) 손상이 일어난다. EOS 손상은 집적 회로가 고장(fail)나고 폰을 사용할 수 없게 한다.
다음 3 가지 예시들은 EOS 손상이 야기할 수 있는 가능한 상황들을 설명한다. 첫째, 외부 배터리들 및 충전기(charger)들이 작동을 위한 전력을 제공한다. 외부 배터리 또는 충전기가 결함이 있거나 부적절하게 설계되는 경우, 특정 최대 전압을 넘는 전압들을 공급할 수 있다. 둘째, 폰 생산시 외부 테스트 지그(external test jig)들이 작동을 점검하는 동안 상이한 전압들로 폰을 자극(stimulate)한다. 테스트 지그가 부적절하게 설계되거나 사양서(specification) 범위 밖인 경우, 특정 최대 전압이 초과될 수 있다. 셋째, 단말 고객(end customer)들이 인가되지 않은 제 3 부속물(unapproved third party accessory)들을 사용함으로써, 실수로 사양서를 초과한 전압들을 적용할 수 있다. 또한, 검출가능한 EOS 손상을 야기할 수 있는 추가 상황들이 존재한다.
상황들을 포함하여 설명된 EOS에 노출된 폰들 및 디바이스들이 고장날 수 있다. 폰 제조자들은, 현재 고장난 폰들 및 디바이스들을 디바이스 제조자들에게 반환한다. 결함을 결정하기 위해 디바이스들 상에서 FMA(Failure Mode Analysis)가 수행된다. 한가지 형태의 고장 모드는 앞서 언급된 EOS이고, 집적 회로 상에 관측되는 고장 사인(failure signature)에 의해 결정된다. 수 개의 상황들이 EOS 손상을 야기할 수 있다. 제조자들은 상이한 과전압 조건들을 수 개의 디바이스들에 적용하고 각각 하나에 대한 FMA 분석을 수행함으로써 EOS 손상의 그럴듯한 원인을 식별하려고 노력한다. 일단 실험용 디바이스(experimental device)가 고객-고장 디바이스(customer-failed device)와 유사한 특성들을 나타내면, 제조자는 원인을 이론화(theorize)할 수 있다.
하지만, 설명된 방식들로 유도되는 EOS 손상을 검출하기 위해서는 상당한 FMA 작업이 요구된다. 흔히 어떻게 고장이 일어났는지의 설명없이 작동하지 않는 폰들 및 디바이스들이 반환된다. 최종 단말 고객들은 EOS 손상이 어떻게 유도되는 지 모르거나 밝히기를 꺼린다. OEM 중간 고객(intermediate customer)은 폰이 컴플라이언스(compliance) 밖으로는 절대 사용되지 않았다고 가정하며, 제조자에게 그 디바이스들이 어떻게 "정상" 작동 환경들에 견딜 수 없었는지를 설명할 것을 요구한다. 단지 EOS 고장의 정황 증거만이 최대 양 또는 음의 특정 전압을 초과한 전압들이 디바이스들에 적용되었다는 것을 나타낸다. 이러한 사건을 나타내는데 어려운 증명은 하나도 없으며, 그러므로 고객은 절대로 제출된 고장에 대한 제조자들의 응답에 완전히 만족하지 않는다.
또한, 예측된 방식으로 디바이스를 손상시킨 후, 원래 고객-고장 디바이스와 매칭(match)하는지를 결정하기 위해 FMA 분석을 수행하는 실험을 수행하는 것은 매우 시간 소모적이다. 각각의 실험 사이클은 7 영업일(business day)을 추가할 수 있다. 수 개의 실험 사이클들을 갖는 것은 드문 일이 아니므로, 평가 구간(evaluation interval)에 14 내지 20 일이 쉽게 추가될 수 있다. EOS 손상은 통상적으로 중대(critical)하다고 간주되며, 두 회사들에 대해 손실 수익(lost revenue)을 발생시키는 공장 조립 라인을 폐쇄할 수 있다. 제조자 및 소매상이 비용을 절감(save)하기 위해서는 가능한 한 신속히 문제를 해결해야 한다.
마지막으로, FMA를 수행하는 것은 고가이다. EOS 고장의 근본 원인을 결정하기 위해 단지 하나의 FMA 사이클만이 요구되는 경우에 상당한 비용이 절감될 수 있다. 새로운 고객-고장 디바이스들 및 실험용 디바이스들에 대해 다수의 FMA 사이클들이 요구되는 경우, 비용이 상당할 수 있다. 하나의 FMA 사이클로 EOS 고장을 해결하는 것은 상당한 비용 절감을 제공한다.
현재 방법들은 고장의 정확한 원인을 식별하지 않는다. 그 대신에, 그것들은 고객-고장 디바이스들에서 보이는 손상 타입에 매칭하는 정황 증거를 제공한다. 상기 증거는 결정적이지 않으며, 고장의 근본 원인을 확실하게 식별하지 않는다. 고객이 명백히 식별되는 근본 원인을 갖는 경우, 그들은 고장을 야기하는 조건이 어떻게 일어났는지를 결정하기 위해, 그 과정 또는 사용-사례(use-case)들을 탐색할 수 있다.
따라서, 본 발명은 디바이스들에 적용되는 입력 전압들이 특정 최대치를 초과하는 경우를 검출하기 위해, 집적 회로 상에 표시기(indicator)를 배치함으로써 이 문제점들을 설명한다.
최대 양 또는 음의 특정 값을 초과하는 전압들이 적용되는 경우를 검출하는 회로 소자가 집적 회로 상에 배치된다. 이러한 회로 소자는 이러한 전압 과잉(overage)들을 결정하고 기록하는데 조력하는 소프트웨어 프로그램들 및 판독가능한 레지스터(register)들을 이용할 수 있다. 검출기 및 기록 장치 회로(recorder circuit)는 미래 조사들을 위해 그 사건을 영구히 기록한다.
그 특징들 및 장점들을 포함한 본 발명은 첨부된 도면들을 참조하여 다음 세부적인 설명으로부터 더 분명해질 것이다.
도 1 내지 도 6a/6b는 집적 회로 오남용을 식별하는 과전압 검출 및 기록 회로들의 장치 및 방법, 및 그 예시들을 예시한다. 수상한 전압 공급들(suspect voltage supply)들의 과-제한(over-limit) 전압 사건들에 대해 모니터링(monitor)하기 위해, 집적 회로들 상에 검출기 회로들 및 기록 회로들(집합적으로, 이하 "사건-기록 메카니즘들"로서 칭함)이 배치된다. "과-제한 전압 사건들"은 그 회로에 대한 최대 양 또는 음의 특정 파라미터들을 초과하는 전압 레벨이 집적 회로 핀에 제시됨에 따라 언제든지 정의된다. 상기 언급된 바와 같이, 과-제한 전압 사건들은 집적 회로를 심하게 손상(cripple)시키는 EOS 손상을 유도할 수 있다.
이제 도 1을 참조하면, 도면은 집적 회로에 대한 전력이 내부 또는 외부 소스들로부터 공급될 수 있음을 나타낸다. 입력 배터리(1)는 전기적 연결들(10 및 15)을 통해 외부 전력 공급 칩(external power supply chip: 2) 또는 전력 관리 디바이스(3)에 각각 연결될 수 있다. 입력 배터리(1)는 화학 에너지가 저장되고 전기 에너지로 바로 전환되며, 직류 전력 공급(direct power supply)으로부터 전기 에너지가 도출되기보다는 전압이 도출되는 여하한의 디바이스로 이해되는 것이 바람직하지만, 이러한 전원은 본 발명의 범위 내에서 이해되어야 한다. 대안적으로, 외부 전력 공급 칩(2)은 연결(20)을 통해 집적 회로들에 직접 전력을 공급하는데 사용될 수 있다는 것을 이해하여야 한다.
또한, 입력 배터리(1) 또는 외부 전력 공급 칩(2)으로부터 전력이 공급되는 전력 관리 디바이스(3)는 충전 입력부(charge input: 30)를 통해 외부 충전기 어댑터(external charger adapter)(도시되지 않음)에 연결될 수 있다. 전력 관리 디바이스(3)의 한가지 목적은 전원들과 연계된 피크(peak) 및 딥(dip)을 완화(smooth)하거나 조절(regulate)함으로써, 전력 서지(ower surge) 및 전압 스파이크(voltage spike)로부터 전화 집적 회로 구성요소들을 보호하려는 것이다.
도 1에 나타낸 바와 같이, 검출기 회로 및 기록 회로의 배치를 요구하는 전화 구성요소들은 회로 기판들 상의 집적 회로들(즉, 반도체 디바이스들 및 수동 구성요소들로 주로 이루어지는 소형화(miniaturized)된 전자 회로 디바이스들을 포함한 것들)이다. 따라서, 디지털 기저대역 집적 회로(digital baseband integrated circuit: 4) 및 아날로그 기저대역 집적 회로(analog baseband integrated circuit: 5)가 도시된다. 설명에 의해, 디지털 집적 회로는 로직 게이트(logic gate), 플립플롭(flip-flop), 멀티플렉서(multiplexer) 및 다른 회로들을 포함할 수 있는 한편, 아날로그 집적 회로는 특히 증폭기(amplifier), 필터(filter), 변조기(modulator) 및 혼합기(mixer)를 포함할 수 있다. 그럼에도 불구하고, 본 발명의 범위 내에서 혼합 신호 집적 회로(즉, 동일한 칩 상의 아닐로그 및 디지털) 및 메모리 디바이스 집적 회로가 포함될 수 있다는 것을 이해하여야 한다. 또한, 전원들로부터의 과-제한 전압 사건들뿐만 아니라, 칩 내의 다양한 서브-구성요소들 상에서 갖는 효과들도 기록하기 위해, 집적 회로 도처에서 다양한 지점들에 사건 기록 메카니즘들이 배치될 수 있다는 것을 이해하여야 한다.
입력 배터리(1) 및 외부 전력 공급 칩(2)이 집적 회로들의 회로 소자에 직접 전기적으로 연결될 수 있기 때문에, 본 발명의 검출기 및 기록 회로 소자는 그 최대 특정 작동 전압을 넘어서 구동되기에 높은 확률을 갖는 여하한의 입력 핀 상에 배치되어야 한다. 예를 들어, 이 핀들은 Vi/o 핀들(41 및 51), Vcore 핀들(42 및 52) 및 VSim 핀(55)을 포함할 수 있다. Vi/o 핀들은 집적 회로의 회로 소자에 전력이 공급되는 입력/출력 연결부들임을 이해한다. Vcore 핀들은 집적 회로의 코어(core) 회로 소자에 전력이 공급되는 연결부들임을 이해한다. VSim 핀은 SIM 카드(SIM Card)(도시되지 않음)에 전력이 공급되는 연결부임을 이해한다. 이러한 전력은, 통상적으로 폰 자체에 의해 공급되지만, 몇몇 경우에는 테스팅(testing)이 이러한 연결을 가로질러 전압을 유도할 수 있다. 물론, 고객 어플리케이션이 미리 알려져 있지 않기 때문에, 통상적으로 칩 세트(chipset) 내에서 소스에 의해 전력 이 공급되는, 그러나 외부 디바이스에 의해 전력이 공급될 수도 있는 핀들이 보호되어야 한다는 것을 이해하여야 한다. 또한, 연결들은 핀들에 제한되지 않으며, 오히려 전류(electrical current)가 전도될 수 있는 여하한의 수단들일 수 있다는 것도 물론 이해하여야 한다.
이제 도 2를 참조하면, 예시에 의해 저가의 "최대 전압 검출기" 회로들 및 기록 회로들이 특정 사양들을 초과하는 전압 조건들에 노출되어 있는(vulnerable) 각각의 전압원 입력부(voltage source input) 상에 배치되어 있다. 본 명세서에서, 집적 회로(6)는 외부 전원(external power source: 7)에 연결된 전압 핀(60) 및 외부 배터리 전원(8)에 연결된 전압 핀(61)을 갖는다. 물론, 집적 회로(6)는 디지털, 아닐로그 또는 혼합 신호 집적 회로일 수 있고, 전압 핀들(60 및 61)은 Vi/o, Vcore 또는 VSim 핀들일 수 있으며, 외부 전원들(7 및 8)은 여하한의 허용가능한 전력 공급기(power supply)일 수 있다는 것을 이해하여야 한다.
검출기 회로(9) 및 기록 회로(10)는 집적 회로(6) 내에 배치되어 있다. 나타낸 바와 같이, 사건-기록 메카니즘들은 전압 핀(60)으로부터 유도된 전기적 연결들에 의해 나타낸 바와 같이 병렬로, 또는 전압 핀(61)으로부터 유도된 전기적 연결들에 의해 나타낸 바와 같이 직렬로 배치될 수 있다는 것을 이해하여야 한다. 따라서, 병렬로 배치되는 경우에 각각의 사건-기록 메카니즘들은 동일한 전압을 받을 것이며, 한편 직렬로 배치되는 경우에는 각각의 사건-기록 메카니즘들이 동일한 전류를 받을 것이다. EOS 손상에 관하여 어떤 정보가 얻어지느냐에 따라, 사건-기록 회로들이 구성될 수 있다. 물론, 1 이상의 검출기 회로(9) 및 기록 회로(10)가 필 요에 따라 각각의 전압 핀(60/61)과 함께 이용될 수 있다는 것을 이해하여야 한다. 따라서, 사건-기록 메카니즘은 병렬 및 직렬 배치 모두가 다루어지도록 이용될 수 있다. 마지막으로, 사건-기록 메카니즘들이 별도의 회로들로 나타내어졌던 한편, 각각의 기능이 단일 회로에 의해 수행될 수 있다는 것을 이해하여야 한다.
바람직한 실시예에서, 검출기 회로(9) 및 기록 회로(10)는 집적 회로의 실리콘으로 구현된다. 따라서, 실리카 웨이퍼(silica wafer) 상에 사건-기록 메카니즘들을 형성하기 위해 반도체 디바이스 제작의 잘 알려진 기술들(즉, 이미징, 증착, 에칭)이 이용될 수 있다. 이러한 생산시, 검출기 회로는 집적 회로의 잔여부에 대한 최대 특정 작동 전압보다 약간 이상인 전압으로 작동하도록 설계되는 것이 중요하다. 입력 전압이 최대 특정 작동 전압을 초과하는 경우를 나타내는 임계치는 나머지 집적 회로 구성요소들에 대한 데이터 시트(data sheet)에 설명된 "최대 작동 전압"(양 및 음 모두)에 의해 결정될 수 있는 것이 바람직하다. 이러한 방식으로, 사건-기록 회로가 과-제한 전압 사건을 검출하는 경우에 적절히 작동한다는 것이 보장될 것이다.
이제 도 3을 참조하면, 집적 회로 칩(6)의 시동(power-up)시 단계(300)에서 EOS 손상을 검출하고 기록하는 방법이 시작된다. 그 후, 단계(310)에서 기준 전압(Vref)이 회수(retrieve)된다. 이러한 기준 전압은 메모리(도시되지 않음)에 저장되거나, 어떠한 다른 수단들에 의해 공급될 수 있으며, 앞서 설명된 바와 같이 사건 기록 메카니즘들이 연결되는 집적 회로의 구성요소의 최대 특정 허용 전 압(maximum specified tolerated voltage)보다 약간 더 커야 한다. 디바이스 핀들(Vpin : 60 및/또는 61)을 가로지른 전압 적용시, 단계(320)에서 그 디바이스 핀을 통해 이러한 전압이 측정된다. 단계(330)에서, 기준 전압(Vref)과 디바이스 핀을 가로질러 적용된 전압(Vpin) 간의 비교가 일어난다. 측정된 전압(Vpin)이 기준 전압(Vref)보다 큰 것으로 결정되는 경우, 단계(340)에서 과-제한 전압 사건이 기록된다. 측정된 전압(Vpin)이 기준 전압(Vref)보다 크지 않은 것으로 결정되는 경우에는, 디바이스 핀(60 및 61)을 통과하는 전압의 측정(즉, 단계(320))을 계속한다. 이러한 검출 및 기록은 단계(350)에서 멈출 때까지 계속된다.
따라서, 이제 도 4를 참조하면, EOS 손상 및 사건-기록 메카니즘의 작동을 검출하고 기록하는 방법의 전체적인 기능적 측면이 도시된다. 비교기(420)에 의해 기준 전압(Vref) 및 디바이스 핀을 가로지른 전압(Vpin)을 각각 포함한 입력 정보(400 및 410)가 수신된다. 비교기(420)는 디바이스 핀 및 그것을 가로지른 전압을 끊임없이 모니터링한다. 상기 언급된 바와 같이, 이 전압은 사전설정된 기준 전압에 대해 비교되며, 디바이스 핀 상의 전압(Vpin)이 기준 전압(Vref)보다 클 때마다 비교기(420)는 "참(true)"을 등록한다. 이러한 "참" 사건은 기록된다(430).
또 다른 설명에서는, 전력 공급기가 어느 한 전압 핀들(60 또는 61)에 연결되는 경우에 일어나는 과-제한 전압 사건의 작동 예시들이 설명되지 않는다. 외부 전원(7)이 전압 핀(60)에 연결되고 전기 전위(electrical potential) 내의 서지가 일어나는 경우(통상적으로, 스파이크 또는 피크라 칭함), 이러한 전압은 연결 와이어들을 따라 검출기 회로(9) 및 기록 회로(10)로 전도된다. 전도된 전압이 집적 회로(6)의 디바이스들(도시되지 않음)의 최대 작동 전압보다 높은 경우, 검출 회로는 회로들을 단락(short)시킨다. 본질적으로, 개방 회로(open circuit)는 더 이상 전기를 전도시킬 수 없게 한다. 동일한 시나리오가, 배터리(8)가 검출기 회로(9) 및 기록 회로(10)에 대한 전압 핀(61)에 연결되는 경우에 참으로 유지된다. 예를 들어, 집적 회로(6)의 디바이스들(도시되지 않음)의 최대 작동 전압이 6 V로 설정된 후, 핀(61)을 가로질러 배터리(8)로부터 6.1 V 이상의 전압이 전도되어야 하는 경우, 검출기 회로(9)는 단락 회로로 하여금 배터리(8)로부터 집적 회로(6)의 디바이스의 전기적 접촉을 차단하게 할 것이며, 한편 기록 회로(10)는 과-제한 전압 사건에 대한 정보가 추후 회수될 수 있는 방식으로 사건을 기록할 것이다. 따라서, 검출기 회로(9)는 회로 차단기(circuit breaker), (전기적 또는 반도체 타입의) 퓨즈(fuse), 또는 대안적인 전기 회로 디바이스로 구성될 수 있으며, 기록 회로(10)는 (플래시 구동 메모리(flash drive memory)와 같은) 메모리 셀로 구성될 수 있는 것이 바람직하다. 추가적으로, 검출기는 ESD(Electrostatic Discharge) 사건들을 무시하도록 설계되어야 한다.
통상적으로, EOS 사건은 작동할 수 없게 하여 집적 회로를 손상시킨다. 그러므로, 검출기는 집적 회로를 작동시키지 않고 나중에 결정될 수 있는 방식으로 과전압 사건이 일어나는 경우를 기록하여야 한다. 이러한 한가지 방법은 소프트웨어의 이용을 통해 수행될 것이다. 예를 들어, 값을 판독하고 비휘발성 메모리(non- volatile memory)에 그것을 저장하는 소프트웨어 프로그램에 의해 비교기(420) 출력이 모니터링될 수 있다. 이러한 소프트웨어 알고리즘의 일 예시는 다음과 같을 수 있다:
=====
(디바이스 핀의 값(Vpin)) 판독
만약 (Vpin > Vref),
(Pinx 상에서 초과된 최대 전압 값) 기록
=====
도 5에 나타낸 바와 같이, 전압이 특정 최대 값을 초과하는 경우의 이러한 추후 결정을 허용하는 이러한 또 다른 방법은 판독가능한 레지스터들(500) 내로 모든 검출기-기록 디바이스들의 값을 판독하는 것이다. 과전압 사건이 일어나는 경우에 레지스터(500)의 특정한 비트(particular bit: 510)가 설정될 수 있다. 그 결과, 칩이 여전히 기능하는 경우, 집적 회로를 훼손하지 않고 기록 디바이스의 상태를 다시 판독(read back)할 수 있을 것이다. 불행하게도, EOS 손상은 흔히 집적 회로를 작동할 수 없게 하므로, 리드-아웃(read-out)을 위한 몇몇 외부 수단들 없이는 레지스터들이 정보를 얻는데 이용가능하지 않을 수 있다.
전압이 특정 최대 값을 초과하는 경우의 이러한 추후 결정을 허용하는 이러한 또 다른 방법이 도 6a 및 도 6b에서 이전과 이후에 각각 도시된다. 이러한 일 실시예에서의 검출기 회로(430)는 그 사건을 나타내어 퓨즈 링크(600)를 영구히 끊 을 것이다. 잘 알려진 바와 같이, 추가적으로 퓨즈는 전류가 과도해지는 경우에 녹음으로써 회로를 보호할 수 있다. FMA 프로세스 동안 패키지(package)를 다시 벗기고 물리적으로 퓨즈 링크를 관측하는 것은 그 상태를 검출할 것이다. 검출기 디바이스가 퓨즈 링크인 경우, 퓨즈가 끊어졌는지의 여부를 관측함으로써 검출기의 상태를 결정하는 것이 용이하다.
검출기 및 기록 회로 소자는 경제적인 이유로 가능한 한 작게 유지되어야 한다. 본 발명에 대한 확장은 검출기마다, 하나는 양전압에 대한 것이고 두번째는 음전압에 대한 것인 2 개의 기록 회로들을 갖는 것이다. 이 메카니즘의 사용들 중 하나는 고객에게 정확히 어떤 종류의 전압 조건이 EOS 손상을 야기했는지를 알리는 것이다. 이는 고객으로 하여금 양 또는 음의 최대 전압에 대한 근본 원인 탐색을 좁히게 한다.
따라서, 상기 개시내용으로부터 알 수 있는 바와 같이, 본 발명은 특정된 최대치를 넘는 전압들이 디바이스에 공급되는 경우에 야기되는 EOS 고장들을 식별하고, 이러한 과전압 고장들을 검출하는 시간 및 비용의 양을 감소시키며, 제조자들이 그 프로세스 내에 특정 문제를 고정시켜 능동적으로 추적할 수 있도록 EOS 손상의 근본 원인을 확실하게 나타낸다.
상기 서술에서, 본 발명의 장치 및 방법은 특정예를 참조하여 설명되었다. 당업자라면, 본 명세서에 개시된 장치 및 방법의 원리들의 변형예들이 수행될 수 있다는 것을 이해하고 예상하여야 하며, 이러한 수정, 변화 및 대체물들은 첨부된 청구항들에 설명된 본 발명의 범위 내에 포함되도록 의도된다. 따라서, 본 명세서 및 도면들은 제한적인 의미보다는 예시적인 것으로 간주되어야 한다.
도 1은 본 발명의 일 실시예에 따른 EOS(Electrical Over Stress) 손상 검출을 요구하는 전압 인터페이스(voltage interface)들을 예시하는 도면;
도 2는 본 발명의 일 실시예에 따른 전화 구성요소(telephony component)들 내에서 검출기 및 기록 회로들의 배치를 예시하는 도면;
도 3은 본 발명의 일 실시예에 따른 EOS를 검출하고 기록하는 방법의 단계들을 예시하는 도면;
도 4는 본 발명의 일 실시예에 따른 과전압 검출 및 기록 회로들의 장치 및 방법의 기능적인 측면들을 예시하는 도면;
도 5는 본 발명의 일 실시예에 따른 오류 레지스터(error register)를 통해 EOS 손상을 기록하는 방법의 일 예시를 예시하는 도면; 및
도 6a 및 도 6b는 본 발명의 일 실시예에 따른 비저블 링크(visible link)를 통해 EOS 손상을 기록하는 방법의 일 예시를 예시하는 도면이다.

Claims (19)

  1. 과전압 사건(over-voltage event)들로부터 집적 회로 소자를 보호하는 장치에 있어서:
    전원(power source)이 연결될 수 있는 커넥터 핀(connector pin)을 갖는 집적 회로 칩; 및
    상기 집적 회로 칩 상에 구현(embedded)되고, 상기 집적 회로 칩 상에 포함된 1 이상의 회로 디바이스와 커넥터 핀 사이에 연결되는 과전압 사건 기록 메카니즘(over-voltage event recording mechanism)을 포함하여 이루어지고,
    상기 과전압 사건 기록 메카니즘은 상기 집적 회로 칩 상에 단락 회로 조건(short circuit condition)을 야기함으로써 상기 1 이상의 회로 디바이스를 보호하는 것을 특징으로 하는 집적 회로 소자를 보호하는 장치.
  2. 제 1 항에 있어서,
    상기 과전압 사건 기록 메카니즘은:
    상기 집적 회로 칩 상의 상기 1 이상의 회로 디바이스의 최대 특정 작동 전압(maximum specified operating voltage) 보다 약간 높은 전압들 상에서 작동하도록 설계된 검출기 회로(detector circuit); 및
    상기 사건에 관한 정보가 나중에 회수될 수 있는 매체 내에 상기 과전압 사건을 기록하도록 설계된 기록 회로 중 1 이상을 더 포함하여 이루어지는 것을 특징 으로 하는 집적 회로 소자를 보호하는 장치.
  3. 제 1 항에 있어서,
    상기 과전압 사건 기록 메카니즘은:
    회로 차단기(circuit breaker);
    전기 또는 반도체 형태의 퓨즈(fuse);
    과전압 조건에서 상기 단락 회로를 야기하도록 설계된 전기 회로 구성요소;
    메모리 셀(memory cell); 및
    판독가능한 레지스터(readable register) 중 1 이상을 더 포함하여 이루어지는 것을 특징으로 하는 집적 회로 소자를 보호하는 장치.
  4. 제 1 항에 있어서,
    상기 과전압 사건 기록 메카니즘은 직렬로 연결된 1 이상의 검출기 회로 및 1 이상의 기록 회로 중 1 이상을 포함하여 이루어지는 것을 특징으로 하는 집적 회로 소자를 보호하는 장치.
  5. 제 1 항에 있어서,
    상기 과전압 사건 기록 메카니즘은 병렬로 연결된 1 이상의 검출기 회로 및 1 이상의 기록 회로 중 1 이상을 포함하여 이루어지는 것을 특징으로 하는 집적 회로 소자를 보호하는 장치.
  6. 제 1 항에 있어서,
    상기 과전압 사건 기록 메카니즘은 직렬 및 병렬을 조합하여 연결된 1 이상의 검출기 회로 및 1 이상의 기록 회로 중 1 이상을 포함하여 이루어지는 것을 특징으로 하는 집적 회로 소자를 보호하는 장치.
  7. 제 1 항에 있어서,
    상기 과전압 사건 기록 메카니즘은 정전 방전 사건(electrostatic discharge event)들을 무시하도록 설계되는 것을 특징으로 하는 집적 회로 소자를 보호하는 장치.
  8. 제 1 항에 있어서,
    상기 과전압 사건이 일어난 경우, 이러한 사건이 일어나는 결정은 물리적 관측에 의해 결정될 수 있는 것을 특징으로 하는 집적 회로 소자를 보호하는 장치.
  9. 제 8 항에 있어서,
    상기 물리적 관측은 상기 회로 차단기의 상태, 상기 퓨즈의 상태 및 상기 판독가능한 레지스터의 값들 중 1 이상을 관찰함으로써 가능한 것을 특징으로 하는 집적 회로 소자를 보호하는 장치.
  10. 전화 디바이스(telephony device)의 커넥터 핀들에 적용되는 전압들을 검출하는 장치에 있어서:
    상기 커넥터 핀들을 가로질러 외부 전원으로부터 상기 전화 디바이스의 집적 회로로 전압들을 허용하도록 설계된 1 이상의 검출기 회로를 포함하여 이루어지고, 이는:
    상기 전압 전달의 과전압 사건을 검출하는 수단들; 및
    상기 과전압 사건을 기록하는 수단들을 포함하여 이루어지며,
    상기 검출기 회로는 상기 집적 회로의 실리카 웨이퍼(silica wafer) 상에 구현(embedded)되는 것을 특징으로 하는 적용된 전압들을 검출하는 장치.
  11. 제 10 항에 있어서,
    상기 전압 전달의 과전압 사건을 검출하는 수단들은:
    회로 차단기;
    전기 또는 반도체 형태의 퓨즈; 및
    과전압 조건에서 상기 단락 회로를 야기하도록 설계된 전기 회로 구성요소 중 1 이상을 더 포함하여 이루어지는 것을 특징으로 하는 적용된 전압들을 검출하는 장치.
  12. 제 10 항에 있어서,
    상기 과전압 사건을 기록하는 수단들은:
    메모리 셀; 및
    판독가능한 레지스터 중 1 이상을 더 포함하여 이루어지는 것을 특징으로 하는 적용된 전압들을 검출하는 장치.
  13. 제 10 항에 있어서,
    상기 1 이상의 검출기 회로는 상기 전화 디바이스의 집적 회로 칩 상의 상기 1 이상의 회로 디바이스의 최대 특정 작동 전압보다 약간 높은 전압들 상에서 작동하도록 설계되는 것을 특징으로 하는 적용된 전압들을 검출하는 장치.
  14. 제 10 항에 있어서,
    상기 1 이상의 검출기 회로는 상기 사건에 관한 정보가 나중에 회수될 수 있는 매체 내에 상기 과전압 사건을 기록하도록 설계되는 것을 특징으로 하는 적용된 전압들을 검출하는 장치.
  15. 제 10 항에 있어서,
    상기 1 이상의 검출기 회로는 상기 전화 디바이스의 집적 회로의 1 이상의 회로 구성요소 및 상기 1 이상의 검출기 회로와 병렬 전기 연결, 직렬 전기 연결, 및 병렬과 직렬 전기 연결들의 조합 중 1 이상으로 구성되도록 상기 집적 회로의 실리카 웨이퍼 상에 구현되는 것을 특징으로 하는 적용된 전압들을 검출하는 장치.
  16. 제 10 항에 있어서,
    상기 1 이상의 검출기 회로는 정전 방전 사건들을 무시하도록 설계되는 것을 특징으로 하는 적용된 전압들을 검출하는 장치.
  17. 제 10 항에 있어서,
    상기 과전압 사건이 일어난 경우, 이러한 사건이 일어나는 결정은 물리적 관측에 의해 결정될 수 있는 것을 특징으로 하는 적용된 전압들을 검출하는 장치.
  18. 제 17 항에 있어서,
    상기 물리적 관측은 상기 회로 차단기의 상태, 상기 퓨즈의 상태 및 상기 판독가능한 레지스터의 값들 중 1 이상을 관찰함으로써 가능한 것을 특징으로 하는 적용된 전압들을 검출하는 장치.
  19. 제 10 항에 있어서,
    상기 전화 디바이스의 집적 회로는 디지털 집적 회로, 아날로그 집적 회로, 혼합 신호 집적 회로(mixed signal integrated circuit) 및 메모리 디바이스 집적 회로 중 하나인 것을 특징으로 하는 적용된 전압들을 검출하는 장치.
KR1020070097292A 2006-09-25 2007-09-27 과전압 검출 회로에 대한 장치 및 방법 KR101422279B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/526,522 2006-09-25
US11/526,522 US7630184B2 (en) 2006-09-25 2006-09-25 Method and apparatus for an over-voltage detection circuit

Publications (2)

Publication Number Publication Date
KR20080027755A true KR20080027755A (ko) 2008-03-28
KR101422279B1 KR101422279B1 (ko) 2014-07-22

Family

ID=38871940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070097292A KR101422279B1 (ko) 2006-09-25 2007-09-27 과전압 검출 회로에 대한 장치 및 방법

Country Status (5)

Country Link
US (1) US7630184B2 (ko)
EP (1) EP1903765A3 (ko)
JP (1) JP5527929B2 (ko)
KR (1) KR101422279B1 (ko)
CN (1) CN101256207B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010182921A (ja) * 2009-02-06 2010-08-19 Toshiba Corp 放電検知回路
US8536893B2 (en) * 2009-03-09 2013-09-17 Qualcomm Incorporated Circuit for measuring magnitude of electrostatic discharge (ESD) events for semiconductor chip bonding
US8238068B2 (en) * 2009-04-24 2012-08-07 Silicon Laboratories Inc. Electrical over-stress detection circuit
EP2643705A4 (en) * 2010-11-22 2014-06-04 Freescale Semiconductor Inc INTEGRATED SWITCHING DEVICE AND METHOD FOR DETECTING AN OVERVOLTAGE STATE
US8605401B2 (en) * 2011-04-29 2013-12-10 Altera Corporation Systems and methods for securing a programmable device against an over-voltage attack
CN102707123A (zh) * 2012-06-21 2012-10-03 上海华岭集成电路技术股份有限公司 提高芯片电压测试精度方法
EP2849328A1 (en) 2013-09-13 2015-03-18 Dialog Semiconductor GmbH An apparatus and method for a boost converter with improved electrical overstress (EOS) tolerance
KR20170109234A (ko) 2015-01-28 2017-09-28 휴렛 팩커드 엔터프라이즈 디벨롭먼트 엘피 정전 방전 멤리스터 엘리먼트 스위칭
US10557881B2 (en) 2015-03-27 2020-02-11 Analog Devices Global Electrical overstress reporting
US9871373B2 (en) 2015-03-27 2018-01-16 Analog Devices Global Electrical overstress recording and/or harvesting
US20170093152A1 (en) * 2015-09-25 2017-03-30 Mediatek Inc. Esd detection circuit
US10365322B2 (en) 2016-04-19 2019-07-30 Analog Devices Global Wear-out monitor device
US10338132B2 (en) 2016-04-19 2019-07-02 Analog Devices Global Wear-out monitor device
GB2550977B (en) * 2016-05-31 2020-07-22 Cirrus Logic Int Semiconductor Ltd Monitoring of devices
JP6681357B2 (ja) * 2017-03-10 2020-04-15 日立オートモティブシステムズ株式会社 半導体装置
US11024525B2 (en) 2017-06-12 2021-06-01 Analog Devices International Unlimited Company Diffusion temperature shock monitor
CN109406922B (zh) * 2017-08-15 2020-09-22 昆山维信诺科技有限公司 电子产品及其测试方法和装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01123269U (ko) * 1988-02-16 1989-08-22
US5557209A (en) 1990-12-20 1996-09-17 Hewlett-Packard Company Identification of pin-open faults by capacitive coupling through the integrated circuit package
US5254953A (en) 1990-12-20 1993-10-19 Hewlett-Packard Company Identification of pin-open faults by capacitive coupling through the integrated circuit package
JP3477781B2 (ja) * 1993-03-23 2003-12-10 セイコーエプソン株式会社 Ｉｃカード
US5463252A (en) * 1993-10-01 1995-10-31 Westinghouse Electric Corp. Modular solid state relay
US5589719A (en) 1995-03-10 1996-12-31 Fiset; Peter D. Card out of socket detector for IC cards
US6046896A (en) * 1995-08-11 2000-04-04 Fijitsu Limited DC-to-DC converter capable of preventing overvoltage
JP3493096B2 (ja) * 1996-06-07 2004-02-03 株式会社東芝 半導体集積回路、ｉｃカード、及びｉｃカードシステム
US5948085A (en) 1996-08-08 1999-09-07 Thomson Consumer Electronics, Inc. Bus voltage detection and protection
CA2317560A1 (en) 1997-11-17 1999-05-27 Patrick H. Potega Universal power supply
TW381213B (en) * 1998-07-31 2000-02-01 Via Tech Inc Surge detector for power supply
FR2794867B1 (fr) * 1999-06-08 2001-08-10 St Microelectronics Sa Circuit de detection et de memorisation d'une surtension
JP4659175B2 (ja) 2000-04-25 2011-03-30 富士通東芝モバイルコミュニケーションズ株式会社 携帯通信端末
US6819539B1 (en) * 2001-08-20 2004-11-16 Cypress Semiconductor Corp. Method for circuit recovery from overstress conditions
JP3966747B2 (ja) * 2002-03-13 2007-08-29 ローム株式会社 半導体集積回路装置
US7142400B1 (en) * 2002-03-27 2006-11-28 Cypress Semiconductor Corp. Method and apparatus for recovery from power supply transient stress conditions
JP2003307544A (ja) * 2002-04-12 2003-10-31 Mitsubishi Electric Corp 半導体集積回路
US7020357B2 (en) 2003-04-01 2006-03-28 Dell Products L.P. Coupling device for an electronic device
US7012417B2 (en) 2003-10-21 2006-03-14 Stmicroelectronics, Inc. Voltage regulator with stress mode
US7711039B2 (en) * 2005-04-01 2010-05-04 Freescale Semiconductor, Inc. System and method for protecting low voltage transceiver
US7359173B2 (en) * 2005-07-26 2008-04-15 Texas Instruments Incorporated System and method for protecting IC components
US20070152732A1 (en) * 2005-12-30 2007-07-05 Solano Walter E Method and apparatus to detect electrical overstress of a device

Also Published As

Publication number Publication date
EP1903765A3 (en) 2010-12-22
KR101422279B1 (ko) 2014-07-22
CN101256207A (zh) 2008-09-03
JP5527929B2 (ja) 2014-06-25
CN101256207B (zh) 2011-06-08
US7630184B2 (en) 2009-12-08
JP2008124442A (ja) 2008-05-29
US20080074817A1 (en) 2008-03-27
EP1903765A2 (en) 2008-03-26

Similar Documents

Publication Publication Date Title
KR101422279B1 (ko) 과전압 검출 회로에 대한 장치 및 방법
AU2010281522B2 (en) System and method for accessing diagnostic information
US7916440B2 (en) Power interface circuit and electronic device using the same
US9297852B2 (en) Embedded transient scanning system apparatus and methodology
JP2008124442A5 (ko)
US6819539B1 (en) Method for circuit recovery from overstress conditions
TWI557542B (zh) 穿戴式裝置與其靜電防護電路
US6807507B2 (en) Electrical over stress (EOS) monitor
US10514409B2 (en) Device and method for detecting a number of electrostatic discharges
WO2018012706A1 (ko) 배터리 셀 밸런싱의 방법 및 시스템
US12051876B2 (en) Monitoring of devices
EP3249417B1 (en) Sensing and detection of esd and other transient overstress events
TW471086B (en) Apparatus for testing semiconductor memory
JP5219342B2 (ja) Ａｃ結合される箇所のｅｓｄ保護のための方法及び構成
US20100169854A1 (en) Esd protection validator, an esd validation system and a method of validating esd protection for an ic
Zhou et al. CDM ESD failure modes and VFTLP testing for protection evaluation
CN115575734A (zh) 检测电路及检测方法
Protection et al. USB Positive Overvoltage and Overcurrent Protection with TVS for VBUS and Low Capacitance ESD Diodes for Data
US20120033336A1 (en) Debug interface circuit and electronic device using the same
JP2010096555A (ja) 組込ボード
KR20100052880A (ko) 분산제어시스템의 입출력회로 모듈의 절연부 상태 진단방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
LAPS Lapse due to unpaid annual fee