KR20080022359A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR20080022359A
KR20080022359A KR1020060085709A KR20060085709A KR20080022359A KR 20080022359 A KR20080022359 A KR 20080022359A KR 1020060085709 A KR1020060085709 A KR 1020060085709A KR 20060085709 A KR20060085709 A KR 20060085709A KR 20080022359 A KR20080022359 A KR 20080022359A
Authority
KR
South Korea
Prior art keywords
gate
pixel electrode
bar
static electricity
thin film
Prior art date
Application number
KR1020060085709A
Other languages
English (en)
Inventor
김동규
김정일
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060085709A priority Critical patent/KR20080022359A/ko
Publication of KR20080022359A publication Critical patent/KR20080022359A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로, 표시영역에 형성되어 있는 복수의 게이트선 및 데이터 본선과; 상기 표시영역을 사이에 두고 마주하는 제1시프트 레지스터와 제2시프트 레지스터를 포함하는 게이트 구동부와; 비표시영역에 위치하는 패드부와; 상기 패드부와 상기 표시영역 사이에 위치하며, 상기 게이트선과 평행하게 길게 연장되어 있는 공통전압바와; 상기 공통전압바 상에 위치하며 일측이 상기 데이터 본선과 연결되는 등저항배선과; 상기 패드부와 상기 공통전압바 사이에 위치하며, 일측이 상기 패드부와 연결되며 타측이 상기 등저항 배선과 연결되는 팬아웃부와; 상기 팬아웃부를 소스전극으로 하며 상기 게이트선과 평행한 방향으로 배치되어 있는 복수의 제1박막트랜지스터를 포함하는 정전기 전압 강하부를 포함하는 것을 특징으로 한다. 이에 의해 정전기로 인한 불량발생이 감소한 액정표시장치가 제공된다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}
도 1 및 도 2는 본 발명의 제1실시예에 따른 액정표시장치의 배치도이고,
도 3은 본 발명의 제1실시예에 따른 액정표시장치에서 박막트랜지스터 기판의 화소전극과 배선의 연결을 나타낸 도면이고,
도 4는 본 발명의 제1실시예에 따른 액정표시장치의 구동방법을 설명하기 위한 도면이고,
도 5는 본 발명의 제1실시예에 따른 액정표시장치의 요부배치도이고,
도 6은 도 5의 A부분의 확대도이고,
도 7은 도 6의 Ⅶ-Ⅶ를 따른 단면도이고,
도 8은 본 발명의 제2실시예에 따른 액정표시장치의 배치도이다.
* 도면의 주요부분의 부호에 대한 설명 *
100 : 박막트랜지스터 기판 121 : 게이트선
122 : 게이트 구동부 124 : 패드부
125 : 연결배선 126 : 공통전압바
127 : 게이트 전극바 128 : 정전기 분산바
141 : 데이터선 142 : 저장용량선
151 : 화소전극 160 : 정전기 분산부
170 : 정전기 전압 강하부 200 : 연성부재
300 : 회로기판
본 발명은 액정표시장치에 관한 것이다.
액정표시장치는 액정표시패널을 포함하며, 액정표시패널은 박막트랜지스터가 형성되어 있는 제1 기판, 제1기판에 대향하는 제2기판, 그리고 양 기판 사이에 위치하는 액정층을 포함한다. 액정표시패널은 비발광소자이며 제1기판 후방에 위치한 백라이트 유닛으로부터 빛을 공급 받을 수 있다.
제1기판에는 게이트선, 데이터선, 및 이들 배선에 연결되어 있는 박막트랜지스터가 형성되어 있다. 각 화소는 박막트랜지스터에 연결되어 있으며, 화소별로 독립적으로 제어된다.
게이트선과 데이터선을 구동하여 박막트랜지스터를 제어하기 위해서는 각각 게이트 구동부와 데이터 구동부가 필요하다. 구동부 비용을 절감하고자 게이트 구동부를 제1기판 상에 직접 형성하는 방법이 사용되고 있다.
제1기판 상에 형성된 게이트 구동부는 시프트 레지스터라고 불리는데, 시프트 레지스터에는 게이트 온 신호, 게이트 오프 신호, 시작신호 등이 인가된다.
시프트 레지스터의 사용과 함께 데이터선의 수를 줄여, 데이터 구동부를 간단히 하는 구조가 많이 사용된다. 이 구조는 구동속도가 빠른데, 빠른 구동속도로 인한 크로스-톡을 줄이기 위해 공통전압바 등의 구성이 추가된다. 그런데 추가된 구성으로 인해, 데이터선에 정전기 인입을 방지할 회로를 설치할 공간이 부족한 문제가 발생한다.
따라서 본 발명의 목적은 정전기로 인한 불량발생이 감소한 액정표시장치를 제공하는 것이다.
상기의 목적은 표시영역에 형성되어 있는 복수의 게이트선 및 데이터 본선과; 상기 표시영역을 사이에 두고 마주하는 제1시프트 레지스터와 제2시프트 레지스터를 포함하는 게이트 구동부와; 비표시영역에 위치하는 패드부와; 상기 패드부와 상기 표시영역 사이에 위치하며, 상기 게이트선과 평행하게 길게 연장되어 있는 공통전압바와; 상기 공통전압바 상에 위치하며 일측이 상기 데이터 본선과 연결되는 등저항배선과; 상기 패드부와 상기 공통전압바 사이에 위치하며, 일측이 상기 패드부와 연결되며 타측이 상기 등저항 배선과 연결되는 팬아웃부와; 상기 팬아웃부를 소스전극으로 하며 상기 게이트선과 평행한 방향으로 배치되어 있는 복수의 제1박막트랜지스터를 포함하는 정전기 전압 강하부를 포함하는 액정표시장치에 의하여 달성가능하다.
상기 복수의 제1박막트랜지스터의 게이트 전극인 게이트 전극바를 더 포함하는 것이 바람직하다.
상기 게이트 전극바는 상기 게이트선과 평행하게 길게 연장되어 있으며, 플 로팅상태인 것이 바람직하다.
상기 정전기 전압 강하부와 상기 패드부 사이에 위치하며 상기 게이트선과 평행하게 길게 연장되어 있는 정전기 분산바와; 상기 정전기 전압 강하부와 상기 패드부 사이에 위치하며, 상기 패드부를 통해 인가된 정전기를 상기 정전기 분산바로 전달하는 정전기 분산부를 더 포함하는 것이 바람직하다.
상기 정전기 분산부는 제2박막트랜지스터를 포함하며, 상기 제2박막트랜지스터는, 상기 팬아웃부의 일부인 소스전극; 상기 팬아웃부와 전기적으로 연결되어 있는 게이트 전극; 상기 정전기 분산 배선에 전기적으로 연결되어 있는 드레인 전극을 포함하는 것이 바람직하다.
상기 등저항배선의 길이는 상기 팬아웃부의 길이에 반비례하는 것이 바람직하다.
상기 표시영역에 형성되어 있으며 게이트선 연장방향으로 길게 연장되어 있는 화소전극을 더 포함하는 것이 바람직하다.
상기 화소전극은 하나의 화소를 이루는 제1화소전극, 제2화소전극 및 제3화소전극을 포함하며, 상기 제1화소전극, 상기 제2화소전극 및 상기 제3화소전극은 각각 서로 다른 상기 게이트선에 연결되어 있는 것이 바람직하다.
상기 제1화소전극, 상기 제2화소전극 및 상기 제3화소전극 중 2개는 동일한 상기 데이터 본선에 연결되어 있는 것이 바람직하다.
상기 제1화소전극, 상기 제2화소전극 및 상기 제3화소전극은 순차적으로 구동되는 것이 바람직하다.
이하 첨부된 도면을 참조로 하여 본발명을 더욱 상세히 설명하겠다.
상세한 설명에 앞서, 여러 실시예에 있어 동일한 구성요소에는 동일한 참조번호를 부여하였다. 동일한 구성요소에 대하여는 제1실시예에서 대표적으로 설명하며 다른 실시예에서는 설명하지 않을 수 있다.
도 1 내지 도 7을 참조하여 본 발명의 제1실시예에 따른 액정표시장치를 설명한다. 도 1은 도 2에서 연성부재(200)와 회로기판(300)을 제외한 박막트랜지스터 기판(100) 만을 나타낸 것이다.
본 발명에 따른 액정표시장치는 도 2에 도시된 바와 같이, 박막트랜지스터 기판(100), 박막트랜지스터 기판(100)에 부착되어 있는 연성부재(200) 그리고 연성부재(200)에 연결되어 있는 회로기판(300)을 포함한다. 도시하지는 않았지만 액정표시장치는 박막트랜지스터 기판(100)과 대향하는 대향 기판과 양 기판 사이에 위치하는 액정층을 더 포함한다.
도 1 내지 도 3를 참조하여 박막트랜지스터 기판(100)에 대하여 설명한다. 도 3에는 패드부(124) 중 데이터 패드(124a)만 도시되어 있다.
박막트랜지스터 기판(100)은 표시영역과 표시영역을 둘러싸고 있는 비표시영역으로 나누어진다.
표시영역의 구성을 설명하면 다음과 같다.
표시영역에는 서로 절연교차하는 게이트선(121)과 데이터 본선(141a)이 형성되어 있다. 게이트선(121)과 데이터 본선(141a)의 교차영역에는 제3박막트랜지스터(TFT3)가 형성되어 있다. 제3박막트랜지스터(TFT3)는 게이트선(121) 및 데이터 본선(141a)에 전기적으로 연결되어 있다.
투명한 전도물질로 이루어진 화소전극(151)은 제3박막트랜지스터(TFT3)와 전기적으로 연결되어 있다. 화소전극(151)은 게이트선(121)의 연장방향을 따라 길게 연장되어 있는 직사각형 형태이다.
데이터 본선(141a) 연장방향으로 인접 배치된 3개의 화소전극(151)이 하나의 화소를 이룬다. 하나의 화소를 이루는 각 화소전극(151)은 서로 다른 게이트선(121)에 연결되어 있다. 데이터 본선(141a)의 연장방향을 따라 화소전극(151)은 좌측의 데이터 본선(141a)과 우측의 데이터 본선(141a)에 교대로 연결되어 있다.
종래에는 하나의 화소를 이루는 3개의 화소전극(151)이 게이트선(121) 연장방향으로 배치되어 있으며, 각 화소전극(151)은 서로 다른 게이트선(121)에 연결되었다. 본 발명에 따르면 동일한 화소 수를 구현하기 위해, 게이트선(121)은 종래의 3배로 증가하며, 데이터선(141)은 1/3로 감소한다.
비표시영역을 살펴보면 다음과 같다.
표시영역 좌측 및 우측의 비표시영역에는 게이트선(121)과 연결되어 있는 게이트 구동부(122)가 형성되어 있다. 게이트 구동부(122)는 게이트선(121)에 게이 트 온 전압과 게이트 오프 전압을 인가하는 등 게이트선(121)을 구동한다.
게이트 구동부(122)는 표시영역의 좌측에 위치한 제1시프트 레지스터(122a)와 표시영역의 우측에 위치한 제2시프트 레지스터(122b)를 포함한다. 도 3을 보면 제1시프트 레지스터(122a)에는 홀수번째 게이트선(121)이 연결되어 있으며 제2시프트 레지스터(122b)에는 짝수번째 게이트선(121)이 연결되어 있다. 도시하지는 않았지만 각 제1시프트 레지스터(122a)는 서로 전기적으로 연결되어 있으며, 제2시프트 레지스터(122b) 역시 서로 전기적으로 연결되어 있다.
일반적으로 데이터선(141)을 구동하기 위한 회로는 게이트선(121)을 구동하기 위한 회로보다 복잡하고 고가이다. 본 발명에 따르면 데이터선(141)이 1/3로 감소하여 데이터선(141) 구동을 위한 회로를 감소시켜 제조비용을 감소시킬 수 있다.
데이터선(141)과 달리 게이트선(121)은 3배로 늘어나, 게이트선(121)을 구동하기 위한 회로 비용은 증가할 수 있다. 그러나 본 발명에 따르면 게이트선(121)은 박막트랜지스터 기판(100)에 직접 형성되는 시프트 레지스터를 이용하여 구동되기 때문에 회로 비용이 증가하지 않는다.
한편, 화소전극(151)이 게이트선(121) 연장방향으로 길게 연장되어 있어, 게이트선(121) 간의 간격은 감소되어 있다. 이에 의해 시프트 레지스터(122)를 형성할 공간이 제한되는데, 본 발명에 따르면 시프트 레지스터(122)는 표시영역의 양편에 나누어 마련되므로 공간확보가 용이하다.
도 4를 참조하여 박막트랜지스터 기판(100)의 구동을 살펴본다.
(n-1)번 째 게이트선(121)에 게이트 온 전압이 공급되면, 여기에 연결되어 있는 제3박막트랜지스터(TFT3)가 온 된다. 이에 따라 (n-1)번 째 게이트선(121)에 연결되어 있는 (a)행의 화소전극(151)이 온 된다.
이후 (n)번째 게이트선(121)에 게이트 온 전압이 공급되며, 이에 따라 (n)번째 게이트선(121)에 연결된 (b)행의 화소전극(151)이 온 된다.
이후 같은 방법으로 (n+1)번째 게이트선(121)에 게이트 온 전압이 공급되면 (c)행의 화소전극(151)이 온된다. 이로써 하나의 화소(pixel) 표시가 완성된다. 하나의 화소 표시를 위해 3개의 게이트선(121)이 순차적으로 구동되며, 데이터선(141)은 각 화소전극(151)에 해당하는 데이터 전압을 게이트선(121)의 구동에 맞추어 공급한다.
이 때 화소전극(151)에 인가되는 전압의 극성은 도트 인버젼(dot inversion)이 되도록 조절된다.
이상 설명한 바와 같이, 하나의 화소를 이루는 3개의 화소전극(151)은 동시에 구동되지 않으며 순차적으로 구동된다. 또한 3번의 게이트 온 신호로서 하나의 화소가 표현된다.
게이트 구동부(122)의 작동을 살펴보면 다음과 같다.
게이트 구동부(122)는 패드부(124) 및 연결배선(125)을 통해 게이트 구동연성부재(200)로부터 신호를 전달받는다. 전달 받는 구동신호로는 게이트 온 전압인 제1클락신호(CKV), 제 1클락신호와 반대 위상을 가지고 있는 제2클락신호(CKVB), 스캔시작신호(STV), 게이트 오프 전압(Voff) 등을 포함한다.
첫번째 시프트 레지스터는 스캔시작신호와 클락신호에 동기되어 게이트 온 전압의 출력을 시작하고 두번째 시프트 레지스터부터는 전단 시프트 레지스터의 출력전압과 클락신호에 동기되어 게이트 온 전압의 출력을 시작한다. 각 시프트 레지스터의 게이트 온 전압 출력의 종료는 후단 시프트 레지스터의 출력 시작 시점과 밀접한 관계가 있다.
도시하지는 않았지만 시프트 레지스터에는 복수의 박막트랜지스터가 형성되어 있다.
표시영역의 상부의 비표시영역에는 패드부(124)를 비롯한 여러 패턴이 마련되어 있는데 이를 도 5 내지 도 7을 참조하여 설명한다.
도 5와 같이 절연기판(111)의 단부에 인접하여 패드부(124)가 마련되어 있다. 도 5에 표시한 연결영역에는 도 2의 연성부재(200)가 부착된다.
패드부(124)는 데이터선(141)과 연결되어 있는 데이터 패드(124a)와, 데이터 패드(124a)의 양 편에 마련되어 있는 신호패드(124b)를 포함한다. 신호패드(124b)는 연성부재(200)로부터 게이트 구동신호, 공통전압 등을 인가받는다.
표시영역 상부에는 게이트선(121)과 평행하게 길게 연장되어 있는 공통전압바(126)가 마련되어 있다. 공통전압바(126)는 데이터선(141)과 다른 층으로 이루어져 있다.
데이터선(141)은 표시영역에 위치하는 데이터 본선(141a), 공통전압바(126) 상에 위치하는 등저항 배선(141b) 그리고 등저항배선(141b)과 데이터 패드(124a) 사이에 위치하는 팬아웃부(141c)를 포함한다.
여기서 팬아웃부(141c)는 길이가 다양한데, 표시영역의 중앙에서 멀어질수록 길어진다. 등저항배선(141b)은 팬아웃부(141c)의 길이 차이로 인해 데이터 신호의 지연차이를 보상한다. 즉, 도 5와 같이 표시영역의 중앙에서 멀어질수록 등저항배선(141b)의 길이가 길어지는 것이다.
공통전압바(126)는 패드부(124)를 통해 공통전압을 인가받는다. 공통전압바(126)는 도 6과 같이 저장전극선(142)에 공통전압을 전달하는데, 공통전압바(126)의 넓은 면적으로 인해 신호 지연 없이 공통전압을 전달할 수 있다. 공통전압바(126)를 통해 크로스-톡 보상신호를 입력하여 크로스 톡을 감소시킬 수 있으며, 공통전압바(126)의 폭은 약 1000㎛정도일 수 있다.
박막트랜지스터 기판(100)의 제조과정 또는 프로브 핀을 이용한 어레이 테스트 과정에서 패드부(124) 등을 통해 정전기가 유입될 수 있다. 정전기가 유입되면 표시영역의 패턴이 손상되는 문제가 있다. 공통전압바(126)의 상부에는 정전기로 인한 불량을 감소시키는 구성이 마련되어 있는데 이를 도 6 및 도 7을 참조하여 자세히 설명한다.
공통전압바(126)의 상부에는 게이트 전극바(127)와 정전기 분산바(128)가 형성되어 있다. 이들 배선(126, 127, 128)은 모두 게이트선(121)과 평행하며, 게이트선(121)과 동일한 층으로 이루어져 있다. 게이트 전극바(127)는 정전기 전압 강 하부(170)와 연결되어 있으며, 정전기 분산바(128)는 정전기 분산부(160)에 연결되어 있다.
정전기 분산부(160)는 제2박막트랜지스터(TFT2)를 포함하며, 인가된 정전기를 정전기 분산바(128)로 분산시킨다.
제2박막트랜지스터(TFT2)는 팬아웃부(141c)를 소스전극으로, 팬아웃부(141c)와 전기적으로 연결된 제1금속패턴(161)을 게이트 전극으로, 정전기 분산바(128)에 전기적으로 연결된 제2금속패턴(162)를 드레인 전극으로 한다. 제1금속패턴(161)은 게이트선(121)과 같은 층으로, 제2금속패턴(162)은 데이터선(141)과 같은 층으로 이루어진다.
브릿지부(152, 153, 154)는 투명도전물질로 이루어져 있으며, 서로 다른 금속층을 전기적으로 연결한다.
패드부(124)로 유입된 정전기는 팬아웃부(141c)를 거쳐 정전기 분산부(160)로 인가된다. 정전기로 인해 제1금속패턴(161)에 게이트 온 전압이 인가되어 제2박막트랜지스터(TFT2)가 온 되고, 정전기는 정전기 분산바(128)로 분산된다.
정전기 전압 강하부(170)는 제1박막트랜지스터(TFT1)를 포함하며, 인가된 정전기의 전압을 강하시켜 등저항배선(141b)으로 보낸다.
제1박막트랜지스터(TFT1)는 복수 개로 마련되어 있으며, 게이트선(121)과 나란히 배치되어 있다. 제1박막트랜지스터(TFT1)는 게이트 전극바(127)를 게이트 전극으로 공유한다. 즉, 게이트 전극바(127)는 복수의 제1박막트랜지스터(TFT1) 전체에 대해 게이트 전극의 역할을 하는 것이다. 게이트 전극바(127)는 플로팅 상태일 수 있다. 제1박막트랜지스터(TFT1)의 개수는 8개 이상이 바람직하고, 8개 내지 10개일 수 있다.
제1박막트랜지스터(TFT1)는 도 7과 같이, 게이트 전극(127)를 게이트 전극으로, 팬아웃부(141c)를 소스 전극으로, 제3금속패턴(134)을 드레인 전극으로 가진다. 제3금속패턴(134)은 섬과 같이 형성되어 있으며, 데이터선(141)과 동일한 층으로 형성된다. 식별번호 131, 132, 133, 135는 각각 게이트 절연막, 반도체층, 저항접촉층, 보호막이다.
정전기 분산부(160)를 거치면서 약화된 정전기가 정전기 전압강하부(170)로 인가된다. 이 때의 정전기는 약화되어 있지만, 제1박막트랜지스터(TFT1)는 정전기로 인해 손상될 수 있다. 제1박막트랜지스터(TFT1)의 손상 시 열이 발생하면서 정전기의 전력은 줄열로 소비되면서 전압이 강하된다. 제1박막트랜지스터(TFT1)는 복수로 마련되어 있기 때문에 정전기 전압강하부(170)를 거친 정전기는 전압이 상당히 강하되어 표시영역의 회로를 손상시키지 못할 정도로 낮아진다.
본 발명에서 정전기 전압 강하부(170)의 제1박막트랜지스터(TFT1)는 게이트선(121)과 나란히 형성되어, 폭(d1)은 약 80 ㎛ 정도만 차지한다. 즉, 넓은 폭을 차지하는 공통전압바(126)를 사용하는 상태에서, 좁은 폭만으로 정전기 전압 강하부(170)를 마련할 수 있는 것이다.
등저항배선부(141b)에 높은 전압의 정전기가 인가되면 등저항배선부(141b) 와 공통전압바(126) 사이에 단락이 발생할 수 있다. 본 발명에서는 정전기 분산부(160)와 정전기 전압강하부(170)가 등저항배선부(141b) 전에 마련되어 있어 이러한 문제 발생을 감소시킨다.
정전기 분산부(160)와 정전기 전압강하부(170)를 거쳐 약해진 정전기는 등저항 배선부(141b)를 거쳐 데이터 본선(141a)에 전달된다.
도 8을 참조하여 제2실시예에 따른 표시장치를 설명한다.
연성부재(200)는 2개로 마련되어 있으며, 데이터선(141)은 1/2씩 각 연성부재(200)에 연결된다. 시프트 레지스터(122a, 122b) 역시 각 연성부재(200)로부터 게이트 신호를 인가받는다.
도시하지는 않았지만 제2실시예 역시 공통전압바(126) 상부에 정전기 전압강하부(170)와 정전기 분산부(160)가 순차적으로 마련되어 있다.
비록 본발명의 몇몇 실시예들이 도시되고 설명되었지만, 본발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 본발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.
이상 설명한 바와 같이 이상 설명한 바와 같이, 본 발명에 따르면, 정전기 로 인한 불량발생이 감소한 액정표시장치가 제공된다.

Claims (10)

  1. 표시영역에 형성되어 있는 복수의 게이트선 및 데이터 본선과;
    상기 표시영역을 사이에 두고 마주하는 제1시프트 레지스터와 제2시프트 레지스터를 포함하는 게이트 구동부와;
    비표시영역에 위치하는 패드부와;
    상기 패드부와 상기 표시영역 사이에 위치하며, 상기 게이트선과 평행하게 길게 연장되어 있는 공통전압바와;
    상기 공통전압바 상에 위치하며 일측이 상기 데이터 본선과 연결되는 등저항배선과;
    상기 패드부와 상기 공통전압바 사이에 위치하며, 일측이 상기 패드부와 연결되며 타측이 상기 등저항 배선과 연결되는 팬아웃부와;
    상기 팬아웃부를 소스전극으로 하며 상기 게이트선과 평행한 방향으로 배치되어 있는 복수의 제1박막트랜지스터를 포함하는 정전기 전압 강하부를 포함하는 액정표시장치.
  2. 제1항에 있어서,
    상기 복수의 제1박막트랜지스터의 게이트 전극인 게이트 전극바를 더 포함하는 것을 특징으로 하는 액정표시장치.
  3. 제2항에 있어서,
    상기 게이트 전극바는 상기 게이트선과 평행하게 길게 연장되어 있으며, 플로팅상태인 것을 특징으로 하는 액정표시장치.
  4. 제1항에 있어서,
    상기 정전기 전압 강하부와 상기 패드부 사이에 위치하며 상기 게이트선과 평행하게 길게 연장되어 있는 정전기 분산바와;
    상기 정전기 전압 강하부와 상기 패드부 사이에 위치하며, 상기 패드부를 통해 인가된 정전기를 상기 정전기 분산바로 전달하는 정전기 분산부를 더 포함하는 것을 특징으로 하는 액정표시장치.
  5. 제4항에 있어서,
    상기 정전기 분산부는 제2박막트랜지스터를 포함하며;
    상기 제2박막트랜지스터는,
    상기 팬아웃부의 일부인 소스전극;
    상기 팬아웃부와 전기적으로 연결되어 있는 게이트 전극;
    상기 정전기 분산 배선에 전기적으로 연결되어 있는 드레인 전극을 포함하는 것을 특징으로 하는 액정표시장치.
  6. 제1항에 있어서,
    상기 등저항배선의 길이는 상기 팬아웃부의 길이에 반비례하는 것을 특징으로 하는 액정표시장치.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 표시영역에 형성되어 있으며 게이트선 연장방향으로 길게 연장되어 있는 화소전극을 더 포함하는 것을 특징으로 하는 액정표시장치.
  8. 제7항에 있어서,
    상기 화소전극은 하나의 화소를 이루는 제1화소전극, 제2화소전극 및 제3화소전극을 포함하며,
    상기 제1화소전극, 상기 제2화소전극 및 상기 제3화소전극은 각각 서로 다른 상기 게이트선에 연결되어 있는 것을 특징으로 하는 액정표시장치.
  9. 제8항에 있어서,
    상기 제1화소전극, 상기 제2화소전극 및 상기 제3화소전극 중 2개는 동일한 상기 데이터 본선에 연결되어 있는 것을 특징으로 하는 액정표시장치.
  10. 제8항에 있어서,
    상기 제1화소전극, 상기 제2화소전극 및 상기 제3화소전극은 순차적으로 구동되는 것을 특징으로 하는 액정표시장치.
KR1020060085709A 2006-09-06 2006-09-06 액정표시장치 KR20080022359A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060085709A KR20080022359A (ko) 2006-09-06 2006-09-06 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060085709A KR20080022359A (ko) 2006-09-06 2006-09-06 액정표시장치

Publications (1)

Publication Number Publication Date
KR20080022359A true KR20080022359A (ko) 2008-03-11

Family

ID=39396332

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060085709A KR20080022359A (ko) 2006-09-06 2006-09-06 액정표시장치

Country Status (1)

Country Link
KR (1) KR20080022359A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9030460B2 (en) 2012-03-05 2015-05-12 Samsung Display Co., Ltd. Display apparatus
US10901275B2 (en) 2017-12-12 2021-01-26 Samsung Display Co., Ltd. Display device
US10991771B2 (en) 2018-09-10 2021-04-27 Samsung Display Co., Ltd. Display device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9030460B2 (en) 2012-03-05 2015-05-12 Samsung Display Co., Ltd. Display apparatus
US10901275B2 (en) 2017-12-12 2021-01-26 Samsung Display Co., Ltd. Display device
US10991771B2 (en) 2018-09-10 2021-04-27 Samsung Display Co., Ltd. Display device
US11508790B2 (en) 2018-09-10 2022-11-22 Samsung Display Co., Ltd. Display device
US11957026B2 (en) 2018-09-10 2024-04-09 Samsung Display Co., Ltd. Display device

Similar Documents

Publication Publication Date Title
KR101293569B1 (ko) 연성부재와 이를 포함하는 액정표시장치
US20200292898A1 (en) Active matrix substrate and display panel
KR20190117858A (ko) 표시장치
KR20080017773A (ko) 디스플레이장치 및 연성부재
KR20080078289A (ko) 표시 장치
KR20190064095A (ko) 칩 온 필름 및 그를 포함하는 디스플레이 장치
JP4939832B2 (ja) アレイ基板及びこれを有する表示装置
KR100293982B1 (ko) 액정패널
KR101628200B1 (ko) 표시장치
US20030117567A1 (en) Liquid crystal display panel of line on glass type
KR20080022357A (ko) 표시장치
JP5512589B2 (ja) ドライバー集積回路チップの電源連結構造
KR20080022359A (ko) 액정표시장치
KR101685409B1 (ko) 어레이기판 및 이를 포함하는 액정표시장치
KR20080033730A (ko) 액정표시장치
KR20070120266A (ko) 표시 기판 및 이를 포함하는 표시 장치
KR20080022354A (ko) 액정표시장치
KR100729765B1 (ko) 액정 표시 장치
KR101427135B1 (ko) 씨오지 타입 액정표시장치용 어레이 기판
KR20080046891A (ko) 액정표시장치의 제조방법
KR100847817B1 (ko) 라인 온 글래스형 액정표시장치
JP5138999B2 (ja) 表示装置
KR20070048376A (ko) 액정표시장치
JP4649333B2 (ja) 平面表示装置用アレイ基板
KR20080022356A (ko) 액정표시장치와 액정표시장치의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination