KR20080018607A - 게이트 구동회로와 이를 갖는 액정표시장치 - Google Patents

Abstract

본 발명은 게이트 라인의 RC 딜레이에 의한 데이터 전압의 충전율 저하를 방지한 게이트 구동회로 및 이를 갖는 액정표시장치에 관한 것이다.

이를 위하여 본 발명은 타이밍 컨트롤러로부터 공급되는 게이트 쉬프트 클럭을 순차적으로 쉬프트시켜 클럭신호를 출력하는 쉬프트 레지스터와 상기 쉬프트 레지스터의 N(N은 자연수)번째 출력단과 N+1번째 출력단 사이에 형성되어 상기 N번째 출력단에서 출력되는 상기 클럭신호를 레벨 쉬프터의 N+1번째 입력단에 공급하는 다수의 버퍼 및 상기 쉬프트 레지스터의 N번째 출력단으로부터 공급된 상기 클럭신호에 의해 N번째 출력라인에 게이트 온 전압을 출력하고, 상기 버퍼로부터 N+1번째 입력단으로 공급된 상기 클럭신호에 의해 상기 N+1번째 출력라인에 상기 게이트 온 전압이 공급되어 상기 N번째 출력라인과 상기 N+1번째 출력라인에 출력되는 상기 게이트 온 전압이 중첩되어 출력되는 레벨 쉬프터를 구비한 것을 특징으로 하는 게이트 구동회로 및 이를 갖는 액정표시장치를 제공한다.

Description

게이트 구동회로와 이를 갖는 액정표시장치{GATE DRIVING CIRCUIT AND LIQUID CRYSTAL DISPLAY HAVING THE SAME}

도 1은 종래 액정표시장치에서 RC 딜레이에 의한 게이트 온 전압의 파형 외곡을 설명하기 위한 도면이다.

도 2는 본 발명의 실시 예에 따른 액정표시장치를 도시한 블록도이다.

도 3은 도 2에 도시된 본 발명의 실시 예에 따른 액정표시장치의 게이트 구동회로를 구체적으로 도시한 블록도이다.

도 4는 본 발명의 실시 예에 따른 액정표시장치의 게이트 라인 각각에 게이트 구동회로에서 출력된 게이트 온 전압의 파형을 도시한 파형도이다.

도 5는 도 2에 도시된 액정표시장치의 하나의 게이트 라인과 접속된 첫번째 및 마지막 트랜지스터에서 데이터 전압의 충전율을 비교하기 위하여 도시한 도면이다.

<도면부호의 간단한 설명>

10, 100: 화소 전극 200: 게이트 구동회로

210: 쉬프트 레지스터 220: 버퍼

230: 레벨 쉬프터 240: 출력버퍼

300: 데이터 구동회로 400: 액정패널

500: 타이밍 컨트롤러 600: 전원부

GL: 게이트 라인 DL: 데이터 라인

TFT: 박막 트랜지스터

본 발명은 액정표시장치 및 이의 구동방법에 관한 것으로, 특히 게이트 라인의 RC 딜레이에 의한 표시불량을 방지한 게이트 구동회로 및 이를 갖는 액정표시장치에 관한 것이다.

일반적으로, 액정표시장치는 화상을 표시하는 액정패널과, 액정패널을 구동하는 패널 구동부 및 액정패널에 광을 공급하는 광원 유닛을 포함한다.

액정패널은 박막 트랜지스터 어레이가 형성된 박막 트랜지스터 기판과, 컬러 필터 어레이가 형성된 컬러 필터 기판 및 두 기판 사이에 충진되어 두 기판 사이의 전위차에 의해 광의 투과량이 제어되는 액정을 포함한다.

패널 구동부는 박막 트랜지스터 기판에 형성된 게이트 라인에 게이트 구동전압을 공급하는 게이트 구동회로와, 데이터 라인에 데이터 구동전압을 공급하는 데이터 구동회로를 포함한다. 게이트 구동회로는 게이트 라인에 게이트 온 전압 및 게이트 오프 전압을 순차적으로 공급한다. 그리고 데이터 구동회로는 게이트 라인 에 게이트 온 전압이 공급될 때마다 데이터 라인에 데이터 전압을 공급하여 박막 트랜지스터에 접속된 화소전극에 데이터 전압을 충전시킨다.

도 1은 종래 액정표시장치에서 RC 딜레이에 의한 게이트 온 전압의 파형 외곡을 설명하기 위한 도면이다.

도 1을 참조하면, 화소 전극(10)은 박막 트랜지스터(TFT)와 접속되어 게이트 라인(GL)에서 공급되는 게이트 온 전압(Von)에 따라 데이터 라인(DL)으로 공급되는 데이터 전압(V_DATA)을 충전한다. 이때, 화소 전극(10)에 충전되는 데이터 전압(V_DATA)은 게이트 온 전압(Von)이 공급되는 시간 즉, 게이트 온 전압의 펄스폭에 제한된다. 게이트 라인(GL)은 게이트 라인(GL)의 고유저항과 커패시턴스 성분들에 의해 게이트 구동회로에서 게이트 온 전압이 공급되는 입력단과 그 끝단 사이에 딜레이가 발생되어 게이트 온 전압의 파형을 왜곡시킨다. 이에 따라, 게이트 라인(GL)에 연결된 각각의 픽셀들에 충전되는 데이터 전압의 충전율이 달라져 플리커 등의 표시불량이 발생한다. 따라서, 게이트 라인(GL)의 RC 딜레이에 의한 게이트 온 전압의 펄스폭 왜곡을 방지하기 위하여 게이트 구동회로를 게이트 라인의 양끝에 각각 형성하는 게이트 듀얼뱅크 방식을 이용한다. 그러나, 게이트 듀얼뱅크 방식은 게이트 구동회로의 개수가 증가하여 액정표시장치의 비용을 증가시키고, 전력소비를 증가시키는 문제점이 발생한다.

따라서, 본 발명이 이루고자 하는 기술적 과제는 게이트 구동회로에서 각각 의 게이트 라인으로 출력되는 게이트 온 전압이 중첩되도록 공급하여 게이트 라인의 RC 딜레이에 의한 화질저하를 방지한 게이트 구동회로 및 이를 갖는 액정표시장치를 제공하는 데 있다.

상기의 기술적 과제를 해결하기 위하여, 본 발명은 타이밍 컨트롤러로부터 공급되는 게이트 쉬프트 클럭을 순차적으로 쉬프트시켜 클럭신호를 출력하는 쉬프트 레지스터와, 상기 쉬프트 레지스터의 N(N은 자연수)번째 출력단과 N+1번째 출력단 사이에 형성되어 상기 N번째 출력단에서 출력되는 상기 클럭신호를 레벨 쉬프터의 N+1번째 입력단에 공급하는 다수의 버퍼 및 상기 쉬프트 레지스터의 N번째 출력단으로부터 공급된 상기 클럭신호에 의해 N번째 출력라인에 게이트 온 전압을 출력하고, 상기 버퍼로부터 N+1번째 입력단으로 공급된 상기 클럭신호에 의해 상기 N+1번째 출력라인에 상기 게이트 온 전압이 공급되어 상기 N번째 출력라인과 상기 N+1번째 출력라인에 출력되는 상기 게이트 온 전압이 중첩되어 출력되는 레벨 쉬프터를 구비한 것을 특징으로 하는 게이트 구동회로를 제공한다.

그리고 상기의 기술적 과제를 해결하기 위하여, 본 발명으 화상을 표시하는 액정패널과 상기 액정패널의 데이터 라인을 구동하는 데이터 구동회로와, 상기 액정패널의 게이트 라인을 구동하며, N번째 게이트 라인에 공급되는 게이트 온 전압과 N+1번째 게이트 라인에 공급되는 게이트 온 전압이 중첩되도록 출력하는 게이트 구동회로와, 상기 데이터 구동회로 및 게이트 구동회로에 제어신호를 생성하여 공 급하는 타이밍 컨트롤러 및 상기 게이트 온 전압을 생성하여 상기 게이트 구동회로에 공급하는 전원부를 포함하는 것을 특징으로 하는 액정표시장치를 제공한다.

이때, 상기 버퍼는 상기 쉬프트 레지스터의 N번째 출력단에 상기 클럭신호가 출력될 때 상기 레벨 쉬프터의 N+1번째 입력단으로 상기 클럭신호가 동시에 출력되고, 상기 쉬프트 레지스터의 N+1번째 출력단으로 상기 클럭신호가 출력될 때 상기 레벨 쉬프터의 N번째 입력단으로 되는 상기 클럭신호가 출력되지 않는 것을 특징으로 한다.

그리고 상기 레벨 쉬프터는 상기 타이밍 컨트롤러로부터 입력되는 제1 출력제어신호에 따라 상기 레벨 쉬프터의 홀수번째 출력라인들에서 출력되는 상기 게이트 온 전압의 출력폭이 제어되고, 외부로부터 입력되는 제2 출력제어신호에 따라 상기 레벨 쉬프터의 짝수번째 출력라인들에서 출력되는 상기 게이트 온 전압의 출력폭이 제어되는 것을 특징으로 한다.

또한, 상기 제1 및 제2 출력제어신호는 서로 교번하여 출력된다.

상기 기술적 과제 외에 본 발명의 다른 기술적 과제 및 특징들은 첨부한 도면을 참조한 실시 예에 대한 설명을 통하여 명백히 드러나게 될 것이다.

이하, 도 2 내지 도 5를 참조하여 본 발명의 바람직한 실시 예를 상세히 설명하기로 한다.

도 2는 본 발명의 실시 예에 따른 액정표시장치를 도시한 블록도이다.

도 2를 참조하면, 본 발명의 실시 예에 따른 액정표시장치는 화상을 표시하는 액정패널(400)과, 액정패널(400)의 데이터 라인을 구동하기 위한 데이터 구동회 로(300)와, 액정패널(400)의 게이트 라인(GL)을 구동하기 위한 게이트 구동회로(200)와, 데이터 구동회로(300) 및 게이트 구동회로(200) 각각에 제어신호를 공급하며, 데이터 구동회로(300)에 화상 신호를 공급하는 타이밍 컨트롤러(500) 및 게이트 구동회로(200), 데이터 구동회로(300) 및 타이밍 컨트롤러(500)에 전원신호를 공급하는 전원부(600)를 구비한다.

구체적으로, 액정패널(400)은 박막 트랜지스터 어레이가 형성된 박막 트랜지스터 기판과 박막 트랜지스터 기판과 마주하여 컬러 필터 어레이가 형성된 컬러 필터 기판 및 박막 트랜지스터 기판과 컬러 필터 기판 사이에 충진된 액정을 구비한다.

컬러 필터 기판은 기판 위에 빛샘을 차단하는 블랙 매트릭스와, 색구현을 위한 컬러 필터 어레이 및 액정에 공통전압을 인가하기 위한 공통전극을 포함한다.

액정은 데이터 신호가 충전된 화소전극과 공통전압이 공급된 공통전극 사이의 전위차로 구동된다. 이에 따라, 유전율 이방성을 갖는 액정이 그 전위차에 따라 회전하여 광의 투과율을 가변시킨다.

박막 트랜지스터 기판은 서로 교차되게 형성된 게이트 라인(GL) 및 데이터 라인(DL)과, 게이트 라인(GL) 및 데이터 라인(DL)의 교차로 정의된 화소 영역 각각에 게이트 라인 및 데이터 라인과 접속된 박막 트랜지스터와, 화소 영역 각각에 박막 트랜지스터와 접속된 화소 전극(100)을 포함한다.

전원부(600)는 입력된 전압을 이용하여 아날로그 구동전압(AVDD), 공통 전압(Vcom), 게이트 온 전압(Von), 게이트 오프 전압(Voff) 각각을 생성하여 데이터 구동회로(300), 공통 전극 및 게이트 구동회로(200)에 각각 공급한다.

타이밍 컨트롤러(500)는 외부로부터 입력된 적(R), 녹(G), 청(B)의 화소 데이터 신호를 데이터 구동회로(300)에 공급한다. 또한, 타이밍 컨트롤러(500)는 외부로부터 입력된 수평동기신호, 수직동기신호들을 이용하여 데이터 구동회로(300) 및 게이트 구동회로(200)에 제어신호들을 생성하여 공급한다. 예를 들면, 타이밍 컨트롤러(500)는 데이터 스타트 펄스, 데이터 쉬프트 클럭, 극성 제어신호 등을 포함하는 데이터 제어신호(CS_D)를 생성하여 데이터 구동회로(300)에 공급한다. 그리고, 타이밍 컨트롤러(500)는 게이트 스타트 펄스, 게이트 쉬프트 클럭(CPV) 및 제1 및 제2 출력제어신호(OE1, OE2)를 생성하여 공급한다.

데이터 구동회로(300)는 타이밍 컨트롤러(500)로부터 공급되는 다수의 데이터 제어신호에 응답하여 적(R), 녹(G), 청(B)의 화소 데이터 신호를 아날로그 신호로 변환하여 게이트 온 전압(Von)이 공급될 때마다 아날로그 변환된 화소 데이터 신호를 데이터 라인(DL)에 공급한다.

도 3에 도시된 바와 같이, 게이트 구동회로(200)는 액정패널(400)에 형성된 게이트 라인들(GL1 내지 GLN)에 N번째 게이트 라인(GLN)에 공급되는 게이트 온 전압(Von)과 N+1번째 게이트 라인(GLN+1)에 공급되는 게이트 온 전압(Von)이 중첩되도록 공급된다. 이를 위하여, 게이트 구동회로(200)는 타이밍 컨트롤러(500)로부터 공급되는 게이트 쉬프트 클럭(CPV)을 순차적으로 쉬프트시켜 클럭신호를 출력하는 쉬프트 레지스터(210)와, 쉬프트 레지스터(210)의 N(N은 자연수)번째 출력단과 N+1번째 출력단 사이에 형성되어 쉬프트 레지스터의 N번째 출력단에서 출력되는 클 럭신호를 레벨 쉬프터(230)의 N+1번째 입력단에 공급하는 다수의 버퍼(220) 및 쉬프트 레지스터(210)의 N번째 출력단으로부터 공급된 클럭신호에 의해 N번째 출력라인에 게이트 온 전압(Von)을 출력하고, 버퍼(220)로부터 N+1번째 입력단으로 공급된 클럭신호에 의해 N+1번째 출력라인에 게이트 온 전압(Von)이 공급되어 N번째 출력라인과 N+1번째 출력라인에 출력되는 게이트 온 전압(Von)이 중첩되어 출력되는 레벨 쉬프터(230)를 구비한다. 그리고 레벨 쉬프터(230)의 각각의 출력단과 게이트 라인(GL) 각각과 연결된 출력버퍼(240)를 더 구비한다.

구체적으로, 쉬프트 레지스터(210)는 타이밍 컨트롤러(500)에서 입력된 게이트 쉬프트 클럭(CPV)을 통해 게이트 쉬프트 클럭(CPV)을 쉬프트 시키면서 각각의 출력단에 클럭신호를 출력한다. 이를 위하여, 쉬프트 레지스터(210)는 각각의 출력을 갖는 로직회로를 구비하여 입력된 게이트 쉬프트 클럭(CPV)에 따라 이와 연결된 출력단에 클럭신호를 공급하고 다음 로직회로로 게이트 쉬프트 클럭(CPV)을 쉬프트시킨다.

버퍼(220)는 쉬프트 레지스터(210)의 N번째 출력단과 N+1번째 출력단 사이에 형성된다. 이를 통해, 버퍼(220)는 쉬프트 레지스터(210)의 N번째 출력단에서 공급되는 클럭신호를 레벨 쉬프터(230)의 N+1번째 입력단으로 공급한다. 즉, 버퍼(220)는 쉬프트 레지스터(210)의 N번째 출력단 및 N+1번째 출력단과 연결되어 N번째 출력단으로 공급된 클럭신호를 이와 연결된 레벨 쉬프터(230)의 N+1번째 입력단에 공급한다. 이때, 버퍼(220)는 쉬프트 레지스터(210)의 N번째 출력단과 N+1번째 출력단으로 신호가 공급되는 방향으로 형성되어 쉬프트 레지스터(210)의 N+1번 째 출력단에서 출력되는 클럭신호가 레벨 쉬프터(230)의 N번째 입력단으로 공급되는 것을 차단한다.

레벨 쉬프터(230)는 쉬프트 레지스터(210)의 N번째 출력단과 접속된 N번째 입력단과 버퍼(220)로부터 N+1번째 입력단으로 공급된 클럭신호를 통해 N번째 출력단과 N+1번째의 출력단에 게이트 온 전압(Von)을 동시에 출력한다. 즉, 쉬프트 레지스터(210)의 N번째 출력단으로부터 공급되는 클럭신호에 의해 N번째 출력단으로 게이트 온 전압(Von)을 출력하고, 이와 동시에 버퍼(220)를 통해서 N+1번째 입력단으로 공급된 클럭신호를 통해 N+1번째 출력라인에 게이트 온 전압을 출력한다. 그리고, 쉬프트 레지스터의 N+1번째 출력단으로 클럭신호가 공급되면 레벨 쉬프터(230)의 N+1번째 출력단과 N+2번째 출력단으로 동시에 게이트 온 전압이 공급된다. 이에 따라, 레벨 쉬프터(230)에서는 게이트 라인(GL)에 해당 데이터 전압이 충전되는 타이밍 이전에 게이트 온 전압을 공급하도록 한다. 이때, 게이트 라인(GL)에 공급되는 게이트 온 전압(Von)은 펄스폭 특히, 펄스폭의 끝단의 펄스퍼짐을 조절하기 위하여 제1 및 제2 출력제어신호(OE1, OE2)를 통해 제어한다. 이때, 제1 출력제어신호(OE1)는 홀수번째 게이트 라인들(GL1, GL3, GL5 …)로 공급되는 게이트 온 전압(Von)의 펄스의 끝단 신호를 조절하며, 제2 출력제어신호(OE2)는 짝수번째 게이트 라인들(GL2, GL4, GL6 …)로 공급되는 게이트 온 전압(Von)의 펄스의 끝단 신호를 각각 조절한다. 즉, 게이트 온 전압(Von)이 공급되는 동안에 제1 및 제2 출력제어신호(OE1, OE2)가 입력되면 게이트 온 전압(Von)은 출력되지 않는다. 그리고 나머지 시간 동안에는 게이트 오프 전압(Voff)이 출력된다. 이러한 레벨 쉬프터(230)는 게이트 온 전압(Von) 및 게이트 오프 전압(Voff)을 출력하기 위하여 전원부(600)에서 게이트 온 전압(Von) 및 게이트 오프 전압(Voff)을 공급받는다.

출력버퍼(240)는 다수의 게이트 라인(GL)과 접속되어 레벨 쉬프터(230)로부터 출력되는 게이트 온 전압(Von) 및 게이트 오프 전압(Voff)을 게이트 라인(GL) 각각에 출력한다.

도 4는 본 발명의 실시 예에 따른 게이트 구동회로에 입력된 신호에 대하여 출력되는 신호들에 대한 타이밍도이다.

먼저, 타이밍 컨트롤러(500)로부터 게이트 쉬프트 클럭 신호가 입력되면, 게이트 구동회로(200)의 쉬프트 레지스터(210)는 첫번째 출력단으로 클럭신호를 출력하고 이와 동시에 게이트 쉬프트 클럭(CPV)을 쉬프트시킨다.

다음으로, 쉬프트 레지스터(210)의 첫번째 출력단으로 출력된 클럭신호는 레벨 쉬프터(230)의 첫번째 입력단과 버퍼(220)를 통해 레벨 쉬프터(230)의 두번째 입력단에 동시에 공급된다. 그리고 레벨 쉬프터(230)는 첫번째 입력단과 두번째 입력단에 클럭펄스가 입력되면 전원부(600)에서 공급된 게이트 온 전압(Von)을 첫번째 출력단과 두번째 출력단에 동시에 출력한다. 그리고 쉬프트 레지스터(210)로부터 다음 클럭신호가 레벨 쉬프터(230)의 두번째 입력단으로 입력되면 쉬프트 레지스터(210)의 두번째 출력단과 세번째 출력단에 동시에 게이트 온 전압(Von)이 출력된다. 이때, 레벨 쉬프터(230)의 두번째 출력단에서는 앞서서 출력된 게이트 온 전압(Von)과 두번째 클럭신호가 입력되어 출력된 게이트 온 전압(Von)이 연속으로 출력된다. 이에 따라, 미리 출력된 게이트 온 전압(Von)을 통해 게이트 온 전압(Von)의 펄스폭이 종래에 대비하여 2배의 펄스폭을 갖고 공급된다. 이렇게 공급된 게이트 온 전압(Von)은 RC 딜레에 의해 신호가 왜곡되어도 충전율은 동일하게 유지하므로 표시불량이 방지된다. 이러한 게이트 온 전압(Von)의 펄스 형태를 살펴보면 미리 공급된 게이트 온 전압(Von)으로 펄스의 앞단(도면에서 펄스의 좌측)의 펄스퍼짐은 해결이 가능하지만 펄스의 끝단(도면에서 펄스의 우측)은 펄스퍼짐에 의한 왜곡이 방지되지 않는다. 이에 따라, 타이밍 컨트롤러(500)에서 공급되는 제1 및 제2 출력제어신호(OE1, OE2)를 통해 레벨 쉬프터(230)에서 출력되는 게이트 온 전압(Von)의 끝단이 조절된다. 제1 출력제어신호(OE1)는 홀수번째 게이트 라인(GL1, GL3, GL5 …)으로 출력되는 게이트 온 전압(Von)의 펄스폭을 제어하는 신호이며, 제2 출력제어신호(OE2)는 짝수번째 게이트 라인(GL2, GL4, GL6 …)으로 출력되는 게이트 온 전압(Von)의 펄스폭을 각각 제어한다. 또한, 미리 공급된 게이트 온 전압(Von)은 불필요한 데이터 전압을 충전하도록 하는 신호이므로 이 구간을 줄이기 위하여 제1 및 제2 출력제어신호(OE1, OE2)를 통해 출력을 제어한다.

이와 같이, 본 발명의 실시 예에 따른 게이트 구동회로(200)는 게이트 라인(GL)에 게이트 온 전압(Von)의 펄스폭이 종래와 대비하여 적어도 2배 크게 공급함으로써, 도 5에 도시된 바와 같이 게이트 라인(GL)과 접속된 첫번째 픽셀에 데이터 전압(V_DATA)이 충전되는 충전율(T)과 마지막 픽셀에 충전되는 데이터 전압(V_DATA)의 충전율(T')이 같도록 한다. 여기서, 게이트 온 전압(Von)이 미리 공급되어 데이터 전압이 충전될 경우는 매우 짧은 시간이므로 이 시간동안 충전된 데 이터 전압은 인지가 불가능하다. 예를 들어, 액정패널(400)의 해상도가1440×900일 경우 도 5에 도시된 바와 같이 데이터 전압(V_DATA)이 충전되는 구간(T, T')이전에 게이트 온 전압(Von)이 미리 출력되므로 미리 출력된 게이트 온 전압(Von)에 대해 데이터 전압(V_DATA)이 충전된다. 그러나 60㎐로 구동될 경우 미리 출력된 게이트 온 전압(Von)에 의해 충전되는 데이터 전압(V_DATA)은 매우 작은 시간동안만 충전되므로 사람의 눈에 보이지 않기 때문에 표시불량으로 인지되지 않는다.

상술한 바와 같이, 본 발명에 따른 게이트 구동회로 및 이를 갖는 액정표시장치는 게이트 구동회로에서 각각의 게이트 라인으로 출력되는 게이트 온 전압이 중첩되도록 공급하여 현재단 게이트 라인에 공급되는 게이트 온 전압을 이전단 게이트 라인과 중첩시켜 공급함으로써 미리 게이트 라인에 게이트 온 전압을 공급하여 액정패널에 형성된 게이트 라인의 일측과 타측에 각각 접속된 픽셀들의 충전율을 동일하게 유지할 수 있다. 이에 따라, 게이트 라인의 RC 딜레이에 의한 화질저하를 방지하여 표시특성을 개선하는 효과가 있다.

그리고 대면적 액정표시장치의 경우에 게이트 구동회로의 개수를 줄여 액정표시장치의 원가를 절감할 수 있는 효과가 있다.

이상에서 상술한 본 발명은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 여러 가지 치환, 변형 및 변경이 가능하다 할 것이다. 따라서 본 발명은 상술한 실시 예 및 첨부된 도면에 한정하지 않고 청구범위에 의해 그 권리가 정해 져야 할 것이다.

Claims (9)

1. 타이밍 컨트롤러로부터 공급되는 게이트 쉬프트 클럭을 순차적으로 쉬프트시켜 클럭신호를 출력하는 쉬프트 레지스터와;

   상기 쉬프트 레지스터의 N(N은 자연수)번째 출력단과 N+1번째 출력단 사이에 형성되어 상기 N번째 출력단에서 출력되는 상기 클럭신호를 레벨 쉬프터의 N+1번째 입력단에 공급하는 다수의 버퍼; 및

   상기 쉬프트 레지스터의 N번째 출력단으로부터 공급된 상기 클럭신호에 의해 N번째 출력라인에 게이트 온 전압을 출력하고, 상기 버퍼로부터 N+1번째 입력단으로 공급된 상기 클럭신호에 의해 상기 N+1번째 출력라인에 상기 게이트 온 전압이 공급되어 상기 N번째 출력라인과 상기 N+1번째 출력라인에 출력되는 상기 게이트 온 전압이 중첩되어 출력되는 레벨 쉬프터를 구비한 것을 특징으로 하는 게이트 구동회로.
2. 제 1 항에 있어서,

   상기 버퍼는 상기 쉬프트 레지스터의 N번째 출력단에 상기 클럭신호가 출력될 때 상기 레벨 쉬프터의 N+1번째 입력단으로 상기 클럭신호가 동시에 출력되고, 상기 쉬프트 레지스터의 N+1번째 출력단으로 상기 클럭신호가 출력될 때 상기 레벨 쉬프터의 N번째 입력단으로 되는 상기 클럭신호가 출력되지 않는 것을 특징으로 하는 게이트 구동회로.
3. 제 1 항에 있어서,

   상기 레벨 쉬프터는 상기 타이밍 컨트롤러로부터 입력되는 제1 출력제어신호에 따라 상기 레벨 쉬프터의 홀수번째 출력라인들에서 출력되는 상기 게이트 온 전압의 출력폭이 제어되고, 외부로부터 입력되는 제2 출력제어신호에 따라 상기 레벨 쉬프터의 짝수번째 출력라인들에서 출력되는 상기 게이트 온 전압의 출력폭이 제어되는 것을 특징으로 하는 게이트 구동회로.
4. 제 3 항에 있어서,

   상기 제1 및 제2 출력제어신호는 서로 교번하여 출력되는 것을 특징으로 하는 게이트 구동회로.
5. 화상을 표시하는 액정패널과;

   상기 액정패널의 데이터 라인을 구동하는 데이터 구동회로와;

   상기 액정패널의 게이트 라인을 구동하며, N번째 게이트 라인에 공급되는 게이트 온 전압과 N+1번째 게이트 라인에 공급되는 게이트 온 전압이 중첩되도록 출력하는 게이트 구동회로와;

   상기 데이터 구동회로 및 게이트 구동회로에 제어신호를 생성하여 공급하는 타이밍 컨트롤러; 및

   상기 게이트 온 전압을 생성하여 상기 게이트 구동회로에 공급하는 전원부를 포함하는 것을 특징으로 하는 액정표시장치.
6. 제 5 항에 있어서,

   상기 게이트 구동회로는 상기 타이밍 컨트롤러로부터 공급되는 게이트 쉬프트 클럭을 순차적으로 쉬프트시켜 클럭신호를 출력하는 쉬프트 레지스터와;

   상기 쉬프트 레지스터의 N(N은 자연수)번째 출력단과 N+1번째 출력단 사이에 형성되어 상기 N번째 출력단에서 출력되는 상기 클럭신호를 레벨 쉬프터의 N+1번째 입력단에 공급하는 다수의 버퍼; 및

   상기 쉬프트 레지스터의 N번째 출력단으로부터 공급된 상기 클럭신호에 의해 N번째 출력라인에 게이트 온 전압을 출력하고, 상기 버퍼로부터 N+1번째 입력단으로 공급된 상기 클럭신호에 의해 상기 N+1번째 출력라인에 상기 게이트 온 전압이 공급되어 상기 N번째 출력라인과 상기 N+1번째 출력라인에 출력되는 상기 게이트 온 전압이 중첩되어 출력되는 레벨 쉬프터를 구비한 것을 특징으로 하는 액정표시장치.
7. 제 6 항에 있어서,

   상기 버퍼는 상기 쉬프트 레지스터의 N번째 출력단에 상기 클럭신호가 출력될 때 상기 레벨 쉬프터의 N+1번째 입력단으로 상기 클럭신호가 동시에 출력되고, 상기 쉬프트 레지스터의 N+1번째 출력단으로 상기 클럭신호가 출력될 때 상기 레벨 쉬프터의 N번째 입력단으로 되는 상기 클럭신호가 출력되지 않는 것을 특징으로 하 는 액정표시장치.
8. 제 6 항에 있어서,

   상기 레벨 쉬프터는 상기 타이밍 컨트롤러로부터 입력되는 제1 출력제어신호에 따라 상기 레벨 쉬프터의 홀수번째 출력라인들에서 출력되는 상기 게이트 온 전압의 출력폭이 제어되고, 외부로부터 입력되는 제2 출력제어신호에 따라 상기 레벨 쉬프터의 짝수번째 출력라인들에서 출력되는 상기 게이트 온 전압의 출력폭이 제어되는 것을 특징으로 하는 액정표시장치.
9. 제 8 항에 있어서,

   상기 제1 및 제2 출력제어신호는 서로 교번하여 출력되는 것을 특징으로 하는 액정표시장치.

Images