CN112951144A - 阵列基板及其驱动方法、显示面板 - Google Patents

Abstract

本发明提供一种阵列基板及其驱动方法、显示面板，属于显示技术领域，其可至少部分解决现有的阵列基板的显示不良的问题。本发明的一种阵列基板，包括：基底；集成电源管理单元，位于基底上，集成电源管理单元包括输入端和输出端，集成电源管理单元配置为响应于集成电源管理单元的输入端的起始信号由集成电源管理单元的输出端输出第一电压信号；电压调节单元，包括输入端和总输出端，电压调节单元的输入端与集成电源管理单元的输出端连接，电压调节单元的总输出端与第一信号线信号连接，电压调节单元配置为将第一电压信号的电压值能够由第一值阶梯式的变为第二值。

Description

阵列基板及其驱动方法、显示面板

技术领域

本发明属于显示技术领域，具体涉及一种阵列基板及其驱动方法、显示面板。

背景技术

随着显示行业的发展和人民物质水平的提高，对显示面板各方面的要求也越来越高。现有技术的一种显示面板中，在显示驱动的过程中，与集成电源管理单元信号连接的栅线在其稳定阶段的驱动信号之前会有上电阶段，即栅线的电压会随着参考电压的上电过程而逐渐下降。

然而，由于栅线的电压的下降会对周围其他信号线产生耦合现象，从而对显示面板的驱动产生不良影响，进而使得显示面板出现闪白现象。

发明内容

本发明至少部分解决现有的阵列基板的显示不良的问题，提供一种能够避免阵列基板显示不良的阵列基板。

解决本发明技术问题所采用的技术方案是一种阵列基板，包括：

基底；

集成电源管理单元，位于所述基底上，所述集成电源管理单元包括输入端和输出端，所述集成电源管理单元配置为响应于所述集成电源管理单元的输入端的起始信号由所述集成电源管理单元的输出端输出第一电压信号；

电压调节单元，包括输入端和总输出端，所述电压调节单元的输入端与所述集成电源管理单元的输出端连接，所述电压调节单元的总输出端与第一信号线信号连接，所述电压调节单元配置为将第一电压信号的电压值能够由第一值阶梯式的变为第二值。

进一步优选的是，所述电压调节单元集成在所述集成电源管理单元上。

进一步优选的是，所述电压调节单元包括：多个串联的电阻，第一个所述电阻的自由端为所述电压调节单元的输入端，任意两电阻之间均具有所述电压调节单元的一个输出端，所有所述电压调节单元的输出端连接所述电压调节单元的总输出端。

进一步优选的是，所述电压调节单元还包括：多个级联的计时器；多个晶体管，多个所述晶体管与多个所述计时器一一对应，多个所述晶体管与所述电压调节单元的多个输出端一一对应，每个所述晶体管的控制极连接与其对应的所述计时器输出端，每个所述晶体管的第一极连接与其对应的所述电压调节单元的输出端，所有所述晶体管的第二极连接所述电压调节单元的总输出端。

进一步优选的是，所述电压调节单元包括Buck-Boost电路。

进一步优选的是，该阵列基板还包括：时序信号单元，包括输入端和输出端，所述时序信号单元的输入端与所述集成电源管理单元的输出端连接，所述时序信号单元配置为响应于所述时序信号单元的输入端的信号由所述时序信号单元的输出端输出第一时序信号；电平转换单元，包括第一输入端、第二输入端和输出端，所述电平转换单元的第一输入端连接所述电压调节单元的总输出端，所述电平转换单元的第二输入端连接所述时序信号单元的输出端，所述电平转换单元配置为响应于所述电平转换单元的第一输入端的信号调整来自所述电平转换单元的第二输入端的第一时序信号并由所述电平转换单元的输出端输出第二时序信号；移位寄存器单元，包括输入端和输出端，所述移位寄存器单元的输入端连接所述电平转换单元的输出端，所述移位寄存器单元的输出端连接所述第一信号线。

进一步优选的是，该阵列基板具有显示区和与所述显示区连接的边缘区，所述移位寄存器单元位于所述边缘区，所述第一信号线由所述显示区延伸至所述边缘区；所述阵列基板还包括：位于所述基底上的多条第二信号线，所述第二信号线与所述第一信号线在所述基底上的投影至少部分重叠。

进一步优选的是，所述第二信号线包括栅线，所述第二信号线至少包括数据线。

进一步优选的是，所述第一值大于所述第二值。

解决本发明技术问题所采用的技术方案是一种阵列基板的驱动方法，其特征在于，基于上述的阵列基板，所述方法包括：

在上电阶段，向集成电源管理单元的输入端和电压调节单元的控制端输入起始信号，以使所述电压调节单元将来自所述集成电源管理单元的输出端的第一电压信号的电压值能够由第一值阶梯式的变为第二值。

解决本发明技术问题所采用的技术方案是一种显示面板，包括上述的阵列基板。

附图说明

附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：

图1为现有的阵列基板的驱动结构的组成示意框图；

图2为现有的阵列基板的驱动芯片中的第一电压信号的信号变化示意图；

图3为本发明的实施例的一种阵列基板的驱动结构的组成示意框图；

图4为本发明的实施例的一种阵列基板的驱动结构中的第一电压信号的信号变化示意图；

图5a和图5b为本发明的实施例的一种电压调节单元的结构示意图；

图6a为本发明的实施例的一种电压调节单元的结构示意图；

图6b为图6a的电压调节单元工作原理示意图；

图7为本发明的实施例的一种阵列基板的结构示意图；

其中，附图标记为：2、电压调节单元；3、计时器；4、显示区；5、边缘区；6、栅线；7、电路板；PMIC、集成电源管理单元；TCONIC、时序信号单元；L/S、电平转换单元；GOA、移位寄存器单元；R、电阻；VGL、第一电压信号；Q开关晶体管；L、电感；D、二极管；C、电容；VIN、起始信号；GOA Timming、第一时序信号；CLK、第二时序信号。

具体实施方式

为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。

以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。

在下文中描述了本发明的许多特定的细节，例如部件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。

公开技术中的一种显示面板中，具有用于形成显示驱动信号的驱动结构，如图1所示。在显示驱动的过程中，与集成电源管理单元PMIC信号连接的栅线至少包括：上电阶段和稳定驱动阶段。如图2所示，在上电阶段中，栅线的电压Gout会随着参考电压VGL的降低而逐渐降低，即栅线的电压Gout由第一值变为第二值；在稳定驱动阶段中，栅线的电压Gout变为驱动电压，以驱动显示面板显示。

然而，栅线的附近会有其他信号线，如数据线、公共电极线等，由于栅线的电压Gout的下降会对周围其他信号线产生耦合现象，尤其是对于与栅线叠置的信号线，因此栅线中的电压变化会对其他信号线中的信号产生影响，从而对显示面板的驱动产生不良影响，进而使得显示面板出现闪白现象。

针对显示面板存在的上述由于在上电阶段栅线的信号对他信号线的影响从而对显示面板的显示造成不良影响的问题，本公开实施例提供如下技术方案：

第一方面，本实施例提供一种阵列基板，包括：基底、位于基底上的集成电源管理单元PMIC、以及电压调节单元2。

其中，集成电源管理单元PMIC包括输入端和输出端，集成电源管理单元PMIC配置为响应于集成电源管理单元PMIC的输入端的起始信号VIN由集成电源管理单元PMIC的输出端输出第一电压信号VGL；电压调节单元2，包括输入端和总输出端，电压调节单元2的输入端与集成电源管理单元PMIC的输出端连接，电压调节单元2的总输出端与第一信号线信号连接，电压调节单元2配置为将第一电压信号VGL的电压值能够由第一值阶梯式的变为第二值。

也就是说向集成电源管理单元PMIC输入起始信号VIN后，集成电源管理单元PMIC的输出端输出第一电压信号VGL，第一电压信号VGL可作为第一信号线的信号的基准电压。第一信号线可为栅线6，即第一电压信号VGL为栅线6信号Gout的基准电压。在上电阶段，栅线6信号Gout随着第一电压信号VGL由第一值变为第二值的变化而变化。

电压调节单元2用于调节第一电压信号VGL的变化过程，即使得第一电压信号VGL由第一值阶梯式的变为第二值。也就是说，在上电阶段，第一信号线(栅线6)的电压也成阶梯式变化，如图4所示。

需要说明的是，公开技术中，如图2所示，在上电阶段，第一电压信号VGL由第一值变为第二值是非阶梯式的，且该电压值的变化过程不仅变化幅度较大，而且电压值的变化速率较大。

本实施例的阵列基板中，通过设置电压调节单元2，使得第一电压信号VGL的电压值能够由第一值阶梯式地变为第二值。与公开技术的第一电压信号VGL的变化相比，本实施例的阶梯式变化的第一电压信号VGL中，在每个一个阶梯的电压变化幅度减小，同时电压变化速率减小，进而使得相应的第一电压信号VGL中的电压变化幅度和速率均减小，从而避免由于第一信号线(栅线6)的信号的变化而对周围其他信号线产生耦合现象，尤其是对于栅线6叠置的信号线，进而避免第一信号线中的电压变化对其他信号线中的信号产生影响，避免对阵列基板的驱动产生不良影响，保证阵列基板的显示性能。

在一些实施例中，第一值大于第二值。

其中，第一电压信号VGL由第一值变为第二值的变化实质是第一电压信号VGL的电压值减小的过程。同时，在上电阶段，第一信号线(栅线6)的电压Gout也成阶梯式的减小。

需要说明的是，本实施的技术方案不仅适用于第一值大于第二值，也可适用于第一值小于第二值的情况，或者其他实际需要的情况，此处不一一说明。

在一些实施例中，电压调节单元2集成在集成电源管理单元PMIC上。

其中，也就是说电压调节单元2可作为集成电源管理单元PMIC中的一部分。

当电压调节单元2集成在集成电源管理单元PMIC上，可以无需在基底上专门设置用于安装电压调节单元2的位置，从而不会由于电压调节单元2而增大基底的驱动芯片的占用面积，进而保证阵列基板的窄边框。

需要说明的是，电压调节单元2也可以是相对于集成电源管理单元PMIC的结构，即电压调节单元2与集成电源管理单元PMIC均集成在基底上。

在一些实施例中，电压调节单元2包括：多个串联的电阻R，第一个电阻R1的自由端为电压调节单元2的输入端，任意两电阻R之间均具有电压调节单元2的一个输出端，所有电压调节单元2的输出端连接电压调节单元2的总输出端VGL’。

其中，如图5a所示，电压调节单元2由多个串联的电阻R形成，当集成电源管理单元PMIC输出端的将第一值的第一电压信号VGL输入至第一个电阻R1的自由端，随后依次经过多个电阻R，由多个电压调节单元2的输出端依次输出阶梯减小的第一电压信号VGL，直至第一电压信号VGL变为第二值。

进一步的，如图5b所示，电压调节单元2还包括：多个级联的计时器3和多个晶体管。其中，多个晶体管与多个计时器3一一对应，多个晶体管与电压调节单元2的多个输出端一一对应，每个晶体管的控制极连接与其对应的计时器3输出端，每个晶体管的第一极连接与其对应的电压调节单元2的输出端，所有晶体管的第二极连接电压调节单元2的总输出端VGL’。

其中，也就是通过计时器3和开关晶体管Q的控制，使得电压调节单元2的总输出端VGL’能够输出阶梯减小的第一电压信号VGL，从而保证第一电压信号VGL的电压值能够由第一值阶梯式的变为第二值。

具体的，如图5a和图5b所示，电压调节单元2的工作过程具体如下：集成电源管理单元PMIC生成第一电压信号VGL后，第一电压信号VGL经过一个串联的电阻R形成的分压模块。其中，该分压模块包含电阻R1、电阻R2、电阻R3、电阻R4，电阻R4的电阻R远大于电阻R1、电阻R2、电阻R3的电阻值。分压模块能够分别输出第一电压值VGL1、第二电压值VGL2、第三电压值VGL3、第四电压值VGL4，且第一电压值VGL1＜第二电压值VGL2＜第三电压值VGL3＜第四电压值VGL4，也就是说第一电压值VGL1、第二电压值VGL2、第三电压值VGL3、第四电压值VGL4构成第一电压信号VGL由第一值变为第二值的各个阶梯电压。

此外，将第一电压值VGL1、第二电压值VGL2、第三电压值VGL3、第四电压值VGL4输入由多个级联的计时器3和多个晶体管形成的分时控制模块，以初始信号VIN上升沿作为触发信号给计时器1，计时器1开始工作后输出高电平，晶体管T1打开，电压调节单元2的总输出端VGL’输出第一电压值VGL1，计时器31计时满之后停止工作，晶体管T1的第二极输出低电平，电压调节单元2的总输出端VGL’停止输出VGL1；同时而晶体管T1的第二极的低电平作为触发信号给计时器32，计时器32开始工作输出高电平，电压调节单元2的总输出端VGL’输出第二电压值VGL2……以使最终电压调节单元2的总输出端VGL’依次输出第一电压值VGL1、第二电压值VGL2、第三电压值VGL3、第四电压值VGL4，且各个电压值呈阶梯性。

在一些实施例中，电压调节单元2包括Buck-Boost电路。

具体的，如图6a所示，该Buck-Boost电路包括：一个开关晶体管Q、一个电感L、一个二极管D、一个电容C。其中，开关晶体管Q为PWM控制方式，其输出电压与输入电压极性相反，且输出电压由电感L传输。

Buck-Boost电路的输出电压的具体值为：VGL＝-D/(1-D)*VIN，其中，VIN表示Buck-Boost电路的输入端的电压，D表示PWM控制信号占空比。输出电压可根据PWM控制信号占空比D升高或者下降。

Buck-Boost电路的电压输出过程中，通过调整PWM以不同占空比控制开关晶体管Q的通断，可以产生不同幅值大小的输出电压VGL，以实现第一电压信号VGL的电压值能够由第一值阶梯式的变为第二值。

例如，如图6b所示，在t1、t2、t3、t4时间段占空比分别是D1、D2、D3、D4，满足D1＜D2＜D3＜D4，其中D4为产生最终阵列基板所需第一电压信号VGL对应的占空比；若输入电压VIN不变，则输出阶梯减小的第一电压信号VGL，直至第一电压信号VGL变为第二值。

在一些实施例中，如图3所示，本实施例的阵列基板还包括：时序信号单元TCONIC、电平转换单元L/S和移位寄存器单元GOA。其中，时序信号单元TCONIC，包括输入端和输出端，时序信号单元TCONIC的输入端与集成电源管理单元PMIC的输出端连接，时序信号单元TCONIC配置为响应于时序信号单元TCONIC的输入端的信号由时序信号单元TCONIC的输出端输出第一时序信号GOA Timming；电平转换单元L/S，包括第一输入端、第二输入端和输出端，电平转换单元L/S的第一输入端连接电压调节单元2的总输出端，电平转换单元L/S的第二输入端连接时序信号单元TCONIC的输出端，电平转换单元L/S配置为响应于电平转换单元L/S的第一输入端的信号调整来自电平转换单元L/S的第二输入端的第一时序信号GOATimming并由电平转换单元L/S的输出端输出第二时序信号CLK；移位寄存器单元GOA，包括输入端和输出端，移位寄存器单元GOA的输入端连接电平转换单元L/S的输出端，移位寄存器单元GOA的输出端连接第一信号线。

其中，如图3所示，首先，向集成电源管理单元PMIC输入起始信号VIN后，集成电源管理单元PMIC向时序信号单元TCONIC输入第二电压信号DVDD，以及时序信号单元TCONIC向电平转换单元L/S输入第一时序信号GOA Timming，同时集成电源管理单元PMIC向电平转换单元L/S输入第一电压信号VGL；电平转换单元L/S根据第一电压信号VGL调整第一时序信号GOA Timming，以使电平转换单元L/S向移位寄存器单元GOA输入驱动信号，最终移位寄存器单元GOA将驱动信号输入至第一信号线(栅线6)。

在集成电源管理单元PMIC向电平转换单元L/S输入第一电压信号VGL之前，电压调节单元2调节第一电压信号VGL，以使第一电压信号VGL的电压值能够由第一值阶梯式地变为第二值。

需要说明的是，集成电源管理单元PMIC还用于向电平转换单元L/S输入参考电压VGH；电平转换单元L/S还用于向移位寄存器单元GOA输入信号VDDO/E、信号STV、信号VSS等。

在一些实施例中，如图7所示，本实施例的阵列基板具有显示区4和与显示区4连接的边缘区5，移位寄存器单元GOA位于边缘区5，第一信号线(栅线6)由显示区4延伸至边缘区5，阵列基板还包括：位于基底上的多条第二信号线，第二信号线与第一信号线在基底上的投影至少部分重叠。

其中，阵列基板的显示区4用于设置显示单元，以形成显示画面；而阵列基板的边缘区5用于设置驱动结构，驱动结构用于驱动显示单元发光。且在基底上必然有很多第二信号线，如数据线、公共电极线等，至少部分第二信号线与第一信号线处于叠置的位置关系。

优选的，本实施的阵列基板的边缘区5位于显示区4的四周，而移位寄存器单元GOA位于阵列基板的下边缘区5中，集成电源管理单元PMIC、时序信号单元TCONIC和电平转换单元L/S位于电路板7上。

由于移位寄存器单元GOA位于阵列基板的下边缘区5中，因此栅线6的排布方式会导致与其叠置的第二信号线更多。

本实施的阵列基板的电压调节单元2的设置能够减少第一信号线与多个第二信号线之间的耦合现象，从而可保证驱动结构对显示结构的正常驱动，保证阵列基板的显示性能。具体的，第一信号线包括栅线6，第二信号线至少包括数据线、公共电极线等。

需要说明的是，第二信号线还可以是其他与第一信号线叠置的信号线，不仅限于上述列举的信号线。

第二方面，本实施例提供一种阵列基板的驱动方法，基于上述的阵列基板，方法包括：

在上电阶段，向集成电源管理单元PMIC的输入端和电压调节单元2的控制端输入起始信号VIN，以使电压调节单元2将来自集成电源管理单元PMIC的输出端的第一电压信号VGL的电压值能够由第一值阶梯式的变为第二值。

其中，如图3和图4所示，也就是说向集成电源管理单元PMIC输入起始信号VIN后，集成电源管理单元PMIC的输出端输出第一电压信号VGL，第一电压信号VGL可作为第一信号线的信号的基准电压。第一信号线可为栅线6，即第一电压信号VGL为栅线6信号Gout的基准电压。在上电阶段，栅线6信号Gout随着第一电压信号VGL由第一值变为第二值的变化而变化。

电压调节单元2用于调节第一电压信号VGL的变化过程，即使得第一电压信号VGL由第一值阶梯式的变为第二值。也就是说，在上电阶段，第一信号线(栅线6)的电压也成阶梯式变化。

本实施例的驱动方法中，通过设置电压调节单元2，使得第一电压信号VGL的电压值能够由第一值阶梯式的变为第二值。与公开技术的第一电压信号VGL的变化相比，本实施例的阶梯式变化的第一电压信号VGL中，在每个一个阶梯的电压变化幅度减小，同时电压变化速率减小，进而使得相应的第一电压信号VGL中的电压变化幅度和速率均减小，从而避免由于第一信号线(栅线6)的信号的变化而对周围其他信号线产生耦合现象，尤其是对于栅线6叠置的信号线，进而避免第一信号线中的电压变化对其他信号线中的信号产生影响，避免对阵列基板的驱动产生不良影响，保证阵列基板的显示性能。

第三方面，本实施例提供一种显示面板，包括上述的阵列基板。

具体的，该显示面板可为液晶显示面板、有机发光二极管D(OLED)显示面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。

依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (11)

1.一种阵列基板，其特征在于，包括：

基底；

集成电源管理单元，位于所述基底上，所述集成电源管理单元包括输入端和输出端，所述集成电源管理单元配置为响应于所述集成电源管理单元的输入端的起始信号由所述集成电源管理单元的输出端输出第一电压信号；

电压调节单元，包括输入端和总输出端，所述电压调节单元的输入端与所述集成电源管理单元的输出端连接，所述电压调节单元的总输出端与第一信号线信号连接，所述电压调节单元配置为将第一电压信号的电压值能够由第一值阶梯式的变为第二值。

2.根据权利要求1所述的阵列基板，其特征在于，所述电压调节单元集成在所述集成电源管理单元上。

3.根据权利要求1所述的阵列基板，其特征在于，所述电压调节单元包括：

多个串联的电阻，第一个所述电阻的自由端为所述电压调节单元的输入端，任意两电阻之间均具有所述电压调节单元的一个输出端，所有所述电压调节单元的输出端连接所述电压调节单元的总输出端。

4.根据权利要求3所述的阵列基板，其特征在于，所述电压调节单元还包括：

多个级联的计时器；

多个晶体管，多个所述晶体管与多个所述计时器一一对应，多个所述晶体管与所述电压调节单元的多个输出端一一对应，每个所述晶体管的控制极连接与其对应的所述计时器输出端，每个所述晶体管的第一极连接与其对应的所述电压调节单元的输出端，所有所述晶体管的第二极连接所述电压调节单元的总输出端。

5.根据权利要求3所述的阵列基板，其特征在于，所述电压调节单元包括Buck-Boost电路。

6.根据权利要求1所述的阵列基板，其特征在于，还包括：

时序信号单元，包括输入端和输出端，所述时序信号单元的输入端与所述集成电源管理单元的输出端连接，所述时序信号单元配置为响应于所述时序信号单元的输入端的信号由所述时序信号单元的输出端输出第一时序信号；

电平转换单元，包括第一输入端、第二输入端和输出端，所述电平转换单元的第一输入端连接所述电压调节单元的总输出端，所述电平转换单元的第二输入端连接所述时序信号单元的输出端，所述电平转换单元配置为响应于所述电平转换单元的第一输入端的信号调整来自所述电平转换单元的第二输入端的第一时序信号并由所述电平转换单元的输出端输出第二时序信号；

移位寄存器单元，包括输入端和输出端，所述移位寄存器单元的输入端连接所述电平转换单元的输出端，所述移位寄存器单元的输出端连接所述第一信号线。

7.根据权利要求6所述的阵列基板，其特征在于，具有显示区和与所述显示区连接的边缘区，所述移位寄存器单元位于所述边缘区，所述第一信号线由所述显示区延伸至所述边缘区；

所述阵列基板还包括：位于所述基底上的多条第二信号线，所述第二信号线与所述第一信号线在所述基底上的投影至少部分重叠。

8.根据权利要求7所述的阵列基板，其特征在于，所述第二信号线包括栅线，所述第二信号线至少包括数据线。

9.根据权利要求1所述的阵列基板，其特征在于，所述第一值大于所述第二值。

10.一种阵列基板的驱动方法，其特征在于，基于权利要求1至9中任意一项所述的阵列基板，所述方法包括：

在上电阶段，向集成电源管理单元的输入端和电压调节单元的控制端输入起始信号，以使所述电压调节单元将来自所述集成电源管理单元的输出端的第一电压信号的电压值能够由第一值阶梯式的变为第二值。

11.一种显示面板，其特征在于，包括权利要求1至9中任意一项所述的阵列基板。

Images