KR20070118064A

KR20070118064A - 매립전극 발광다이오드

Info

Publication number: KR20070118064A
Application number: KR20070120556A
Authority: KR
Inventors: 공명국
Original assignee: (주)제네라이트테크놀러지
Priority date: 2007-11-24
Filing date: 2007-11-24
Publication date: 2007-12-13
Also published as: KR100989614B1; KR20090053878A

Abstract

기판(101) 위에 매립전극(111), 그 위에 제 1 반도체층(102), 발광층(103), 제 2 반도체 층(104)을 형성하고, 제 1 본딩패드(131)와 제 1 세부전극(132)으로 이루어진 제 1 전극(140)이 형성될 일부 영역을 제 1 반도체층(102)과 매립전극(111)이 동시에 노출되도록 식각하여 제 1 전극(140)을 형성하고, 제 2 반도체층(104)에 투명 옴접촉층(121)을 형성하고 제 2 본딩패드(141)와 제 2 세부전극(142)으로 이루어진 제 2 전극(150)을 형성하여 간단한 칩 제조공정으로 발광다이오드(LED)의 성능과 신뢰성을 높이는 것을 목적으로 한다.

매립전극, 공극, LED

Description

매립전극 발광다이오드 {Embedded Electrode LED}

반도체 제조

LED는 주로 전자장치의 표시기로 사용되어 왔다. 고성능 청색 LED는 형광체를 사용한 백색 LED로 휴대기기의 액정디스플레이(LCD) 배광원이나 고품위 조명에 많이 사용되고 있다. 또한, 광고조명이나 LCD TV의 배광원에도 채용되고 있다. 이러한 응용 범위의 확장은 에피성장 기술의 발달에 의한 내부 양자효율의 증가와 칩 제조 기술의 발달에 의한 광추출 효율의 증가에 의해 가능하게 되었다.

LED는 주요 광방출면에 따라 도 1, 도 3의 전면 방출형, 도 2, 도 4의 후면 방출형으로 분류된다. 일반적으로 LED는 아래에서부터 기판, 그 위에 에피성장된 제 1 반도체층, 발광층, 제 2 반도체층으로 되어 있다. 전면 방출형은 제 2 반도체층이 주요 광방출면이 되도록 조립된다. 그러므로, 칩 제조 시에 제 2 반도체층 위에 투명재료로 옴접촉을 하게 된다. 후면 방출형은 기판이 주요 광방출면이 되도록 뒤집어 조립된다. 따라서, 제 2 반도체층 위에 반사형 재료로 옴접촉을 하게 된다.

또한 LED는 전류 흐름의 주요 방향에 따라 도 1과 도 2의 수평형, 도 3과 도4의 수직형으로 분류된다. 도 1 및 도 2에서 보듯이 수평형 LED는 제 1 전극, 제 2 전극을 모두 제 2 반도체층면이 있는 방향에 만든다. 기판이 부도체이기 때문에 전류가 주로 수평방향으로 흐르는데, 수직방향으로 흐르는 전류도 있어 경로가 복잡하고 길다. 소위 전류의 크라우딩(crwoding)이라는 것에 의해 국부적으로 전류밀도가 상승하고 전류 증가에 따라 어느 정도를 넘어서는 광출력의 포화가 일어난다. 그리고, 크라우딩이 일어나는 국부적 영역에서 높은 열이 발생하여 수명이 감소하는 현상이 일어날 수 있다.

수직형 LED는 기판이 도체로 되어 있어서 기판이 제 1 전극, 제 2 반도체층이 제 2 전극으로 사용된다. 전류는 한쪽 전극에서 다른 전극으로 흘러 수직방향으로 흐른다. 전류의 크라우딩 현상이 거의 일어나지 않아 전류 증가에 따른 광출력의 포화현상이 거의 일어나지 않는다. 또한, 국부적인 열의 발생이 거의 없어서 수명이 증가된다. 또한, 기판에 전도성이 있어 화학적으로 활성화가 용이하여 보통 습식식각을 통해 직육면체 이외의 모양을 만들거나 표면에 요철을 형성하여 광추출에 유리한 구조를 만들 수 있다.

반면에 수평형 LED는 기판이 부도체이기 때문에 화학적으로 활성화가 어려워 식각에 의해 광추출에 유리한 구조나 표면처리가 어렵다. 따라서, 광추출 증가를 위하여 에피층의 표면에 요철을 만들거나 에피성장 전 기판에 광추출이 유리한 패턴을 형성하거나 제 2 반도체층에 광추출에 유리한 새로운 제 2 기판을 부착하고 에피성장 시에 사용된 제 1 기판을 떼어내기도 한다. 이 때에는 사용된 제 2 기판의 전도성에 따라 수평형 뿐만 아니라 수직형 LED로 변형도 가능하다. 이 경우에는 조립 시에 전면 방출형과 동일한 공정으로 진행할 수 있다. 접착재료로는 금속, 유 기물, 산화막, 도금 등 물질을 붙일 수 있는 모든 재료와 다양한 방법이 사용된다.

그러나, 제작의 용이성이나 양산 수율, 제조 비용 등을 고려하여 현재 많이 제조되고 있는 청색 및 녹색 LED는 대부분 전면 방출형이면서 수평형인 LED이다. 이와같은 전면방출 수평형 LED의 구동전류에 대해 전압을 낮추고, 광추출 효율을 증가시키기 위해서 여러 가지 기술들이 개발되었다. 공지된 표면처리 방법으로는 에피성장 시 표면에 포도주잔 형태로 파인 구조를 만들어 주는 방법, 칩 공정 시에 박막의 응집현상으로 형성된 나노 구조물을 건식식각 마스크로 웨이퍼에 전사시켜 나노 구조 요철을 만들어 주는 방법, 기판과 완충층 혹은 제 1 반도체층간의 에피 성장층의 조절로 칩의 가장자리에서 건식 및 습식 식각에 의하여 기판에 가까운 층이 빠르게 식각되어 역 메사(Mesa)가 형성되도록 하여 주는 방법 등이 있다. 또, 에피 성장 전 기판을 가공하는 방법으로 기판에 메사나 원뿔형 패턴을 형성한 후 에피성장하는 방법 들도 공지되어 있다. 또한, 전류의 고른 분포를 위해 전극을 발광면의 가운데나 균등배치하는 방법도 공지되어 있다. 이와 같이 전면방출형 LED 칩은 제조 및 조립의 용이성, 그리고 저가의 장점으로 지속적으로 시장이 성장하고 있으며, 성능 개선이 계속되고 있다.

그런데, 이와 같은 방법들은 대부분 순전압과 광출력의 상반적인 관계로 다른 한가지 특성을 나쁘게 하는 부작용이 발생하는 경우가 많다. 전면방출형 LED는 양산 제조가 쉽고 비용이 적게 드는 반면 투명전극의 특성제한으로 상대적으로 웨이퍼 부착 방법보다는 효율을 증가시키기 어려운 단점을 가지고 있다. 후면방출형 LED의 경우는 도 4와 같이 제 2 기판과 웨이퍼 부착 및 제 1 기판의 탈착, 제 1 기 판과 접하고 있던 표면층에 요철을 형성함으로써 이상적인 광추출효율을 얻을 수 있다. 그러나. 아직도 공정의 난점들이 많아 양산제작이 어려운 실정이다. 즉, 제 2 기판과 웨이퍼의 부착이 어려워 두꺼운 금속 도금으로 대체하고 있는 실정이며, 부착 후 요철을 형성하기 위해 필요한 고온공정 처리 시 제 2 기판과 웨이퍼의 탈착 현상 등이 발생할 수 있기 때문에 미세패턴 공정을 적용하면 고비용이 발생하는 문제점이 있다.

본 발명이 해결하고자 하는 과제는 전면방출 수평형 LED의 광추출 효율을 증가시키면서 수직형 LED의 전기적 특성 및 후면방출형 LED 구조 중에서 제 2 기판 부착 및 제 1 기판 탈착 방법으로 만들어진 LED와 유사한 형태와 특성을 가지도록 만들어 간단한 칩 제조 공정으로 LED의 성능과 신뢰성을 높이는 것이 본 발명에서 해결하고자 하는 과제이다.

본 발명은 상기의 문제점들을 해결하기 위하여 안출된 것으로 제 2 기판 부착 및 제 1 기판 탈착의 방법으로 만들어진 LED와 유사한 구조를 갖게 하기 위하여 기판과 제 1 반도체층(101) 사이에 매립전극(111)을 내재시킨다. 그런데, 에피성장이 이루어져야 하므로 전극의 일부분을 주기적으로 제거하여 기판의 일부를 노출시켜 에피성장 시의 단결정 씨앗으로 사용되도록 하며, 공극(151)의 형성이 가능하게 하면서, 전극(111)의 매립이 이루어지게 에피 성장이 이루어지도록 한다.

상기 게시된 발명으로 실시하면, 후면방출형 LED 중 제 2 기판 부착 및 제 1 기판 탈착의 방법으로 만든 이상적인 구조를 갖는 LED와 유사한 구조를 전면방출형 LED의 제조 방법으로 만듦으로써 제조비용을 감소시키고 전류가 수직형과 같이 흘러 고전류에서의 성능이 향상되고 신뢰성이 향상된다. 또한, 매립 전극과 공극에서의 반사율의 증가로 광추출 효율도 증가한다. 특히 대면적 칩을 제작하면, 도 9에 나타난 바와 같이 N전극을 형성하는 면적이 대폭 감소하여 칩 전체 면적에 대하여 발광면적이 늘어나 전류밀도가 감소하여, 발광효율이 추가적으로 증가하며, 순전압 또한 감소한다.

도 5에 나타난 바와 같이 기판(101) 위에 금속 전극(111), 그 위에 제 1 반도체층(102), 발광층(103), 제 2 반도체층(104)을 형성하고, 제 1 전극(140)이 형성될 일부 영역을 제 1 반도체층(102)과 전극줄이 동시에 노출되도록 식각하여 제 1 전극(140)을 형성하고, 제 2 반도체층(104)에 제 2 전극(150)을 형성한다. 이 경우 전극줄(111) 간의 간격이 0에 근접되면, 전극평판 위에 에피층이 성장된 형태가 된다. 따라서, 수평형 LED를 제작하더라도 제 1 본딩패드(131)와 한 줄의 제 1 세부전극(132)만을 형성하여도 제 1 전극(140)에 연결된 금속이 에피층의 전면에 분산된 형태이므로 겉보기 구조로는 수평형 LED이지만 실질적으로 전류는 수직형과 같게 흐르게 된다. 따라서, LED의 순전압이 감소하고 전류의 분산효과가 수직형과 같아 발광층에서 광발생의 효율이 좋고 신뢰성이 좋게 된다. 또한, 선택적인 에피성장에 의해 제 1 전극(140)과 제 2 전극(150)을 제외한 도 5의 단면인 도 6에서 전극 줄 위에 공극(void, 151)의 형성이 가능한데 이때 공극은 굴절율이 1에 가까운 기체로 채워지고 굴절율이 높은 반도체와 계면을 이루며 광학적으로 반사에 유리한 구조로 발광층(103)에서 발생된 빛이 후면으로 전진할 경우 전반사를 일으켜 전면으로 방출할 수 있게 되므로 광추출 효율 또한 증가하게 된다.

만일 도 7과 같이 기판 위에 전극줄의 형성 전에 완충층 혹은 1차 제 1 반도 체층(202)을 형성하고 그 위에 전극줄(211)을 형성한 후 다시 2차의 제 1 반도체층(203), 발광층(204), 제 2 반도체층(205)을 형성하는 경우에는 전극줄(211)과 제 1 반도체층과(202, 203)의 접촉면적을 증가시켜 옴접촉저항을 감소시킬 수 있고, 또 전극줄(211)의 위에 보호막(212)을 형성하여 전극(211)과 2차로 형성하는 제 1 반도체층(203)과의 에피성장 중 열적인 반응을 억제하여 원하지 않는 문제가 발생하는 것을 막아 줄 수 있다. 즉, 기판(201) 위에 1차 제 1 반도체층(202), 전극줄(211) 패턴 형성 및 보호막 형성(212), 2차 제 1 반도체층(203), 발광층(204), 제 2 반도체층(205)의 형태로 형성하고, 제 1 전극(240)이 형성될 지역을 2차 제 1 반도체층(203)이 노출되도록 식각하여 형성하고, 제 2 반도체층(205) 위에 투명 옴접촉층(221) 및 제 2 전극을 형성한다. 이렇게 해 주면 에피 성장 시 발생할 수 있는 부작용을 감소시키고, 매립전극이 노출될 때까지 식각을 선택적으로 할 수 있는 안정된 공정을 할 수 있다. 특히 보호막은 도 8과 같이 다층으로 형성하여 제 1 보호막(312)은 제 1 반도체층(202) 및 매립전극(311)이 노출되도록 식각할 때 식각의 선택도를 높여 식각의 제어성을 높여 주고, 제 2 보호막(313)은 에피성장 시에 열적인 반응을 막아 주는 보호막의 역할을 하도록 만들어 보다 안정적인 공정을 구현할 수 있다. 또한, 보호막을 다층으로 형성 시 굴절율에 따른 두께를 조절하여 줌으로써 제 1 반도체층과 접하게되는 경계면에서 반사율을 최대화 할 수 있다.

도 1은 전면방출 수평형 LED,

도 2는 후면방출 수평형 LED,

도 3은 전면방출 수직형 LED,

도 4는 후면방출 수직형 LED,

도 5는 본 발명에 의한 LED의 일 실시 예,

도 6은 도 5에서 제 1, 2 전극을 제외한 LED의 단면도,

도 7은 제 1, 2 전극을 제외한 단일 보호막을 갖는 매립전극 LED의 단면도,

도 8은 제 1, 2 전극을 제외한 이중 보호막을 갖는 매립전극 LED의 단면도,

도 9는 본 발명에 의한 LED의 일 실시 예(대면적의 경우).

<상세한 기호의 설명>

101, 201, 301 : 기판

102 : 제 1 반도체층

103 : 발광층

104 : 제 2 반도체층

111, 211, 311 : 매립전극

121 : 투명 옴접촉층

131 : 제 1 본딩패드

132 : 제 1 미세전극

140 : 제 1 전극

141 : 제 2 본딩패드

142 : 제 2 세부전극

150 : 제 2 전극

151 : 공극

202, 302 : 1차 제 1 반도체층

203, 303 : 2차 제 1 반도체층

204, 304 : 발광층

205, 305 : 제 2 반도체층

212 : 보호막

251, 351 : 공극

312 : 제 1 보호막

313 : 제 2 보호막

Claims

기판(101), 매립전극(111), 제 1 반도체층(102), 발광층(103), 제 2 반도체층(104)을 구비하고, 제 1 본딩패드(131)와 제 1 세부전극(132)으로 구성된 제 1 전극(140)이 배치될 영역을 매립전극(111)이 노출되도록 식각하여 제 1 전극을 배치하고, 제 2 반도체층(104) 위에 투명 옴접촉층(121)을 형성하고, 제 2 본딩패드(141)와 제 2 세부전극(142)으로 구성된 제 2 전극(150)을 투명 옴접촉층과 연결하여 형성한다.
청구항 1에서,

매립전극은 줄 형태이되, 그 폭의 크기는 0.1um~10um이고, 간격은 0.1um~10um의 범위를 가지는 것.
청구항 1에서,

매립전극은 서로 다른 각도의 두 줄로 이루어져 서로 교차되어 그물망처럼 되데, 그 교차각의 범위는 20~90도인 것.
청구항 1에서,

매립전극은 줄형태이되, 주기적인 굴곡을 갖는 것.
청구항 1에서,

전극이 형성되는 영역은 식각을 하되 매립전극이 선택적으로 식각되지 않도록 반도체층의 형성 전 보호막을 형성하여 반도체층이 선택적으로 형성되게 하는 방법.
청구항 1에서,

전극의 종류는 크롬(Cr), 니켈(Ni), 금(Au), 타이타늄(Ti), 백금(Pt), 팔라듐(Pd), 알루미늄(Al), 인듐(In), 텅스텐(W), 바나듐(V), 몰리브덴(Mo), 지르코늄(Zr), 니오브(Nb), 루테늄(Ru), 로듐(Rh), 탄탈(Ta), 레늄(Re), 오스뮴(Os), 이리듐(Ir), 주석(Sn), 인듐(In), 아연(Zn), 은(Ag), 마그네슘(Mg), 코발트(Co), 게르마늄(Ge), 실리콘(Si), 탄소(C) 및 이것들의 층의 조합이나 합금으로 이루어진 것.
청구항 5에서

보호막의 종류는 산화물로서 산화실리콘(SiO₂), 산화티타늄(TiO₂), 산화알루미늄(Al₂O₃), 산화스트론튬(SrO), 산화가돌륨(Gd₂O₃), 산화지르코늄(ZrO₂), 산화아연(ZnO); 질화물로서 질화실리콘(Si₃N₄), 질화타이타늄(TiN), 질화알루미늄(AlN), 질화붕소(BN), 질화갈륨(GaN), 질화베릴륨(Be₃N₂); 산화 및 질화합물로서 산화질화합실리콘(SiON), 산화질화합알루미늄(AlON) 및 위의 화합물 및 조성의 변화에 의한 화합물 및 층의 조합으로 이루어진 것.
기판(201), 1차 제 1 반도체층(202), 매립전극(211), 매립전극의 노출된 면을 덮는 보호막(212), 2차 제 1 반도체층(203), 발광층(204), 제 2 반도체층(205)을 구비하고, 제 1 전극(240)이 배치될 영역을 매립전극(211)이 노출되도록 식각하여 제 1 전극(240)을 배치하고, 제 2 반도체층(205) 위에 투명 옴접촉층(221)을 형성하고 제 2 전극(251)을 투명 옴접촉층과 연결하여 형성한다.
청구항 8에서,

매립전극(211)은 줄 형태이되, 그 폭의 크기는 0.1um~10um이고, 간격은 0.1um~10um의 범위를 가지는 것.
청구항 8에서,

매립전극은 서로 다른 두 줄로 이루어져 서로 교차되어 그물망처럼 되데, 그 교차각의 범위는 20~90도인 것.
청구항 8에서,

매립전극은 줄 형태이되, 주기적인 굴곡을 갖는 것.
청구항 8에서,

전극이 형성되는 영역은 식각을 하되 매립전극이 선택적으로 식각되지 않도록 반도체층의 형성 전 보호막을 형성하여 반도체층이 선택적으로 형성되게 하는 방법.
청구항 1에서,

전극의 종류는 크롬(Cr), 니켈(Ni), 금(Au), 타이타늄(Ti), 백금(Pt), 팔라듐(Pd), 알루미늄(Al), 인듐(In), 텅스텐(W), 바나듐(V), 몰리브덴(Mo), 지르코늄(Zr), 니오브(Nb), 루테늄(Ru), 로듐(Rh), 탄탈(Ta), 레늄(Re), 오스뮴(Os), 이리듐(Ir), 주석(Sn), 인듐(In), 아연(Zn), 은(Ag), 마그네슘(Mg), 코발트(Co), 게르마늄(Ge), 실리콘(Si), 탄소(C) 및 이것들의 층의 조합이나 합금으로 이루어진 것.
청구항 12에서

보호막의 종류는 산화물로서 산화실리콘(SiO₂), 산화티타늄(TiO₂), 산화알루미늄(Al₂O₃), 산화스트론튬(SrO), 산화가돌륨(Gd₂O₃), 산화지르코늄(ZrO₂), 산화아연(ZnO); 질화물로서 질화실리콘(Si₃N₄), 질화타이타늄(TiN), 질화알루미늄(AlN), 질화붕소(BN), 질화갈륨(GaN), 질화베릴륨(Be₃N₂); 산화 및 질화합물로서 산화질화합실리콘(SiON), 산화질화합알루미늄(AlON) 및 위의 화합물 및 조성의 변화에 의한 화합물 및 층의 조합으로 이루어진 것.