KR20070114472A - 프린지 필드 스위칭 모드 액정표시장치 및 그 제조방법 - Google Patents

프린지 필드 스위칭 모드 액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20070114472A
KR20070114472A KR1020060048069A KR20060048069A KR20070114472A KR 20070114472 A KR20070114472 A KR 20070114472A KR 1020060048069 A KR1020060048069 A KR 1020060048069A KR 20060048069 A KR20060048069 A KR 20060048069A KR 20070114472 A KR20070114472 A KR 20070114472A
Authority
KR
South Korea
Prior art keywords
electrode
layer
gate
mask
photosensitive layer
Prior art date
Application number
KR1020060048069A
Other languages
English (en)
Other versions
KR101294689B1 (ko
Inventor
김도련
김세준
박경배
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020060048069A priority Critical patent/KR101294689B1/ko
Publication of KR20070114472A publication Critical patent/KR20070114472A/ko
Application granted granted Critical
Publication of KR101294689B1 publication Critical patent/KR101294689B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이기판의 제조방법은, 화소 영역에 판 형상의 투명한 공통 전극과, 다층형태의 공통 배선과 게이트 배선과 게이트 전극을 형성하는 제 1 마스크 공정 단계와; 상기 게이트 전극의 상부에 반도체층과 소스 및 드레인 전극과, 상기 소스 전극과 연결되는 데이터 배선을 형성하는 제 2 마스크 공정 단계와; 기판의 전면에 보호막과 감광층을 적층한 후, 화소 영역에 대응하여 감광층 사이로 일부 보호막을 노출하고, 상기 게이트 배선 및 데이터 배선의 일 끝단을 노출하도록 보호막을 제거하는 제 3 마스크 공정 단계와; 상기 기판 의 전면에 투명 전극층을 형성하는 단계와, 상기 투명 전극층 하부의 감광층을 제거하여 상기 화소 영역에 막대 형상의 화소전극과, 상기 게이트 배선의 일 끝단과 접촉하는 게이트 패드 단자전극과, 상기 데이터 배선의 일 끝단과 접촉하는 데이터 패드 단자전극을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

프린지 필드 스위칭 모드 액정표시장치 및 그 제조방법{Fringe Field Switching Mode Liquid Crystal Display Device and method for fabricating thereof}
도 1은 종래의 FFS 모드 액정표시장치의 단위 화소를 나타낸 확대 평면도.
도 2a 내지 도 2e는 도 1의 Ⅰ-Ⅰ 선을 따라 절단한 공정 단면도.
도 3a 내지 도 3e는 도 1의 Ⅱ-Ⅱ 선을 따라 절단한 공정 단면도.
도 4는 본 발명에 따른 FFS 모드 액정표시장치의 단위 화소를 나타낸 확대 평면도.
도 5a 내지 도 5l은 도 4의 Ⅲ-Ⅲ 와 Ⅳ-Ⅳ선을 따라 절단한 공정 단면도.
도 6a 내지 도 6l은 도 4의 Ⅴ-Ⅴ 와 Ⅵ-Ⅵ 선을 따라 절단한 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명*
51 : 게이트 배선 52 : 데이터 배선
54 : 소스 전극 56 : 드레인 전극
58 : 게이트 전극 60 : 공통 배선
65 : 제 2 스토리지 전극 66a : 순수 비정질 실리콘층
71 내지 74 : 화소 전극 80 : 공통 전극
82 : 게이트 패드 전극 84 : 게이트 패드 단자전극
86 : 데이터 패드 전극 88 : 데이터 패드 단자전극
100 : 기판
본 발명은 프린지 필드 스위칭 모드 액정표시장치에 관한 것으로, 특히 마스크 공정수를 줄일 수 있는 프린지 필드 스위칭 모드(Fringe Field Switching Mode : FFS 모드) 액정표시장치 및 그 제조 방법에 관한 것이다.
최근에 액정표시장치는 소비전력이 낮고 휴대성이 양호한 기술집약적이며 부가가치가 높은 차세대 첨단 표시장치로 각광받고 있다.
상기 액정표시장치는 투명 전극이 형성된 두 기판 사이에 액정을 주입하고, 상부 및 하부 기판 외부에 상부 및 하부 편광판을 위치시켜 형성되며, 액정 분자의 이방성에 따른 빛의 편광특성을 변화시켜 영상효과를 얻는 비발광 소자에 해당된다.
현재에는 각 화소를 개폐하는 스위칭 소자인 박막트랜지스터(Thin Film Transistor:TFT)가 화소마다 배치되는 능동행렬 방식 액정표시장치(Active Matrix Liquid Crystal Display Device : AM-LCD)가 해상도 및 동영상 구현능력이 우수하 여 평판 TV 시스템 및 휴대 컴퓨터용 고-정보량의 모니터와 같은 응용분야에 광범위하게 사용되게 되었다.
그러나, 대표적인 액정표시장치인 TN(Twisted Nematic)표시 모드는 좁은 시야각 특성과 늦은 응답 특성, 특히 그레이 스케일 동작에서의 늦은 응답 특성 등과 같은 근본적인 문제점을 갖는다.
이러한 문제점을 해결하기 위하여, 액정표시장치의 새로운 다양한 개념이 제안되었다. 최근에는 새로운 표시 모드의 일환으로, 액정 분자들을 구동시키는 전극들이 모두 동일한 기판 상에 형성되는 횡전계 모드가 제안되고 있으며, 상기 횡전계 모드 액정표시장치의 개구율 및 투과율을 개선시키기 위해 프린지 필드 스위칭 모드(Fringe Field Switching Mode : FFS 모드) 액정표시장치가 제안되고 있다.
상기 FFS 모드 액정표시장치는, 화소 영역에 대응하는 일종의 아일랜드 패턴 구조에 해당하는 플랫(flat) 형태의 공통 전극과 막대형상의 패턴이 서로 이격하여 다 수개 형성되는 구조에 해당하는 슬릿(slit) 형태의 화소 전극이 절연체가 개재된 상태에서 중첩되게 배치된 구조를 가져, 횡전계 모드와 다르게 수 Å 간격을 두고 횡전계가 이루어지므로 횡전계가 강력하고, 전극 상부의 액정분자까지 횡전계에 의해 배열하는 것이 가능한 장점이 있다.
또한 2 ITO구조이므로 화이트 휘도를 높여 개구율을 높일 수 있는 특징이 있다.
이하, 도면을 참조하여 종래의 FFS 모드 액정표시장치에 관해 상세히 설명한다.
도 1은 종래에 따른 FFS 모드 액정표시장치의 평면도이다.
도시한 바와 같이, 기판(50) 상에 일 방향으로 연장된 게이트 배선(10)과, 상기 게이트 배선(10)과 수직하게 교차하여 화소 영역(P)을 정의하는 데이터 배선(20)과, 상기 게이트 배선(10)과 데이터 배선(20)의 교차 지점에 상기 게이트 배선(10)에서 돌출된 게이트 전극(16)과, 상기 게이트 전극(16) 상부의 순수 비정질 실리콘층(33a)과 불순물 비정질 실리콘층(미도시)을 적층한 반도체층(미도시)과, 상기 반도체층 상부의 소스 및 드레인 전극(12, 14)을 포함하는 박막트랜지스터(T)가 구성되어 있다.
이때, 상기 데이터 배선(20) 하부에 위치한 순수 비정질 실리콘층(33a)이 상기 데이터 배선(20) 외부로 돌출되어 구성된다.
상기 화소 영역(P)에는 화소 전극(28,29)과 공통 전극(25)이 구성되는데, 상기 공통 전극(25)은 공통 배선(15)과 연결되며, 이웃하는 게이트 배선(10)과 데이터 배선(20) 그리고, 박막트랜지스터(T)와 일정 간격 이격된 플랫(flat) 형태로 구성되어 있다. 상기 공통 전극(25)은 투명 도전성 물질에서 선택되며, 한 예로 ITO(indium tin oxide)를 들 수 있다.
상기 화소 전극(28,29)은 상기 드레인 전극(14)과 접촉하는 수평부(28)와, 수평부(28)에서 수직하게 연장된 다수의 수직부(29)로 구성된다.
그리고, 상기 게이트 배선(10)과 평행하게 이격하여 공통 전극(25)을 연결시키는 공통 배선(15)이 구성된다. 특히, 상기 공통 배선(15)은 공통 전극(25)과 동일 공정에서 동일 물질로 구성되고, 상기 게이트 배선(10)과는 서로 다른 공정에 서 구성되는 것을 특징으로 한다.
전술한 바와 같이 구성된 FFS 모드 액정표시장치는 일반적으로 5 마스크 공정으로 제작될 수 있다.
이하, 도면을 참조하여 종래의 공정에 따른 FFS 모드 액정표시장치의 제조방법을 상세히 설명한다.
도 2a 내지 도 2e는 도 1의 Ⅰ-Ⅰ 선을 따라 절단한 공정 단면도이며, 도 3a 내지 도 3e는 도 1의 Ⅱ-Ⅱ 선을 따라 절단한 공정 단면도이다.
도 2a와 도 3a는 제 1 마스크 공정을 나타내기 위한 도면으로, 도시한 바와 같이, 기판(50) 상에 스위칭 영역(S)을 포함하는 화소 영역(P)과 데이터 영역(D)을 정의한다.
이어, 상기 기판(50) 상에 투명한 도전성 금속을 증착 및 패턴하여, 화소 영역(P)에 대응하여 공통 배선(도1의 15))과 공통 전극(25)이 형성된다. 상기 공통 전극(25)은 화소 영역(P)에서 플랫한 형상으로 형성되며, 상기 공통 배선(도 1의 15)은 공통 전극(25)과 연결하여 일 방향으로 형성된다.
이때, 상기 공통 배선과 공통 전극(25)은 일 예로, 투명 도전성 금속인 ITO(indium tin oxide)로 형성된다.
도 2b와 도 3b는 제 2 마스크 공정을 나타내기 위한 도면으로, 도시한 바와 같이, 상기 공통 배선(도1의 15)과, 상기 공통 배선에 연결된 공통 전극(25)을 형성한 기판(50) 상에 알루미늄(Al)과 이를 포함한 알루미늄 계열의 금속을 증착하고, 제 2 마스크로 패턴하여, 상기 스위칭 영역(S)에 대응하여 게이트 전극(16)이 형성되며, 상기 게이트 전극(16)과 연결하여 일 방향으로 게이트 배선(도1의 10)이 형성된다.
이어, 상기 스위칭 영역(S)에 형성된 게이트 전극(16)과, 상기 게이트 전극(16)에 연결하여 일 방향으로 형성된 게이트 배선(도1의 10)과, 상기 화소 영역(P)에 형성된 플랫 형상의 공통 전극(25)과, 상기 공통 전극(25)과 연결되며 상기 게이트 배선과 평행하게 이격하여 형성된 공통 배선(도1의 15) 상에 산화실리콘(SiO2)과 질화실리콘(SiNx)을 포함하는 무기절연물질 그룹 중 선택된 하나가 증착되어 게이트 절연막(35)이 형성된다.
도 2c와 도 3c는 제 3 마스크 공정을 나타내기 위한 도면으로, 도시한 바와 같이, 상기 게이트 절연막(35) 상에 반도체층(33)과 소스 및 드레인 금속층(미도시)을 연속적으로 증착한 후, 하프톤(half-tone) 마스크(미도시)로 패턴하여, 스위칭 영역(S)에 대응하여 반도체층(33)과 소스 및 드레인 전극(12, 14)이 형성되며, 데이터 영역(D)에 대응하여 데이터 배선(20)이 형성된다.
이때, 상기 반도체층(33)은 순수 비정질 실리콘층(33a)과 불순물 비정질 실리콘층(33b)을 차례로 적층하여 형성된다.
상기 공정의 결과, 상기 스위칭 영역(S)에 대응하여 형성된 게이트 전극(16)과, 상기 게이트 전극(16) 상의 반도체층(33)과, 상기 반도체층(33) 상의 소스 및 드레인 전극(12, 14)으로 이루어진 박막트랜지스터(T)가 형성된다.
또한, 상기 데이터 영역(D)에 데이터 배선(20)이 형성되며, 이때, 상기 데이 터 배선(20)은 반도체층(33)과 상기 반도체층(33) 상의 소스 및 드레인 금속층(미도시)으로 적층된 삼중층으로 구성되며, 상기 데이터 배선(20) 하부에 위치한 액티브층(33a)이 상기 데이터 배선(20) 외부로 돌출되어 형성된다.
도 2d와 도 3d는 제 4 마스크 공정을 나타내기 위한 도면으로, 도시한 바와 같이, 상기 소스 및 드레인 전극(12,14)과 데이터 배선(20)이 형성된 기판(50) 전면에 산화실리콘(SiO2)과 질화실리콘(SiNx)을 포함하는 무기절연물질 그룹 중 선택된 하나가 증착되어 보호막(45)이 형성된 후, 이를 제 4 마스크로 패턴하여, 상기 드레인 전극(14)의 일부를 노출시키는 드레인 콘택홀(CH1)이 형성된다.
도 2e와 도 3e는 제 5 마스크 공정을 나타내기 위한 도면으로, 도시한 바와 같이 상기 보호막(45)의 상부에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나를 증착하고, 제 5 마스크로 패턴하여, 상기 스위칭 영역(S)에서 드레인 전극(14)과 접촉하여 형성된 화소 전극(28)과, 상기 화소 영역(P)에 플랫 형태의 공통 전극(25) 상에 다수의 핑거 형상의 화소 전극(29)이 형성된다.
즉, 상기 드레인 전극(14)과 접촉하는 화소 전극(28)에서 돌출된 수평부(28)와 상기 수평부(28)에서 다수의 핑거형상으로 분리된 수직부(29)를 연결하여 다수의 화소 전극(28, 29)이 형성된다.
전술한 공정을 통해 종래의 5 마스크 공정에 따른 FFS 모드 액정표시장치가 제작될 수 있다.
그러나, 종래의 5 마스크 공정에 의한 제조방법은 마스크 공정 수의 증가를 가져왔다.
이때, 상기 마스크 공정은 앞서 언급한 바와 같이, 사진식각(photolithography) 공정으로 감광층 도포공정, 노광공정, 현상공정, 식각공정 및 감광층 제거공정을 포함한다.
따라서, 한 번의 마스크 공정을 진행하는 데 장시간이 소요되며, 상기 마스크 수의 증가는 장비 초기 투자비와 제조원가를 상승시키는 문제가 발생한다.
본 발명은 상기와 같은 문제점을 해결하기 위한 목적으로 안출된 것으로, 본 발명에 따른 프린지 필드 스위칭 모드 액정표시장치의 제조방법은 3 마스크 공정으로 진행됨으로써, 장비 초기 투자비 및 공정비용을 절감시킬 수 있는 장점이 있다.
전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 제조방법은 기판을 준비하는 단계와, 상기 기판 상에 판 형상의 투명한 공통 전극과, 다층형태의 공통 배선과, 게이트 배선과 게이트 전극을 형성하는 제 1 마스크 공정 단계와;
상기 게이트 전극의 상부에 반도체층과, 소스 및 드레인 전극과, 상기 소스 전극과 연결되는 데이터 배선을 형성하는 제 2 마스크 공정 단계와;
상기 기판의 전면에 보호막과 감광층을 적층한 후, 화소 영역에 대응하여 감광층 사이로 일부 보호막을 노출하고, 상기 게이트 배선 및 데이터 배선의 일 끝단을 노출하도록 보호막을 제거하는 제 3 마스크 공정 단계와;
상기 기판의 전면에 투명 전극층을 형성하는 단계와, 상기 투명 전극층 하부의 감광층을 제거하여 상기 막대 형상의 화소 전극과, 상기 게이트 배선의 일 끝단과 접촉하는 게이트 패드 단자전극과, 상기 데이터 배선의 일 끝단과 접촉하는 데이터 패드 단자전극을 형성하는 단계를 포함한다.
상기 투명한 금속층은 인듐-틴-옥사이드(ITO)로 형성하고, 상기 다수의 불투명한 금속층은 몰리브덴(Mo), 알루미늄 합금(AlNd), 몰리브덴(Mo)을 적층하여 형성함을 특징으로 한다.
상기 제 2 마스크 공정 단계는 상기 게이트 배선 및 게이트 전극과 공통 전극및 공통 배선이 형성된 기판의 전면에 게이트 절연막과, 순수 비정질 실리콘층과 불순물 비정질 실리콘층과 도전성 금속층을 적층하는 단계와;
상기 도전성 금속층의 상부에 감광층을 적층하는 단계와; 상기 감광층의 상부에 투과부와 차단부와 반투과부로 구성된 마스크를 위치시킨 후 노광공정을 진행하는 단계에 있어서, 상기 게이트 전극의 상부에는 반투과부를 중심으로 양측에 차단부가 위치하고, 상기 게이트 배선과 수직한 방향으로 차단부가 위치하도록 하여 노광공정을 진행하는 단계와;
상기 노광공정 후, 현상공정을 진행하여 패턴된 감광층의 주변으로 노출된 도전성 금속층과 그 하부의 비정질 실리콘층과 불순물 비정질 실리콘층을 식각한 후, 상기 게이트 전극에 대응하는 상기 마스크의 반투과부에 대응하여 상부로부터 일부만 제거된 감광층을 완전히 제거하고, 하부의 노출된 도전성 금속층과 불순물 비정질 실리콘층을 제거하여, 상기 순수 비정질 실리콘층이 노출되는 단계와;
상기 차단부에 대응하여 남겨진 감광층을 스트립 공정으로 제거하여, 상기 게이트 전극의 상부에 반도체층과 소스 및 드레인 전극과, 상기 소스 전극과 연결되고 일 끝단에 데이터 패드 전극을 포함하는 데이터 배선과, 상기 게이트 전극과 연결하여 일 방향으로 구성한 게이트 배선과 중첩한 아일랜드 형상의 금속층을 형성하는 단계를 포함한다.
상기 공통 배선의 일부를 제 1 스토리지 전극으로 하고, 상기 아일랜드 형상의 금속층을 제 2 스토리지 전극으로 한 보조 용량부(storage capacitor:Cst)를 형성하는 것을 특징으로 한다.
상기 제 3 마스크 공정 단계는 상기 소스 및 드레인 전극을 형성한 기판 상에 보호막과 감광층을 적층하는 단계와; 상기 드레인 전극의 일부와, 게이트 패드 전극의 일부와, 아일랜드 형상의 금속층의 일부와 데이터 패드 전극의 일부에 대응하여 투과부가, 상기 화소 영역에 대응하여 일정 간격을 두고 교대로 반투과부 및 차단부가, 그 외의 영역에 차단부가 대응되도록 마스크를 위치시키는 단계와;
상기 마스크의 상부로 빛을 조사하는 노광 공정과, 현상 공정을 진행하는 단계와; 상기 현상 공정을 통해 상기 투과부에 대응한 보호막이 노출되며, 상기 화소 영역은 반투과부에 대응한 감광층의 일부만 제거되어 높이가 낮아진 상태가 되고, 상기 차단부를 구성한 영역의 감광층은 그대로 존재하게 되는 단계와;
상기 투과부에 대응하여 노출된 보호막을 식각한 후, 남겨진 감광층을 애슁하는 공정을 진행하여, 상기 화소 영역의 반투과부에 대응한 부분의 보호막이 노출되며, 상기 차단부를 구성한 부분의 감광층은 높이가 낮아진 상태가 되는 단계와;
상기 다수의 노출된 영역과 접촉하며 단차진 감광층을 따라 투명한 도전성 물질을 증착하여 투명 전극층을 형성하고, 상기 투명 전극층 하부의 감광층을 리프트 오프 공정으로 제거하여, 다수의 화소 전극과, 게이트 패드 단자전극과 데이터 패드 단자전극을 형성하는 단계를 포함한다.
상기 다수의 화소 전극은 드레인 전극과 연결한 인출부와, 상기 드레인 전극과 연결한 화소 전극에서 분리된 다수의 핑거 형상의 수직부와, 상기 다수의 수직부를 하나로 연결하는 수평부로 구성된 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
본 발명에 따른 프린지 필드 스위칭(Fringe Field Switching : FFS) 모드 액정표시장치는 3 마스크 공정으로 제작하는 것이 가능한 것을 특징으로 한다.
도 4는 본 발명에 따른 FFS 모드 액정표시장치의 한 화소를 확대한 평면도이다.
도시한 바와 같이, 기판(100) 상에 일 방향으로 구성한 다수의 게이트 배선(51)과, 상기 게이트 배선(51)의 일 끝단에 구성한 게이트 패드 전극(82)과,
상기 게이트 배선(51)과 교차하여 구성한 다수의 데이터 배선(52)과, 상기 데이터 배선(52)의 일 끝단에 구성한 데이터 패드 전극(86)과,
상기 게이트 배선(51)과 데이터 배선(52)의 교차 지점에 상기 게이트 배 선(51)에서 돌출 구성한 게이트 전극(58)과, 상기 게이트 전극(58) 상의 순수 비정질 실리콘층(66a)과 불술물 비정질 실리콘층(미도시)을 연속하여 적층한 반도체층(미도시)과, 상기 반도체층 상의 소스 및 드레인 전극(54,56)으로 이루어진 박막트랜지스터(T)와,
상기 게이트 배선(51)과 데이터 배선(52)이 교차하여 정의한 화소 영역(P)과, 상기 화소 영역(P)에 상기 게이트 배선(51)과 평행하게 이격하여 구성한 공통 배선(60)과, 상기 공통 배선(60) 상에 게이트 절연막(미도시)이 개재된 상태에서 상기 공통 배선(60)의 일부와 중첩된 영역에 구성한 아일랜드 형상의 금속층인 제 2 스토리지 전극(65)과, 상기 공통 배선(60)에 연결되며 상기 게이트 배선(51)과 데이터 배선(52), 그리고 박막트랜지스터(T)와 이격하여 구성한 플랫(flat) 형상의 공통 전극(80)과,
상기 드레인 전극(56)의 일부와 연결한 제 1 인출 배선(71)과, 상기 제 1 인출배선(71)에서 돌출하여 연결한 수평부인 제 2 인출 배선(72)과, 상기 제 2 인출 배선(72)에서 분리하여 수직하게 다수의 핑거 형상으로 구성한 제 3 인출 배선(73)과, 상기 제 3 인출 배선(73)을 하나의 수평부로 연결하는 제 4 인출 배선(74)에 의해 다수의 화소 전극(71 내지 74)을 연결하여 구성한다.
이때, 상기 제 2 스토리지 전극(65)은 상기 제 2 스토리지 전극(65) 상의 제 4 인출 배선(74)과 스토리지 콘택홀(CH3)에 의해 상기 화소 전극(71 내지 74)과 전기적으로 연결된다.
전술한 구조에서 특징적인 것은 상기 공통 전극과, 공통 배선과, 게이트 배 선 및 게이트 전극을 제 1 마스크로 형성하고, 반도체층과 소스 및 드레인 전극과 데이터 배선을 제 2 마스크 공정으로 형성하고, 궁극적으로 화소 전극과, 콘택홀과, 게이트 패드 단자전극 및 데이터 패드 단자전극은 제 3 마스크 공정과 리프트 오프(lift-off) 공정을 통해 이루어지는 것을 특징으로 한다.
이하, 공정도면을 참조하여, 본 발명에 따른 FFS 모드 액정표시장치의 제조방법을 상세히 설명한다.
도 5a 내지 도 5l은 도 4의 Ⅲ-Ⅲ 선과 Ⅳ-Ⅳ 선을 따라 절단한 공정 단면도이고, 도 6a 내지 도 6l은 도 4의 Ⅴ-Ⅴ 선과 Ⅵ-Ⅵ 선을 따라 절단한 공정 단면도이다.
도 5a 내지 도 5e와 도 6a 내지 도 6e는 제 1 마스크 공정을 나타내기 위한 도면으로 이를 참조하여 설명하기로 한다.
도 5a와 도 6a에 도시한 바와 같이, 기판(100) 상에 스위칭 영역(S), 게이트 패드 영역(GP), 화소 영역(P), 상기 화소 영역(P)에 포함된 스토리지 영역(SA), 데이터 영역(D)과 데이터 패드 영역(DP)을 정의하는 단계를 진행한다.
이어, 상기 기판(100) 상에 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 물질 그룹 중 선택된 하나를 증착하여 투명한 금속층(A1)을 형성한 후, 연속하여 상기 투명한 금속층(A1) 상에 몰리브덴(Mo), 알루미늄 합금(AlNd)과 몰리브덴(Mo)을 연속하여 적층한 다수의 불투명한 금속층(A2)을 증착한다.
이어, 도 5b와 도 6b에 도시한 바와 같이, 상기 투명한 금속층(A1)과 다수의 불투명한 금속층(A2)을 적층한 기판(100) 상에 감광성 물질(photoresist:PR)을 이용한 제 1 감광층(85)을 도포한 후, 하프톤(half tone) 마스크를 사용한 제 1 마스크(M) 공정을 진행한다.
이때, 상기 하프톤 마스크(M)는 투과부(T1), 반투과부(T2)와 차단부(T3)로 구성한 마스크로, 상기 마스크(M)의 상부에서 빛을 조사하여 하부의 감광층을 노광 및 현상하게 되면, 상기 마스크(M)의 차단부(T3)에 대응하는 부분의 감광층은 그대로 존재하며, 반투과부(T2)에 대응하는 부분의 감광층은 표면으로부터 일부가 제거되어 높이가 낮아진 상태가 되고, 투과부(T1)에 대응하는 부분의 감광층은 완전히 제거된다.
이때, 상기 차단부(T3)는 스위칭 영역(S), 게이트 패드 영역(GP)과 스토리지 영역(SA)에 대응하여 구성하고, 상기 반투과부(T2)는 화소 영역(P)에 대응하여 구성하며, 상기 투과부(T1)는 앞서 언급한 영역을 제외한 기판(100) 상의 전부분에 위치하도록 한다.
이때, 상기 스토리지 영역(SA)을 차단부(T3)로 구성하는 이유는 향후 형성될 공통 배선(도4의 60)의 일부를 제 1 스토리지 전극으로 사용하기 위함이다.
전술한 바와 같이, 상기 하프톤 마스크(M)와 이격한 상부에서 빛을 조사하여 하부의 제 1 감광층(85)을 노광 및 현상하게 되면, 상기 차단부(T3)에 대응하여 원래의 높이로 구성된 제 1 감광층(85)이 남게 되고, 상기 반투과부(T2)에 대응하여 높이가 낮아진 제 1 감광층(85)이 남게 되며, 상기 투과부(T1)에 대응하는 부분의 제 1 감광층(85)은 완전히 제거된다.
이후, 도 5c와 도 6c에 도시한 바와 같이, 상기 스위칭 영역(S), 게이트 패드 영역(GP), 스토리지 영역(SA)과 화소 영역(P) 상에 남겨진 제 1 감광층(85)을 마스크로 이용하여 식각 공정을 진행한다.
이때, 상기 식각 공정은 습식식각(wet etching) 방식으로 진행된다.
상기 습식식각은 불산(HF)이나 인산(PH3) 등을 소정의 화학약품과 섞어 사용하게 되며, 식각액은 식각될 층과 반응해서 물에 녹는 화합물을 형성한다.
절연물질인 산화실리콘(SiO2)을 예로 들면, 상기 산화실리콘(SiO2)의 경우 식각액 중 불산(HF)의 불소와 반응해서 식각액에 녹게된다.
상기 습식식각은 온도와 식각시간, 그리고 식각액의 조성비로 제어될 수 있다. 상기 습식식각 방식은 식각용액에 기판을 담그는 형식으로 식각을 행함으로 평면식각과 함께 측면식각을 동시에 행하게 된다.
따라서, 패턴의 측면에 과도한 언더컷(under cut)이 발생하지 않도록 식각시간을 세밀하게 조절해야 한다.
앞선 공정을 통해, 상기 스위칭 영역(S), 게이트 패드 영역(GP), 스토리지 영역(SA)과 화소 영역(P) 상에 남겨진 제 1 감광층(85)을 제외한 부분의 투명한 금속층(A1)과 다수의 불투명한 금속층(A2)으로 적층한 금속층을 제거하게 된다.
이어, 상기 스위칭 영역(S), 게이트 패드 영역(GP), 스토리지 영역(SA)과 화소 영역(P)에 대응하여 남겨진 제 1 감광층(85)을 애슁(ashing)하는 공정을 진행한다.
상기 공정의 결과, 도 5d와 도 6d에 도시한 바와 같이, 상기 스위칭 영역(S), 게이트 패드 영역(GP)과 스토리지 영역(SA)에서 제 1 감광층(85)은 높이가 낮아진 상태가 되며, 상기 화소 영역(P)은 상기 반투과부(T2)에 대응하여 높이가 낮아진 제 1 감광층(85)이 제거되며, 그 결과 상기 화소 영역(P)에 대응한 상부의 불투명한 금속층(A2)이 노출되게 된다.
이후, 상기 스위칭 영역(S), 게이트 패드 영역(GP)과 스토리지 영역(SA)에서 높이가 낮아진 제 1 감광층(85)을 마스크로 이용하고, 상기 화소 영역(P)에 대응하여 노출된 금속층(A1,A2)을 습식식각 방식으로 식각한다.
이때, 상기 습식식각 공정을 진행하는 목적은, 화소 영역(P)에 대응하여 공통 전극(80)을 투명한 금속으로 이루어진 단일층(A1)으로 형성하기 위함이다.
따라서, 상기 식각 공정을 진행할 때, 상기 투명한 금속층(A1) 상부에 위치한 다수의 불투명한 금속층(A2)만을 제거하는 공정을 진행하게 되며, 그 결과 상기 스토리지 영역(SA)은 다수의 불투명한 금속층을 적층한 공통 배선(60)이 형성되고, 상기 화소 영역(P)은 상기 공통 배선(60)과 접촉하는 투명한 단일 금속층으로 공통 전극(80)이 형성된다.
이후, 상기 스위칭 영역(S), 게이트 패드 영역(GP)과 스토리지 영역(SA)에 위치한 높이가 낮아진 제 1 감광층(85)을 스트립(strip) 공정으로 제거한다.
상기 공정의 결과, 도 5e와 도 6e에 도시한 바와 같이, 상기 공통 전극(80)과 공통 배선(60)을 제외하고, 스위칭 영역(S)에 대응하여 게이트 전극(58)과, 상기 게이트 전극(58)과 연결하여 일 방향으로 형성한 게이트 배선(도4의 51)과, 상 기 게이트 배선의 일 끝단에 위치한 게이트 패드 전극(82)을 투명한 금속층(A1)과 다수의 불투명한 금속층(A2)을 적층한 구조로 형성한다.
따라서, 본 발명에서는 상기 투명한 금속층(A1)과 다수의 불투명한 금속층(A2)을 연속해서 증착 및 패턴 함으로써, 종래에 비해 마스크 수를 감소시킬 수 있다.
도 5f와 도 6f는 제 2 마스크 공정을 나타내기 위한 도면으로 이를 참조하여 설명하기로 한다.
도시한 바와 같이, 스위칭 영역(S), 게이트 패드 영역(GP), 스토리지 영역(SA)과 화소 영역(P) 각각에 대응하여 형성한 게이트 전극(58), 공통 배선(60), 공통 전극(80)과 게이트 패드 전극(82)을 형성한 기판(100) 전면에 질화실리콘(SiNx)과 산화실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 하나를 선택하거나 또는 그 이상의 물질을 증착하여 게이트 절연막(68)을 형성한다.
이후, 상기 게이트 절연막(68) 상에 순수 비정질 실리콘으로 이루어진 순수 비정질 실리콘층(66a)과 불순물 비정질 실리콘으로 이루어진 불순물 비정질 실리콘층(66b)을 적층하고, 연속하여 상기 비정질 실리콘층(66a)과 불순물 비정질 실리콘층(66b)으로 이루어진 반도체층(66) 상부에 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 텅스텐(W), 크롬(Cr) 등과 같은 도전성 금속 그룹 중 선택된 하나 또는 그 이상의 물질을 증착하여 소스 및 드레인 금속층(미도시)을 형성한다.
이후, 상기 반도체층(66)과, 반도체층(66) 상부의 소스 및 드레인 금속층(미 도시) 상에 제 2 감광층(미도시)을 도포한 후, 하프톤 마스크를 사용한 제 2 마스크(미도시) 공정을 진행한다.
이때, 스위칭 영역(S)에 대응하여 게이트 전극(58)의 상부에는 반투과부(T2)가 위치하고, 상기 반투과부(T2)를 중심으로 양측에 차단부(T3)가 위치하고, 상기 스토리지 영역(SA)과 데이터 영역(D)과 데이터 패드 영역(DP)에는 차단부(T3)를 위치시키며, 앞서 언급한 영역을 제외한 전부분은 투과부(T1)를 위치시킨다.
전술한 바와 같이, 제 2 마스크(미도시) 공정을 통해, 상기 스위칭 영역(S)에 소스 및 드레인 전극(54,56)을 형성하며, 상기 소스 및 드레인 전극(54,56) 하부에 반도체층(66)을 형성하고, 상기 소스 및 드레인 전극(54,56) 사이에 위치한 상기 순수 비정질 실리콘층(66a)의 일부를 노출하여 형성하며, 상기 스토리지 영역(SA)에 대응하여 아일랜드 형상의 금속층으로 이루어진 제 2 스토리지 전극(65)과, 상기 데이터 영역(D)에 대응하여 데이터 배선(52)과, 상기 데이터 패드 영역(DP)에 대응하여 데이터 패드 전극(86)을 각각 형성한다.
이때, 상기 소스 및 드레인 전극(54, 56), 제 2 스토리지 전극(65), 데이터 배선(52)과 데이터 패드 전극(86) 하부에 위치한 순수 비정질 실리콘층(66a)이 상기 소스 및 드레인 전극(54, 56), 제 2 스토리지 전극(65), 데이터 배선(52)과 데이터 패드 전극(86) 외부로 돌출되어 형성된다.
또한, 상기 제 2 스토리지 전극(65), 데이터 배선(52)과 데이터 패드 전극(86)은 별도의 공정으로 진행하는 것이 아니라, 상기 반도체층(66)과 반도체층(66) 상의 소스 및 드레인 금속층(미도시)을 패턴할 때 동시에 형성하게 된다.
즉, 상기 제 2 스토리지 전극(65)과 데이터 배선(52)과 데이터 패드 전극(86)은 반도체층(66)과 소스 및 드레인 금속층(미도시)을 적층한 삼중층으로 형성된다.
전술한 바와 같이, 상기 공통 배선(60)의 일부를 제 1 스토리지 전극으로 하고, 상기 아일랜드 형상의 금속층을 제 2 스토리지 전극(65)으로 한 보조용량부(storage capacitor, Cst)를 형성할 수 있다.
따라서, 상기 스위칭 영역(S)에 게이트 전극(58)과 상기 게이트 전극(58) 상의 반도체층(66)과 상기 반도체층(66) 상의 소스 전극(54)과 상기 소스 전극(54)과 이격한 드레인 전극(56)으로 이루어진 박막트랜지스터(T)가 형성된다.
또한, 상기 게이트 배선(도4의 51)과 교차하여 화소 영역(P)을 정의하는 데이터 배선(52)과, 상기 데이터 배선(52)의 일 끝단에 데이터 패드 전극(86)을 형성한다.
도 5g 내지 도 5l과 도 6g 내지 도 6l은 제 3 마스크 공정을 나타내기 위한 도면으로 이를 참조하여 설명하기로 한다.
도 5g와 도 6g에 도시한 바와 같이, 상기 박막트랜지스터(T), 데이터 배선(52), 제 2 스토리지 전극(65)과 데이터 패드 전극(86)을 형성한 기판(100) 전면에 질화실리콘(SiNx)과 산화실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 하나 또는 그 이상의 물질을 증착하여 보호막(69)을 형성한다.
이어, 상기 보호막(69) 상에 제 3 감광층(95)을 도포한 후, 하프톤(half tone) 마스크를 사용한 제 3 마스크(M) 공정을 진행한다.
앞서 언급한 바와 같이, 상기 하프톤 마스크(M)는 투과부(T1)와 반투과부(T2)와 차단부(T3)로 구성되며, 상기 스위칭 영역(S)에 대응하여 드레인 전극(56)의 일부, 게이트 패드 영역(GP)에 대응하여 게이트 패드 전극(82)의 일부, 스토리지 영역(SA)에 대응하여 제 2 스토리지 전극(65)의 일부, 데이터 패드(DP) 영역에 대응하여 데이터 패드 전극(86)의 일부에 대응하여 상기 투과부(T1)를 위치시키고, 상기 스토리지 영역(SA)을 제외한 화소 영역(P)에 대응하여 일정 간격을 두고 반투과부(T2)와 차단부(T3)를 교대로 위치시키고, 앞서 언급한 영역을 제외한 전 부분은 차단부(T3)를 위치시킨다.
다음으로, 상기 하프톤 마스크(M)의 상부로 빛을 조사하여 노광공정을 진행한 후, 연속하여 현상공정을 진행한다.
상기 공정의 결과, 도 5h와 도 6h에 도시한 바와 같이, 상기 투과부(T1)를 위치시킨 드레인 전극(56)의 일부, 게이트 패드 전극(82)의 일부, 제 2 스토리지 전극(65)의 일부와 데이터 패드 전극(86)의 일부에 대응하여 상기 제 3 감광층(95)이 제거되어 하부의 보호막(69)이 노출되고, 상기 화소 영역(P)에 일정한 간격을 두고 반투과부(T2)와 차단부(T3)를 교대로 위치시킨 부분에 대응하여 반투과부(T2)가 위치한 부분의 제 3 감광층(95)은 일부가 제거되고, 앞서 언급한 영역을 제외한 차단부(T3)가 위치한 부분의 제 3 감광층(95)은 그대로 존재한다.
이어, 도 5i와 도 6i에 도시한 바와 같이, 상기 제 3 감광층(95)을 마스크(M)로 이용하여 노출된 보호막(69)을 건식식각 공정으로 식각한다.
상기 건식식각(dry etching)은 플라즈마 방전에 의해 챔버(chamber)에 주입된 가스가 이온(ion)이나 라디칼(radical) 그리고 전자(electron)들로 분리된다. 이때, 인가된 전기장(electric field)에 의해 충돌과 상호반응이 일어나면서 이온은 전기장에 의해, 라디칼은 확산에 의해 글라스 상의 박막과 반응하여, 물리적 충돌과 화학적 반응에 의한 동시작용으로 식각하게 된다.
예를 들면, 절연물질인 산화실리콘(SiO2)의 경우 식각 가스는 CF4가 주로 사용된다. 이 가스에 주어진 에너지는 불소가 산화실리콘(SiO2)과 반응하게 하여 불소, 실리콘, 산소를 포함하는 가스를 발생시키고, 이 가스는 진공에 의해 용기에서 제거된다.
따라서, 상기 건식식각 공정을 통해, 스위칭 영역(S)에 드레인 전극(56)의 일부를 노출시키는 드레인 콘택홀(CH2)과, 화소 영역(P)에 포함된 스토리지 영역(SA)에 제 2 스토리지 전극(65)의 일부를 노출시키는 스토리지 콘택홀(CH3)과, 게이트 패드 영역(GP)에 게이트 패드 전극(82)의 일부를 노출시키는 게이트 패드 콘택홀(CH4)과, 데이터 패드 영역(DP)에 데이터 패드 전극(86)의 일부를 노출시키는 데이터 패드 콘택홀(CH5)을 형성한다.
이후, 도 5j와 도 6j에 도시한 바와 같이, 상기 기판(100) 상의 제 3 감광층(95)을 애슁(ashing)하는 공정을 진행하면, 상기 마스크(M)의 반투과부(T2)에 대응하여 남겨진 제 3 감광층(95)이 완전히 제거된다. 따라서 일정한 간격을 두고 보호막(CH6)이 노출된다.
이때, 마스크(M)의 차단부(T3)에 대응하여 남겨진 제 3 감광층(95)은 높이가 낮아진 상태가 된다.
이후, 도 5k와 도 6k에 도시한 바와 같이, 기판(100)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 하나를 선택하여 투명 전극층(105)을 형성한다.
이때, 상기 투명 전극층(105)은 상기 노출된 드레인 전극(56), 제 2 스토리지 전극(65), 게이트 패드 전극(82), 데이터 패드 전극(86)과 노출된 보호막(CH6)과 접촉하며 상기 제 3 감광층(95) 상부로 단차진 형상을 따라 기판(100) 전면에 형성된다.
이어, 도 5l과 도 6l에 도시한 바와 같이, 상기 남겨진 제 3 감광층(95)을 제거하는 리프트 오프(lift-off) 공정을 진행한다.
상기 리프트 오프 공정을 통해, 화소 영역(P)에 화소 전극(71 내지 74)과, 상기 게이트 패드 전극(82)과 접촉하는 게이트 패드 단자전극(84)과, 상기 데이터 패드 전극(86)과 접촉하는 데이터 패드 단자전극(88)을 형성한다.
이때, 상기 화소 전극(71 내지 74)은 상기 드레인 전극(56)과 연결한 제 1 인출 배선(71)과, 상기 제 1 인출 배선(71)에서 돌출하여 연결된 수평부인 제 2 인출 배선(72)과, 상기 제 2 인출 배선(72)에서 분리하여 수직하게 다수의 핑거 형상으로 형성한 제 3 인출 배선(73)과, 상기 제 3 인출 배선(73)을 하나의 수평부로 연결하는 제 4 인출 배선(74)으로 구성한다.
또한, 상기 제 2 스토리지 전극(65)은 상기 제 2 스토리지 전극(65) 상의 제 4 인출 배선(74)과 스토리지 콘택홀(CH3)에 의해 화소 전극(71 내지 74)과 전기적으로 연결된다.
전술한 공정을 통해, 본 발명에 따른 프린지 필드 스위칭 모드 액정표시장치의 제조방법은 3 마스크 공정으로 제작할 수 있다.
전술한 바와 같이, 본 발명에 따른 프린지 필드 스위칭 모드 액정표시장치는 투명한 금속층과 다수의 불투명한 금속층을 적층하여 게이트 전극과 공통 전극을 동일층에서 하프톤 마스크를 이용하여 형성하며, 소스 및 드레인 전극과 아일랜드 형상의 금속층과 게이트 전극과 데이터 패드 전극 상에 위치한 보호막의 일부를 노출시키지 않은 상태에서, 상기 보호막 상에 감광층을 도포하고, 하프톤 마스크를 이용하여 건식식각 공정을 통해 상기 보호막의 일부를 노출시킨 후, 투명한 금속층을 증착하고 이를 리프트 오프 공정을 통해 다수의 화소 전극, 게이트 패드 단자 전극과 데이터 패드 단자전극을 형성함으로써, 3 마스크 전개가 가능하게 되며 그에 따른 장비 초기 투자비 및 공정비용을 절감하는 효과가 있다.

Claims (8)

  1. 기판을 준비하는 단계와,
    상기 기판 상에 판 형상의 투명한 공통 전극과, 다층형태의 공통 배선과, 게이트 배선과 게이트 전극을 형성하는 제 1 마스크 공정 단계와;
    상기 게이트 전극의 상부에 반도체층과, 소스 및 드레인 전극과, 상기 소스 전극과 연결되는 데이터 배선을 형성하는 제 2 마스크 공정 단계와;
    상기 기판의 전면에 보호막과 감광층을 적층한 후, 화소 영역에 대응하여 감광층 사이로 일부 보호막을 노출하고, 상기 게이트 배선 및 데이터 배선의 일 끝단을 노출하도록 보호막을 제거하는 제 3 마스크 공정 단계와;
    상기 기판의 전면에 투명 전극층을 형성하는 단계와,
    상기 투명 전극층 하부의 감광층을 제거하여 상기 막대 형상의 화소 전극과, 상기 게이트 배선의 일 끝단과 접촉하는 게이트 패드 단자전극과, 상기 데이터 배선의 일 끝단과 접촉하는 데이터 패드 단자전극을 형성하는 단계;
    를 포함하는 프린지 필드 스위칭 모드 액정표시장치 및 그 제조방법.
  2. 제 1항에 있어서,
    상기 투명한 금속층은 인듐-틴-옥사이드(ITO)로 형성하고, 상기 다수의 불투명한 금속층은 몰리브덴(Mo), 알루미늄 합금(AlNd), 몰리브덴(Mo)을 적층하여 형성 하는 프린지 필드 스위칭 모드 액정표시장치 및 그 제조방법.
  3. 제 1 항에 있어서,
    상기 제 2 마스크 공정 단계는
    상기 게이트 배선 및 게이트 전극과 공통 전극및 공통 배선이 형성된 기판의 전면에 게이트 절연막과, 순수 비정질 실리콘층과 불순물 비정질 실리콘층과 도전성 금속층을 적층하는 단계와;
    상기 도전성 금속층의 상부에 감광층을 적층하는 단계와;
    상기 감광층의 상부에 투과부와 차단부와 반투과부로 구성된 마스크를 위치시킨 후 노광공정을 진행하는 단계에 있어서,
    상기 게이트 전극의 상부에는 반투과부를 중심으로 양측에 차단부가 위치하고, 상기 게이트 배선과 수직한 방향으로 차단부가 위치하도록 하여 노광공정을 진행하는 단계와;
    상기 노광공정 후, 현상공정을 진행하여 패턴된 감광층의 주변으로 노출된 도전성 금속층과 그 하부의 비정질 실리콘층과 불순물 비정질 실리콘층을 식각한 후, 상기 게이트 전극에 대응하는 상기 마스크의 반투과부에 대응하여 상부로부터 일부만 제거된 감광층을 완전히 제거하고, 하부의 노출된 도전성 금속층과 불순물 비정질 실리콘층을 제거하여, 상기 순수 비정질 실리콘층이 노출되는 단계와;
    상기 차단부에 대응하여 남겨진 감광층을 스트립 공정으로 제거하여, 상기 게이트 전극의 상부에 반도체층과 소스 및 드레인 전극과, 상기 소스 전극과 연결되고 일 끝단에 데이터 패드 전극을 포함하는 데이터 배선과, 상기 게이트 전극과 연결하여 일 방향으로 구성한 게이트 배선과 중첩한 아일랜드 형상의 금속층을 형성하는 단계;
    를 포함하는 프린지 필드 스위칭 모드 액정표시장치 및 그 제조방법.
  4. 제 3 항에 있어서,
    상기 소스 및 드레인 전극과, 데이터 배선과 데이터 패드 전극 하부에 위치한 반도체층 중, 상기 순수 비정질 실리콘층이 외부로 돌출되어 형성되는 프린지 필드 스위칭 모드 액정표시장치 및 그 제조방법.
  5. 제 1 항 또는 3 항에 있어서,
    상기 공통 배선의 일부를 제 1 스토리지 전극으로 하고, 상기 아일랜드 형상의 금속층을 제 2 스토리지 전극으로 한 보조 용량부(storage capacitor:Cst)를 형성하는 프린지 필드 스위칭 모드 액정표시장치 및 그 제조방법.
  6. 제 1 항에 있어서,
    상기 제 3 마스크 공정 단계는
    상기 소스 및 드레인 전극을 형성한 기판 상에 보호막과 감광층을 적층하는 단계와;
    상기 드레인 전극의 일부와, 게이트 패드 전극의 일부와, 아일랜드 형상의 금속층의 일부와 데이터 패드 전극의 일부에 대응하여 투과부가, 상기 화소 영역에 대응하여 일정 간격을 두고 교대로 반투과부 및 차단부가, 그 외의 영역에 차단부가 대응되도록 마스크를 위치시키는 단계와;
    상기 마스크의 상부로 빛을 조사하는 노광 공정과, 현상 공정을 진행하는 단계와;
    상기 현상 공정을 통해 상기 투과부에 대응한 보호막이 노출되며, 상기 화소 영역은 반투과부에 대응한 감광층의 일부만 제거되어 높이가 낮아진 상태가 되고, 상기 차단부를 구성한 영역의 감광층은 그대로 존재하게 되는 단계와;
    상기 투과부에 대응하여 노출된 보호막을 식각한 후, 남겨진 감광층을 애슁하는 공정을 진행하여, 상기 화소 영역의 반투과부에 대응한 부분의 보호막이 노출되며, 상기 차단부를 구성한 부분의 감광층은 높이가 낮아진 상태가 되는 단계와;
    상기 다수의 노출된 영역과 접촉하며 단차진 감광층을 따라 투명한 도전성 물질을 증착하여 투명 전극층을 형성하고, 상기 투명 전극층 하부의 감광층을 리프트 오프 공정으로 제거하여, 다수의 화소 전극과, 게이트 패드 단자전극과 데이터 패드 단자전극을 형성하는 단계;
    를 포함하는 프린지 필드 스위칭 모드 액정표시장치 및 그 제조방법.
  7. 제 6 항에 있어서,
    상기 보호막을 건식식각 방식으로 제거되는 것을 특징으로 하는 프린지 필드 스위칭 모드 액정표시장치 및 그 제조방법.
  8. 제 6 항에 있어서,
    상기 다수의 화소 전극은 드레인 전극과 연결한 인출부와, 상기 드레인 전극과 연결한 화소 전극에서 분리된 다수의 핑거 형상의 수직부와, 상기 다수의 수직부를 하나로 연결하는 수평부로 구성된 것을 특징으로 하는 프린지 필드 스위칭 모드 액정표시장치 및 그 제조방법.
KR1020060048069A 2006-05-29 2006-05-29 프린지 필드 스위칭 모드 액정표시장치의 제조방법 KR101294689B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060048069A KR101294689B1 (ko) 2006-05-29 2006-05-29 프린지 필드 스위칭 모드 액정표시장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060048069A KR101294689B1 (ko) 2006-05-29 2006-05-29 프린지 필드 스위칭 모드 액정표시장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20070114472A true KR20070114472A (ko) 2007-12-04
KR101294689B1 KR101294689B1 (ko) 2013-08-08

Family

ID=39141221

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060048069A KR101294689B1 (ko) 2006-05-29 2006-05-29 프린지 필드 스위칭 모드 액정표시장치의 제조방법

Country Status (1)

Country Link
KR (1) KR101294689B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7906356B2 (en) 2008-08-27 2011-03-15 Beijing Boe Optoelectronics Technology Co., Ltd. Method of manufacturing array substrate of horizontal electric field type transreflective liquid crystal display
US8197995B2 (en) 2008-08-27 2012-06-12 Beijing Boe Optoelectronics Technology Co., Ltd. Method of manufacturing array substrate of transreflective liquid crystal display
KR20130103206A (ko) * 2012-03-09 2013-09-23 엘지디스플레이 주식회사 프린지 필드형 액정표시장치 및 그 제조방법
KR20180077940A (ko) * 2016-12-29 2018-07-09 엘지디스플레이 주식회사 보더리스타입 표시장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210007074A (ko) 2019-07-09 2021-01-20 삼성디스플레이 주식회사 표시 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100325079B1 (ko) * 1999-12-22 2002-03-02 주식회사 현대 디스플레이 테크놀로지 고개구율 및 고투과율 액정표시장치의 제조방법
KR100560400B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR101126344B1 (ko) * 2004-06-30 2012-03-26 엘지디스플레이 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7906356B2 (en) 2008-08-27 2011-03-15 Beijing Boe Optoelectronics Technology Co., Ltd. Method of manufacturing array substrate of horizontal electric field type transreflective liquid crystal display
US8197995B2 (en) 2008-08-27 2012-06-12 Beijing Boe Optoelectronics Technology Co., Ltd. Method of manufacturing array substrate of transreflective liquid crystal display
KR20130103206A (ko) * 2012-03-09 2013-09-23 엘지디스플레이 주식회사 프린지 필드형 액정표시장치 및 그 제조방법
KR20180077940A (ko) * 2016-12-29 2018-07-09 엘지디스플레이 주식회사 보더리스타입 표시장치

Also Published As

Publication number Publication date
KR101294689B1 (ko) 2013-08-08

Similar Documents

Publication Publication Date Title
US8927993B2 (en) Array substrate for fringe field switching mode liquid crystal display and method of manufacturing the same
EP2565917B1 (en) Manufacturing method for array substrate with fringe field switching type thin film transistor liquid crystal display
KR101221261B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR100937173B1 (ko) 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
US7666697B2 (en) Thin film transistor substrate and method of manufacturing the same
JP2004310099A (ja) 液晶表示装置、薄膜トランジスタ表示板及びその製造方法
KR20060135995A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP4646539B2 (ja) 液晶表示装置とその製造方法
KR20110076372A (ko) 액정표시장치용 어레이 기판의 제조방법
KR20050067934A (ko) 금속 배선의 형성방법 및 이를 이용한 액정표시장치의제조방법
KR100325072B1 (ko) 고개구율및고투과율액정표시장치의제조방법
KR101294689B1 (ko) 프린지 필드 스위칭 모드 액정표시장치의 제조방법
KR101294694B1 (ko) 액정표시장치용 어레이 기판의 제조방법
US20070188682A1 (en) Method for manufacturing a display device
KR101012718B1 (ko) 액정표시장치용 어레이기판 제조방법
KR20090043798A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20070045751A (ko) 포토 마스크
KR101953832B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR100865258B1 (ko) 액정표시장치용 어레이 기판 제조방법
KR20030056531A (ko) 액정표시장치의 제조방법
KR100852806B1 (ko) 액정 표시 장치의 제조 방법
KR20070004276A (ko) 어레이 기판의 제조방법
KR20070069388A (ko) 액정표시장치용 어레이 기판의 제조방법
KR20070072204A (ko) 액정표시소자 및 제조방법
KR100777695B1 (ko) 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 5