KR20070095489A

KR20070095489A - 플라즈마 디스플레이 장치

Info

Publication number: KR20070095489A
Application number: KR1020050088295A
Authority: KR
Inventors: 황두용; 박기락
Original assignee: 엘지전자 주식회사
Priority date: 2005-09-22
Filing date: 2005-09-22
Publication date: 2007-10-01
Also published as: CN1937017A; US20070063929A1; CN100481174C; EP1768090A1

Abstract

본 발명은 플라즈마 디스플레이 장치에 관한 것으로서, 서스테인 기간에 제 1 전극으로 인가되는 서스테인 펄스와 중첩되게 어드레스 전극으로 소정의 파형을 인가하는 서스테인 구동부를 포함하여 구성되며, 서스테인 기간에 최초로 인가되는 서스테인 펄스와 중첩되게 어드레스 전극으로 소정의 파형을 인가하여 오방전을 방지할 수 있다.

플라즈마 디스플레이 패널, 서스테인 펄스, 어드레스 전극, 서스테인 전극

Description

플라즈마 디스플레이 장치{Plasma display panel device}

도 1은 종래의 3 전극 교류 면방전형 플라즈마 디스플레이 패널의 기본적인 셀구조를 나타내는 사시도.

도 2는 종래의 플라즈마 디스플레이의 서스테인 기간을 나타내는 도면.

도 3은 종래의 플라즈마 디스플레이의 서스테인 파형과 벽전하상태를 나태내는 도면.

도 4는 본 발명의 실시 예에 따른 소정의 파형의 인가 시작 시점을 나타내는 도면.

도 5는 본 발명의 실시 예에 따른 소정의 파형의 인가 종료 시점을 나타내는 도면.

<도면의 주요 부분에 관한 부호의 설명>

Sus1 : 첫 번째로 인가되는 서스테인 펄스 Y : 스캔 전극

Z : 서스테인 전극 X : 어드레스 전극

본 발명은 플라즈마 디스플레이 장치에 관한 것으로, 특히 서스테인 구간에서 발생하는 오방전을 방지하도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치에 관한 것이다.

플라즈마 디스플레이 패널(Plasma Display panel, 이하 PDP)는 방전공간에 설치된 두전극에 소정의 전압을 인가하여 방전을 일으키고 이 가스 방전시 발생하는 플라즈마가 형광체를 여기 시킴으로써 화상을 표시 하는 장치이다.

도 1 은 일반적으로 널리 쓰이는 3전극 교류 면방전형 PDP의 기본적인 셀 구조를 나타낸 도면이다.

상판 유리기판(11)에는 스캔 전극(12)과 서스테인 전극(13)이 평행하게 위치하고 있으며, 상기 스캔 및 서스테인 전극의 상단에 유전체층(14) 및 유전체 보호막(15)이 차례로 형성된다.

하판의 유리기판(21)의 상측에는 데이터 신호를 전달하는 어드레스(address)전극(22)이 형성되며 어드레스 전극의 상단에 유전체층(23)이 형성한다, 형성된 유전체층(23)의 상단에는 방전공간을 구획하는 격벽(24)이 차례로 구비된다. 상기 방전공간에는 형광체(25)가 도포 되어 있다.

방전공간에는 주성분인 네온과 크세논을 혼합한 가스가 충전되어 있고, 형광체(25)는 방전 시 크세논이 발하는 진공 자외선(VUV)에 의해 여기되어 발광한다.

이와 같이 형성된 상판(10)과 하판(11)을 서로 접합함으로써 플라즈마 디스 플레이 장치가 형성된다.

PDP는 화상의 계조를 구현하기 위하여, 한 프레임을 발광횟수가 다른 여러 서브필드로 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 모든 셀들을 초기화 시키기 위한 리셋(reset)기간과 영상을 표시하기 위한 셀을 선택하는 어드레스 기간과 선택된 셀에 펄스를 인가하여 방전 유지와 방전횟수에 따라 계조를 구현하는 서스테인 기간으로 나뉘어진다.

도 2 는 종래의 PDP 구동 파형중 서스테인 기간에 인가 되는 펄스를 나타낸 파형도이다.

서스테인 기간에는 스캔 전극(Y)들과 서스테인 전극들(Z)에 교번적으로 서스테인 펄스(Sus)인가 된다. 상기 서스테인 펄스(Sus)가 인가되면 어드레스 방전이 발생된 셀의 경우 셀 내의 벽전압과 서스테인 펄스(Sus) 인가로 인한 서스테인 전압이 더해지면서 스캔 전극(Y)과 서스테인 전극(Z)사이에 면방전 형태로 서스테인 방전이 일어나게 된다.

따라서, 상기 스캔 전극(Y)과 서스테인 전극(Z)으로 서스테인 펄스(Sus)가 인가될 때마다 상기 스캔 전극(Y)과 서스테인 전극(Z) 사이에는 서스테인 방전이 발생되고, 상기 방전에 의해 방출되는 빛이 누적되어 화상이 표현된다.

그런데 종래의 PDP는 선택된 셀에 대하여 서스테인 방전시, 첫 번째 서스테인 펄스(Sus1)가 인가될 때, 상기 방전셀 내부의 벽전하에 의한 벽전압에 상기 첫 번째 서스테인 펄스(Sus1)로 인한 서스테인 전압(Vs)이 더해져도 상기 스캔 전극(Y)과 서스테인 전극(Z)간 서스테인 방전이 발생되지 않는 경우가 발생된다.

특히, 상기 스캔 전극(Y)과 서스테인 전극(Z)간의 전압차가 상기 스캔 전극(Y)과 어드레스 전극(X)간의 전압차보다 크지 않아 상기 스캔 전극(Y)과 어드레스 전극(X)간에 방전이 발생되기도 한다.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서,서스테인 기간에 최초로 인가되는 서스테인 펄스와 중첩되게 어드레스 전극으로 정극성의 전압을 인가하여 오방전을 방지할 수 있는 플라즈마 디스플레이 장치를 제공하는데 그 목적이 있다.

상기한 과제를 해결하기 위한 본 발명에 따른 플라즈마 디스플레이 장치는 서스테인 기간에 제 1 전극으로 인가되는 서스테인 펄스(Sus)와 중첩되게 어드레스 전극(Z)으로 소정의 파형을 인가하는 서스테인 구동부를 포함하는 것을 특징으로 한다.

이때, 상기 소정의 파형은 상기 제 1 전극으로 인가되는 첫 번째 서스테인 펄스(Sus1)와 중첩되게 인가되는데, 상기 소정의 파형의 인가 시작 시점은 상기 첫 번째 서스테인 펄스(Sus1)의 인가 시점 이전에 형성될 수도 있고, 상기 첫 번째 서스테인 펄스(Sus1)와 동시에 인가되거나 상기 첫 번째 서스테인 펄스(Sus1)보다 늦게 인가될 수 있다.

또한, 상기 제 1 전극으로 인가되는 첫 번째 서스테인 펄스(Sus1)의 인가 종료시점은 상기 소정의 파형의 인가 종료시점 이전에 형성될 수도 있고, 상기 첫 번재 서스테인 펄스(Sus1)와 동시에 인가 종료되거나 상기 첫 번재 서스테인 펄스(Sus1)의 인가 종료시점 이후에 종료 할 수 있다.

또한. 상기 어드레스 전극(Z)에 인가되는 소정의 파형은 구형파 또는 삼각파 또는 램프파 중 어느 하나로 형성되고, 상기 소정의 파형의 최고 전압 레벨은 상기 제 1 전극으로 인가 되는 서스테인 펄스(Sus)의 저전위 서스테인 전압 레벨 이상으로 형성되고 상기 서스테인 펄스(Sus)의 고전위 서스테인 전압 레벨 이하인 것을 특징으로 한다.

이하 첨부된 도면을 참조하여 본 발명의 실시예를 설명하면 다음과 같다. 도 3 은 종래의 PDP의 구동 기간중에서 서스테인 기간의 구동파형과 벽전하 상태를 도시한 도이고, 도 4 는 본 발명의 상기 소정의 파형의 인가가 시작되는 실시예가 도시된 도이고, 도 5 는 본 발명의 상기 소정의 파형이 인가가 종료되는 실시예가 도시된 도이다.

플라즈마 디스플레이 패널은 화상을 표시하기 위해서 하나의 프레임을 다수개의 서브필드로 나누어 시분할 구동하게 된다. 상기 서브필드는 각각 기본적으로 어드레스 방전 이전에 동일한 조건으로 방전셀을 만들어 주기 위한 리셋 기간, 선택된 스캔 라인에 영상 데이터를 어드레싱 하기 위한 어드레스 기간, 영상 데이터 에 따라 어드레스 방전을 겪은 셀(온 셀)과 겪지 않은 셀(오프 셀)을 구분하여 온셀에서만 서스테인 펄스(Sus)가 인가될 때 마다 방전을 일으키는 서스테인 기간으로 구성되어 있다.

상기 서스테인 기간 동안에는 플라즈마 디스플레이 패널의 상판에 구비되는 스캔 전극(Y)과 서스테인 전극(Z)으로 교번되게 서스테인 펄스를 인가하고, 상기 서스테인 펄스(Sus)가 인가됨에 따라 상기 스캔 전극(Y)과 서스테인 전극(Z)간 서스테인 방전이 발생하여 계조가 표현된다.

서스테인 기간이 시작되면 제 1 전극으로 첫 번째 서스테인 펄스(Sus1)가 인가되는데, 본 명세서에서는 상기 스캔 전극(Y)으로 첫 번째 서스테인 펄스(Sus1)가 인가되는 것을 예시로 설명하나 이에 한정되지 않고, 상기 서스테인 전극(Z)으로 서스테인 기간이 시작된 후 최초로 서스테인 펄스가 인가될 수 있다.

서스테인 기간이 시작되면 상기 스캔 전극(Y)을 시작으로 하여 상기 스캔 전극(Y)과 서스테인 전극(Z)으로 교번되게 서스테인 펄스(Sus)가 인가되고, 상기 서스테인 펄스(Sus)가 인가되면 상기 두 전극(Y, Z)간에는 서스테인 방전이 발생한다.

즉, 도 3 에 도시된 바와 같이, 상기 어드레스 기간이 종료되면 상기 스캔 전극(Y)에는 정(+)극성의 벽전하가 형성되고 상기 서스테인 전극(Z)에는 부(-)극성의 벽전하가 형성된다.

이때, 상기 스캔 전극(Y)으로 정극성의 서스테인 전압(Vs)을 가지는 서스테인 펄스(Sus)가 인가되면 상기 스캔 전극(Y)과 서스테인 전극(Z)간의 전압차가 방 전 개시 전압 이상이 되어 방전이 발생되는 것이다.

상기 스캔 전극(Y)으로 서스테인 펄스가 인가될 때, 상기 서스테인 전극(Z)으로는 그라운드 레벨(GND)의 전압이 인가되고, 어드레스 전극(X)으로는 정극성의 파형이 인가된다.

상기 어드레스 전극(X)으로 인가되는 파형은 상기 서스테인 펄스의 저전위 서스테인 전압과 고전위 서스테인 전압 사이로 형성되어 상기 스캔 전극(Y)과 서스테인 전극(Z)간에 안정적인 서스테인 방전이 발생되도록 한다.

상기 스캔 전극(Y)으로 첫 번째 서스테인 펄스(Sus1)가 인가될 때, 상기 어드레스 전극(X)으로 정극성의 파형이 인가되면, 상기 스캔 전극(Y)과 서스테인 전극(Z)간의 전압차가 상기 스캔 전극(Y)과 어드레스 전극(X)간의 전압차보다 커지므로 상기 스캔 전극(Y)과 서스테인 전극(Z)간에 정상적인 서스테인 방전이 발생되는 것이다.

일반적으로, 상기 첫 번째 서스테인 펄스(Sus1)가 인가될 때, 안정적인 방전이 발생되지 않아 오방전이 발생되는 경우가 빈번하므로, 상기 첫 번째 서스테인 펄스(Sus1)와 중첩되게 상기 어드레스 전극(X)으로 정극성의 파형을 인가한다.

따라서 종래 첫 번째 서스테인 펄스(Sus1) 인가시 오방전을 방지하기 위하여 상기 첫 번째 서스테인 펄스(Sus1)의 하이레벨 유지 구간이 다른 서스테인 펄스의 하이레벨 유지구간의 기간보다 길어지도록 서스테인 펄스를 인가하였다. 그러나 본 발명에서와 같이 상기 첫 번째 서스테인 펄스(Sus1)와 중첩되게 어드레스 전극(X)으로 정극성의 파형을 인가하면 상기 첫 번째 서스테인 펄스(Sus1)의 하이레벨 유 지구간을 길게 형성할 필요 없이 안정적인 서스테인 방전을 일으킬 수 있다.

이때, 어드레스 전극(X)으로는 0V의 전압이 유지되어 플로팅 상태를 유지한다. 여기서 첫 번째 서스테인 펄스(Sus1)가 인가되어 제 1 전극에 고전위 전압 레벨이 생겨날 때 제 1 전극과 어드레스 전극(X)간에 전압차에 의한 대향방전이 발생 하게 되고 그로 인하여 계조를 표현하는데 있어 장애가 발생 하게 된다.

따라서, 서스테인 기간에 제 1 전극으로 인가되는 서스테인 펄스와 상기 오방전이 발생하지 않도록 어드레스 전극(X)으로 소정의 정극성 파형을 인가하면 상기 오방전이 발생하는 것을 방지하고 상기 오방전으로 인해 저하되는 계조표현을 개선할 수 있게 된다.

일반적으로 상기 서스테인 펄스는 저전위 전압레벨과 고전위 전압레벨사이를 상승/하강하면서 형성되는데, 상기 고전위 전압레벨은 170V ~ 180V 정도 이고 저전위 전압레벨은 0V로 설정될 수 있다. 이때 상기 고전위 전압레벨과 저전위 레벨간의 전압차를 서스테인전압(Vs)이라 한다. 이와 같은 상기 서스테인 펄스가 스캔 전극(Y)과 서스테인 전극(Z)으로 교번적으로 인가됨으로써 상기 두 전극간 서스테인 방전이 발생하게 된다.

이를 위하여 본 발명의 플라즈마 디스플레이 장치는 상기 서스테인 기간에 스캔 전극(Y)으로 인가되는 첫 번째 서스테인 펄스(Sus1)와 중첩되게 어드레스 전극(X)으로 소정의 파형을 인가하는 서스테인 구동부를 포함하여 구성된다.

상기 서스테인 구동부는 스캔 전극(Y)으로 인가되는 첫 번째 서스테인 펄스와 어드레스 전극(X)으로 인가하는 소정의 파형과 비교하여 시작 시점과 종료 시점 을 각기 달리 해주면서 중첩되게 상기 파형을 인가할 수 있다.

예를 들어, 도 4a 에 도시된 바와 같이 상기 어드레스 전극(X)으로 인가하는 상기 소정의 파형 인가 시작시점은 상기 스캔 전극(Y)으로 인가하는 첫 번째 서스테인 펄스(Sus1)보다 먼저 형성하여 어드레스 전극(X)과 스캔전극(Y)의 전압차를 방전이 발생하지 않을 만큼 줄여 오방전을 방지할 수 있다.

또한, 도 4b와 도 4c에 도시된 바와 같이 상기 어드레스 전극(X)으로 인가하는 상기 소정의 파형 인가 시작 시점은 상기 스캔 전극(Y)으로 인가 하는 첫 번재 서스테인 펄스(Sus1)의 인가 시작 시점과 동일 시점(도 4b) 또는 상기 서스테인 펄스의 인가 시작 시점 이후(도 4c)에 형성할 수 있다. 이때, 어드레스 전극(X)으로 인가하는 상기 소정의 파형은 상기 첫 번째 서스테인 펄스의 하이레벨 유지기간이 종료되기 전에 인가가 시작 되어야 한다.

또한, 도 5a,5b,5c에 도시된 바와 같이 상기 스캔 전극(Y)의 첫 번째 서스테인 펄스(Sus1)의 인가 종료 시점과 비교하여 상기 어드레스 전극(X)으로 인가하는 상기 파형의 종료시점을 정할수 있다.

즉, 상기 소정의 파형이 스캔 전극(Y)으로 인가된 첫 번째 서스테인 펄스(Sus1)의 종료시점보다 먼저 종료할 수 있고, 종료시점을 동일하게 할수도 있고, 상기 첫 번째 서스테인 펄스(Sus1)의 종료시점보다 늦게 종료할 수 있다.

여기서, 상기 소정의 파형은 첫 번째 서스테인 펄스(Sus1)와 중첩하는 것은 물론이거니와 이후에 인가 하는 여러개의 서스테인 펄스와도 충첩을 할수 있고, 서스테인 기간동안 계속 인가를 할수도 있다.

이와 같이, 상기 어드레스 전극(X)으로 소정의 파형을 인가함으로써 스캔 전극(Y)과 어드레스 전극(X)간에 일어나는 오방전을 방지하고 스캔/서스테인 전극(Y/Z)간의 면방전이 원활하게 이루어지도록 한다.

또한, 상기 소정의 파형의 전압레벨범위는 스캔 전극(Y)과 서스테인 전극(Z)에 의해서 그 범위가 정해지고, 인가 하는 파형의 형태가 다양하다.

예를 들어, 상기 소정의 파형은 상기 스캔 전극(Y)에 형성 되는 정극성의 전압레벨에 의해 발생하는 오방전을 방지 하기 위해 인가하는 것이므로 어드레스 전극(X)으로 인가하는 펄스의 저전위 전압레벨은 0V 이상이 되어야하고 동시에 고전위 전압레벨은 고전위 서스테인 전압(Vs)보다 작게 한다. 상기 소정의 파형이 고전위 서스테인 전압(Vs)보다 높게 인가를 하면 서스테인전극(Z)과 어드레스 전극(X)간의 대향방전이 일어나서 또 다른 오방전이 발생하게 되어 상기 본 발명의 목적을 달성할 수가 없다.

특히, 상기 어드레스 전극(X)으로 인가하는 상기 전압의 레벨(Vas)은 어드레스 기간에 인가하는 데이터 펄스의 전압레벨과 같게 한다. 일반적으로 데이터 펄스의 전압레벨은 60V ~ 70V 로 형성한다. 이는 종래에 어드레스 기간에 어드레스 전극(X)으로 데이터 펄스(Vd)를 인가하는 구동장치가 있어 전원부 구성을 달리 하지 않아도 되는 장점이 있다.

또한, 상기 소정의 파형은 스캔 전극(Y)에 첫 번째 서스테인 펄스(Sus1)를 인가할 때 파형으로 구형파, 삼각파, 램프파중 어느 하나로도 사용 가능하다. 이때, 상기 소정의 파형의 상승시간은 스캔 전극(Y)에 인가하는 서스테인 펄스의 ER 상승시간 보다 짧게 해주어 인가를 한다.

특히, 일반적으로 ER 상승시간은 500ns ~ 600ns인데 상기 소정의 파형의 상승시간은 80ns ~ 150ns 로 인가를 한다.

이와 같이 상기 소정의 파형을 다양함 시점과 형태로 제 1 전극에 인가하는 첫 번째 서스테인 펄스와 중첩되게 인가를 해줌으로써 오방전을 방지하고 계조표현을 개선할 수 있는 장점이 있다.

이상과 같이 본 발명에 의한 플라즈마 디스플레이 장치를 예시된 도면을 참조로 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 발명은 한정되지 않고, 본 발명의 기술사상이 보호되는 범위 이내에서 당업자에 의해 응용이 가능하다

상기와 같이 구성되는 본 발명에 따른 플라즈마 디스플레이 장치에 의하면 서스테인 기간이 시작되어 최초로 인가되는 서스테인 펄스와 중첩되게 어드레스 전극으로 정극성의 파형을 인가함으로써 오방전을 방지 하고 계조표현을 개선하는 효과가 있다.

Claims

서스테인 기간에 제 1 전극으로 인가되는 서스테인 펄스와 중첩되게 어드레스 전극으로 소정의 파형을 인가하는 서스테인 구동부를 포함하여 구성되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
청구항 1 에 있어서,

상기 소정의 파형은 상기 제 1 전극으로 인가되는 첫 번째 서스테인 펄스와 중첩되게 인가되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
청구항 1 에 있어서,

상기 소정의 파형의 인가 시점은 상기 제 1 전극으로 인가되는 서스테인 펄스의 인가 시점 이전인 것을 특징으로 하는 플라즈마 디스플레이 장치.
청구항 1 에 있어서,

상기 소정의 파형의 인가 시점은 상기 제 1 전극으로 인가되는 서스테인 펄스의 인가 시점과 동일한 것을 특징으로 하는 플라즈마 디스플레이 장치.
청구항 1 에 있어서,

상기 소정의 파형의 인가 시점은 상기 제 1 전극으로 인가되는 서스테인 펄 스의 인가 시점 이후이고, 상기 하고 하이레벨 유지구간이 종료되기 전에 상기 소정의 파형 인가가 시작되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
청구항 1 에 있어서,

상기 소정의 파형의 인가 종료 시점은 상기 제 1 전극으로 인가되는 첫 번째 서스테인 펄스의 인가 종료 시점 이후인 것을 특징으로 하는 플라즈마 디스플레이 장치.
청구항 1 에 있어서,

상기 소정의 파형은 상기 제 1 전극으로 인가되는 첫 번째 서스테인 펄스와 동시에 종료되는 것을 특징로 하는 플라즈마 디스플레이 장치.
청구항 1 에 있어서,

상기 소정의 파형은 상기 제 1 전극으로 인가되는 첫 번째 서스테인 펄스의 인가가 종료되기 전에 종료되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
청구항 1 에 있어서,

상기 소정의 파형의 상승시간은 상기 제 1 전극으로 인가되는 서스테인 펄스의 ER 상승 시간보다 짧은 것을 특징으로 하는 플라즈마 디스플레이 장치.
청구항 1 에 있어서,

상기 소정의 파형은 구형파, 삼각파 또는 램프파 중 어느 하나인 것을 특징으로 하는 플라즈마 디스플레이 장치.
청구항 1 에 있어서,

상기 소정의 파형의 최고 전압 레벨은 상기 제 1 전극에 인가되는 서스테인 펄스의 저전위 전압 레벨 이상인 것을 특징으로 하는 플라즈마 디스플레이 장치.
청구항 1 에 있어서,

상기 소정의 파형의 최고 전압 레벨은 상기 서스테인 펄스의 고전위 전압레벨 이하인 것을 특징으로 하는 플라즈마 디스플레이 장치.
청구항 1 에 있어서,

상기 소정의 파형의 최고 전압 레벨은 어드레스 기간에 어드레스 전극으로 인가되는 데이터 펄스의 최고 전압 레벨로 형성되는 것을 특징으로 하는 플라즈마 디스플레이 장치.