KR100505976B1 - 플라즈마 디스플레이 패널의 구동방법 및 장치 - Google Patents

Abstract

본 발명은 비표시영역으로부터 발생되는 이상방전을 방지하여 화질을 높이도록 한 플라즈마 디스플레이 패널의 구동방법 및 장치에 관한 것이다.

본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동방법 및 장치는 스캔펄스를 포함한 제1 구동신호를 제1 전극에 공급함과 동시에 제1 구동신호와 다른 제2 구동신호를 제1 전극과 대향하는 제2 전극에 공급하여 플라즈마 디스플레이 패널을 구동한 후에, 제1 구동신호를 제2 전극에 공급함과 동시에 제2 구동신호를 제1 전극에 공급하여 플라즈마 디스플레이 패널을 구동하게 된다.

Description

플라즈마 디스플레이 패널의 구동방법 및 장치{METHOD AND APPARATUS FOR DRIVING PLASMA DISPLAY PANEL}

본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 비표시영역으로부터 발생되는 이상방전을 방지하여 화질을 높이도록 한 플라즈마 디스플레이 패널의 구동방법 및 장치에 관한 것이다.

플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 한다)은 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 방전할 때 발생하는 자외선을 이용하여 형광체를 여기 발광시킴으로써 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 화질이 향상되고 있다.

도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(1) 상에 형성되어진 스캔전극(Y) 및 서스테인전극(Z)을 포함한 서스테인전극쌍과, 서스테인전극쌍과 직교되도록 하부기판(2) 상에 형성되어진 어드레스전극(X)을 구비한다. 스캔전극(Y)과 서스테인전극(Z) 각각은 투명전극과, 그 위에 형성된 금속버스전극으로 이루어진다. 스캔전극(Y)과 서스테인전극(Z)이 형성된 상부기판(1)에는 상부 유전체층(6)과 MgO 보호층(7)이 적층된다. 어드레스전극(X)이 형성된 하부기판(2) 상에는 어드레스전극(X)을 덮도록 하부 유전체층(4)이 형성된다. 하부 유전체층(4) 위에는 수직으로 격벽(3)이 형성된다. 하부 유전체층(4)과 격벽(3)의 표면에는 형광체(5)가 형성된다. 상부기판(1)과 하부기판(2) 및 격벽(3) 사이에 마련된 방전공간에는 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 주입된다. 상부기판(1)과 하부기판(2)은 도시하지 않은 실재에 의해 합착된다.

PDP는 화상의 계조를 구현하기 위하여, 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면을 초기화시키기 위한 초기화기간과, 주사라인을 선택하고 선택된 주사라인에서 셀을 선택하기 위한 어드레스기간과, 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다. 초기화기간은 상승램프파형이 공급되는 셋업기간과 하강램프파형이 공급되는 셋다운 기간으로 다수 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 도 2와 같이 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1 내지 SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1 내지 SF8) 각각은 전술한 바와 같이, 초기화기간, 어드레스기간 및 서스테인기간으로 나누어지게 된다. 각 서브필드의 초기화기간과 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간과 그에 할당되는 서스테인펄스의 수는 각 서브필드에서 2ⁿ(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.

도 3은 두 개의 서브필드에 공급되는 PDP의 구동파형을 나타낸다.

도 3을 참조하면, PDP는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나누어 구동된다.

초기화기간에 있어서, 셋업기간(SU)에는 모든 스캔전극들(Y)에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 방전이 일어난다. 이 셋업방전에 의해 어드레스전극(X)과 서스테인전극(Z) 상에는 정극성 벽전하가 쌓이게 되며, 스캔전극(Y) 상에는 부극성의 벽전하가 쌓이게 된다. 셋다운기간(SD)에는 상승 램프파형(Ramp-up)이 공급된 후, 상승 램프파형(Ramp-up)의 피크전압보다 낮은 정극성 전압에서 떨어지는 하강 램프파형(Ramp-down)이 스캔전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 과도하게 형성된 벽전하를 일부 소거시키게 된다. 이 셋다운방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류된다.

어드레스기간에는 부극성 스캔펄스(scan)가 스캔전극들(Y)에 순차적으로 인가됨과 동시에 스캔펄스(scan)에 동기되어 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 서스테인전압이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다.

서스테인전극(Z)에는 셋다운기간과 어드레스기간 동안에 정극성 직류전압(Zdc)이 공급된다. 이 직류전압(Zdc)은 셋다운기간에 서스테인전극(Z)과 스캔전극(Y) 사이에 셋다운방전이 일어나게 함과 아울러 어드레스기간에 스캔전극(Y)과 서스테인전극(Z) 사이에 방전이 크게 일어나지 않도록 서스테인전극(Z)과 스캔전극(Y) 사이 또는 서스테인전극(Z)과 어드레스전극(X) 사이의 전압차를 설정하게 된다.

서스테인기간에는 스캔전극들(Y)과 서스테인전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 스캔전극(Y)과 서스테인전극(Z) 사이에 서스테인방전 즉, 표시방전이 일어나게 된다.

서스테인방전이 완료된 후에는 펄스폭과 전압레벨이 작은 램프파형(erase)이 서스테인전극(Z)에 공급되어 전화면의 셀들 내에 잔류하는 벽전하를 소거시키게 된다.

한편, PDP는 도 4 및 도 5에 나타낸 바와 같이 표시영역(31)의 상측 외곽에 위치하는 상단 비표시영역(32)과 하측 외곽에 위치하는 하단 비표시영역(33) 각각에 표시영역(31)의 방전셀과 동일한 구조의 방전공간이 형성된다. 즉, 상단 비표시영역(32)과 하단 비표시영역(33) 각각에는 어드레스전극(X)과 더미전극쌍(UD1,UD2,BD1,BD2)이 형성되고 그 전극들(X,UD1,UD2,BD1,BD2)을 덮도록 유전체층(4,6)이 형성된다. 상단 비표시영역(32)과 하단 비표시영역(33) 각각에 형성된 더미전극(UD1,UD2,BD1,BD2)은 에이징공정(Aging process)시 비표시영역에서 방전을 일으킴으로써 표시영역(31)의 다른 방전셀들과 동일한 조건으로 표시영역(31)의 첫번째 수평라인과 n 번째 수평라인의 방전셀들의 방전특성을 안정화시키게 된다. 이를 위하여, 더미전극(UD1,UD2,BD1,BD2)에는 에이징 공정시 방전을 일으킬 수 있는 전압이 인가되고, 에이징 공정 후에 전압이 인가되지 않는다.

그런데, 종래의 PDP는 상단 비표시영역(32)과 하단 비표시영역(33)으로부터 우발적으로 방전이 발생되는 문제점이 있다. 이러한 방전은 이상방전이라 정의된다. 이를 상세히 하면, PDP의 구동시 초기화방전, 어드레스방전 및 서스테인방전 등의 방전이 일어나면, 그 방전에 의해 발생되는 공간전하가 상단 비표시영역(32)과 하단 비표시영역(33)의 유전체상에 축전된다. 예컨데, 어드레스방전시 도 5와 같이 부극성의 스캔펄스(scan)가 스캔전극들(Y1 내지 Yn)에 순차적으로 쉬프트되면서 정극성의 공간전하(52)는 하단 비표시영역(33) 쪽으로 이동하게 되고, 이와 동시에 부극성의 공간전하(51)는 상단 비표시영역(32) 쪽으로 이동하게 된다. 이렇게 비표시영역(32,33)으로 이동된 공간전하(51,52)는 비표시영역(32,33) 내의 유전체층(4,6) 상에 축적된다. 도 6과 같이 비표시영역(32,33) 상에 축적된 벽전하에 의해 상승하는 벽전압(61)이 방전을 일으킬 수 있는 정도의 전압(Vf) 이상이 되면, 비표시영역(32,33) 내의 어드레스전극(X)과 스캔전극(Y) 또는 서스테인전극(Z) 사이에 이상방전이 일어나게 된다. 이 이상방전에 의해 도 7과 같이 비표시영역(32,33)으로부터의 가시광(71)이 표시영역(31)의 상측 또는 하측에 확산되어 관찰자에게 인식된다. 그 결과, 이상방전으로 인하여 PDP의 표시품질이 떨어지게 된다.

따라서, 본 발명의 목적은 비표시영역으로부터 발생되는 이상방전을 방지하여 화질을 높이도록 한 PDP의 구동방법 및 장치를 제공함에 있다.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 PDP의 구동방법은 전화면을 초기화하기 위한 초기화기간에 램프파형을 포함하고 셀을 선택하기 위한 어드레스기간에 스캔펄스를 포함하며 선택된 셀에 대하여 표시를 행하는 서스테인기간에 서스테인펄스를 포함하는 제1 구동신호를 발생하는 단계와; 초기화기간과 어드레스기간에 직류전압을 유지하며 서스테인기간에 상기 서스테인펄스를 포함하는 제2 구동신호를 발생하는 단계와; 제1 구동신호를 제1 전극에 공급함과 동시에 제2 구동신호를 제1 전극과 대향하는 제2 전극에 공급하여 플라즈마 디스플레이 패널을 구동하는 단계와; 제1 구동신호를 제2 전극에 공급함과 동시에 제2 구동신호를 제1 전극에 공급하여 플라즈마 디스플레이 패널을 구동하는 단계를 포함한다.

본 발명의 실시예에 따른 PDP의 구동방법은 스캔펄스에 동기되도록 제1 및 제2 전극과 직교하는 어드레스전극에 데이터를 인가하여 셀을 선택하는 단계를 더 포함한다.

본 발명의 실시예에 따른 PDP의 구동방법에 있어서, 제1 및 제2 전극에 공급되는 구동신호는 제1 및 제2 구동신호 사이에서 한 프레임기간 내에 포함된 서브필드 단위로 교번하거나 프레임기간 단위로 교번하는 것을 특징으로 한다.

본 발명의 실시예에 따른 PDP의 구동장치는 상호 대향하는 제1 전극 및 제2 전극을 가지는 플라즈마 디스플레이 패널과; 전화면을 초기화하기 위한 초기화기간에 램프파형을 포함하고 셀을 선택하기 위한 어드레스기간에 스캔펄스를 포함하며 선택된 셀에 대하여 표시를 행하는 서스테인기간에 서스테인펄스를 포함하는 제1 구동신호를 제1 전극에 공급한 후에 초기화기간과 어드레스기간에 직류전압을 유지하며 서스테인기간에 서스테인펄스를 포함하는 제2 구동신호를 제1 전극에 공급하기 위한 제1 전극 구동부와, 제2 구동신호를 제2 전극에 공급한 후에 제1 구동신호를 제2 전극에 공급하는 제2 전극 구동부를 구비한다.

본 발명의 실시예에 따른 PDP의 구동장치는 스캔펄스에 동기되도록 제1 및 제2 전극과 직교하는 어드레스전극에 데이터를 인가하기 위한 데이터 구동부를 더 구비한다.

본 발명의 실시예에 따른 PDP의 구동장치에 있어서, 제1 및 제2 전극에 공급되는 구동신호는 제1 및 제2 구동신호 사이에서 한 프레임기간 내에 포함된 서브필드 단위로 교번하거나 프레임기간 단위로 교번하는 것을 특징으로 한다.

이하, 도 8 내지 도 10을 참조하여 본 발명의 바람직한 실시예들에 대하여 설명하기로 한다.

도 8을 참조하면, 본 발명의 실시예에 따른 PDP의 구동장치는 데이터라인들(X1 내지 Xm)에 데이터를 공급하기 위한 데이터 구동부(82)와, 서브필드 또는 프레임 단위로 스캔/서스테인전극들(Y-Z1 내지 Y-Z)에 상이한 구동신호를 공급하는 스캔/서스테인 구동부(83)와, 서브필드 또는 프레임 단위로 스캔/서스테인전극들(Y-Z1 내지 Y-Zn)과 쌍을 이루는 서스테인/스캔전극들(Z-Y1 내지 Z-Yn)에 상이한 구동신호를 공급하는 서스테인/스캔 구동부(84)와, 각 구동부(82,83,84)를 제어하기 위한 타이밍 콘트롤러(81)를 구비한다.

데이터 구동부(82)는 도시하지 않은 역감마보정회로, 오차확산회로 등에 의해 역감마보정 및 오차확산 된 후, 도시하지 않은 서브필드맵핑회로에 의해 각 서브필드에 맵핑된 데이터를 1라인 분씩 래치한 다음, 래치된 데이터를 데이터라인들(X1 내지 Xm)에 동시에 공급하게 된다.

스캔/서스테인 구동부(83)는 기수(또는 우수) 서브필드나 기수(또는 우수) 프레임에서 초기화기간에 상승 램프파형과 하강 램프파형을 스캔/서스테인전극들(Y-Z1 내지 Y-Zn)에 공급한 후, 어드레스기간에 스캔라인을 선택하기 위한 스캔펄스를 스캔전극들(Y-Z1 내지 Y-Zn)에 순차적으로 공급하고 서스테인기간에 표시방전을 일으키기 위한 서스테인펄스를 스캔전극들(Y-Z1 내지 Y-Zn)에 동시에 공급하게 된다. 또한, 스캔/서스테인 구동부(83)는 우수(또는 기수) 서브필드나 우수(또는 기수) 프레임에서 셋다운기간과 어드레스기간 동안 스캔/서스테인전극들(Y-Z1 내지 Y-Zn)에 직류전압을 공급한 후에, 표시방전을 일으키기 위한 서스테인펄스를 스캔전극들(Y1 내지 Yn)에 동시에 공급하게 된다.

서스테인/스캔 구동부(84)는 우수(또는 기수) 서브필드나 우수(또는 기수) 프레임에서 초기화기간에 상승 램프파형과 하강 램프파형을 서스테인/스캔전극들(Z-Y1 내지 Z-Yn)에 공급한 후, 어드레스기간에 스캔라인을 선택하기 위한 스캔펄스를 서스테인/스캔전극들(Z-Y1 내지 Z-Yn)에 순차적으로 공급하고 서스테인기간에 표시방전을 일으키기 위한 서스테인펄스를 서스테인/스캔전극들(Z-Y1 내지 Z-Yn)에 동시에 공급하게 된다. 또한, 서스테인/스캔 구동부(84)는 기수(또는 우수) 서브필드나 기수(또는 우수) 프레임에서 셋다운기간과 어드레스기간 동안 서스테인/스캔전극들(Z-Y1 내지 Z-Yn)에 직류전압을 공급한 후에, 표시방전을 일으키기 위한 서스테인펄스를 서스테인/스캔전극들(Z-Y1 내지 Z-Yn)에 동시에 공급하게 된다.

결과적으로, 스캔/서스테인전극들(Y-Z1 내지 Y-Zn)은 도 1에 도시된 종래의 3전극 면방전형 PDP에 대비할 때 기수(또는 우수) 서브필드나 기수(또는 우수) 프레임에서 스캔전극 역할을 하게 되는 반면, 우수(또는 기수) 서브필드나 우수(또는 기수) 프레임에서 서스테인전극 역할을 하게 된다. 서스테인/스캔전극들(Z-Y1 내지 Z-Yn)은 스캔/서스테인전극들(Y-Z1 내지 Y-Zn)과 대향하는 전극 역할을 한다. 즉, 서스테인/스캔전극들(Z-Y1 내지 Z-Yn)은 종래의 3전극 면방전형 PDP에 대비할 때 우수(또는 기수) 서브필드나 우수(또는 기수) 프레임에서 스캔전극 역할을 하게 되는 반면, 기수(또는 우수) 서브필드나 기수(또는 우수) 프레임에서 서스테인전극 역할을 하게 된다. 예를 들면, 서스테인/스캔전극들(Z-Y1 내지 Z-Yn)은 스캔/서스테인전극들(Y-Z1 내지 Y-Zn)이 스캔전극 역할을 하는 경우에 그와 대향하는 서스테인 전극 역할을 하며, 스캔/서스테인전극들(Y-Z1 내지 Y-Zn)이 스캔전극 역할을 하는 경우에 그와 대향하는 서스테인 전극 역할을 하게 된다.

타이밍 콘트롤러(81)는 수직/수평 동기신호를 입력받아, 각 구동부(82,83,84)에 필요한 타이밍 제어신호를 발생하고, 그 타이밍 제어신호를 각 구동부(82,83,84)에 공급하게 된다.

도 9는 본 발명의 실시예에 따른 PDP의 구동장치로부터 발생되는 구동파형을 나타낸다.

도 9를 참조하면, 본 발명의 실시예에 따른 PDP는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나누어 구동된다.

k(단, k는 양의 정수) 번째 서브필드(SFk)나 k 번째 프레임(FRk)의 초기화기간에 있어서, 셋업기간(SU)에는 서스테인전압보다 높은 피크전압까지 상승하는 상승 램프파형(Ramp-up)이 모든 스캔/서스테인전극들(Y-Z)에 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에 방전이 일어나면서, 그 결과 어드레스전극(X)과 서스테인/스캔전극(Z-Y) 상에는 정극성 벽전하가 쌓이게 되며, 스캔/서스테인전극(Y-Z) 상에는 부극성의 벽전하가 쌓이게 된다. k 번째 서브필드(SFk)나 k 번째 프레임(FRk)의 셋다운기간(SD)에는 기저전압(GND)까지 하강하는 하강 램프파형(Ramp-down)이 스캔/서스테인전극들(Y-Z)에 동시에 인가되어 셀들 내에 과도하게 형성된 벽전하가 소거된다. 이 셋다운방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류된다.

k 번째 서브필드(SFk)나 k 번째 프레임(FRk)의 어드레스기간에는 부극성 스캔펄스(scan)가 스캔/서스테인전극들(Y-Z)에 순차적으로 인가됨과 동시에 스캔펄스(scan)에 동기되어 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다.

k 번째 서브필드(SFk)나 k 번째 프레임(FRk)의 셋다운기간(SD)과 어드레스기간 동안, 서스테인/스캔전극(Z-Y)에는 정극성의 직류전압(Z-Ydc)이 공급된다.

k 번째 서브필드(SFk)나 k 번째 프레임(FRk)의 서스테인기간에는 스캔/서스테인전극들(Y-Z)과 서스테인/스캔전극들(Z-Y)에 교번적으로 서스테인펄스(sus)가 인가된다. 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 스캔/서스테인전극(Y-Z)과 서스테인/스캔전극(Z-Y) 사이에 서스테인방전 즉, 표시방전이 일어나게 된다. k 번째 서브필드(SFk)나 k 번째 프레임(FRk)의 종료시점에는 서스테인/스캔전극(Z-Y)에 공급되는 작은 램프파형(erase)에 의해 서스테인방전시 발생된 벽전하가 소거된다.

k+1 번째 서브필드(SFk+1)나 k+1 번째 프레임(FRk+1)에는 스캔/서스테인전극(Y-Z)과 서스테인/스캔전극(Z-Y) 각각의 역할이 k 번째 서브필드(SFk)나 k 번째 프레임(FRk)과 반대로 된다.

k+1 번째 서브필드(SFk+1)나 k+1 번째 프레임(FRk+1)의 초기화기간에 있어서, 셋업기간(SU)에는 서스테인전압보다 높은 피크전압까지 상승하는 상승 램프파형(Ramp-up)이 모든 서스테인/스캔전극들(Z-Y)에 동시에 인가된다. 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에 방전이 일어나면서, 그 결과 어드레스전극(X)과 서스테인/스캔전극(Z-Y) 상에는 정극성 벽전하가 쌓이게 되며, 스캔/서스테인전극(Y-Z) 상에는 부극성의 벽전하가 쌓이게 된다. k+1 번째 서브필드(SFk+1)나 k+1 번째 프레임(FRk+1)의 셋다운기간(SD)에는 기저전압(GND)까지 하강하는 하강 램프파형(Ramp-down)이 서스테인/스캔전극들(Z-Y)에 동시에 인가되어 셀들 내에 과도하게 형성된 벽전하가 소거된다. 이 셋다운방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류된다.

k+1 번째 서브필드(SFk+1)나 k+1 번째 프레임(FRk+1)의 어드레스기간에는 부극성 스캔펄스(scan)가 서스테인/스캔전극들(Z-Y)에 순차적으로 인가됨과 동시에 스캔펄스(scan)에 동기되어 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다.

k+1 번째 서브필드(SFk+1)나 k+1 번째 프레임(FRk+1)의 셋다운기간(SD)과 어드레스기간 동안, 스캔/서스테인전극(Y-Z)에는 정극성의 직류전압(Y-Zdc)이 공급된다.

k+1 번째 서브필드(SFk+1)나 k+1 번째 프레임(FRk+1)의 서스테인기간에는 스캔/서스테인전극들(Y-Z)과 서스테인/스캔전극들(Z-Y)에 교번적으로 서스테인펄스(sus)가 인가된다. 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 스캔/서스테인전극(Y-Z)과 서스테인/스캔전극(Z-Y) 사이에 서스테인방전이 일어나게 된다. k+1 번째 서브필드(SFk+1)나 k+1 번째 프레임(FRk+1)의 종료시점에는 서스테인/스캔전극(Z-Y)에 공급되는 작은 램프파형(erase)에 의해 서스테인방전시 발생된 벽전하가 소거된다.

이렇게 스캔/서스테인전극(Z-Y)과 서스테인/스캔전극(Y-Z)의 역할이 주기적으로 교번함으로써 도 4에서 비표시영역(32,33) 상에 축적되는 벽전하의 극성이 주기전으로 반전된다. 그러면 비표시영역(32,33) 내에서 이전에 축적된 벽전하는 그 이후에 공급되는 반대 극성의 공간전하 또는 벽전하에 의해 소거된다. 따라서, 도 10과 같이, 비표시영역(32,33) 내의 벽전압(101)이 시간축을 따라 지속적으로 상승하지 않고 주기적으로 상승 및 하강하게 되므로 방전을 일으킬 수 있는 정도의 전압(Vf)보다 작은 전압레벨을 유지하게 된다. 도 10에 있어서, 횡축은 시간축(t)이며, 종축은 비표시영역(32,33) 내의 벽전압을 나타낸다.

한편, 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 구동방법 및 장치는 서브필드나 프레임을 기수와 우수로 나누어 스캔/서스테인전극(Y-Z)과 서스테인/스캔전극(Z-Y)의 역할을 교번하지만 연속되는 서브필드군이나 연속되는 프레임군으로 나누어 스캔/서스테인전극(Y-Z)과 서스테인/스캔전극(Z-Y)의 역할을 교번할 수도 있다. 예컨데, 한 프레임이 8 개의 서브필드로 나누어 시분할 구동된다면, 프레임의 초기에 배치되는 4 개의 서브필드 동안 스캔/서스테인전극(Y-Z)에 스캔펄스가 공급되게 하고 그 이후에 배치되는 4 개의 서브필드 동안 서스테인/스캔전극(Z-Y)에 스캔펄스가 공급되게 한다. 마찬가지로, i(단, i는 양의 정수) 개의 프레임 동안 스캔/서스테인전극(Y-Z)에 스캔펄스가 공급되게 하고 그 이후에 배치되는 j(단, j는 양의 정수) 개의 프레임 동안 서스테인/스캔전극(Z-Y)에 스캔펄스가 공급되게 할 수도 있다.

상술한 바와 같이, 본 발명에 따른 PDP의 구동방법 및 장치는 상호 대향하는 두 개의 전극들 각각에 공급되는 구동전압을 주기적 또는 비주기적으로 교번함으로써 동일한 극성의 벽전하가 비표시영역 내에 지속적으로 축적되지 않게 한다. 그 결과, 본 발명에 따른 PDP의 구동방법 및 장치는 비표시영역 내의 벽전압이 방전을 일으킬 수 있는 정도의 전압레벨 이상으로 상승하는 것을 방지하여 비표시영역으로부터 발생되는 이상방전을 예방할 수 있게 된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도이다.

도 2는 256 계조를 구현하기 위한 8 비트 디폴트 코드의 프레임 구성을 나타내는 도면이다.

도 3은 종래의 PDP를 구동하기 위한 구동 파형을 나타내는 파형도이다.

도 4는 비표시영역을 나타내기 위한 플라즈마 디스플레이 패널의 평면도이다.

도 5는 비표시영역을 나타내기 위한 플라즈마 디스플레이 패널의 단면도이다.

도 6은 비표시영역에서 지속적으로 상승하는 벽전압을 나타내는 그래프이다.

도 7은 비표시영역으로부터 발생되어 표시영역에서 인식되는 가시광을 개략적으로 나타내는 도면이다.

도 8은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동장치를 개략적으로 나타내는 블럭도이다.

도 9는 도 8에 도시된 각 구동부로부터 발생되는 구동신호를 나타내는 파형도이다.

도 10은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동방법 및 장치에 의해 변화되는 비표시영역의 벽전압을 나타내는 그래프이다.

< 도면의 주요 부분에 대한 부호의 설명 >

1 : 상부기판 2 : 하부기판

3 : 격벽 4,6 : 유전체층

5 : 형광체 7 : 보호층

X : 어드레스전극 Y : 스캔전극

Z : 서스테인전극

Claims (6)

1. 전화면을 초기화하기 위한 초기화기간에 램프파형을 포함하고 셀을 선택하기 위한 어드레스기간에 스캔펄스를 포함하며 선택된 셀에 대하여 표시를 행하는 서스테인기간에 서스테인펄스를 포함하는 제1 구동신호를 발생하는 단계와;

   상기 초기화기간과 상기 어드레스기간에 직류전압을 유지하며 상기 서스테인기간에 상기 서스테인펄스를 포함하는 제2 구동신호를 발생하는 단계와;

   상기 제1 구동신호를 제1 전극에 공급함과 동시에 상기 제2 구동신호를 상기 제1 전극과 대향하는 제2 전극에 공급하여 플라즈마 디스플레이 패널을 구동하는 단계와;

   상기 제1 구동신호를 상기 제2 전극에 공급함과 동시에 상기 제2 구동신호를 상기 제1 전극에 공급하여 플라즈마 디스플레이 패널을 구동하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
2. 제 1 항에 있어서,

   상기 스캔펄스에 동기되도록 상기 제1 및 제2 전극과 직교하는 어드레스전극에 데이터를 인가하여 셀을 선택하는 단계를 더 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
3. 제 1 항에 있어서,

   상기 제1 및 제2 전극에 공급되는 구동신호는 상기 제1 및 제2 구동신호 사이에서 한 프레임기간 내에 포함된 서브필드 단위로 교번하거나 프레임기간 단위로 교번하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
4. 상호 대향하는 제1 전극 및 제2 전극을 가지는 플라즈마 디스플레이 패널과;

   전화면을 초기화하기 위한 초기화기간에 램프파형을 포함하고 셀을 선택하기 위한 어드레스기간에 스캔펄스를 포함하며 선택된 셀에 대하여 표시를 행하는 서스테인기간에 서스테인펄스를 포함하는 제1 구동신호를 상기 제1 전극에 공급한 후에 상기 초기화기간과 상기 어드레스기간에 직류전압을 유지하며 상기 서스테인기간에 상기 서스테인펄스를 포함하는 제2 구동신호를 상기 제1 전극에 공급하기 위한 제1 전극 구동부와,

   상기 제2 구동신호를 상기 제2 전극에 공급한 후에 상기 제1 구동신호를 상기 제2 전극에 공급하는 제2 전극 구동부를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
5. 제 4 항에 있어서,

   상기 스캔펄스에 동기되도록 상기 제1 및 제2 전극과 직교하는 어드레스전극에 데이터를 인가하기 위한 데이터 구동부를 더 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
6. 제 4 항에 있어서,

   상기 제1 및 제2 전극에 공급되는 구동신호는 상기 제1 및 제2 구동신호 사이에서 한 프레임기간 내에 포함된 서브필드 단위로 교번하거나 프레임기간 단위로 교번하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.