KR19980015391A - 반도체 장치의 레벨쉬프터 - Google Patents

Abstract

본 발명은 입력레벨로 하이가 입력되더라도 풀다운 동작에 의해 일차적인 '로우' 값을 출력한 다음, 이를 다시 출력 드라이버로 반전시켜 출력함으로써, 지연시간을 최소화하고, 전력소모도 줄이는 레벨쉬프터에 관한 것이다.

Description

반도체 장치의 레벨쉬프터

본 발명은 반도체 장치의 패드(pad) 및 전압레벨의 변환이 필요한 로직(Logic)에 사용되는 레벨쉬프터에 관한 것으로, 특히 고속 동작과 저전력 소모를 가져오는 반도체 장치의 레벨쉬프터에 관한 것이다.

도 1는 종래의 레벨쉬프터로서, 출력단(OUT)을 입력레벨(INPUT)보다 소정값 만큼 큰 전압레벨인 VDD 레벨로 풀업구동하는 PMOS트랜지스터 P0와, 게이트로 반전된 입력레벨(OUTBAR)을 인가받아 출력단(OUT)을 접지레벨 VSS로 풀다운 구동하는 NMOS트랜지스터 N3로 구성된다.

상기와 같은 구성을 갖는 종래의 레벨쉬프터는 입력레벨보다 소정 값만큼 상승된 전압레벨인 VDD 레벨 또는 접지레벨로 쉬프트시켜 출력(OUT)하는 기능을 갖는 것으로, 입력레벨(INPUT)이 '하이'이면 트랜지스터 N3 및 P0에 의해 출력단(OUT)으로 VDD 레벨인 '하이' 값을 출력한다.

그러나, 상기와 같은 종래의 레벨쉬프터는 '로우' 레벨에서 '하이' 레벨로 전압의 레벨이 변환 할 때, 즉 출력단(OUTPUT)으로 '로우'에서 '하이' 값으로 상승할시, 트랜지스터 N3, P0 및 P1의 동작이 복합적으로 작용하므로 VDD 레벨로 상승되기 까지의 시간이 많이 걸리는 문제점과 소비전력이 많이 드는 문제가 있다.

도 2는 종래 레벨쉬프터의 출력단 로드를 바꿔가며 시뮬레이션 한 결과를 나타내는 파형도로서, 도면에 도시된 바와같이 입력레벨(INPUT)이 '로우'에서 '하이'로 전환될 때, 출력레벨(OUTPUT)은 상승시간이 많이 지연되고 있음을 알 수 있다.

본 발명은 '로우'에서 '하이'로 입력레벨이 전환될 시 출력단으로 최소한의 지연시간을 갖는 쉬프팅 전압을 출력하여, 빠른 고속 동작과 저전력 소모를 가져오는 반도체 장치의 레벨쉬프터를 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명의 기술적 원리른 다음과 같다.

서술한 바와 같이 도 1와 같은 종래의 레벨 쉬프터는 '로우'에서 '하이'로 전압 레벨이 상승할 때, 다수의 트랜지스터가 작용하여 많은 시간이 소요되지만, '하이'에서 '로우'로 전압 레벨이 떨어질 때는 풀다운 트랜지스터(N4)에 의해 빠른 시간에 접지 레벨로 떨어지므로, 본 발명에서는 입력 레벨로 하이가 입력되더라도 풀다운 동작에 의해 일차적인 '로우' 값을 출력한 다음, 이를 다시 출력 드라이버로 반전시켜 출력함으로써, 지연 시간을 최소화하고, 전력 소모도 줄이는 것이다.

도 1은 종래의 레벨쉬프터,

도 2는 종래 레벨쉬프터의 출력단 로드를 바꿔가며 시뮬레이션 한 결과를 나타내는 파형도,

도 3은 본 발명의 일실시예에 따른 반도체 장치의 레벨 쉬프터 회로도,

도 4는 도 3의 각 노드 및 입/출력단의 전압 파형도,

도 5는 본 발명의 일실시예에 따른 레벨쉬프터의 출력단 로드를 바꿔가며 시뮬레이션 한 결과를 나타내는 파형도.

이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.

도 3는 본 발명의 일실시예에 따른 반도체 장치의 레벨 쉬프터 회로도로서, 그 구성을 살펴보면, 출력단(Vout)을 입력 레벨(Vin)보다 소정값만큼 큰 전압 레벨인 VDD 레벨로 풀업 구동하는 PMOS트랜지스터 MP3와, 출력단(Vout)을 접지 레벨 VSS로 풀다운 구동하는 NMOS트랜지스터 MN5로 출력 드라이버(10)가 구성된다.

그리고, 입력 레벨(Vin)을 반전시켜 풀다운 트랜지스터 NM5의 게이트 단자 노드(C)로 출력하는 CMOS 인버터(30, PMOS 트랜지스터 MP4 및 NMOS 트랜지스터 MN6)와, 게이트로 인가되는 입력 레벨(Vin)의 스위칭 제어에 의해 풀업 트랜지스터 게이트 단 노드 B를 풀다운하는 NMOS 트랜지스터 NM4 및 NM3와, 노드 B를 VDD 레벨로 풀업하는 PMOS 트랜지스터 MP2를 포함한다.

또한, 게이트로 인가되는 노드 C의 레벨에 스위칭이 제어되어 상기 트랜지스터 MP2의 게이트단 노드 A를 풀다운하는 NMOS 트랜지스터 NM2와, 게이트로 인가되는 노드 B의 스위칭 제어에 의해 상기 노드 A를 풀업하는 PMOS 트랜지스터 MP1와, 게이트로 인가되는 입력 레벨(Vin)의 스위칭 제어에 의해 Vcc 레벨을 노드 A로 전달하는 MNOS 트랜지스터 MN1을 더 포함한다. 즉, 상기 도면 부호 '20'의 MN2, MP1 및 MN1은 상기 CMOS 인버터의 출력 신호와 상기 입력단의 입력 신호와 상기 노드B의 신호 레벨에 제어 받아 상기 제 2 풀업 트랜지스터의 게이트 단에 그 전압레벨을 보상해 주는 역할을 한다.

상기와 같은 구성을 갖는 도 2의 동작은 다음과 같다.

먼저, '로우'에서 '하이'로 입력전압 Vin(예 : 3V)이 들어올 때 트랜지스터 MN4의 동작으로 노드 B의 전위가 0V로 풀다운되어 출력드라이버(10)의 풀업트랜지스터 MP3를 동작시켜 출력단(Vout)으로 VDD 레벨의 '하이'(예 : 5V)의 전압을 출력하게 되는데, 이와 같이 '로우'에서 '하이'로 전환될 때 본 발명은 종래기술과는 달리 노드B를 먼저 접지레벨로 빠른 시간에 풀다운시키고 이를 다시 출력드라이버를 통해 풀업시켜 '하이' 레벨로 출력함으로써, '로우'에서 '하이'로의 전환 시간을 매우 절약하게 되었다.

다음, '하이'에서 '로우'로 입력전압 Vin(예 : 3V)이 입력되는 경우, 트랜지스터 MN2 및 MP2가 턴-온되어 노드 B의 전위가 5V가 되어 출력부(30)의 풀업트랜지스터 MP3이 오프된다. 그리고 CMOS 인버터에 의해 노드 C의 전위가 '하이'값을 가지므로 출력단의 풀다운트랜지스터 MN5에 의해 출력단 Vout는 풀다운되어 OV의 전위를 가지게 된다. 출력단은 '하이'에서 '로우'로 입력전압 전환되는 경우에도 풀다운트랜지스터 MN5에 의해 바로 접지레벨로 떨어지므로 지연시간이 최소화 되게 된다.

도 4는 도 3의 각 노드 입/출력단의 전압 파형도를 나타내며, 도 5는 도 3와 같은 본 발명의 레벨쉬프터의 출력단 로드를 바꿔가며 시뮬레이션 한 결과를 나타내는 파형도로서, '하이'에서 '로우' 또는 '로우'에서 '하이'로 입력레벨(Vin)이 전환될시 빠른 출력(Vout)결과를 나타냄을 알수 있다.

결국, 본 발명의 레벨쉬프터가 적용된 반도체 장치의 패드 및 전압레벨의 변환이 필요한 로직(Logic)은 고속 동작이 가능하고 저전력의 소모를 가져오는 효과가 있다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (6)

1. 입력단으로 입력되는 논리레벨 '로우'의 제 1 전압을 접지전압의 논리레벨 '로우'로하여 출력단으로 출력하며 상기 입력단으로 입력되는 논리레벨 '하이'의 제2전압을 그 보다 소정값 만큼 큰 제3전압의 논리레벨 '하이'로 쉬프팅시켜 상기 출력단으로 출력하는 반도체 장치의 레벨쉬프터에 있어서,

   상기 제2전압으로 상기 출력단을 풀업구동하는 제1풀업트랜지스터 및 상기 접지전압으로 상기 출력단을 풀다운구동하는 제1풀다운트랜지스터;

   상기 입력단의 입력신호를 반전시켜 상기 제1풀다운트랜지스터의 게이트에 인가하는 CMOS 인버터;

   상기 입력단의 입력신호를 게이트로 인가받아 스위칭 제어되어 상기 접지전압으로 상기 제1풀업트랜지스터의 게이트단을 풀다운하는 제2풀다운트랜지스터;

   상기 제1풀업트랜지스터의 게이트단을 상기 제3전압으로 풀업하는 제2풀업트랜지스터; 및

   상기 CMOS 인버터의 출력신호와 상기 입력단의 입력신호와 상기 제1풀업트랜지스터의 게이트단 신호에 제어받아 상기 제2풀업트랜지스터의 게이트단에 그 전압레벨을 보상해주는 수단을 포함하여 구성되는 반도체 장치의 레벨쉬프터.
2. 제 1 항에 있어서,

   상기 제2풀업트랜지스터의 게이트단에 그 전압레벨을 보상해주는 수단은

   게이트로 인가되는 CMOS 인버터의 출력신호에 스위칭 제어되어 상기 제2풀업트랜지스터의 게이트단을 상기 접지전압으로 풀다운 하는 제3풀다운트랜지스터;

   게이트로 인가되는 상기 제1풀업트랜지스터의 게이트단 신호에 스위칭 제어되어 상기 제2풀업트랜지스터의 게이트단을 상기 제2전압으로 풀업하는 제4풀업트랜지스터를 포함하여 구성되는 것을 특징으로 하는 반도체 장치의 레벨쉬프터.
3. 제 2 항에 있어서,

   상기 제2풀다운트랜지스터와 상기 제1풀업트랜지스터의 게이트단 사이에 채널이 형성되며 게이트로 상기 제2전압을 인가받는 모스트랜지스터를 더 포함하는 것을 특징으로 하는 반도체 장치의 레벨쉬프터.
4. 제 2 항 또는 제 3 항에 있어서,

   상기 제1, 제2 및 제3 풀다운트랜지스터는 엔모스트랜지스터인 것을 특징으로 하는 반도체 장치의 레벨쉬프터.
5. 제 4 항에 있어서,

   상기 제1, 제2 및 제3 풀업트랜지스터는 피모스트랜지스터인 것을 특징으로 하는 반도체 장치의 레벨쉬프터.
6. 제 5 항에 있어서,

   상기 제4풀업트랜지스터는 엔모스트랜지스터인 것을 특징으로 하는 반도체 장치의 레벨쉬프터.