KR20070068185A - Apparatus for treating surface of wafer having cu patterns using plasma and manufacturing method thereof - Google Patents

Apparatus for treating surface of wafer having cu patterns using plasma and manufacturing method thereof Download PDF

Info

Publication number
KR20070068185A
KR20070068185A KR1020050130011A KR20050130011A KR20070068185A KR 20070068185 A KR20070068185 A KR 20070068185A KR 1020050130011 A KR1020050130011 A KR 1020050130011A KR 20050130011 A KR20050130011 A KR 20050130011A KR 20070068185 A KR20070068185 A KR 20070068185A
Authority
KR
South Korea
Prior art keywords
plasma
wafer
process chamber
gas
processing
Prior art date
Application number
KR1020050130011A
Other languages
Korean (ko)
Inventor
유문재
박대근
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050130011A priority Critical patent/KR20070068185A/en
Publication of KR20070068185A publication Critical patent/KR20070068185A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

An apparatus for processing the surface of a wafer having a copper pattern using plasma is provided to reduce impurity particles and damage to a chamber and shorten an interval of process time by reducing thermal budget to a wafer and by performing a series of processes for forming a capping layer for protecting a copper pattern and cleaning a process chamber. A wafer(W) is processed in a process chamber(210). Gas is injected to the process chamber by a gas guide pipe(220). The gas introduced from the gas guide pipe is uniformly sprayed to the inside of the process chamber by a shower head(230). A heating block(240) on which a wafer is to be placed is installed in the process chamber. A plasma generating module(270) generates NH3 plasma outside the process chamber. The NH3 plasma generated from the plasma generating module is injected into the process chamber by a plasma guide pipe. The gas in the process chamber is exhausted to the outside by an exhaust pipe(250). The exhaust pipe is opened/shut by a valve(260). The plasma generating module can generate NF3 plasma additionally.

Description

플라즈마를 이용하여 구리 패턴을 가진 웨이퍼 표면을 가공하는 반도체 소자 제조장치 및 제조방법{Apparatus for treating surface of wafer having Cu patterns using plasma and manufacturing method thereof}Apparatus for treating surface of wafer having Cu patterns using plasma and manufacturing method

도 1은 종래 기술에 의한 플라즈마를 이용하여 구리 패턴을 가진 웨이퍼의 표면을 가공하는 반도체 소자 제조장치를 개략적으로 도시한 도면이다.1 is a view schematically showing a semiconductor device manufacturing apparatus for processing the surface of a wafer having a copper pattern using a plasma according to the prior art.

도 2는 본 발명의 일 실시예에 의한 플라즈마를 이용하여 구리 패턴을 가진 웨이퍼의 표면을 가공하는 반도체 소자 제조장치를 개략적으로 도시한 도면이다.FIG. 2 is a view schematically illustrating a semiconductor device manufacturing apparatus for processing a surface of a wafer having a copper pattern using plasma according to an embodiment of the present invention.

도 3은 본 발명의 일 실시예에 의한 플라즈마를 이용하여 구리 패턴을 가진 웨이퍼의 표면을 가공하는 반도체 소자 제조방법의 흐름도이다.3 is a flowchart illustrating a method of manufacturing a semiconductor device for processing a surface of a wafer having a copper pattern using plasma according to an embodiment of the present invention.

도 4는 본 발명의 다른 일 실시예에 의한 플라즈마를 이용하여 구리 패턴을 가진 웨이퍼의 표면을 가공하는 반도체 소자 제조방법의 흐름도이다.4 is a flowchart illustrating a method of manufacturing a semiconductor device for processing a surface of a wafer having a copper pattern using plasma according to another embodiment of the present invention.

(도면의 주요부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)

200: 반도체 소자 제조장치 210: 프로세스 챔버200: semiconductor device manufacturing apparatus 210: process chamber

220: 가스 도파관 230: 샤워헤드220: gas waveguide 230: shower head

240: 히팅블럭 250: 배출관240: heating block 250: discharge pipe

260: 밸브 W: 웨이퍼260: valve W: wafer

270: 플라즈마 발생 모듈 280: 플라즈마 도파관270: plasma generating module 280: plasma waveguide

본 발명은 반도체 소자 제조장치 및 제조방법에 관한 것으로서, 특히 플라즈마를 외부 모듈에서 발생시킨 후 프로세스 챔버에 주입하여 웨이퍼를 가공하는 반도체 소자 제조장치 및 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device manufacturing apparatus and a manufacturing method, and more particularly, to a semiconductor device manufacturing apparatus and a manufacturing method for processing a wafer by generating a plasma from an external module and injecting the same into a process chamber.

고집적, 고속화, 저전압화 되어가는 반도체 소자의 변화중 가장 뚜렷한 변화는 신호전달선을 구성하는 전도체의 교체라 할 것이다. 예전의 반도체 소자에 사용되던 전도체는 가격이 저렴한 다결정 실리콘에 불순물을 도핑하여 사용하는 것이 일반적이었으나, 점차 집적도가 높아지고 고속, 저전압, 저저항화가 이어지면서 전도체로 금속이 사용되기 시작하였고, 근래에는 구리(Cu)가 많이 사용되는 추세이다. The most obvious change among semiconductor devices that are becoming highly integrated, high speed, and low voltage will be the replacement of the conductors that constitute the signal transmission line. In general, conductors used in the past semiconductor devices have been commonly used by doping impurities into low-cost polycrystalline silicon, but metals have been used as conductors since they have been increasingly integrated and have high speed, low voltage, and low resistance. (Cu) is a popular trend.

구리는 저항이 낮고 전도성이 좋은 금속이긴 하나, 증착공정이 되지 않아 도금공정을 해야 하고 공기중에서 쉽게 산화되는 등, 반응성이 좋아 반도체 소자 제조공정 중에 패턴을 형성하고 유지하는 것이 매우 까다롭다는 단점이 있다. 또 상기 구리의 반응성에 의한 패턴 손실은 전체적으로 패턴의 크기가 매우 미세하기 때문에 약간의 패턴 손실도 소자에 크게 영향을 미친다는 점에서 구리를 사용하는 반도체 제조공정은 기존 반도체 소자 제조공정보다 더욱 세심한 주의가 필요하다. Although copper is a metal with low resistance and good conductivity, it is difficult to form and maintain patterns during the manufacturing process of semiconductor devices because of its high reactivity such as plating process and easy oxidation in the air because it is not deposited. have. In addition, since the pattern loss due to the reactivity of copper is very fine in overall pattern size, even a slight loss of pattern greatly affects the device, so the semiconductor manufacturing process using copper is more careful than the conventional semiconductor device manufacturing process. Is needed.

이와 같은 이유로 구리를 사용하여 패턴을 형성한 웨이퍼의 표면을 가공하는 반도체 소자 제조공정의 각 공정 단계 후에는 필수적으로 형성된 구리 패턴의 표면 을 가공하여 구리 산화막을 제거하고 보호막을 형성해주는 공정이 이어져야 한다. For this reason, after each process step of the semiconductor device manufacturing process of processing the surface of the wafer on which the pattern is formed using copper, a process of removing the copper oxide film and forming the protective film by processing the surface of the formed copper pattern must be continued. .

통상 널리 이용되는 공정으로 NH3 가스를 플라즈마 상태로 만들어 구리 패턴의 표면과 반응시킴으로써 구리 산화막을 제거해주고 실리콘 질화막 계열의 막으로 표면을 덮어줌으로써 구리 패턴을 보호해주는 공정이 있다.A commonly used process is to remove a copper oxide layer by making NH 3 gas into a plasma state and reacting with the surface of the copper pattern, and to protect the copper pattern by covering the surface with a silicon nitride film-based film.

도면을 참조하여 종래 기술을 상세히 설명한다.The prior art will be described in detail with reference to the drawings.

도 1은 종래 기술에 의한 구리 패턴을 가진 웨이퍼의 표면을 특히 NH3 플라즈마를 이용하여 가공(표면처리)해주는 반도체 제조장치(100)를 개략적으로 도시한 도면이다.1 is a schematic view of a semiconductor manufacturing apparatus 100 for processing (surface) a surface of a wafer having a copper pattern according to the prior art, in particular using NH 3 plasma.

도 1을 참조하면, 종래 기술에 의한 NH3 플라즈마를 이용하여 구리 패턴을 가진 웨이퍼의 표면을 가공하는 반도체 제조장치(100)는 웨이퍼를 가공하기 위한 프로세스 챔버(110)와, 프로세스 챔버(110) 내부에 도입된 웨이퍼(W)가 안치되는 히팅블럭(140), 프로세스 챔버(110)에 NH3 가스를 주입하는 가스 도파관(120), 가스 도파관(120)을 통해 주입되는 가스를 프로세스 챔버(110) 내에 균일하게 분출하기 위한 샤워헤드(130), 웨이퍼(W)를 가공한 다음 프로세스 챔버(110) 내부의 반응후 가스와 반응 부산물을 외부로 배출하기 위한 배출관(150) 및 상기 배출관을 개폐하는 밸브(160)를 가지고 있다.Referring to FIG. 1, a semiconductor manufacturing apparatus 100 for processing a surface of a wafer having a copper pattern using NH 3 plasma according to the related art includes a process chamber 110 and a process chamber 110 for processing a wafer. The heating block 140 in which the wafer W introduced therein is placed, the gas waveguide 120 for injecting NH 3 gas into the process chamber 110, and the gas injected through the gas waveguide 120 are disposed in the process chamber 110. Shower head 130 for uniformly ejecting the inside), the wafer (W) after processing the discharge pipe 150 for discharging the gas and reaction by-products after the reaction inside the process chamber 110 to the outside and opening and closing the discharge pipe It has a valve 160.

종래 기술에 의한 NH3 플라즈마를 이용하여 구리 패턴을 가진 웨이퍼의 표면을 가공하는 방법은, 먼저 구리 패턴을 가진 웨이퍼(W)를 가공하는 프로세스 챔버(110) 내에 가공하고자 하는 웨이퍼(W)를 도입한 다음, 프로세스 챔버(110)를 밀폐 시키고 진공상태로 만든다. 다음으로 가스 도파관(120)을 통해 NH3 가스를 챔버내로 주입하고 RF 파워를 인가하여 프로세스 챔버(110) 내에 주입된 NH3 가스를 플라즈마 상태로 여기시킨다. 그러면 여기된 NH3 플라즈마가 상기 웨이퍼의 표면과 반응하여 웨이퍼(W) 표면에 생성된 구리 산화막 등을 제거한다. 가공이 끝난 후, 밸브(160)를 열어 반응후 가스와 반응 부산물을 프로세스 챔버(110) 밖으로 배출하고, 가공이 끝난 웨이퍼(W)를 프로세스 챔버(110) 밖으로 도출한다.The method of processing the surface of a wafer having a copper pattern using NH3 plasma according to the prior art, first introduced the wafer (W) to be processed into the process chamber 110 for processing the wafer (W) having a copper pattern Next, the process chamber 110 is sealed and vacuumed. Next, NH 3 gas is injected into the chamber through the gas waveguide 120, and RF power is applied to excite the NH 3 gas injected into the process chamber 110 into a plasma state. The excited NH 3 plasma then reacts with the surface of the wafer to remove a copper oxide film or the like formed on the surface of the wafer W. After the processing is completed, the valve 160 is opened to discharge the reaction gas and the reaction by-product out of the process chamber 110, and the processed wafer W is taken out of the process chamber 110.

상기 종래 기술에 의한 플라즈마를 이용하여 구리 패턴을 가진 웨이퍼의 표면을 가공하는 방법은 특히 웨이퍼의 열적 부담이 크다는 문제점이 있다. The method of processing the surface of a wafer having a copper pattern by using the plasma according to the prior art is particularly problematic in that the thermal burden on the wafer is large.

구리 패턴을 가진 웨이퍼의 표면을 가공할때 웨이퍼에 열을 가하게 되면 구리의 그레인 바운더리에는 결정 방향에 따른 열팽창의 불일치에 의해 장력이 작용하게 되는데, 공정 온도가 높아질수록 그 정도가 더욱 심해진다. 높은 열을 받은 구리 원자는 그 이동도(mobility)가 증가하게 되어, 온도로 인한 열팽창의 장력을 완화하는 특정한 방향으로 이동한다. 이러한 구리 원자의 이동은 구리 패턴의 특정한 부분이 불룩하게 부풀어 오르는 힐락(hillock) 현상을 야기하여 주위의 패턴과 단락되기도 하고, 이동해 간 구리 원자의 빈자리에는 마이그레이션 현상이 일어나 구리 패턴이 끊어지기도 한다. When heat is applied to the wafer when machining the surface of the copper patterned wafer, the tension is applied to the grain boundaries of the copper due to the inconsistency of thermal expansion according to the crystal direction. As the process temperature increases, the degree becomes more severe. Highly heated copper atoms increase their mobility, moving in a particular direction to alleviate the tension of thermal expansion due to temperature. The movement of copper atoms causes a hillock phenomenon in which a certain portion of the copper pattern bulges, resulting in a short circuit with the surrounding pattern, and a migration phenomenon at the vacant position of the moved copper atoms, thereby breaking the copper pattern.

특히 힐락 현상은 원자의 이동이 용이한 구리 패턴의 표면에 더 잦게 발생한다. 때문에 구리 패턴을 가진 웨이퍼의 표면을 가공하는 반도체 소자 제조공정은 소자의 신뢰성 및 안정성을 위해 고온 공정을 되도록 줄여주어 웨이퍼가 받는 열적 부담을 감소시켜야 한다는 기술적 과제가 있다.In particular, hillock phenomena occur more frequently on the surface of copper patterns, where atoms are easily transported. Therefore, a semiconductor device manufacturing process for processing a surface of a wafer having a copper pattern has a technical problem of reducing the thermal burden on the wafer by reducing the high temperature process for the reliability and stability of the device.

또 구리 패턴을 가진 웨이퍼의 표면을 가공하는 반도체 소자 제조공정의 하나로 구리 패턴을 가진 웨이퍼의 표면에 형성된 구리 산화막 등을 플라즈마를 이용하여 제거해준 다음 후속 공정으로 구리 패턴의 상부에 캡핑막을 덮어주는 공정이 널리 연구되고 있는데, 이 공정들이 모두 400℃가 넘는 고온의 공정들이기 때문에 웨이퍼가 받는 열적 부담이 크다는 단점이 있다. In addition, as a semiconductor device manufacturing process for processing the surface of the wafer having a copper pattern, a copper oxide film formed on the surface of the wafer having a copper pattern is removed by using plasma, and then a capping film is covered on the upper portion of the copper pattern in a subsequent process. This research is widely studied, and since these processes are all high temperature processes over 400 ° C, the thermal burden on the wafer is high.

특히 종래 기술에 의한 플라즈마를 이용하여 웨이퍼의 표면을 가공하는 방법은 플라즈마를 프로세스 챔버 내부에서 발생시키기 때문에 플라즈마를 발생시킬 때 인가되는 RF 파워 때문에 웨이퍼의 열적 부담을 더욱 가중시킨다. 또 챔버 내부에서 플라즈마를 발생시키려면 플라즈마 소스 가스를 충분히 주입해주어야 하는데, 이는 프로세스 챔버를 구성하는 각 부분에 물리적/화학적 손상을 주게 되고 챔버 내에 잔존하는 불순물 또는 먼지 입자의 원인이 되어 공정 효율을 떨어뜨린다.In particular, the method of processing the surface of the wafer using the plasma according to the prior art further increases the thermal burden of the wafer due to the RF power applied when generating the plasma because the plasma is generated inside the process chamber. In addition, in order to generate a plasma inside the chamber, a sufficient amount of plasma source gas must be injected, which causes physical and chemical damage to each part constituting the process chamber and causes impurities or dust particles remaining in the chamber to reduce process efficiency. Drop.

본 발명이 이루고자 하는 기술적 과제는, 플라즈마를 이용하여 구리 패턴을 가진 웨이퍼의 표면을 가공하는 반도체 소자 제조장치에 있어서, 웨이퍼의 열적 부담을 줄이고, 구리 패턴을 보호하는 캡핑막을 형성하는 공정 및 프로세스 챔버를 세정할 수 있는 공정들을 일련의 공정으로 진행할 수 있어서 불순물 입자 및 챔버 손상 감소, 공정시간을 단축할 수 있는 반도체 소자 제조장치를 제공함에 있다.The technical problem to be achieved by the present invention is a semiconductor device manufacturing apparatus for processing a surface of a wafer having a copper pattern using a plasma, the process and process chamber for reducing the thermal burden of the wafer and forming a capping film to protect the copper pattern It is to provide a semiconductor device manufacturing apparatus that can proceed to a series of processes that can be cleaned to reduce the impurity particles and chamber damage, and shorten the process time.

본 발명이 이루고자 하는 다른 기술적 과제는, 플라즈마를 이용하여 구리 패턴을 가진 웨이퍼의 표면을 가공하는 반도체 소자 제조방법에 있어서, 웨이퍼의 열 적 부담을 줄이고, 구리 패턴을 보호하는 캡핑막을 형성하는 공정 및 프로세스 챔버를 세정할 수 있는 공정들을 일련의 공정으로 진행할 수 있어서 불순물 입자 및 챔버 손상을 감소, 공정시간을 단축할 수 있는 반도체 소자 제조방법을 제공함에 있다.Another technical problem to be solved by the present invention is a semiconductor device manufacturing method for processing a surface of a wafer having a copper pattern using plasma, the process of forming a capping film to reduce the thermal burden of the wafer, and protect the copper pattern and Processes for cleaning the process chamber can be carried out in a series of processes to provide a semiconductor device manufacturing method that can reduce the impurity particles and chamber damage, and shorten the process time.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다. Technical problems of the present invention are not limited to the technical problems mentioned above, and other technical problems not mentioned will be clearly understood by those skilled in the art from the following description.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 플라즈마를 이용하여 구리 패턴을 가진 웨이퍼 표면을 가공하는 반도체 소자의 제조장치는, 웨이퍼를 가공하기 위한 프로세스 챔버, 프로세스 챔버에 가스를 주입하기 위한 가스 도파관, 가스 도파관으로부터 주입된 가스를 챔버 내에 균일하게 분출하기 위한 샤워헤드, 프로세스 챔버 내에 웨이퍼가 안치되는 히팅블록, 프로세스 챔버의 외부에서 NH3 플라즈마를 발생시키는 플라즈마 발생 모듈, 플라즈마 발생 모듈로부터 발생된 NH3 플라즈마를 프로세스 챔버로 주입하기 위한 플라즈마 도파관, 프로세스 챔버 내부의 가스를 외부로 배출시키기 위한 배출관, 배출관을 개폐하는 밸브를 포함한다.An apparatus for manufacturing a semiconductor device for processing a wafer surface having a copper pattern using a plasma according to an embodiment of the present invention for achieving the above technical problem, a process chamber for processing a wafer, injecting gas into the process chamber For gas waveguides, shower heads for uniformly ejecting the gas injected from the gas waveguide into the chamber, a heating block in which the wafer is placed in the process chamber, a plasma generation module for generating NH 3 plasma outside the process chamber, and a plasma generation module A plasma waveguide for injecting the generated NH 3 plasma into the process chamber, a discharge pipe for discharging the gas inside the process chamber to the outside, and a valve for opening and closing the discharge pipe.

플라즈마 발생 모듈은 NF3 플라즈마를 추가로 발생시킬 수 있다.The plasma generation module may further generate an NF 3 plasma.

상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 의한 반도체 소자 제조방법은, 구리 패턴을 가진 웨이퍼를 준비하고, 프로세스 챔버 내에 웨이퍼를 도입하고, 프로세스 챔버의 외부에 있는 플라즈마 발생 모듈에서 NH3 플라즈마를 발생시키고, 상기 프로세스 챔버 내에 NH3 플라즈마를 주입하여 웨이퍼의 표면을 가공하고, 웨이퍼를 가공한 후 프로세스 챔버 내의 반응 후 가스를 배출하고, 웨이퍼를 프로세스 챔버로부터 도출하는 것을 포함한다.The semiconductor device manufacturing method according to an embodiment of the present invention for achieving the above another technical problem, preparing a wafer having a copper pattern, introducing the wafer into the process chamber, NH in the plasma generation module outside the process chamber generating a plasma and 3, involves discharging the reaction gas in the after injection after the NH 3 plasma process to the surface of the wafer, machining a wafer process chamber, the wafer derived from the process chamber into the process chamber.

웨이퍼의 표면을 가공하는 공정은 웨이퍼의 표면에 발생된 구리 산화막을 제거하는 공정일 수 있다.The process of processing the surface of the wafer may be a process of removing the copper oxide film generated on the surface of the wafer.

웨이퍼의 표면을 가공하는 공정은 100 내지 200W의 RF 파워, 300 내지 500℃의 온도, 50 내지 100SCCM의 NH3 플라즈마로 10 내지 30초간 진행할 수 있다.The process of processing the surface of the wafer may be performed for 10 to 30 seconds with an RF power of 100 to 200 W, a temperature of 300 to 500 ° C., and an NH 3 plasma of 50 to 100 SCCM.

웨이퍼의 표면을 가공한 다음 연속 공정으로 실리콘 질화막 계열의 캡핑막을 더 형성할 수 있다.After processing the surface of the wafer, a silicon nitride film-based capping film may be further formed in a continuous process.

웨이퍼 상에 캡핑막을 더 형성하는 것은 SiH4 가스와 POCl3 가스를 프로세스 챔버에 직접 주입하고 플라즈마를 발생시켜 진행할 수 있다.Further forming the capping film on the wafer may proceed by directly injecting SiH 4 gas and POCl 3 gas into the process chamber and generating a plasma.

웨이퍼를 프로세스 챔버로부터 도출한 다음, 플라즈마 발생 모듈에서 NF3 플라즈마를 발생시키고, 프로세스 챔버에 주입하여 프로세스 챔버를 세정하는 공정을 더 진행할 수 있다.After the wafer is removed from the process chamber, the plasma generating module may further generate a NF 3 plasma, and may be injected into the process chamber to further clean the process chamber.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 각 구성 요소들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Specific details of other embodiments are included in the detailed description and the drawings. Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments described below in detail with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various forms, and only the present embodiments are intended to complete the disclosure of the present invention, and the general knowledge in the art to which the present invention pertains. It is provided to fully convey the scope of the invention to those skilled in the art, and the present invention is defined only by the scope of the claims. In the drawings, the size and relative size of each component may be exaggerated for clarity. Like reference numerals refer to like elements throughout.

"및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.“And / or” includes each and all combinations of one or more of the items mentioned.

명세서에서 사용되는 "구비한다(comprises)", "구비하는(comprising)", "포함한다(includes)", "포함하는(including)" 및/또는 "가진(having)" 등의 용어는 명세서에 구체적으로 기술된 형태의 모양, 응용, 단계, 동작, 소자, 및/또는 요소에 다른 형태의 모양, 응용, 단계, 동작, 소자, 요소, 및/또는 그 그룹 등의 실시나 추가를 배제하지 않는다. As used herein, the terms “comprises”, “comprising”, “includes”, “including” and / or “having” are used in the specification. Does not exclude the implementation or addition of other forms of shapes, applications, steps, operations, elements, elements, and / or groups thereof to the forms, applications, steps, operations, elements, and / or elements of the forms specifically described. .

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.Unless otherwise defined, all terms (including technical and scientific terms) used in the present specification may be used in a sense that can be commonly understood by those skilled in the art. In addition, the terms defined in the commonly used dictionaries are not ideally or excessively interpreted unless they are specifically defined clearly.

이하, 본 발명의 일 실시예를 도면을 참조하여 상세히 설명한다. 본 도면들은 발명의 사상이 모호하게 해석되는 것을 방지하기 위하여 개략적으로 도시하였 다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings. The drawings are schematically illustrated in order to prevent the idea of the invention from being ambiguously interpreted.

도 2는 본 발명의 일 실시예에 의한 플라즈마를 이용하여 구리 패턴을 가진 웨이퍼의 표면을 가공하는 반도체 소자 제조장치를 개략적으로 도시한 도면이다.FIG. 2 is a view schematically illustrating a semiconductor device manufacturing apparatus for processing a surface of a wafer having a copper pattern using plasma according to an embodiment of the present invention.

도 2를 참조하면, 본 발명의 일 실시예에 의한 플라즈마를 이용하여 구리 패턴을 가진 웨이퍼의 표면을 가공하는 반도체 소자 제조장치(200)는 웨이퍼를 가공하기 위한 프로세스 챔버(210)와, 프로세스 챔버(210) 내부에 도입된 웨이퍼(W)가 안치되는 히팅블럭(240), 프로세스 챔버(210) 내부에 반응 가스를 주입하기 위한 가스 도파관(220), 가스 도파관(220)을 통해 주입된 가스를 프로세스 챔버(210) 내에 균일하게 분출하기 위한 샤워헤드(230), 프로세스 챔버(210)의 외부에 장착되어 반응 가스를 플라즈마로 변환하기 위한 플라즈마 발생 모듈(270), 플라즈마 발생 모듈(270)에서 발생된 플라즈마를 프로세스 챔버(210) 내부로 주입하기 위한 플라즈마 도파관(280), 웨이퍼(W)를 가공한 다음 프로세스 챔버(210) 내부의 반응후 가스와 반응 부산물을 외부로 배출하기 위한 배출관(250) 및 배출관(250)을 개폐하기 위한 밸브(260)를 포함한다.2, a semiconductor device manufacturing apparatus 200 for processing a surface of a wafer having a copper pattern using plasma according to an embodiment of the present invention includes a process chamber 210 for processing a wafer, and a process chamber. The gas injected through the heating block 240 in which the wafer W introduced into the 210 is placed, the gas waveguide 220 for injecting the reaction gas into the process chamber 210, and the gas waveguide 220 are disposed. Shower head 230 for uniformly ejecting in the process chamber 210, the plasma generating module 270, the plasma generating module 270 to be mounted on the outside of the process chamber 210 to convert the reaction gas into plasma Plasma waveguide 280 for injecting the prepared plasma into the process chamber 210, a wafer for processing the wafer W, and then discharging the gas and reaction by-products after the reaction in the process chamber 210 to the outside. And a valve 260 for opening and closing the outlet pipe 250 and the discharge pipe 250.

본 발명의 일 실시예에 의한 플라즈마를 이용하여 구리 패턴을 가진 웨이퍼의 표면을 가공하는 반도체 제조장치(200)는 웨이퍼 가공을 위한 플라즈마를 프로세스 챔버(210) 내부에서 발생시킬 수 있으면서 외부의 플라즈마 발생 모듈(270)와도 연계되어 있어서 외부 플라즈마 발생 모듈(270)로부터 발생된 플라즈마를 직접 공급받을 수 있다. The semiconductor manufacturing apparatus 200 for processing a surface of a wafer having a copper pattern using plasma according to an embodiment of the present invention may generate plasma for processing the wafer in the process chamber 210 while generating an external plasma. In addition, the module 270 may be directly supplied with the plasma generated from the external plasma generating module 270.

외부 플라즈마 발생 모듈(270)로부터 직접 플라즈마를 공급받을 경우, 플라 즈마 발생시 인가되는 RF 파워로부터 기인하는 고온 공정을 생략할 수 있어서 프로세스(210) 챔버 내부에 도입되어 있는 웨이퍼(W)에 열적 부담을 주지 않는다.When the plasma is directly supplied from the external plasma generating module 270, the high temperature process resulting from the RF power applied when the plasma is generated can be omitted, thereby thermally burdening the wafer W introduced into the process 210 chamber. Do not give.

웨이퍼(W)의 표면을 가공하는 공정에서 플라즈마를 내부에서 발생시키지 않고 외부에서 발생시켰기 때문에 내부에서 플라즈마를 발생시키는 방법을 사용하여 웨이퍼(W)의 표면에 실리콘 질화막 계열의 캡핑막을 형성하는 공정을 안정적으로 웨이퍼 표면을 가공하는 공정과 연속으로 진행할 수 있다.In the process of processing the surface of the wafer W, since the plasma is generated externally instead of internally, a process of forming a silicon nitride film-based capping film on the surface of the wafer W using a method of generating the plasma internally is performed. It can proceed continuously with the process of processing a wafer surface stably.

웨이퍼 가공이 모두 끝난 후, 프로세스 챔버(210)를 세정할 경우, 외부 플라즈마 발생 모듈(270)에서 세정을 위한 플라즈마, 구체적으로는 NF3 플라즈마를 발생시켜 프로세스 챔버(210)내에 주입하고 프로세스 챔버 세정 공정을 진행할 수 있다. 세정을 위한 NF3 플라즈마를 프로세스 챔버(210) 내부에서 발생시킬 경우 프로세스 챔버(210) 내부의 여러 부위를 손상시키거나 불순물 또는 먼지 입자가 동반하여 발생하므로 외부 플라즈마 발생 모듈(270)에서 NF3 플라즈마를 발생시켜 프로세스 챔버(210)에 주입하는 것이 좋다.When the process chamber 210 is cleaned after the wafer processing is completed, the external plasma generating module 270 generates plasma for cleaning, specifically, NF 3 plasma, and injects the process chamber 210 into the process chamber 210 to clean the process chamber. The process can proceed. When to generate a NF3 plasma for cleaning inside the process chamber 210. The process chamber 210, damage to various parts of the inside or impurities or dust particles are accompanied by generation because the NF 3 plasma outside the plasma generating module 270 Generated and injected into the process chamber 210.

도 3은 본 발명의 일 실시예에 의한 플라즈마를 이용하여 구리 패턴을 가진 웨이퍼의 표면을 가공하는 반도체 소자 제조방법을 단계별로 나타낸 흐름도이다.3 is a flowchart illustrating a method of manufacturing a semiconductor device for processing a surface of a wafer having a copper pattern using plasma according to an embodiment of the present invention.

도 2 및 도 3을 참조하여, 본 발명의 일 실시예에 의한 플라즈마를 이용하여 구리 패턴을 가진 웨이퍼의 표면을 가공하는 반도체 소자 제조방법을 설명한다.2 and 3, a method of manufacturing a semiconductor device for processing a surface of a wafer having a copper pattern using plasma according to an embodiment of the present invention will be described.

먼저, 프로세스 챔버(210)의 도어(미도시)를 열고 가공하고자 하는 웨이퍼를 프로세스 챔버(210) 내에 도입하여 히팅블럭(240) 상에 안치한다.(S11) 다음, 프로 세스 챔버(240)의 도어를 닫고 진공펌프(미도시)를 가동하여 프로세스 챔버(210) 내부를 진공화한다.(S12) 외부 플라즈마 발생 모듈(270)에서 웨이퍼(W)의 표면을 가공하는데 사용할 플라즈마, 구체적으로는 NH3 플라즈마를 발생시킨다.(S13)First, a door (not shown) of the process chamber 210 is opened and a wafer to be processed is introduced into the process chamber 210 and placed on the heating block 240 (S11). Next, the process chamber 240 The door is closed and a vacuum pump (not shown) is operated to vacuum the inside of the process chamber 210. (S12) The plasma to be used for processing the surface of the wafer W in the external plasma generating module 270, specifically NH 3 Generate a plasma (S13).

상기 외부 플라즈마 발생 모듈(270)에서 플라즈마를 발생시키는 단계(S13)는 상기 프로세스 챔버(210)를 진공화하는 단계(S12)와 별개의 공간에서 수행되는 공정이므로 순서에 상관이 없다. 다만, 본 발명의 일 실시예에 의한 플라즈마를 이용하여 구리 패턴을 가진 웨이퍼의 표면을 가공하는 반도체 소자 제조방법이 모호하게 해석되는 것을 방지하기 위하여 순서적으로 진행되는 것처럼 나타낸 것이다. 그러므로 외부 플라즈마 발생 모듈(270)에서 이미, 또는 항상 플라즈마를 발생시킨 상태라면 도 3의 흐름도에서 S13 단계는 의미를 갖지 않을 수도 있을 것이고, 프로세스 챔버(210)를 진공화할 필요가 없거나 전 공정에서 진공화가 되어 있어서 진공화 단계(S12)가 의미를 갖지 않을 수도 있다. The step S13 of generating the plasma in the external plasma generation module 270 is a process performed in a separate space from the step S12 of evacuating the process chamber 210, and thus, the order may be irrelevant. However, the semiconductor device manufacturing method for processing the surface of the wafer having the copper pattern using the plasma according to an embodiment of the present invention is shown as proceeding in order to prevent the interpretation is ambiguous. Therefore, step S13 in the flowchart of FIG. 3 may not have meaning if the external plasma generation module 270 has already generated plasma or has always generated plasma, and there is no need to evacuate the process chamber 210 or vacuum in the entire process. The vacuuming step (S12) may not be meaningful because it is being made.

도 3은 한 매의 웨이퍼를 가공하는 것을 예로 하고 있기 때문에 여러 매의 웨이퍼를 연속으로 가공하는 공정이라면 매번 플라즈마를 발생시키지 않고 항시 플라즈마를 발생시키고 있을 것이다. 또, 여러 매의 웨이퍼를 가공한다거나 하여 1회의 가공 공정으로 부족한 경우 플라즈마를 재차 주입하며 공정을 진행할 수도 있을 것이다. 즉, 도 3의 흐름도에서 S12 단계와 S13 단계는 서로 순서가 바뀔 수도 있고 각기 생략될 수도 있으며, 같은 단계의 공정이 중복되어 수행되는 경우를 포함한다.  In FIG. 3, since one wafer is processed, if a process of processing a plurality of wafers is performed continuously, the plasma will always be generated without generating a plasma each time. In addition, when a plurality of wafers are processed, and in one process, the process is insufficient, plasma may be injected again. That is, in the flowchart of FIG. 3, steps S12 and S13 may be reversed or may be omitted, respectively, and include a case where the same steps are performed in duplicate.

다음, 플라즈마 발생 모듈(270)에서 발생된 플라즈마를 프로세스 챔버(210)에 주입한다.(S14) 그러면 주입된 플라즈마가 프로세스 챔버(210) 내부의 히팅블럭(240) 상에 안치되어 있는 웨이퍼(W)의 표면과 반응하여 웨이퍼(W)의 표면을 가공하게 된다.(S15) 웨이퍼(W)의 표면을 가공하는 공정이 진행되었으면 프로세스 챔버(210)에 퍼지 가스를 가스 도파관(220) 또는 별도의 퍼지 가스 도파관(미도시)을 통해 주입하고 밸브(260)를 개방하여 배출관(250)으로 반응 후의 가스 및 반응 부산물 등을 배출한다.(S16) Next, the plasma generated by the plasma generation module 270 is injected into the process chamber 210. (S14) Then, the injected plasma is placed on the heating block 240 inside the process chamber 210. The surface of the wafer W is processed by reacting with the surface of the wafer W. (S15) When the process of processing the surface of the wafer W is performed, purge gas is applied to the process chamber 210 by the gas waveguide 220 or a separate process. Injected through a purge gas waveguide (not shown) and open the valve 260 to discharge the gas and the reaction by-products after the reaction to the discharge pipe 250. (S16)

모든 과정이 진행되었으면 프로세스 챔버(S17)의 도어를 열고 가공이 끝난 웨이퍼(W)를 도출한다.When all the processes have proceeded, the door of the process chamber S17 is opened and the processed wafer W is drawn.

플라즈마로 웨이퍼 표면을 가공하는 공정은 바람직하게는 NH3 플라즈마 공정이고, 100 내지 200W의 RF 파워, 300 내지 500℃의 온도, 50 내지 1000SCCM의 유량으로 10초 내지 30초간 진행할 수 있다.The process of processing the wafer surface with plasma is preferably an NH 3 plasma process, and may proceed for 10 to 30 seconds at an RF power of 100 to 200 W, a temperature of 300 to 500 ° C., and a flow rate of 50 to 1000 SCCM.

도 4는 본 발명의 일 실시예에 의한 플라즈마를 이용하여 구리 패턴을 가진 웨이퍼의 표면을 가공하는 반도체 소자 제조방법에 캡핑막을 형성하는 공정이 연속으로 수행되는 경우와 프로세스 챔버를 세정하기 위한 공정이 연계되어 수행되는 경우를 일련의 과정으로 나타낸 흐름도이다.4 illustrates a case in which a process of forming a capping layer is continuously performed and a process for cleaning a process chamber in a method of manufacturing a semiconductor device for processing a surface of a wafer having a copper pattern using plasma according to an embodiment of the present invention. This is a flowchart showing a case of being executed in conjunction with a series of processes.

도 2 및 도 4를 참조하면, 웨이퍼의 표면을 가공하는 공정 직후에 캡핑막을 형성하는 공정이 연속으로 진행되고(S26), 프로세스 챔버에서 웨이퍼를 도출(S28)한 다음 플라즈마 발생 모듈(270)에서 프로세스 챔버(210)를 세정하기 위한 플라즈 마, 구체적으로는 NF3 플라즈마를 발생(S29)시킨 다음 프로세스 챔버(210)로 주입하여(S30) 프로세스 챔버(210) 내부를 세정한다.(S31) 세정이 끝난 후 세정 후 가스와 세정 부산물을 배출관(250)을 통해 배출한다.(S32) 2 and 4, the process of forming the capping film immediately after the process of processing the surface of the wafer is continuously performed (S26), the wafer is drawn out of the process chamber (S28), and then the plasma generating module 270 is processed. Plasma for cleaning the process chamber 210, specifically, NF 3 plasma is generated (S29) and then injected into the process chamber 210 (S30) to clean the inside of the process chamber 210. (S31) After the end of the cleaning gas and cleaning by-products are discharged through the discharge pipe 250. (S32)

상기 캡핑막을 형성하는 이유는 플라즈마를 이용하여 웨이퍼(W) 상의 구리 패턴의 표면에 형성되어 있던 구리 산화막을 제거한 직후, 상기 구리 패턴이 다시 산화되거나 하지 않도록 표면을 보호해주기 위함이다. 상기 캡핑막을 형성하는 공정은 웨이퍼(W)를 가공하는 공정을 수행한 다음, 웨이퍼를 도출하지 않은 상태에서 수행된다. 웨이퍼(W)의 표면을 가공하는 공정이 종료되는 시점에 가스 도파관(220)으로 SiH4, POCl3 가스 중 어느 하나 이상을 주입하고 프로세스 챔버(210) 내부에서 플라즈마로 변환시켜 웨이퍼(W) 상에 캡핑막을 형성한다. 상기 캡핑막은 실리콘 질화막 계열의 막으로 구체적으로는 SixNy 또는 PxSiyNz 막일 수 있다. 원하는 두께의 캡핑막이 형성되면 배출관(250)을 통해 반응 후의 가스 및 반응 부산물 등을 배출한 다음, 도어(미도시)를 열고 웨이퍼(W)를 도출한다. 이렇게 캡핑막을 형성해주는 후속 공정을 연속으로 진행할 경우 공정과 공정간의 삽입공정(세정 공정 등)도 배제할 수 있을뿐만 아니라 각 공정간의 쿨타임과 워밍업타임도 줄일 수 있어서 생산성을 높일 수 있다.The reason for forming the capping film is to protect the surface so that the copper pattern is not oxidized again immediately after removing the copper oxide film formed on the surface of the copper pattern on the wafer W using plasma. The capping film forming process is performed after the wafer W is processed, and then the wafer is not drawn out. At the end of the process of processing the surface of the wafer W, at least one of SiH 4 and POCl 3 gas is injected into the gas waveguide 220 and converted into a plasma in the process chamber 210 to convert the plasma onto the wafer W. A capping film is formed in the. The capping film may be a silicon nitride film-based film, and specifically, may be a Si x N y or a P x Si y N z film. When the capping film having a desired thickness is formed, the gas and the reaction by-products are discharged through the discharge pipe 250, and then a door (not shown) is opened to derive the wafer (W). When the subsequent process of forming the capping film is continuously performed, not only the insertion process (cleaning process, etc.) between the process and the process can be excluded, but also the cool time and the warm-up time between the processes can be reduced, thereby increasing productivity.

또한, 상기 프로세스 챔버(210)를 세정하는 공정은 가공이 끝난 웨이퍼(W)를 도출한 다음, 플라즈마 발생 모듈(270)에 NF3 가스를 주입하고 플라즈마로 변환하여 플라즈마 도파관(280)을 통하여 프로세스 챔버(210) 내부에 주입함으로써 수행할 수 있다. 프로세스 챔버(210)를 세정하기 위한 공정은 프로세스 챔버(210) 내부에서 플라즈마를 발생시키는 경우 보다 플라즈마 발생 모듈(270)에서 플라즈마를 발생시켜 프로세스 챔버(210)로 주입하는 것이 자체적으로 프로세스 챔버(210) 내부의 각 부분에 손상을 덜 줄 뿐아니라 불순물 또는 먼지 입자 발생률이 낮아서 세정 효과가 좋다.In addition, the process of cleaning the process chamber 210 is derived from the processed wafer (W), and then injected with NF 3 gas into the plasma generating module 270 and converted into plasma to process through the plasma waveguide 280 It may be performed by injecting into the chamber 210. In the process for cleaning the process chamber 210, the plasma generation module 270 generates and injects the plasma into the process chamber 210 rather than generating the plasma in the process chamber 210. In addition to less damage to each part of the interior, it is good cleaning effect due to the low occurrence rate of impurities or dust particles.

도 4의 흐름도에는 웨이퍼 표면을 가공하는 공정 및 캡핑막을 형성하는 공정과 프로세스 챔버를 세정하는 공정이 일련의 공정으로 진행되는 것처럼 나타나 있지만, 상기 프로세스 챔버를 세정하는 공정은 상기 플라즈마를 이용하여 웨이퍼 표면을 가공하는 공정 및 상기 웨이퍼 표면에 캡핑막을 형성하는 공정들의 유무와 상관없이 독자적으로도 수행될 수 있다. 프로세스 챔버를 세정하는 공정은 웨이퍼를 가공 또는 캡핑막을 증착하는 공정이 끝날 때마다 수행되는 것이 아니고 필요시 수행되는 공정이기 때문이다.Although the flow chart of FIG. 4 shows that the process of processing the wafer surface, the process of forming the capping film, and the process of cleaning the process chamber proceed as a series of processes, the process of cleaning the process chamber is performed by using the plasma. Irrespective of the process of processing and the process of forming a capping film on the wafer surface may be performed independently. This is because the process of cleaning the process chamber is not performed every time the process of processing the wafer or depositing the capping film is performed, but is performed when necessary.

본 발명의 일 실시예에서는 웨이퍼의 표면을 가공하는 공정과 캡핑막을 증착하는 공정 및 프로세스 챔버를 세정하는 공정들이 연속 공정으로 수행될 수 있다는 것과 가스를 바꾸어 플라즈마를 발생시킴으로써 세 공정들이 서로 용이하게 호환될 수 있다는 점을 보이기 위해 설명한 것이다.In one embodiment of the present invention, the process of processing the surface of the wafer, the process of depositing the capping film, and the process of cleaning the process chamber may be performed in a continuous process, and the three processes are easily compatible with each other by generating a plasma by changing gas. It is explained to show that it can be.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.Although embodiments of the present invention have been described above with reference to the accompanying drawings, those skilled in the art to which the present invention pertains may implement the present invention in other specific forms without changing the technical spirit or essential features thereof. I can understand that. Therefore, it should be understood that the embodiments described above are exemplary in all respects and not restrictive.

상술한 바와 같이 본 발명에 따른 플라즈마를 이용하여 구리 패턴을 가진 웨이퍼의 표면을 가공하는 반도체 소자 제조방법 및 장치는 플라즈마 발생시 요구되는 RF 파워로 인한 열적 부담이 없고, 불순물 입자 및 챔버 손상을 감소시키며 공정에 소요되는 시간도 단축시킬 수 있고, 다른 공정들과 연속적으로 이어질 수 있다.As described above, a semiconductor device manufacturing method and apparatus for processing a surface of a wafer having a copper pattern using a plasma according to the present invention are free from thermal burden due to RF power required for plasma generation, and reduce impurity particles and chamber damage. The time required for the process can also be shortened and can be continued with other processes.

Claims (9)

웨이퍼를 가공하기 위한 프로세스 챔버,Process chambers for processing wafers, 상기 프로세스 챔버에 가스를 주입하기 위한 가스 도파관,A gas waveguide for injecting gas into the process chamber, 상기 가스 도파관으로부터 주입된 가스를 챔버 내에 균일하게 분출하기 위한 샤워헤드,Shower head for uniformly ejecting the gas injected from the gas waveguide into the chamber, 상기 프로세스 챔버 내에 웨이퍼가 안치되는 히팅블록,Heating block in which the wafer is placed in the process chamber, 상기 프로세스 챔버의 외부에서 NH3 플라즈마를 발생시키는 플라즈마 발생 모듈,A plasma generation module generating NH 3 plasma outside the process chamber; 상기 플라즈마 발생 모듈로부터 발생된 NH3 플라즈마를 프로세스 챔버로 주입하기 위한 플라즈마 도파관,A plasma waveguide for injecting NH 3 plasma generated from the plasma generation module into a process chamber, 상기 프로세스 챔버 내부의 가스를 외부로 배출시키기 위한 배출관,A discharge pipe for discharging the gas inside the process chamber to the outside; 상기 배출관을 개폐하는 밸브를 포함하는 반도체 소자 제조장치.Semiconductor device manufacturing apparatus comprising a valve for opening and closing the discharge pipe. 제 1항에 있어서,The method of claim 1, 상기 플라즈마 발생 모듈은 NF3 플라즈마를 추가로 발생시킬 수 있는 반도체 소자 제조장치.The plasma generating module is a semiconductor device manufacturing apparatus that can further generate an NF 3 plasma. 구리 패턴을 가진 웨이퍼를 준비하고,Prepare a wafer with a copper pattern, 웨이퍼를 가공하기 위한 프로세스 챔버 내에 상기 웨이퍼를 도입하고,Introducing the wafer into a process chamber for processing the wafer, 상기 프로세스 챔버의 외부에 있는 플라즈마 발생 모듈에서 NH3 플라즈마를 발생시키고,Generating an NH 3 plasma in a plasma generating module outside of the process chamber, 상기 프로세스 챔버 내에 상기 플라즈마 발생 모듈에서 발생된 NH3 플라즈마를 주입하여 상기 웨이퍼의 표면을 가공하고,Injecting NH 3 plasma generated in the plasma generation module into the process chamber to process the surface of the wafer, 상기 웨이퍼를 가공한 후 상기 프로세스 챔버 내의 반응 후 가스를 배출하고,After processing the wafer and exhausting the gas after the reaction in the process chamber, 상기 웨이퍼를 상기 프로세스 챔버로부터 도출하는 것을 포함하는 반도체 소자 제조방법.And extracting the wafer from the process chamber. 제 3항에 있어서,The method of claim 3, wherein 상기 웨이퍼의 표면을 가공하는 공정은 상기 웨이퍼의 표면에 발생된 구리 산화막을 제거하는 공정인 반도체 소자 제조방법.The process of processing the surface of the wafer is a step of removing a copper oxide film generated on the surface of the wafer. 제 3항에 있어서,The method of claim 3, wherein 상기 웨이퍼의 표면을 가공하는 공정은 100 내지 200W의 RF 파워, 300 내지 500℃의 온도, 50 내지 100SCCM의 NH3 플라즈마로 10 내지 30초간 진행하는 반도체 소자 제조방법.The process of processing the surface of the wafer is a semiconductor device manufacturing method that proceeds for 10 to 30 seconds with an RF power of 100 to 200W, a temperature of 300 to 500 ℃, NH 3 plasma of 50 to 100SCCM. 제 3항에 있어서,The method of claim 3, wherein 상기 웨이퍼의 표면을 가공한 다음 연속 공정으로 캡핑막을 더 형성하는 반도체 소자 제조방법.And processing the surface of the wafer and then further forming a capping film in a continuous process. 제 6항에 있어서,The method of claim 6, 상기 캡핑막은 실리콘 질화막 계열의 막인 반도체 소자 제조방법.The capping film is a semiconductor device manufacturing method of a silicon nitride film-based film. 제 6항에 있어서,The method of claim 6, 상기 웨이퍼 상에 캡핑막을 더 형성하는 것은 SiH4 가스와 POCl3 가스를 상기 프로세스 챔버에 직접 주입하고 플라즈마를 발생시켜 진행하는 반도체 소자 제조방법.Forming a capping film on the wafer further comprises the step of directly injecting SiH 4 gas and POCl 3 gas into the process chamber and generating a plasma. 제 3항에 있어서,The method of claim 3, wherein 상기 웨이퍼를 프로세스 챔버로부터 도출한 다음, 상기 플라즈마 발생 모듈에서 NF3 플라즈마를 발생시키고, 상기 프로세스 챔버에 주입하여 상기 프로세스 챔버를 세정하는 공정을 더 진행하는 반도체 소자 제조방법.Extracting the wafer from the process chamber, and then generating an NF 3 plasma in the plasma generation module, and injecting the wafer into the process chamber to clean the process chamber.
KR1020050130011A 2005-12-26 2005-12-26 Apparatus for treating surface of wafer having cu patterns using plasma and manufacturing method thereof KR20070068185A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050130011A KR20070068185A (en) 2005-12-26 2005-12-26 Apparatus for treating surface of wafer having cu patterns using plasma and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050130011A KR20070068185A (en) 2005-12-26 2005-12-26 Apparatus for treating surface of wafer having cu patterns using plasma and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR20070068185A true KR20070068185A (en) 2007-06-29

Family

ID=38366673

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050130011A KR20070068185A (en) 2005-12-26 2005-12-26 Apparatus for treating surface of wafer having cu patterns using plasma and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR20070068185A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101380876B1 (en) * 2008-01-22 2014-04-10 삼성디스플레이 주식회사 Metal line, method of forming the same and a display using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101380876B1 (en) * 2008-01-22 2014-04-10 삼성디스플레이 주식회사 Metal line, method of forming the same and a display using the same

Similar Documents

Publication Publication Date Title
US5403434A (en) Low-temperature in-situ dry cleaning process for semiconductor wafer
CN109216186B (en) Etching method and residue removing method
KR100447284B1 (en) Method of cleaning chemical vapor deposition chamber
KR102245729B1 (en) Method and apparatus for precleaning a substrate surface prior to epitaxial growth
US5405492A (en) Method and apparatus for time-division plasma chopping in a multi-channel plasma processing equipment
KR100943588B1 (en) Process for producing semiconductor device and substrate treating apparatus
US7344983B2 (en) Clustered surface preparation for silicide and metal contacts
WO2014179087A1 (en) Cobalt removal for chamber clean or pre-clean process
JP2000150498A (en) Chemical vapor phase growth device and thin film forming method
KR102562226B1 (en) Isotropic etching of films using atomic layer control
CN108885996B (en) Selective etching method for silicon oxide film
KR101678266B1 (en) Device for producing and method for producing semiconductor device
KR101276258B1 (en) Apparatus and method for manufacturing semiconductor devices
JP2018207088A (en) Etching method
TW201843733A (en) Etching method and etching device
KR101716535B1 (en) Etching apparatus and etching method
US20220189777A1 (en) Film formation method and film formation apparatus
WO2018220973A1 (en) Etching method
US9093264B2 (en) Methods and apparatus for forming silicon passivation layers on germanium or III-V semiconductor devices
US8097541B2 (en) Method for surface treating semiconductor
KR20070068185A (en) Apparatus for treating surface of wafer having cu patterns using plasma and manufacturing method thereof
US20060062913A1 (en) Process for depositing btbas-based silicon nitride films
KR100328744B1 (en) Apparatus and method for forming AL2O3 on wafer
KR100685826B1 (en) Deposition apperature and method for deposition using thereof
KR20080062112A (en) Cleaning method for thin film deposition apparatus

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination