KR101380876B1 - Metal line, method of forming the same and a display using the same - Google Patents

Metal line, method of forming the same and a display using the same

Info

Publication number
KR101380876B1
KR101380876B1 KR1020080006698A KR20080006698A KR101380876B1 KR 101380876 B1 KR101380876 B1 KR 101380876B1 KR 1020080006698 A KR1020080006698 A KR 1020080006698A KR 20080006698 A KR20080006698 A KR 20080006698A KR 101380876 B1 KR101380876 B1 KR 101380876B1
Authority
KR
South Korea
Prior art keywords
film
copper
silicon
plasma treatment
silicon nitride
Prior art date
Application number
KR1020080006698A
Other languages
Korean (ko)
Other versions
KR20090080748A (en
Inventor
김성렬
최용모
양성훈
오화열
윤갑수
최재호
김성훈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020080006698A priority Critical patent/KR101380876B1/en
Priority to US12/332,249 priority patent/US8174660B2/en
Publication of KR20090080748A publication Critical patent/KR20090080748A/en
Application granted granted Critical
Publication of KR101380876B1 publication Critical patent/KR101380876B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495—Thickness [relative or absolute]
    • Y10T428/24967—Absolute thicknesses specified
    • Y10T428/24975—No layer or component greater than 5 mils thick

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 금속 배선, 그 형성 방법 및 이를 이용한 표시 장치에 관한 것이다.The present invention relates to a metal wiring, a method of forming the same, and a display device using the same.

본 발명에 의하면 CuO/Cu 적층 구조의 금속 배선의 저항 증가 및 블리스터를 방지하기 위해 예를들어 질소 함유 가스와 실리콘 함유 가스를 이용하여 플라즈마 처리하거나, 수소 또는 아르곤 가스와 실리콘 함유 가스를 이용하여 플라즈마 처리한다.According to the present invention, in order to prevent resistance increase and blister of the metal wiring of the CuO / Cu laminated structure, for example, plasma treatment using nitrogen-containing gas and silicon-containing gas, or hydrogen or argon gas and silicon-containing gas is used. Plasma treatment.

이에 따라 구리층 상부에 SiNx막 또는 Si막 등의 플라즈마 처리막이 얇게 형성되어 구리층의 저항 증가를 방지하고, CuO의 손상에 의한 블리스터의 발생을 방지할 수 있다. 따라서, 구리층을 이용한 금속 배선의 신뢰성을 향상시킬 수 있고, 이에 따라 디바이스의 신뢰성을 향상시킬 수 있다.As a result, a thin plasma treatment film such as an SiNx film or an Si film is formed on the copper layer to prevent an increase in resistance of the copper layer and to prevent blister generation due to CuO damage. Therefore, the reliability of the metal wiring using a copper layer can be improved, and therefore, the reliability of a device can be improved.

구리막, 블리스터, CuO, 플라즈마, 실리콘 함유 가스, SiH4 Copper Film, Blister, CuO, Plasma, Silicon-Containing Gas, SiH4

Description

금속 배선, 그 형성 방법 및 이를 이용한 표시 장치{Metal line, method of forming the same and a display using the same}Metal wiring, method for forming the same and display device using the same {Metal line, method of forming the same and a display using the same}

본 발명은 금속 배선에 관한 것으로, 특히 구리 배선의 저항 증가를 방지할 수 있는 금속 배선, 그 형성 방법 및 이를 이용한 표시 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to metal wiring, and more particularly, to a metal wiring, a method of forming the same, and a display device using the same, which can prevent an increase in resistance of a copper wiring.

평판형 표시 장치의 하나인 액정 표시 장치(Liquid Crystal Display; LCD)는 게이트 라인, 데이터 라인, 화소 전극, 박막 트랜지스터 등이 형성된 하부 기판과 공통 전극 등이 형성된 상부 기판, 그리고 이들 사이에 형성된 액정층을 포함한다. 이러한 액정 표시 장치는 화소 전극 및 공통 전극에 전압을 인가하여 액정층에 전계를 생성하고, 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.Liquid crystal display (LCD), which is one of flat panel display devices, includes a lower substrate on which gate lines, data lines, pixel electrodes, thin film transistors, etc. are formed, an upper substrate on which common electrodes, etc. are formed, and a liquid crystal layer formed therebetween. It includes. In such a liquid crystal display device, a voltage is applied to the pixel electrode and the common electrode to generate an electric field in the liquid crystal layer, thereby determining the orientation of the liquid crystal molecules in the liquid crystal layer and controlling the polarization of incident light to display an image.

액정 표시 장치는 대면적 및 고해상도를 구현하기 위해 게이트 라인 등의 배선 저항을 낮추는 것이 절대적으로 요구된다. 따라서, 구리(Cu), 은(Ag) 등의 저항이 낮은 물질을 이용하여 게이트 라인 등의 금속 배선을 형성하고 있다. 구리는 박막 상태에서의 비저항(2.1∼2.3μΩcm)이 현재 널리 사용되는 알루미늄의 비저 항(3.1μΩcm)보다 30% 이상 낮고, 일렉트로마이그레이션(electromigration) 저항성이 알루미늄보다 우수하여 힐록(hillock)에 대한 내성이 뛰어난 장점을 가지고 있다. 따라서, 구리는 차세대 디바이스(device)의 배선 재료로 크게 주목받고 있다. 그러나, 일반적으로 구리는 글래스(glass)와의 접착력이 나쁘고, 실리콘과의 반응성이 좋다. 따라서, 구리를 형성하기 이전에 접착층(adhesion layer)을 형성하거나, 구리의 하부 및 상부에 접착층 및 확산 방지층(diffusion barrier layer)을 형성해야 한다. 현재까지 구리를 이용하는 액정 표시 장치의 금속 배선 구조로는 접착층을 이용하는 2중 구조로서 몰리브덴(Mo) 또는 몰리브덴 합금(Mo alloy)을 이용하여 Mo/Cu, Mo-Ti/Cu, MoW/Cu, MoCr/Cu 등의 구조가 제안되었다. 또한, 접착층과 확산 방지층을 이용하는 3중 구조로는 Mo/Cu/Mo, Mo/Cu/MoN 등이 제안되었다.The liquid crystal display device is absolutely required to lower the wiring resistance such as the gate line in order to realize a large area and a high resolution. Therefore, metal wirings, such as a gate line, are formed using materials with low resistance, such as copper (Cu) and silver (Ag). Copper has a high resistivity (2.1 to 2.3 μΩcm) of at least 30% lower than that of aluminum (3.1 μΩcm), which is widely used today. This has an excellent advantage. Therefore, copper has attracted much attention as a wiring material for next generation devices. In general, however, copper has poor adhesion to glass and good reactivity with silicon. Therefore, before forming copper, an adhesion layer must be formed, or an adhesion layer and a diffusion barrier layer must be formed on and under the copper. Until now, as a metal wiring structure of a liquid crystal display device using copper, a double structure using an adhesive layer is formed of Mo / Cu, Mo-Ti / Cu, MoW / Cu, MoCr using molybdenum (Mo) or molybdenum alloy (Mo alloy). A structure such as / Cu has been proposed. In addition, Mo / Cu / Mo, Mo / Cu / MoN, etc. have been proposed as a triple structure using the adhesive layer and the diffusion barrier layer.

그런데, 몰리브덴 또는 몰리브덴 합금의 접착층을 형성하면 구리막 이외의 다른 막 형성 공정이 추가되기 때문에 공정 장비가 추가되고 공정 시간이 길어지게 되며, 습식 식각이 어려운 문제점이 있다. 이러한 문제점을 해결하기 위해 최근에는 CuO를 하부층으로 형성하는 CuO/Cu 적층 구조가 제안되었다. 이는 동일 장비에서 연속적으로 형성할 수 있으므로 장비의 추가 없이 공정 시간을 줄일 수 있고, 또한 습식 식각이 용이하다는 장점이 있다.However, when the adhesive layer of molybdenum or molybdenum alloy is formed, another film forming process other than the copper film is added, so that process equipment is added and the process time is lengthened, and wet etching is difficult. In order to solve this problem, a CuO / Cu laminate structure in which CuO is formed as a lower layer has been recently proposed. Since it can be formed continuously in the same equipment, it is possible to reduce the process time without the addition of equipment, and also has the advantage of easy wet etching.

또한, 구리막 상부에 확산 방지막을 형성하면 구리막이 노출되는 것을 방지하여 구리막의 저항 증가를 방지할 수 있다. 그러나, 이 경우에도 구리 이외의 또다른 막을 형성해야 하기 때문에 공정 장비가 추가되고 공정 시간이 길어지는 문제점이 있다.In addition, when the diffusion barrier is formed on the copper layer, the copper layer may be prevented from being exposed to prevent an increase in the resistance of the copper layer. However, even in this case, since another film other than copper must be formed, there is a problem in that process equipment is added and process time is long.

본 발명은 구리막의 저항 증가를 방지하고 결함 발생을 방지할 수 있는 금속 배선, 그 형성 방법 및 이를 이용한 표시 장치를 제공한다.The present invention provides a metal wiring, a method of forming the same, and a display device using the same, which can prevent an increase in resistance of a copper film and prevent occurrence of defects.

본 발명은 실리콘 함유 가스를 첨가하여 구리막을 플라즈마 처리하여 블러스터 발생을 방지할 수 있고, 구리막 상부에 플라즈마 처리막을 형성하여 구리막의 저항 증가를 방지할 수 있는 금속 배선, 그 형성 방법 및 이를 이용한 표시 장치를 제공한다.The present invention provides a metal wiring which can prevent the formation of a blast by plasma treatment of a copper film by adding a silicon-containing gas, and prevent the increase in resistance of the copper film by forming a plasma treatment film on the copper film, a method of forming the same, and a display using the same. Provide the device.

본 발명의 일 양태에 따른 금속 배선은 순차 적층된 구리 산화막 및 구리막; 및 상기 구리막 상부에 실리콘 함유 가스를 포함하는 처리 가스의 플라즈마 처리에 의해 형성된 플라즈마 처리막을 포함한다.Metal wiring according to an aspect of the present invention is a copper oxide film and a copper film sequentially stacked; And a plasma processing film formed by plasma processing of a processing gas containing a silicon-containing gas on the copper film.

상기 플라즈마 처리막은 실리콘 질화막 또는 실리콘막이다.The plasma treatment film is a silicon nitride film or a silicon film.

상기 실리콘 질화막은 1.70 내지 1.80의 굴절률 및 5.0 내지 6.0의 유전율을 갖고, 0.8 내지 1.4의 질소/실리콘 비율 및 30 내지 45의 N-H 본딩/Si-H 본딩 비율을 갖는다.The silicon nitride film has a refractive index of 1.70 to 1.80 and a dielectric constant of 5.0 to 6.0, a nitrogen / silicon ratio of 0.8 to 1.4, and an N-H bonding / Si-H bonding ratio of 30 to 45.

상기 금속 배선은 1.7 내지 2.3[μΩ㎝]의 비저항을 갖는다.The metal wiring has a specific resistance of 1.7 to 2.3 [μΩcm].

상기 구리 산화막은 상기 구리막에 비해 1/10 내지 1/30의 두께로 형성되며, 상기 플라즈마 처리막은 상기 구리 산화막에 비해 1/6 내지 1/1의 두께로 형성된 다.The copper oxide film is formed to a thickness of 1/10 to 1/30 of the copper film, and the plasma treatment film is formed to a thickness of 1/6 to 1/1 of the copper oxide film.

본 발명의 다른 양태에 따른 금속 배선 형성 방법은 기판 상부에 구리 산화막 및 구리막을 순차적으로 형성하는 단계; 및 실리콘 함유 가스를 포함하는 처리 가스를 이용한 플라즈마 처리에 의해 상기 구리막 상부에 플라즈마 처리막을 형성하는 단계를 포함한다.Metal wiring forming method according to another aspect of the present invention comprises the steps of sequentially forming a copper oxide film and a copper film on the substrate; And forming a plasma processing film on the copper film by plasma processing using a processing gas including a silicon-containing gas.

상기 구리 산화막 및 구리막은 동일 장비에서 연속적으로 형성한다.The copper oxide film and the copper film are formed continuously in the same equipment.

상기 플라즈마 처리막은 실리콘 질화막 또는 실리콘막이다.The plasma treatment film is a silicon nitride film or a silicon film.

상기 실리콘 질화막은 질소 함유 가스와 실리콘 함유 가스를 이용한 플라즈마 처리에 의해 형성하며, 질소 함유 가스와 실리콘 함유 가스는 8:1 내지 40:1의 비율로 유입시킨다.The silicon nitride film is formed by a plasma treatment using a nitrogen-containing gas and a silicon-containing gas, and the nitrogen-containing gas and the silicon-containing gas are introduced at a ratio of 8: 1 to 40: 1.

상기 실리콘막은 수소 또는 아르곤 가스와 실리콘 함유 가스를 이용한 플라즈마 처리에 의해 형성한다.The silicon film is formed by plasma treatment using hydrogen or argon gas and silicon-containing gas.

본 발명의 또다른 양태에 따른 표시 장치는 기판 상부에 일 방향으로 연장되며, 구리 산화막 및 구리막이 적층되어 형성된 복수의 게이트 라인; 상기 게이트 라인을 포함한 상기 기판 상부에 형성된 플라즈마 처리막 및 게이트 절연막; 상기 게이트 라인과 교차되는 방향으로 연장 형성된 복수의 데이터 라인; 및 상기 게이트 라인 및 데이터 라인과 전기적으로 연결되도록 형성된 화소 전극을 포함한다.According to still another aspect of the present invention, there is provided a display device including: a plurality of gate lines extending in one direction on an upper surface of a substrate and formed by stacking a copper oxide film and a copper film; A plasma processing film and a gate insulating film formed on the substrate including the gate line; A plurality of data lines extending in a direction crossing the gate lines; And a pixel electrode formed to be electrically connected to the gate line and the data line.

상기 플라즈마 처리막은 실리콘 질화막 또는 실리콘막이다.The plasma treatment film is a silicon nitride film or a silicon film.

상기 실리콘 질화막은 1.70 내지 1.80의 굴절률 및 5.0 내지 6.0의 유전율을 갖고, 상기 실리콘 질화막은 0.8 내지 1.4의 질소/실리콘 비율 및 30 내지 45의 N-H 본딩/Si-H 본딩 비율을 갖는다.The silicon nitride film has a refractive index of 1.70 to 1.80 and a dielectric constant of 5.0 to 6.0, and the silicon nitride film has a nitrogen / silicon ratio of 0.8 to 1.4 and an N-H bonding / Si-H bonding ratio of 30 to 45.

상기 게이트 라인은 1.7 내지 2.3[μΩ㎝]의 비저항을 갖는다.The gate line has a specific resistance of 1.7 to 2.3 [μΩcm].

본 발명에 의하면 구리 산화막/구리막 적층 구조의 금속 배선의 저항 증가를 방지하기 위해 실리콘 함유 가스를 첨가하여 플라즈마 처리 공정을 실시한다. 예를들어 질소 함유 가스와 실리콘 함유 가스를 이용하여 플라즈마 처리하거나, 여기에 수소 또는 아르곤 가스와 실리콘 함유 가스를 함께 사용하여 플라즈마 처리한다. 이에 따라 구리막 상부에 SiNx막 또는 Si막 등의 플라즈마 처리막이 얇게 형성되어 구리막의 저항 증가를 방지하고, 구리 산화막의 손상에 의한 블리스터의 발생을 방지할 수 있다. 따라서, 구리막을 이용한 금속 배선의 신뢰성을 향상시킬 수 있고, 이에 따라 디바이스의 신뢰성을 향상시킬 수 있다.According to the present invention, a plasma treatment step is performed by adding a silicon-containing gas to prevent an increase in resistance of the metal wiring of the copper oxide film / copper film laminated structure. For example, plasma treatment may be performed using a nitrogen-containing gas and a silicon-containing gas, or plasma may be used together with hydrogen or an argon gas and a silicon-containing gas. As a result, a thin plasma treatment film such as an SiNx film or an Si film is formed on the copper film to prevent an increase in the resistance of the copper film and to prevent blister generation due to damage to the copper oxide film. Therefore, the reliability of the metal wiring using a copper film can be improved, and therefore, the reliability of a device can be improved.

또한, 저저항 구리 배선을 적용하기 위해 게이트 절연막을 이중 구조로 형성하지 않아도 되므로 게이트 절연막 형성 공정을 단순화하고 공정 마진을 증가시킬 수 있으며, 생산성을 향상시킬 수 있다.In addition, since the gate insulating film does not have to be formed in a double structure in order to apply the low resistance copper wiring, the gate insulating film forming process may be simplified, the process margin may be increased, and the productivity may be improved.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한 다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 여러 층 및 각 영역을 명확하게 표현하기 위하여 두께를 확대하여 표현하였으며 도면상에서 동일 부호는 동일한 요소를 지칭하도록 하였다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 “상부에” 또는 “위에” 있다고 표현되는 경우는 각 부분이 다른 부분의 “바로 상부” 또는 “바로 위에” 있는 경우뿐만 아니라 각 부분과 다른 부분의 사이에 또 다른 부분이 있는 경우도 포함한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. It should be understood, however, that the invention is not limited to the disclosed embodiments, but is capable of other various forms of implementation, and that these embodiments are provided so that this disclosure will be thorough and complete and will fully convey the concept of invention to those skilled in the art. It is provided to let you know completely. In the drawings, the thickness is enlarged to clearly illustrate the various layers and regions, and the same reference numerals denote the same elements in the drawings. Also, where a section such as a layer, film, region, plate, or the like is referred to as being "on top" or "on" another section, not only when each section is "directly above" And includes another portion between the other portions.

도 1(a) 내지 도 1(c)는 본 발명의 실시 예에 따른 금속 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.1 (a) to 1 (c) are cross-sectional views of devices sequentially shown to explain a method for forming metal wirings according to an embodiment of the present invention.

도 1(a)를 참조하면, 기판(10) 상부에 구리 산화막(CuO)(20) 및 구리막(30)이 순서적으로 형성된다. 기판(10)은 플라스틱 기판(PE, PES, PET, PEN 등), 글래스 기판 등의 절연성 기판을 이용하는 것이 바람직하다. 그리고, CuO막(20) 및 구리막(30)은 동일 장비에서 연속적으로 형성할 수 있는데, 예를들어 스퍼터링 장비를 이용하여 형성할 수 있다. 스퍼터링 장비에 고순도의 구리 타겟을 설치한 후 산소 가스를 더 유입시켜 스퍼터링 공정을 실시하여 CuO막(20)을 형성한 후 산소 가스의 유입을 중단하고 스퍼터링 공정을 실시하여 구리막(30)을 형성한다. 예를들어 아르곤 가스와 산소 가스를 유입시켜 스퍼터링 공정을 실시하여 CuO막(20)을 형성하고, 산소 가스의 유입을 중단하고 아르곤 가스만을 유입시켜 스퍼터링 공정을 실 시하여 구리막(30)을 형성한다. 여기서, CuO막(20) 및 구리막(30)은 스퍼터링 공정의 조건을 조절함으로써 그 두께를 조절할 수 있는데, CuO막(20)을 구리막(30)에 비해 약 1/5∼1/30의 두께로 형성한다. 바람직하게는 CuO막(20)을 구리막(30)에 비해 1/10의 두께로 형성하며, 더욱 바람직하게는 CuO막(20)은 300Å의 두께로 형성하고, 구리막(30)은 3000Å의 두께로 형성한다.Referring to FIG. 1A, a copper oxide film (CuO) 20 and a copper film 30 are sequentially formed on the substrate 10. As the substrate 10, it is preferable to use an insulating substrate such as a plastic substrate (PE, PES, PET, PEN, etc.), a glass substrate, or the like. In addition, the CuO film 20 and the copper film 30 may be continuously formed in the same equipment. For example, the CuO film 20 and the copper film 30 may be formed using sputtering equipment. After the high purity copper target is installed in the sputtering equipment, oxygen gas is further introduced to perform the sputtering process to form the CuO film 20, and then the inflow of oxygen gas is stopped and the sputtering process is performed to form the copper film 30. do. For example, an argon gas and an oxygen gas are introduced to perform a sputtering process to form a CuO film 20, an inflow of oxygen gas is stopped, and only an argon gas is introduced to perform a sputtering process to form a copper film 30. . Here, the thickness of the CuO film 20 and the copper film 30 can be adjusted by adjusting the conditions of the sputtering process, the CuO film 20 is about 1/5 to 1/30 of the copper film 30 Form to thickness. Preferably, the CuO film 20 is formed to a thickness of 1/10 of the copper film 30, More preferably, the CuO film 20 is formed to a thickness of 300 kPa, and the copper film 30 is 3000 kPa Form to thickness.

도 1(b)를 참조하면, CuO막(20) 및 구리막(30)이 형성된 기판(10)을 스퍼터링 장비에서 언로딩한다. 이때, 구리막(30)이 대기중에 노출되어 구리막(30) 상부에는 자연 산화막(40)이 성장된다. 자연 산화막(40)은 CuO 또는 Cu2O로 구리막(30) 상부에 성장하며, 자연 산화막(40)의 성장 두께가 두꺼울수록 구리막(30)의 저항이 증가하게 된다. 또한, 자연 산화막(40)은 구리막(30)이 대기에 노출되는 시간이 증가할수록 그 두께가 증가하기 때문에 구리막(30)의 대기 노출 시간을 가급적 줄이는 것이 바람직하다.Referring to FIG. 1B, the substrate 10 on which the CuO film 20 and the copper film 30 are formed is unloaded by sputtering equipment. At this time, the copper film 30 is exposed to the air, and the natural oxide film 40 is grown on the copper film 30. The natural oxide film 40 is grown on the copper film 30 by CuO or Cu 2 O, and the thicker the growth thickness of the natural oxide film 40 is, the more the resistance of the copper film 30 is increased. In addition, since the thickness of the natural oxide film 40 increases as the time that the copper film 30 is exposed to the air increases, it is preferable to reduce the atmospheric exposure time of the copper film 30 as much as possible.

도 1(c)를 참조하면, 기판(10)을 플라즈마 처리 장치, 예를들어 플라즈마 증가 화학기상증착(Plasma Enhanced Chemical Vapor Deposition; PECVD)에 로딩한다. 별도의 플라즈마 처리 장치를 이용하지 않고 PECVD 장치를 이용하면, 후속 공정으로 CVD 공정을 실시할 경우 후속 공정에서 이용되는 장비를 이용하여 플라즈마 처리를 실시할 수 있기 때문에 추가 장비가 필요하지 않다. PECVD 장비는 예를들어 기판(10)이 안착되는 기판 지지대와, 고주파 전원을 공급하는 전원 공급부와, 공정 가스를 공급받고 전원 공급부로부터 고주파 전원을 공급받는 샤워헤드를 포함할 수 있다. 이러한 PECVD 장치의 온도 및 압력을 조절하고, 1.5∼2.5㎾/㎡의 전원에 의해 발생된 예를들어 13.56㎒의 고주파를 인가한다. 이와 동시에, NH3 가스 등의 질소 함유 가스와 SiH4 가스 등의 실리콘 함유 가스를 각각 유입시켜 플라즈마 처리한다. 질소 함유 가스와 실리콘 함유 가스는 8:1∼40:1의 비율로 유입되도록 한다. 이때, 실리콘 함유 가스의 함유량이 너무 많으면 비저항이 증가하게 되고, 너무 적으면 블리스터가 발생될 수 있으므로 블리스터가 발생되지 않으면서 원하는 비저항을 갖을 수 있도록 비율을 조절한다. 이렇게 외부로부터 공급되어 샤워헤드를 통해 분사된 질소 함유 가스 및 실리콘 함유 가스가 고주파 전원에 의해 플라즈마화된다. 이러한 플라즈마에 의해 구리막(30) 상부의 자연 산화막(40)이 구리막(30)으로 환원된다. 또한, 구리막(30) 상부에 질소 함유 가스와 실리콘 함유 가스에 의해 플라즈마 처리막(50)이 형성된다. 여기서, 플라즈마 처리막(50)은 실리콘 질화막(SiNx)으로 형성되며, 플라즈마 처리막(50)은 플라즈마 처리 시간, 온도, 압력 등의 공정 조건을 조절하여 50∼300Å, 바람직하게는 100Å의 두께로 형성한다. 예를들어 플라즈마 처리막(50)은 NH3 가스와 SiH4 가스를 40:1의 비율로 유입시키고 온도 및 압력을 조절하여 6.5Å/s의 증착률로 약 100Å 두께로 형성하면 막내의 N:Si=1:1.18, N-H/Si-H의 본드(bond)비는 38.5:1가 된다. 또한, 이렇게 형성된 플라즈마 처리막(50)은 1.7∼2.3[μΩ㎝]의 비저항을 갖는다.Referring to FIG. 1C, the substrate 10 is loaded into a plasma processing apparatus, such as Plasma Enhanced Chemical Vapor Deposition (PECVD). If the PECVD apparatus is used without using a separate plasma processing apparatus, the plasma processing may be performed using the equipment used in the subsequent process when the CVD process is performed in a subsequent process, and thus no additional equipment is required. The PECVD apparatus may include, for example, a substrate support on which the substrate 10 is seated, a power supply for supplying high frequency power, and a showerhead supplied with process gas and supplied with high frequency power from the power supply. The temperature and pressure of such a PECVD apparatus are adjusted, and a high frequency of 13.56 MHz, for example, generated by a power source of 1.5 to 2.5 mW / m 2 is applied. At the same time, nitrogen-containing gas, such as NH 3 gas, and silicon-containing gas, such as SiH 4 gas, are respectively introduced into a plasma process. Nitrogen containing gas and silicon containing gas are made to flow in the ratio of 8: 1-40: 1. At this time, if the content of the silicon-containing gas is too large, the specific resistance is increased, if too small a blister may be generated, the ratio is adjusted so as to have a desired specific resistance without generating a blister. The nitrogen-containing gas and silicon-containing gas supplied from the outside and injected through the shower head are plasmalated by the high frequency power supply. By this plasma, the native oxide film 40 on the copper film 30 is reduced to the copper film 30. In addition, the plasma processing film 50 is formed by the nitrogen containing gas and the silicon containing gas on the copper film 30. Here, the plasma processing film 50 is formed of a silicon nitride film (SiNx), and the plasma processing film 50 is adjusted to a thickness of 50 to 300 mW, preferably 100 mW by adjusting process conditions such as plasma processing time, temperature and pressure. Form. For example, the plasma treatment film 50 may introduce NH 3 gas and SiH 4 gas at a ratio of 40: 1, and form a thickness of about 100 μs at a deposition rate of 6.5 μs / s by adjusting the temperature and pressure. The bond ratio of Si = 1: 1.18 and NH / Si-H is 38.5: 1. In addition, the plasma processing film 50 thus formed has a specific resistance of 1.7 to 2.3 [μΩcm].

상기에 질소 함유 가스는 NH3 가스 이외에도 질소가 함유된 다양한 가스를 이용할 수 있으며, 특히 질소(N2) 가스를 이용할 수 있다. 또한, 실리콘 함유 가스는 SiH4 가스 이외에 Si2H6 등의 실리콘이 함유된 가스, 특히 실리콘과 수소를 함유하는 가스를 이용할 수 있다.In addition to the NH 3 gas, the nitrogen-containing gas may use various gases containing nitrogen, and in particular, nitrogen (N 2 ) gas may be used. As the silicon-containing gas, a gas containing silicon such as Si 2 H 6 in addition to a SiH 4 gas, in particular, a gas containing silicon and hydrogen can be used.

한편, 질소 함유 가스 뿐만 아니라 다른 가스와 실리콘 함유 가스를 이용하여 플라즈마 처리할 수도 있는데, 예를들어 수소(H2) 가스와 SiH4 가스 또는 아르곤(Ar) 가스와 SiH4 가스를 이용하여 구리막을 플라즈마 처리할 수 있다. 이 경우 구리막 상부에는 실리콘(Si)막이 형성된다. Meanwhile, plasma treatment may be performed using not only nitrogen-containing gas but also other gas and silicon-containing gas. For example, the copper film may be formed by using hydrogen (H 2 ) gas and SiH 4 gas or argon (Ar) gas and SiH 4 gas. Plasma treatment. In this case, a silicon (Si) film is formed on the copper film.

또한, 상기 실시 예에서 기판(10) 상부에 구리 산화막(20) 및 구리막(30)을 형성한 후 플라즈마 처리하여 구리막(30) 상부에 플라즈마 처리막(50)을 형성하였으나, 구리 산화막(20) 및 구리막(30)을 패터닝한 후 플라즈마 처리하여 기판(10) 전체 상부면에 플라즈마 처리막(50)을 형성할 수도 있다.In addition, in the above embodiment, after the copper oxide film 20 and the copper film 30 are formed on the substrate 10, the plasma treatment film 50 is formed on the copper film 30 by plasma treatment. 20 and the copper film 30 may be patterned, followed by plasma treatment to form a plasma treatment film 50 on the entire upper surface of the substrate 10.

상기와 같이 질소 함유 가스와 실리콘 함유 가스를 이용하여 구리막을 플라즈마 처리함으로써 형성된 플라즈마 처리막, 즉 실리콘 질화막은 일반적으로 액정 표시 장치의 게이트 절연막으로 이용되는 실리콘 질화막을 증착하기 위해 이용되는 고주파 전원보다 1/3∼1/6 낮은 전원을 이용한다. 따라서, 플라즈마 처리에 의해 형성된 실리콘 질화막의 물성은 일반적인 증착에 의해 형성된 실리콘 질화막과 차이가 난다. 즉, 기존의 게이트 절연막은 생산성을 향상시키기 위해 높은 증착률로 제 1 실리콘 질화막을 형성한 후 박막 트랜지스터의 특성을 향상시키기 위하여 낮 은 증착률로 조밀한 막질의 제 2 실리콘 질화막을 형성한다. 여기서, 종래의 제 1 실리콘 질화막은 예를들어 약 10kW의 전원을 이용하여 형성하며, 질소 함유 가스와 실리콘 함유 가스를 약 7:1의 비율로 유입시켜 4000Å의 두께로 형성한다. 또한, 종래의 제 2 실리콘 질화막은 약 7.5kW의 전원을 이용하여 형성하며, 질소 함유 가스와 실리콘 함유 가스를 약 4:1의 비율로 유입시켜 500Å의 두께로 형성한다. 이렇게 형성된 제 1 실리콘 질화막은 질소보다 실리콘의 비율이 높은 막이 되고, 제 2 실리콘 질화막은 실리콘보다 질소의 비율이 높은 막이 된다. 이에 비해 본 발명의 플라즈마 처리막, 즉 실리콘 질화막은 1.5∼2.5kW의 전원을 이용하여 형성하며, 질소 함유 가스와 실리콘 함유 가스를 약 8:1 내지 40:1의 비율로 유입시켜 형성한다. 이렇게 형성된 종래의 제 1 및 제 2 실리콘 질화막과 본 발명에 따른 플라즈마 처리막의 특성을 [표 1]에 나타내었다.As described above, a plasma processing film formed by plasma treatment of a copper film using a nitrogen-containing gas and a silicon-containing gas, that is, a silicon nitride film, is more than one high frequency power source used for depositing a silicon nitride film generally used as a gate insulating film of a liquid crystal display device. Use a low power supply of / 3 to 1/6. Therefore, the physical properties of the silicon nitride film formed by the plasma treatment differ from the silicon nitride film formed by the general deposition. That is, the conventional gate insulating film forms a first silicon nitride film at a high deposition rate in order to improve productivity, and then forms a dense film-like second silicon nitride film at a low deposition rate in order to improve characteristics of the thin film transistor. Here, the conventional first silicon nitride film is formed using, for example, a power source of about 10 kW, and the nitrogen-containing gas and the silicon-containing gas are introduced at a ratio of about 7: 1 to form a thickness of 4000 kPa. In addition, the conventional second silicon nitride film is formed using a power source of about 7.5 kW, and the nitrogen-containing gas and the silicon-containing gas are introduced at a ratio of about 4: 1 to form a thickness of 500 kW. The first silicon nitride film thus formed is a film having a higher ratio of silicon than nitrogen, and the second silicon nitride film is a film having a higher ratio of nitrogen than silicon. In contrast, the plasma treatment film of the present invention, that is, the silicon nitride film is formed by using a power source of 1.5 to 2.5 kW, and is formed by introducing nitrogen-containing gas and silicon-containing gas at a ratio of about 8: 1 to 40: 1. The characteristics of the conventional first and second silicon nitride films formed as described above and the plasma processing film according to the present invention are shown in [Table 1].

SiNxSiNx 굴절률
(at 632㎚)Refractive index
(at 632 nm) 스트레스
(E+08 dyne/㎠)stress
(E + 08 dyne / ㎠) 유전율permittivity 조성
(N/Si)Furtherance
(N / Si) 제 1 SiNx(비교예)1st SiNx (Comparative Example) 1.85∼1.881.85-1.88 2.0∼3.02.0 to 3.0 5.2∼6.05.2 to 6.0 0.8∼1.00.8 to 1.0 제 2 SiNx(비교예)2nd SiNx (Comparative Example) 1.90∼1.931.90-1.93 -80∼-90-80 to -90 6.5∼7.36.5 to 7.3 1.2∼1.41.2 to 1.4 플라즈마 처리막(실시예)Plasma Treatment Film (Example) 1.70∼1.801.70-1.80 10∼10010-100 5.0∼6.05.0 to 6.0 0.8∼1.40.8 to 1.4

[표 1]에 나타낸 바와 같이 본 발명에 의한 플라즈마 처리막은 632㎚ 파장에서의 굴절률과 유전율이 종래의 제 1 및 제 2 실리콘 질화막보다 낮아 막질이 종래보다 치밀하지 않음을 알 수 있다. 특히, 스트레스는 10∼100[E+08dyng/㎠]의 강한 인장 응력을 나타내므로 응력 상태에서 종래의 제 1 및 제 2 실리콘 질화막과 크게 차이남을 알 수 있다. 또한, 본 발명에 따라 형성된 플라즈마 처리막은 실리콘(Si)에 대한 질소(N)의 비율이 제 1 실리콘 질화막과 제 2 실리콘 질화막 사이의 값을 갖는다.As shown in Table 1, it can be seen that the plasma treatment film according to the present invention has a lower refractive index and dielectric constant than the conventional first and second silicon nitride films at a wavelength of 632 nm, so that the film quality is not as dense as before. In particular, since the stress exhibits a strong tensile stress of 10-100 [E + 08 dyng / cm 2], it can be seen that the stress is significantly different from the conventional first and second silicon nitride films. Further, in the plasma processing film formed according to the present invention, the ratio of nitrogen (N) to silicon (Si) has a value between the first silicon nitride film and the second silicon nitride film.

[표 2]는 기존의 증착에 의해 형성된 제 1 및 제 2 실리콘 질화막과 본 발명의 플라즈마 처리막, 즉 실리콘 질화막의 FT-IR(Fourier Transform Infrared Spectroscopy) 분석 결과를 나타내었다. [표 2]에서 볼 수 있는 바와 같이 플라즈마 처리에 의해 형성된 실리콘 질화막은 종래의 제 1 및 제 2 실리콘 질화막보다 [N-H] 결합의 수가 높고 [Si-H] 결합의 수가 낮아서 결과적으로 [N-H]/[Si-H] 결합수의 비율이 종래의 제 1 및 제 2 실리콘 질화막보다 높게 나타난다.Table 2 shows the results of Fourier Transform Infrared Spectroscopy (FT-IR) analysis of the first and second silicon nitride films formed by the conventional deposition and the plasma treatment film of the present invention, that is, the silicon nitride film. As can be seen from [Table 2], the silicon nitride film formed by plasma treatment has a higher number of [NH] bonds and a lower number of [Si-H] bonds than conventional first and second silicon nitride films, resulting in [NH] / The ratio of [Si-H] bond water is higher than that of the conventional first and second silicon nitride films.

SiNxSiNx [N-H][N-H] [Si-H][Si-H] [N-H]/[Si-H][N-H] / [Si-H] 제 1 SiNx(비교예)1st SiNx (Comparative Example) 1.5E+22∼2.0E+221.5E + 22 ~ 2.0E + 22 5.0E+21∼8.0E+215.0E + 21 ~ 8.0E + 21 1.5∼2.51.5 to 2.5 제 2 SiNx(비교예)2nd SiNx (Comparative Example) 2.5E+22∼4.0E+222.5E + 22 ~ 4.0E + 22 1.0E+21∼2.0E+211.0E + 21 ~ 2.0E + 21 20∼4020-40 플라즈마 처리막(실시예)Plasma Treatment Film (Example) 3.0E+22∼4.3E+223.0E + 22 ~ 4.3E + 22 0.9E+21∼1.0E+210.9E + 21 ~ 1.0E + 21 30∼4530 to 45

[표 1] 및 [표 2]에서와 같이 NH3 가스와 SiH4 가스를 이용한 플라즈마 처리에 의해 구리막 상부에는 종래의 제 1 및 제 2 실리콘 질화막들보다 막질이 치밀하지 않으면서 질소가 실리콘보다 많이 함유된 실리콘 질화막이 형성됨을 알 수 있다.As shown in [Table 1] and [Table 2], nitrogen is lower than silicon on the upper of the copper film by the plasma treatment using NH 3 gas and SiH 4 gas, and the film quality is not as dense as the conventional first and second silicon nitride films. It can be seen that a silicon nitride film containing a large amount is formed.

도 2(a) 및 도 2(b)는 CuO/Cu 적층 구조에 종래의 NH3 플라즈마 처리를 실시한 경우의 평면 사진 및 단면 사진으로서, CuO막의 손상에 의해 블리스터(A)가 발생하여 구리막(B)이 들뜬 상태를 보여준다. 이에 반해, 도 3(a) 및 도 3(b)는 CuO/Cu 구조에 본 발명에 따른 NH3 가스와 SiH4 가스를 40:1의 비율로 혼합하여 플라즈마 처리한 경우의 평면 및 단면 사진으로서, 구리층 상부에 SiNx막의 캐핑층이 형성되어 CuO막이 플라즈마 처리에 의해 손상되지 않아 블리스터가 발생되지 않고, 이에 따라 구리막이 들뜨지 않음을 알 수 있다. 2 (a) and 2 (b) are planar photographs and cross-sectional photographs when a conventional NH 3 plasma treatment is performed on a CuO / Cu laminate structure, in which a blister (A) is generated due to damage of a CuO film and a copper film is produced. (B) shows an excited state. On the contrary, FIGS. 3A and 3B are planar and cross-sectional photographs when a plasma treatment is performed by mixing NH 3 gas and SiH 4 gas in a ratio of 40: 1 to a CuO / Cu structure. It can be seen that the capping layer of the SiNx film is formed on the copper layer, so that the CuO film is not damaged by the plasma treatment, so that blistering does not occur and thus the copper film does not float.

또한, 도 4는 액정 표시 장치의 제조 공정에서 플라즈마 처리 조건에 따른 구리 배선의 비저항을 나타낸 그래프이다. 여기서, 게이트 라인은 CuO/Cu 적층 구조로 형성하였고, 액정 표시 패널의 제조 공정에 따라 게이트 절연막, 활성층, 소오스 및 드레인 전극, 패시베이션막, 화소 전극을 형성한 후 N2 분위기에서 2시간 열처리를 실시한 후 비저항을 측정하였다. 도 4에 도시된 바와 같이 NH3 가스만으로 플라즈마 처리하는 경우(C)에 비해 NH3 가스와 SiH4 가스를 이용하여 플라즈마 처리하는 경우(D)의 비저항이 NH3/SiH4의 비율에 따라 미소하게 증가하지만, 플라즈마 처리를 실시하지 않은 경우(E)에 비해서는 비저항이 대폭 감소된다. 즉, NH3 가스만으로 플라즈마 처리하는 경우(C)의 비저항은 대략 2.1[μΩ㎝]를 나타내고, NH3 가스와 SiH4 가스를 이용하여 플라즈마 처리하는 경우(D) NH3/SiH4의 비율에 따라 비저항은 대략 2.1∼2.25[μΩ㎝]를 나타내며, 플라즈마 처리를 실시하지 않은 경우(E)의 비저항은 대략 2.89[μΩ㎝]를 나타낸다. 또한, NH3/SiH4의 비율이 증가할수록 구리의 비저항이 감소한다. 즉, NH3/SiH4의 비율이 16일 경우 비저항은 대략 2.25[μΩ㎝]이고, NH3/SiH4의 비율이 40일 경우 비저항은 대략 2.1[μΩ㎝]이다.4 is a graph showing the specific resistance of copper wiring according to plasma processing conditions in the manufacturing process of the liquid crystal display. Here, the gate line was formed of a CuO / Cu stacked structure, and a gate insulating film, an active layer, a source and drain electrode, a passivation film, and a pixel electrode were formed in a liquid crystal display panel, followed by heat treatment for 2 hours in an N 2 atmosphere. After the specific resistance was measured. As shown in FIG. 4, the specific resistance of the plasma treatment using NH 3 gas and SiH 4 gas (D) is small according to the ratio of NH 3 / SiH 4 compared to the plasma treatment with NH 3 gas only (C). However, the specific resistance is greatly reduced as compared with the case of not performing the plasma treatment (E). That is, the specific resistance in the case of plasma treatment with only NH 3 gas (C) is approximately 2.1 [μΩcm], and in the case of plasma treatment using NH 3 gas and SiH 4 gas (D) in the ratio of NH 3 / SiH 4 . Accordingly, the specific resistance is approximately 2.1 to 2.25 [µcm], and the specific resistance when the plasma treatment is not performed (E) is approximately 2.89 [µcm]. In addition, as the ratio of NH 3 / SiH 4 increases, the specific resistance of copper decreases. That is, when the ratio of NH 3 / SiH 4 is 16, the specific resistance is about 2.25 [μΩcm], and when the ratio of NH 3 / SiH 4 is 40, the specific resistance is about 2.1 [μΩcm].

SiNx 게이트 절연막 형성 전 플라즈마 처리 조건 변화에 따른 구리 게이트 라인의 비저항 및 블리스터 발생 여부를 [표 3]에 나타내었다. 여기서, 본 발명에 따른 플라즈마 처리는 NH3 가스와 SiH4 가스를 40:1의 비율로 혼합하여 이용하였다.Table 3 shows the specific resistance and blister generation of the copper gate line according to the plasma treatment conditions before forming the SiNx gate insulating film. Here, in the plasma treatment according to the present invention, a mixture of NH 3 gas and SiH 4 gas was used at a ratio of 40: 1.

플라즈마 처리Plasma treatment 게이트 비저항
[μΩ㎝]Gate resistivity
[μΩ㎝] 블리스터 발생
Blister Outbreak
미처리(비교예)Untreated (Comparative Example) 2.892.89 미발생Not occurring NH3 플라즈마 처리(비교예)NH 3 plasma treatment (comparative example) 2.102.10 발생Occur NH3+SiH4 플라즈마 처리(실시예)NH 3 + SiH 4 plasma treatment (Examples) 2.102.10 미발생Not occurring

[표 3]에 나타낸 바와 같이 플라즈마 처리하지 않을 경우 블리스터는 발생되지 않지만 게이트 비저항은 2.89[μΩ㎝]로 높게 나타나고, NH3 가스만을 이용하는 경우 게이트 비저항은 낮았지만 블리스터가 발생되며, NH3 가스와 SiH4 가스를 이용하는 본 발명의 경우 게이트 비저항을 낮추면서 블리스터가 발생되지 않는다. 따라서, 본 발명에 따른 NH3 가스와 SiH4 가스를 이용한 플라즈마 처리에 의해 블리스터의 발생을 방지하면서 구리막의 비저항을 낮출 수 있다.Table 3 when not plasma treated Bliss emitter is not generated gate specific resistance as shown in appears as high as 2.89 [μΩ㎝], the case of using only the NH 3 gas gate resistivity natatjiman and the blister is generated, and the NH 3 gas In the present invention using SiH 4 gas, blisters are not generated while lowering the gate resistivity. Therefore, the specific resistance of the copper film can be reduced by preventing the formation of blisters by the plasma treatment using NH 3 gas and SiH 4 gas according to the present invention.

상기와 같은 CuO/Cu 적층 구조에 NH3 가스와 SiH4 가스를 이용한 플라즈마 처리에 의해 구리층 상부에 SiNx막을 형성하는 금속 배선 형성 방법은 액정 표시 장치의 게이트 라인 및 데이터 라인 중 적어도 어느 하나의 형성 공정에 적용되어 블리스터의 발생을 방지하면서 배선 저항을 낮출 수 있다. 이러한 금속 배선 형성 공정을 액정 표시 장치의 하부 기판에 적용한 경우를 설명하면 다음과 같다.In the metal wiring forming method of forming a SiNx film on the copper layer by plasma treatment using NH 3 gas and SiH 4 gas in the CuO / Cu laminate structure as described above, at least one of the gate line and the data line of the liquid crystal display device is formed. It can be applied to the process to lower wiring resistance while preventing blister generation. When the metal wiring forming process is applied to the lower substrate of the liquid crystal display device will be described.

도 5는 본 발명에 따른 액정 표시 장치의 평면도이고, 도 6, 도 7 및 도 8은 각각 도 5의 Ⅰ-Ⅰ' 라인, Ⅱ-Ⅱ' 라인 및 Ⅲ-Ⅲ' 라인을 따라 절취한 상태의 단면도로서, CuO/Cu 적층 구조에 NH3 가스와 SiH4 가스를 이용한 플라즈마 처리 공정으로 게이트 라인을 형성하는 하부 기판을 포함하는 액정 표시 장치를 나타낸다.5 is a plan view of a liquid crystal display according to an exemplary embodiment of the present invention, and FIGS. 6, 7 and 8 are taken along the line II ′, II-II ′ and III-III ′ of FIG. 5, respectively. As a cross-sectional view, a liquid crystal display device including a lower substrate for forming a gate line in a plasma treatment process using NH 3 gas and SiH 4 gas in a CuO / Cu laminate structure is shown.

도 5, 도 6, 도 7 및 도 8을 참조하면, 본 발명에 따른 액정 표시 장치는 게이트 라인(110), 데이터 라인(160), 보호막(170), 화소 전극(180)을 포함하는 하부 기판(100)과, 컬러 필터(230) 및 공통 전극(240)을 포함하는 상부 기판(200)과, 이들 사이에 형성된 액정층(300)을 포함한다.5, 6, 7, and 8, a liquid crystal display according to the present invention includes a lower substrate including a gate line 110, a data line 160, a passivation layer 170, and a pixel electrode 180. And an upper substrate 200 including a color filter 230 and a common electrode 240, and a liquid crystal layer 300 formed therebetween.

하부 기판(100)은 기판(10) 상에 서로 소정 간격 이격되어 일 방향으로 연장되며 기판(10) 상부에 CuO막(20) 및 구리막(30)의 적층 구조로 형성된 복수의 게이트 라인(110), 게이트 라인(110)을 포함한 기판(10) 상부에 형성된 플라즈마 처리막(50), 서로 소정 간격 이격되어 게이트 라인(110)과 교차되는 타 방향으로 연장 형성되며 절연막(20) 및 게이트 절연막(130)에 의해 게이트 라인(110)과 절연된 복수의 데이터 라인(160), 데이터 라인(160) 상부에 형성된 보호막(170), 보호막(170) 상부에 형성된 화소 전극(180), 그리고 게이트 라인(110), 데이터 라인(160) 및 화소 전극(180)에 연결된 박막 트랜지스터(T)를 포함한다. 여기서, 데이터 라인(160) 또한 CuO막(20) 및 구리막(30)의 적층 구조로 형성될 수 있으며, 데이터 라인(160)을 포함한 게이트 절연막(130) 상부에 플라즈마 처리막(50)이 형성될 수 있다.The lower substrate 100 extends in one direction spaced apart from each other on the substrate 10 by a predetermined interval, and the plurality of gate lines 110 formed of a stacked structure of the CuO film 20 and the copper film 30 on the substrate 10. ), The plasma processing film 50 formed on the substrate 10 including the gate line 110, and are formed to extend in the other direction to be spaced apart from each other by crossing the gate line 110. The insulating film 20 and the gate insulating film ( The plurality of data lines 160 insulated from the gate line 110 by the 130, the passivation layer 170 formed on the data line 160, the pixel electrode 180 formed on the passivation layer 170, and the gate line ( 110, a thin film transistor T connected to the data line 160 and the pixel electrode 180. Here, the data line 160 may also be formed as a stacked structure of the CuO film 20 and the copper film 30, and the plasma processing film 50 is formed on the gate insulating film 130 including the data line 160. Can be.

게이트 라인(110)은 일 방향, 예를들어 가로 방향으로 연장되어 형성되며, 게이트 라인(110)의 일부가 상부 또는 하부로 돌출되어 게이트 전극(111)이 형성된다. 또한, 게이트 라인(110)은 CuO막(20) 및 구리막(30)의 적층 구조로 형성된다. CuO막(20)은 구리막(30)에 비해 1/5∼1/30의 두께로 형성되는데, 바람직하게는 1/10의 두께로 형성된다. 예를들어 CuO막(20)은 100∼1000Å의 두께로 형성되고, 구리막(30)은 300∼10000Å의 두께로 형성되는데, 바람직하게는 CuO막(20)은 300Å의 두께로 형성되고, 구리막(30)은 3000Å의 두께로 형성된다. 또한, CuO막(20) 및 구리막(30)은 스퍼터링 공정으로 형성되며 동일 장비에서 순서적으로 형성된다. 또한, 게이트 라인(110)은 소정의 굴곡 패턴을 갖도록 형성될 수 있다. The gate line 110 is formed to extend in one direction, for example, in the horizontal direction, and a part of the gate line 110 protrudes upward or downward to form the gate electrode 111. In addition, the gate line 110 is formed in a stacked structure of the CuO film 20 and the copper film 30. The CuO film 20 is formed to have a thickness of 1/5 to 1/30 as compared to the copper film 30, and is preferably formed to a thickness of 1/10. For example, the CuO film 20 is formed to a thickness of 100 to 1000 kPa, the copper film 30 is formed to a thickness of 300 to 10000 kPa, and preferably the CuO film 20 is formed to a thickness of 300 kPa. The film 30 is formed to a thickness of 3000 mm 3. In addition, the CuO film 20 and the copper film 30 are formed by a sputtering process and are sequentially formed in the same equipment. In addition, the gate line 110 may be formed to have a predetermined bending pattern.

게이트 라인(110)과 이격되어 유지 전극 라인(120)이 형성될 수 있다. 유지 전극 라인(120)은 두 게이트 라인(110) 사이에서 게이트 라인(110)과 평행하게 형성되며, 게이트 라인(110) 사이의 중앙부에 형성될 수도 있고, 일 게이트 라인(110)에 근접하게 형성될 수도 있다. 또한, 유지 전극 라인(120)은 게이트 라인(110)과 동일 공정에 동일 두께로 형성될 수 있다. 즉, 유지 전극 라인(120)은 CuO막(20) 및 구리막(30)의 적층 구조로 형성될 수 있다. 또한, 유지 전극 라인(120)은 게이트 라인(110)과 동일 폭으로 형성될 수 있으나, 다른 폭으로도 형성될 수 있다. 또한, 유지 전극 라인(120)은 게이트 절연막(130)을 사이에 두고 화소 전극(180)과 함께 유지 캐패시터를 이룬다.The storage electrode line 120 may be formed to be spaced apart from the gate line 110. The sustain electrode line 120 is formed between the two gate lines 110 in parallel with the gate line 110 and may be formed at a central portion between the gate lines 110, . In addition, the storage electrode line 120 may be formed to have the same thickness in the same process as the gate line 110. That is, the sustain electrode line 120 may be formed as a stacked structure of the CuO film 20 and the copper film 30. In addition, the storage electrode line 120 may be formed to have the same width as the gate line 110, but may be formed to have a different width. In addition, the storage electrode line 120 forms a storage capacitor together with the pixel electrode 180 with the gate insulating layer 130 interposed therebetween.

플라즈마 처리막(50)은 게이트 라인(110) 및 유지 전극 라인(120)을 포함한 기판(10) 상부에 형성된다. 플라즈마 처리막(50)은 예를들어 CuO막(20)에 비해 1/6∼1/1의 두께로 형성된다. 예를들어 CuO막(20)이 100∼1000Å의 두께로 형성되고, 플라즈마 처리막(50)은 15∼1000Å의 두께로 형성된다. 또한, 플라즈마 처리막(50)은 질소 함유 가스와 실리콘 함유 가스를 이용한 플라즈마 처리에 의해 형성된다. 따라서, 플라즈마 처리막(50)은 실리콘 질화막으로 형성된다. 여기서, 질소 함유 가스는 예를들어 NH3 가스를 이용할 수 있고, 실리콘 함유 가스는 예를들어 SiH4 가스를 이용할 수 있는데, 질소 함유 가스와 실리콘 함유 가스는 예를들어 8:1∼40:1의 비율로 유입시킨다. 한편, 질소 함유 가스 뿐만 아니라 수소 가스 또는 아르곤 가스를 SiH4 가스와 혼합하여 플라즈마 처리할 수도 있다. 이 경우 플라즈마 처리막(50)으로 실리콘막이 형성된다.The plasma processing film 50 is formed on the substrate 10 including the gate line 110 and the storage electrode line 120. The plasma processing film 50 is, for example, formed to a thickness of 1/6 to 1/1 in comparison with the CuO film 20. For example, the CuO film 20 is formed to a thickness of 100 to 1000 mW, and the plasma processing film 50 is formed to a thickness of 15 to 1000 mW. In addition, the plasma processing film 50 is formed by the plasma processing using nitrogen containing gas and silicon containing gas. Therefore, the plasma processing film 50 is formed of a silicon nitride film. Here, for example, NH 3 gas may be used as the nitrogen-containing gas, and SiH 4 gas may be used as the silicon-containing gas, and the nitrogen-containing gas and the silicon-containing gas may be, for example, 8: 1 to 40: 1. Inflow at a rate of. On the other hand, as the nitrogen-containing gas, but it may be hydrogen gas or argon gas plasma treatment is mixed with a SiH 4 gas. In this case, a silicon film is formed by the plasma processing film 50.

게이트 절연막(130)은 플라즈마 처리막(50) 상부에 형성된다. 게이트 절연막(130)은 실리콘 산화막(SiO2) 또는 실리콘 질화막 등의 무기 절연막을 이용하여 형성할 수 있으나, 실리콘 질화막으로 형성하는 것이 바람직하며, 단일층으로 형성하는 것이 바람직하다. 또한, 게이트 절연막(130)은 CVD 방법으로 형성할 수 있는데, 예를들어 PECVD 방법을 이용하여 형성할 수 있다. 여기서, 게이트 절연막(130)을 실리콘 질화막으로 형성하는 경우 질소 함유 가스와 실리콘 함유 가스를 약 7:1의 비율로 유입시켜 형성하며, 막내에 실리콘이 질소보다 더 많이 함유된 물성을 갖는다. 이렇게 형성된 게이트 절연막(130)은 예를들어 632㎚에서 1.85∼1.88의 굴절률, 2.0∼3.0E+08[dyne/㎠]의 스트레스, 5.2∼6.0의 유전율, 0.8∼1.0의 질소/실리콘의 조성을 갖는 실리콘 질화막으로 형성될 수 있다.The gate insulating layer 130 is formed on the plasma processing layer 50. The gate insulating film 130 may be formed using an inorganic insulating film such as a silicon oxide film (SiO 2 ) or a silicon nitride film. However, the gate insulating film 130 is preferably formed of a silicon nitride film, and preferably formed of a single layer. In addition, the gate insulating layer 130 may be formed by a CVD method. For example, the gate insulating layer 130 may be formed by using a PECVD method. In this case, when the gate insulating layer 130 is formed of a silicon nitride film, the nitrogen-containing gas and the silicon-containing gas are introduced by flowing in a ratio of about 7: 1, and the silicon-containing film has more physical properties than nitrogen. The gate insulating film 130 thus formed has, for example, a refractive index of 1.85 to 1.88, a stress of 2.0 to 3.0E + 08 [dyne / cm 2], a dielectric constant of 5.2 to 6.0, and a nitrogen / silicon composition of 0.8 to 1.0 at 632 nm. It may be formed of a silicon nitride film.

게이트 전극(111) 상부의 게이트 절연막(130) 상부에는 제 1 반도체 물질로 이루어진 활성층(140)이 형성되며, 활성층(140)의 상부에는 제 2 반도체 물질로 이루어진 오믹 콘택층(150)이 형성된다. 여기서, 제 1 반도체 물질은 비정질 실리콘 등을 포함하고, 제 2 반도체 물질은 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 실리콘 등을 포함한다.An active layer 140 made of a first semiconductor material is formed on the gate insulating layer 130 on the gate electrode 111 and an ohmic contact layer 150 made of a second semiconductor material is formed on the active layer 140 . Here, the first semiconductor material includes amorphous silicon or the like, and the second semiconductor material includes n + hydrogenated amorphous silicon in which silicide or n-type impurity is heavily doped.

데이터 라인(160)은 게이트 라인(110)과 교차되는 방향, 예를들어 세로 방향으로 연장되어 형성된다. 또한, 데이터 라인(160)은 그 일부가 돌출되어 소오스 전극(161)이 형성되며, 소오스 전극(161)과 소정 간격 이격되어 드레인 전극(162)이 형성된다. 소오스 전극(161), 드레인 전극(162)을 포함한 데이터 라인(160)은 게이트 라인(110) 및 유지 전극 라인(120)을 형성하기 위해 이용하는 물질을 이용하여 형성할 수 있으며, 단일층 뿐만 아니라 다층으로 형성할 수 있다. 즉, 데이터 라인(160)은 CuO막 및 구리막을 적층하여 형성할 수 있으며, 데이터 라인(160)을 포함한 게이트 절연막(130) 상부에 플라즈마 처리에 의한 플라즈마 처리막을 형성할 수도 있다. 또한, 데이터 라인(160)은 소정의 굴곡 패턴으로 형성될 수 있다.The data line 160 extends in a direction crossing the gate line 110, for example, a vertical direction. In addition, a portion of the data line 160 protrudes to form a source electrode 161, and a drain electrode 162 is formed to be spaced apart from the source electrode 161 by a predetermined interval. The data line 160 including the source electrode 161 and the drain electrode 162 may be formed using a material used to form the gate line 110 and the sustain electrode line 120. It can be formed as. That is, the data line 160 may be formed by stacking a CuO film and a copper film, and may form a plasma processing film on the gate insulating film 130 including the data line 160 by plasma processing. In addition, the data line 160 may be formed in a predetermined bending pattern.

박막 트랜지스터(T)는 게이트 라인(110)에 공급되는 신호에 응답하여 데이터 라인(160)에 공급되는 화소 신호가 화소 전극(180)에 충전되도록 한다. 따라서, 박막 트랜지스터(T)는 게이트 라인(110)에 접속된 게이트 전극(111)과, 데이터 라인(160)에 접속된 소오스 전극(161)과, 화소 전극(180)에 접속된 드레인 전극(162)과, 게이트 전극(111)과 소오스 전극(161) 및 드레인 전극(162) 사이에 순차적으로 형성된 게이트 절연막(130), 활성층(140) 및 오믹 콘택층(150)을 포함한다. 이때, 오믹 콘택층(150)은 채널부를 제외한 게이트 절연막(130) 상에 형성될 수 있다.The thin film transistor T causes the pixel electrode 180 to be charged with a pixel signal supplied to the data line 160 in response to a signal supplied to the gate line 110. Therefore, the thin film transistor T has a gate electrode 111 connected to the gate line 110, a source electrode 161 connected to the data line 160, and a drain electrode 162 connected to the pixel electrode 180 An active layer 140 and an ohmic contact layer 150 sequentially formed between the gate electrode 111 and the source electrode 161 and the drain electrode 162. The gate electrode 111 and the source and drain electrodes 162, In this case, the ohmic contact layer 150 may be formed on the gate insulating layer 130 except for the channel portion.

박막 트랜지스터(T) 및 데이터 라인(160) 상부에는 평탄화 특성이 우수하며, 감광성을 갖는 유기 물질, 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition; PECVD)으로 형성되는 저유전율 절연 물질 또는 질화 실리콘 등의 무기 물질로 이루어진 보호막(170)이 형성된다. 이때, 보호막(170)은 질화 실리콘 또는 산화 실리콘 등으로 이루어진 얇은 두께의 제 1 절연층(171)과 유기 절연 물질로 이루어진 두꺼운 두께의 제 2 절연층(172)으로 형성될 수 있다. 물론 제 2 절연층(172)을 대신하여 컬러 필터를 형성할 수 있는데, 이렇게 하여 COA(Color Filter on Array) 구조의 액정 표시 패널을 형성할 수 있다.The planarization characteristic is excellent on the thin film transistor T and the data line 160, and a low dielectric constant insulating material or silicon nitride formed of photosensitive organic material, plasma enhanced chemical vapor deposition (PECVD), or the like may be used. A protective film 170 made of an inorganic material is formed. In this case, the passivation layer 170 may be formed of a thin first insulating layer 171 made of silicon nitride, silicon oxide, or the like, and a thick second insulating layer 172 made of an organic insulating material. Of course, a color filter may be formed in place of the second insulating layer 172. Thus, a liquid crystal display panel having a color filter on array (COA) structure may be formed.

보호막(170)의 일부가 제거되어 드레인 전극(162)을 노출시키는 제 1 콘택홀(191)이 형성되고, 유지 전극 라인(120) 상부의 게이트 절연막(130)을 노출시키는 제 2 콘택홀(192)이 형성된다.A portion of the passivation layer 170 is removed to form a first contact hole 191 exposing the drain electrode 162, and a second contact hole 192 exposing the gate insulating layer 130 over the sustain electrode line 120. ) Is formed.

화소 전극(180)은 보호막(170)상에 형성되며, 제 1 콘택홀(191)을 통해 드레인 전극(162)과 연결되고, 제 2 콘택홀(192)을 통해 게이트 절연막(130)을 사이에 두고 유지 전극 라인(120)과 유지 캐패시터를 이룬다.The pixel electrode 180 is formed on the passivation layer 170, is connected to the drain electrode 162 through the first contact hole 191, and between the gate insulating layer 130 through the second contact hole 192. It forms a storage capacitor with the storage electrode line 120.

또한, 화소 전극(180)은 액정의 배열 방향을 조정하기 위한 도메인 규제수단으로 절개 패턴(미도시)을 가질 수도 있다. 화소 전극(180)은 액정 분자의 배향을 위한 도메인 규제수단으로 절개 패턴(미도시) 대신에 돌기를 포함할 수도 있다. 이때, 화소 전극(180)의 절개 패턴(미도시)은 후술할 공통 전극(240)의 절개 패턴(미도시)과 함께 액정층을 다수의 도메인으로 분할하기 위해 형성될 수 있다.In addition, the pixel electrode 180 may have a dissection pattern (not shown) as a domain regulating means for adjusting the alignment direction of liquid crystals. The pixel electrode 180 may include a protrusion instead of a dissector pattern (not shown) as a domain regulating means for aligning the liquid crystal molecules. At this time, the cutout pattern (not shown) of the pixel electrode 180 may be formed to divide the liquid crystal layer into a plurality of domains together with a cutout pattern (not shown) of a common electrode 240 to be described later.

한편, 상부 기판(200)은 제 2 절연 기판(210) 상에 형성된 선택적으로 형성된 블랙 매트릭스(220), 블랙 매트릭스(220) 사이에 형성된 컬러 필터(230) 및 전체 상부에 형성된 공통 전극(240)을 포함한다.The upper substrate 200 includes a selectively formed black matrix 220 formed on the second insulating substrate 210, a color filter 230 formed between the black matrix 220 and a common electrode 240 formed on the entire upper surface of the black matrix 220, .

블랙 매트릭스(220)는 화소 영역 사이에 형성되며, 화소 영역 이외의 영역으로 빛이 새는 것과 인접한 화소 영역들 사이의 광 간섭을 방지한다. 또한, 블랙 매트릭스(220)는 검은색 안료가 첨가된 감광성 유기 물질로 이루어진다. 검은색 안료로는 카본 블랙이나 티타늄 옥사이드 등을 이용한다. 한편, 블랙 매트릭스(220)는 Cr, CrOx 등의 금속 물질을 이용할 수도 있다.The black matrix 220 is formed between the pixel regions, and prevents light interference between pixel regions adjacent to and leaking light to regions other than the pixel region. Further, the black matrix 220 is made of a photosensitive organic material to which black pigment is added. As black pigment, carbon black, titanium oxide, etc. are used. On the other hand, the black matrix 220 may be made of a metal material such as Cr or CrOx.

컬러 필터(230)는 블랙 매트릭스(220)를 경계로 하여 적색(R), 녹색(G) 및 청색(B) 필터가 반복되어 형성된다. 컬러 필터(230)는 광원으로부터 조사되어 액정층(300)을 통과한 빛에 색상을 부여하는 역할을 하며, 감광성 유기 물질로 형성될 수 있다.The color filter 230 is formed by repeating red (R), green (G), and blue (B) filters with the black matrix 220 as a boundary. The color filter 230 has a function of imparting hue to light that has been irradiated from a light source and has passed through the liquid crystal layer 300, and may be formed of a photosensitive organic material.

공통 전극(240)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)등의 투명한 도전 물질로 형성되며, 블랙 매트릭스(220) 및 컬러 필터(230) 상부에 형성된다. 공통 전극(240)은 하부 기판(100)의 화소 전극(180)과 함께 액정층에 전압을 인가한다. 공통 전극(240)에는 절개 패턴(미도시)이 형성될 수도 있는데, 공통 전극(240)의 절개 패턴(미도시)은 화소 전극(180)의 절개 패턴(미도시)과 함께 액정층을 다수의 도메인으로 나누는 역할을 한다.The common electrode 240 is formed of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO), and is formed on the black matrix 220 and the color filter 230. The common electrode 240 applies a voltage to the liquid crystal layer together with the pixel electrode 180 of the lower substrate 100. A cutout pattern (not shown) may be formed on the common electrode 240. The cutout pattern (not shown) of the common electrode 240 includes a plurality of liquid crystal layers together with a cutout pattern (not shown) of the pixel electrode 180. It divides into domains.

한편, 상기 실시 예에서는 플라즈마 처리막(50)을 CuO막(20) 및 구리층(30)을 패터닝하여 게이트 라인(110)을 형성한 후 플라즈마 처리에 의해 형성하였으나, CuO막(20) 및 구리층(30)을 형성한 후 플라즈마 처리에 의해 구리층(30) 상부에 플라즈마 처리막(50)을 형성한 후 패터닝하여 게이트 라인(110)을 형성할 수도 있다.Meanwhile, in the above embodiment, the plasma treatment film 50 is formed by patterning the CuO film 20 and the copper layer 30 to form the gate line 110, and then formed by plasma treatment. The CuO film 20 and copper After forming the layer 30, the plasma processing layer 50 may be formed on the copper layer 30 by plasma treatment, and then patterned to form the gate line 110.

상기 금속 배선은 LCD 이외에 다양한 표시 장치에 이용될 수 있고, 또한 반도체 소자의 제조 공정에 이용될 수 있다.The metal wires may be used in various display devices in addition to LCDs, and may also be used in the manufacturing process of semiconductor devices.

도 1(a) 내지 도 1(c)는 본 발명의 일 실시 예에 따른 금속 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.1 (a) to 1 (c) are cross-sectional views of devices sequentially shown to explain a method for forming metal wirings according to an embodiment of the present invention.

도 2(a) 및 도 2(b)는 CuO/Cu 적층 구조에 종래의 플라즈마 처리 후의 평면 및 단면 사진.2 (a) and 2 (b) are planar and cross-sectional photographs after a conventional plasma treatment on a CuO / Cu laminated structure.

도 3(a) 및 도 3(b)는 CuO/Cu 적층 구조에 본 발명에 따른 플라즈마 처리 후의 평면 및 단면 사진.3 (a) and 3 (b) are planar and cross-sectional photographs after a plasma treatment according to the present invention in a CuO / Cu laminated structure.

도 4는 플라즈마 처리에 따른 구리 배선의 비저항의 분포를 나타낸 그래프.4 is a graph showing the distribution of specific resistance of copper wirings by plasma treatment;

도 5는 본 발명의 다른 실시 예에 따른 액정 표시 장치의 평면도.5 is a plan view of a liquid crystal display according to another exemplary embodiment of the present invention.

도 6은 도 5의 Ⅰ-Ⅰ' 라인을 따라 절취한 상태의 단면도.6 is a cross-sectional view taken along the line II ′ of FIG. 5;

도 7은 도 5의 Ⅱ-Ⅱ' 라인을 따라 절취한 상태의 단면도.FIG. 7 is a cross-sectional view taken along the line II-II ′ of FIG. 5.

도 8는 도 5의 Ⅲ-Ⅲ' 라인을 따라 절취한 상태의 단면도.8 is a cross-sectional view taken along the line III-III ′ of FIG. 5.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10 : 기판 20 : CuO막10 substrate 20 CuO film

30 : 구리막 40 : 자연 산화막30: copper film 40: natural oxide film

50 : SiNx막 110 : 게이트 라인50: SiNx film 110: gate line

120 : 유지 전극 라인 130 : 게이트 절연막120: sustain electrode line 130: gate insulating film

140 : 활성층 150 : 오믹 콘택층140: active layer 150: ohmic contact layer

160 : 데이터 라인 170 : 보호막160: data line 170: protective film

180 : 화소 전극180 pixel electrode

Claims (17)

구리막; 및Copper film; And 상기 구리막 상부에 실리콘 함유 가스를 포함하는 처리 가스의 플라즈마 처리에 의해 형성된 플라즈마 처리막을 포함하되,It includes a plasma processing film formed by the plasma treatment of a processing gas containing a silicon-containing gas on the copper film, 상기 플라즈마 처리막의 굴절률은 632nm에서 1.8 이하인 금속 배선.And a refractive index of the plasma treatment film is 1.8 or less at 632 nm. 제 1 항에 있어서, 상기 플라즈마 처리막은 실리콘 질화막 또는 실리콘막인 금속 배선.The metal wiring of claim 1, wherein the plasma processing film is a silicon nitride film or a silicon film. 제 2 항에 있어서, 상기 실리콘 질화막은 1.70 내지 1.80의 굴절률 및 5.0 내지 6.0의 유전율을 갖는 금속 배선.The metal wiring of claim 2, wherein the silicon nitride film has a refractive index of 1.70 to 1.80 and a dielectric constant of 5.0 to 6.0. 제 2 항에 있어서, 상기 실리콘 질화막은 0.8 내지 1.4의 질소/실리콘 비율 및 30 내지 45의 N-H 본딩/Si-H 본딩 비율을 갖는 금속 배선.The metal wiring of claim 2, wherein the silicon nitride film has a nitrogen / silicon ratio of 0.8 to 1.4 and an N—H bonding / Si—H bonding ratio of 30 to 45. 4. 제 1 항에 있어서, 상기 금속 배선은 1.7 내지 2.3[μΩ㎝]의 비저항을 갖는 금속 배선.The metal wiring according to claim 1, wherein the metal wiring has a specific resistance of 1.7 to 2.3 [μΩcm]. 제 1 항에 있어서, 구리 산화막을 더 포함하되, 상기 구리 산화막 및 상기 구리막은 순차 적층되고, 상기 구리 산화막은 상기 구리막에 비해 1/10 내지 1/30의 두께로 형성되며, 상기 플라즈마 처리막은 상기 구리 산화막에 비해 1/6 내지 1/1의 두께로 형성되는 금속 배선.The method of claim 1, further comprising a copper oxide film, wherein the copper oxide film and the copper film are sequentially stacked, the copper oxide film is formed to a thickness of 1/10 to 1/30 of the copper film, the plasma treatment film A metal wiring having a thickness of 1/6 to 1/1 compared to the copper oxide film. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 기판 상부에 일 방향으로 연장되며, 구리막을 포함하는 복수의 게이트 라인;A plurality of gate lines extending in one direction on the substrate and including a copper film; 상기 게이트 라인을 포함한 상기 기판 상부에 형성된 플라즈마 처리막 및 게이트 절연막;A plasma processing film and a gate insulating film formed on the substrate including the gate line; 상기 게이트 라인과 교차되는 방향으로 연장 형성된 복수의 데이터 라인; 및A plurality of data lines extending in a direction crossing the gate lines; And 상기 게이트 라인 및 데이터 라인과 전기적으로 연결되도록 형성된 화소 전극을 포함하되,A pixel electrode formed to be electrically connected to the gate line and the data line, 상기 플라즈마 처리막의 굴절률은 632nm에서 1.8 이하인 표시 장치.The refractive index of the plasma processing film is 1.8 or less at 632nm. 제 13 항에 있어서, 상기 플라즈마 처리막은 실리콘 질화막 또는 실리콘막인 표시 장치.The display device of claim 13, wherein the plasma processing film is a silicon nitride film or a silicon film. 제 14 항에 있어서, 상기 실리콘 질화막은 1.70 내지 1.80의 굴절률 및 5.0 내지 6.0의 유전율을 갖는 표시 장치.The display device of claim 14, wherein the silicon nitride layer has a refractive index of 1.70 to 1.80 and a dielectric constant of 5.0 to 6.0. 제 14 항에 있어서, 상기 실리콘 질화막은 0.8 내지 1.4의 질소/실리콘 비율 및 30 내지 45의 N-H 본딩/Si-H 본딩 비율을 갖는 표시 장치.The display device of claim 14, wherein the silicon nitride film has a nitrogen / silicon ratio of 0.8 to 1.4 and an N—H bonding / Si—H bonding ratio of 30 to 45. 15. 제 14 항에 있어서, 상기 게이트 라인은 1.7 내지 2.3[μΩ㎝]의 비저항을 갖는 표시 장치.The display device of claim 14, wherein the gate line has a specific resistance of 1.7 to 2.3 [μmcm].
KR1020080006698A 2008-01-22 2008-01-22 Metal line, method of forming the same and a display using the same KR101380876B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080006698A KR101380876B1 (en) 2008-01-22 2008-01-22 Metal line, method of forming the same and a display using the same
US12/332,249 US8174660B2 (en) 2008-01-22 2008-12-10 Metal line, method of forming the same, and a display using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080006698A KR101380876B1 (en) 2008-01-22 2008-01-22 Metal line, method of forming the same and a display using the same

Publications (2)

Publication Number Publication Date
KR20090080748A KR20090080748A (en) 2009-07-27
KR101380876B1 true KR101380876B1 (en) 2014-04-10

Family

ID=40876206

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080006698A KR101380876B1 (en) 2008-01-22 2008-01-22 Metal line, method of forming the same and a display using the same

Country Status (2)

Country Link
US (1) US8174660B2 (en)
KR (1) KR101380876B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102029986B1 (en) * 2012-12-13 2019-10-10 삼성디스플레이 주식회사 Liquid crystal display and manufacturing method thereof
KR102023937B1 (en) * 2012-12-21 2019-09-23 엘지디스플레이 주식회사 Thin film transistor array substrate and method for manufacturing the same
CN104716201A (en) * 2015-04-03 2015-06-17 合肥鑫晟光电科技有限公司 Thin film transistor and production method of thin film transistor, array substrate and display equipment
CN207183274U (en) 2017-10-13 2018-04-03 京东方科技集团股份有限公司 Array base palte, display panel and display device
CN109616418B (en) 2018-12-06 2021-11-09 合肥鑫晟光电科技有限公司 Thin film transistor, display substrate, manufacturing method of display substrate and display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06333925A (en) * 1993-05-20 1994-12-02 Nippon Steel Corp Semiconductor integrated circuit and its manufacture
KR20050057950A (en) * 2003-12-11 2005-06-16 주식회사 하이닉스반도체 Semiconductor device having oxide-oxide-nitride stack spacer and method of fabricating the same
KR20060023697A (en) * 2004-09-10 2006-03-15 삼성전자주식회사 Thin film transistor array panel and manufacturing method thereof
KR20070068185A (en) * 2005-12-26 2007-06-29 삼성전자주식회사 Apparatus for treating surface of wafer having cu patterns using plasma and manufacturing method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5831283A (en) * 1995-11-30 1998-11-03 International Business Machines Corporation Passivation of copper with ammonia-free silicon nitride and application to TFT/LCD
JP4243401B2 (en) 1999-12-21 2009-03-25 エルジー ディスプレイ カンパニー リミテッド Copper wiring board, manufacturing method thereof, and liquid crystal display device
JP4238956B2 (en) 2000-01-12 2009-03-18 エルジー ディスプレイ カンパニー リミテッド Copper wiring board, manufacturing method thereof, and liquid crystal display device
KR100379566B1 (en) 2000-08-30 2003-04-10 엘지.필립스 엘시디 주식회사 Method For Fabricating Liquid Crystal Display Device
TWI251349B (en) * 2004-11-22 2006-03-11 Au Optronics Corp Method of forming thin film transistor
JP4425167B2 (en) * 2005-03-22 2010-03-03 富士フイルム株式会社 Gas barrier film, substrate film and organic electroluminescence device
JP4663381B2 (en) * 2005-04-12 2011-04-06 富士フイルム株式会社 Gas barrier film, substrate film and organic electroluminescence device
US20100237355A1 (en) * 2007-11-15 2010-09-23 Masao Moriguchi Thin film transistor, method for manufacturing thin film transistor, and display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06333925A (en) * 1993-05-20 1994-12-02 Nippon Steel Corp Semiconductor integrated circuit and its manufacture
KR20050057950A (en) * 2003-12-11 2005-06-16 주식회사 하이닉스반도체 Semiconductor device having oxide-oxide-nitride stack spacer and method of fabricating the same
KR20060023697A (en) * 2004-09-10 2006-03-15 삼성전자주식회사 Thin film transistor array panel and manufacturing method thereof
KR20070068185A (en) * 2005-12-26 2007-06-29 삼성전자주식회사 Apparatus for treating surface of wafer having cu patterns using plasma and manufacturing method thereof

Also Published As

Publication number Publication date
KR20090080748A (en) 2009-07-27
US8174660B2 (en) 2012-05-08
US20090185126A1 (en) 2009-07-23

Similar Documents

Publication Publication Date Title
KR101224377B1 (en) Method for forming silicon layer and method for fabricating display substrate using the method
US6420282B1 (en) Passivation of copper with ammonia-free silicon nitride and application to TFT/LCD
JP4332263B2 (en) Thin film transistor manufacturing method
CN103064222B (en) Liquid crystal indicator
CN102007586B (en) Thin film transistor and method for manufacturing the same
US7964250B2 (en) Flexible display device having enhanced thin film semiconductive layer and method of manufacture
KR20090024092A (en) Methods for manufacturing thin film transistor and display device
JP2008028395A (en) Array substrate, manufacturing method thereof, and display equipped therewith
KR101380876B1 (en) Metal line, method of forming the same and a display using the same
CN105513960A (en) Deposition method of silicon oxide thin film and preparation method of low temperature polycrystalline silicon TFT substrate
JP4693759B2 (en) Thin film deposition equipment
KR20080082775A (en) Liquid crystal display device and manufacturing method of the same
KR20070109162A (en) Thin film transistor substrate and method of manufacturig the same
US20120129303A1 (en) Methods for manufacturing passivation layer and thin film transistor array substrate
US20030198817A1 (en) Application of carbon doped silicon oxide film to flat panel industry
JP2009103769A (en) Display device
KR20190001279A (en) Thin Film Transistor Substrate Having High Mobility Semiconductor Material And Method for Manufacturing The Same
JP2000349292A (en) Thin film transistor
KR20070082924A (en) Display substrate and display panel having the same
JP2005327836A (en) Deposition method
KR20080105322A (en) Method of fabricating thin film transistor substrate and method of fabricating liquid crystal display using the same
JP2012114246A (en) Manufacturing methods of thin-film transistor and electrode substrate for display device
US20160223872A1 (en) Liquid crystal display device
KR101884796B1 (en) Thin film transistor, Flat display device, and Method for fabricating the same
KR100968567B1 (en) Method of manufacturing multi-layered thin film and method of manufacturing a thin film transistor array panel including multi-layered thin film

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee