KR101276258B1 - Apparatus and method for manufacturing semiconductor devices - Google Patents

Apparatus and method for manufacturing semiconductor devices Download PDF

Info

Publication number
KR101276258B1
KR101276258B1 KR1020110121766A KR20110121766A KR101276258B1 KR 101276258 B1 KR101276258 B1 KR 101276258B1 KR 1020110121766 A KR1020110121766 A KR 1020110121766A KR 20110121766 A KR20110121766 A KR 20110121766A KR 101276258 B1 KR101276258 B1 KR 101276258B1
Authority
KR
South Korea
Prior art keywords
plasma
film
process chamber
source gas
substrate
Prior art date
Application number
KR1020110121766A
Other languages
Korean (ko)
Other versions
KR20130056039A (en
Inventor
신평수
김병훈
Original Assignee
피에스케이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 피에스케이 주식회사 filed Critical 피에스케이 주식회사
Priority to KR1020110121766A priority Critical patent/KR101276258B1/en
Priority to TW101142372A priority patent/TWI479564B/en
Priority to JP2012255624A priority patent/JP5767199B2/en
Priority to CN201210476350.6A priority patent/CN103137468B/en
Publication of KR20130056039A publication Critical patent/KR20130056039A/en
Application granted granted Critical
Publication of KR101276258B1 publication Critical patent/KR101276258B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Abstract

본 발명은 반도체 제조 장치 및 방법을 제공한다. 본 발명은 공정 챔버의 외부에서 이불화메탄(CH2F2), 질소(N2), 그리고 산소(O2) 가스로부터 플라즈마를 발생시키고, 발생된 플라즈마를 공정 챔버 내로 공급한다. 플라즈마가 공정 챔버로 공급되는 도중에 삼불화질소(NF3)가 공급된다. 이와 같은 장치 구조 및 소스 가스를 이용하여 실리콘 질화막을 식각하는 경우 다른 종류의 막에 대한 실리콘 질화막의 식각 선택비를 크게 증가시킬 수 있다. The present invention provides a semiconductor manufacturing apparatus and method. The present invention generates a plasma from methane difluoride (CH 2 F 2 ), nitrogen (N 2 ), and oxygen (O 2 ) gas outside the process chamber, and supplies the generated plasma into the process chamber. Nitrogen trifluoride (NF 3 ) is supplied while the plasma is supplied to the process chamber. When the silicon nitride film is etched using the device structure and the source gas, the etching selectivity of the silicon nitride film with respect to another kind of film may be greatly increased.

Description

반도체 제조 장치 및 반도체 제조 방법{Apparatus and method for manufacturing semiconductor devices}Semiconductor manufacturing method and semiconductor manufacturing method {Apparatus and method for manufacturing semiconductor devices}

본 발명은 반도체 제조 장치 및 방법에 관한 것으로, 보다 상세하게는 기판을 식각하는 장치 및 방법에 관한 것이다.The present invention relates to a semiconductor manufacturing apparatus and method, and more particularly, to an apparatus and method for etching a substrate.

반도체 소자의 제조를 위해서는 증착, 사진, 식각, 애싱, 그리고 세정 등 다양한 공정이 요구된다. 이들 중 식각 공정은 웨이퍼와 같은 반도체 기판 상에 형성된 박막 중 원하는 영역을 제거하는 공정으로, 최근에는 플라즈마를 이용하여 박막을 식각하는 방법이 사용되고 있다. 이러한 식각 공정에서 중요하게 고려되고 있는 인자 중 하나는 식각 선택비이다. 식각 선택비는 다른 박막의 식각 없이 식각하고자 하는 박만만을 식각할 수 있는 정도를 나타낸다. Manufacturing of semiconductor devices requires various processes such as deposition, photography, etching, ashing, and cleaning. Among them, an etching process is a process of removing a desired region of a thin film formed on a semiconductor substrate such as a wafer. Recently, a method of etching a thin film using plasma is used. One of the important factors considered in this etching process is the etching selectivity. The etching selectivity indicates the degree to which only the foil to be etched can be etched without etching other thin films.

박막 중에 실리콘 질화막(Silicon Nitride, SiN)의 식각은 일반적으로 다음과 같이 이루어진다. 먼저 공정 챔버 내 척(chuck) 상에 기판을 위치시키고, 공정 챔버 내로 소스 가스를 공급하고, 이들 가스로부터 공정 챔버 내에서 플라즈마를 발생시킨다. 플라즈마는 박막과 화학적으로 반응하여 기판에서 박막을 제거한다. 실리콘 질화막을 식각하기 위한 소스 가스로는 사불화탄소(CF4, tetra fluoro methane), 삼불화메탄(CHF3, trifluoro methane), 그리고 산소(O2)가 사용된다. 그러나 상술한 장치 구조 및 상술한 가스를 사용하여 실리콘 질화막을 식각하는 경우, 척의 온도나 공정 챔버 내 압력 등과 같은 공정 조건을 다양하게 변화하여도 실리콘 산화막이나 폴리 실리콘막에 대한 실리콘 질화막의 식각 선택비는 약 30 : 1 내지 50 : 1 정도로 낮다. The etching of silicon nitride (SiN) in the thin film is generally performed as follows. The substrate is first placed on a chuck in the process chamber, a source gas is fed into the process chamber, and plasma is generated from these gases in the process chamber. The plasma reacts chemically with the thin film to remove the thin film from the substrate. Source gases for etching the silicon nitride film are carbon tetrafluoride (CF 4 , tetra fluoro methane), trifluoromethane (CHF 3 , trifluoro methane), and oxygen (O 2 ). However, when the silicon nitride film is etched using the above-described device structure and the above-described gas, the etching selectivity of the silicon nitride film with respect to the silicon oxide film or the polysilicon film even if the process conditions such as the temperature of the chuck or the pressure in the process chamber are variously changed. Is as low as about 30: 1 to 50: 1.

본 발명의 실시예들은 기판에 대해 식각 공정 수행시 다른 박막에 대한 질화막의 식각 선택비를 향상시킬 수 있는 반도체 제조 장치 및 방법을 제공하고자 한다. Embodiments of the present invention are to provide a semiconductor manufacturing apparatus and method that can improve the etching selectivity of the nitride film for another thin film when performing an etching process for the substrate.

본 발명이 해결하고자 하는 과제는 여기에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The problem to be solved by the present invention is not limited thereto, and other problems not mentioned will be clearly understood by those skilled in the art from the following description.

본 발명은 기판 상에 형성된 질화막을 식각하는 반도체 제조 방법을 제공한다. 일 실시예에 의하면, 반도체 제조 방법은 공정 챔버 내에 기판을 위치시키고, 상기 공정 챔버의 외부에서 제 1 소스가스로부터 플라즈마를 발생시키고, 상기 플라즈마를 상기 공정 챔버로 공급하되, 상기 제 1 소스가스는 이불화메탄(CH2F2), 질소(N2), 그리고 산소(O2)를 포함한다.The present invention provides a semiconductor manufacturing method for etching a nitride film formed on a substrate. According to one embodiment, a semiconductor manufacturing method includes placing a substrate in a process chamber, generating a plasma from a first source gas outside the process chamber, and supplying the plasma to the process chamber, wherein the first source gas is Methane difluoride (CH 2 F 2 ), nitrogen (N 2 ), and oxygen (O 2 ).

일 예에 의하면, 상기 이불화메탄(CH2F2)의 공급량은 10 내지 500 SCCM 이고, 상기 질소의 공급량은 100 내지 2500 SCCM이고, 상기 산소의 공급량은 100 내지 2500 SCCM 일 수 있다. 또한, 공정 진행시 상기 기판이 놓이는 서셉터의 온도는 섭씨 0 내지 70도(℃)이고, 상기 공정 챔버 내 압력은 300 내지 1000 미리토르(mT) 일 수 있다. 또한, 공정 진행시 상기 플라즈마를 발생시키기 위해 공급되는 전력은 1000 내지 3000 W 일 수 있다. According to one example, the supply amount of methane difluoride (CH 2 F 2 ) is 10 to 500 SCCM, the nitrogen supply amount is 100 to 2500 SCCM, the oxygen supply amount may be 100 to 2500 SCCM. In addition, the temperature of the susceptor on which the substrate is placed during the process may be 0 to 70 degrees Celsius (° C.), and the pressure in the process chamber may be 300 to 1000 millitorr (mT). In addition, the power supplied to generate the plasma during the process may be 1000 to 3000 W.

일 예에 의하면, 상기 플라즈마가 상기 공정 챔버로 공급되는 통로로 제 2 소스가스가 공급되고, 상기 제 2 소스가스는 삼불화질소(NF3)를 포함할 수 있다. 공정 진행시 상기 삼불화질소의 공급량은 0보다 크고 1000 SCCM 이하일 수 있다. In example embodiments, a second source gas may be supplied to a passage through which the plasma is supplied to the process chamber, and the second source gas may include nitrogen trifluoride (NF 3 ). During the process, the supply amount of nitrogen trifluoride may be greater than zero and less than or equal to 1000 SCCM.

일 예에 의하면, 상기 질화막은 실리콘 질화막일 수 있다. In example embodiments, the nitride layer may be a silicon nitride layer.

다른 실시예에 의하면, 기판 상에서 다른 종류의 막에 대한 질화막의 식각 선택비를 향상시키는 반도체 제조 방법이 제공된다. 상기 반도체 제조 방법에 의하면, 제 1 소스 가스로부터 플라즈마를 발생시키고, 발생된 플라즈마로 기판에 대해 식각 공정을 수행하되, 상기 제 1 소스 가스는 이불화메탄(CH2F2), 질소(N2), 그리고 산소(O2)를 포함한다. According to another embodiment, a semiconductor manufacturing method for improving the etching selectivity of a nitride film relative to another kind of film on a substrate is provided. According to the semiconductor manufacturing method, a plasma is generated from the first source gas, and the etching process is performed on the substrate with the generated plasma, wherein the first source gas is methane fluoride (CH 2 F 2 ), nitrogen (N 2 ), And oxygen (O 2 ).

일 예에 의하면, 상기 다른 종류의 막은 실리콘 산화막 또는 폴리 실리콘막이고, 식각 공정 진행시 상기 이불화메탄은 상기 실리콘 산화막 또는 상기 폴리 실리콘막 상에 폴리머막을 형성하고, 상기 질소와 상기 산소는 상기 폴리머막을 제거함으로써 상기 실리콘 산화막 또는 상기 폴리 실리콘막에 대한 상기 실리콘 질화막의 식각 선택비를 증가시킨다. According to one example, the other kind of film is a silicon oxide film or a polysilicon film, the methane difluoride forms a polymer film on the silicon oxide film or the polysilicon film during the etching process, the nitrogen and the oxygen is the polymer By removing the film, the etching selectivity of the silicon nitride film with respect to the silicon oxide film or the polysilicon film is increased.

일 예에 의하면, 상기 이불화메탄(CH2F2)의 공급량은 10 내지 500 SCCM 이고, 상기 질소의 공급량은 100 내지 2500 SCCM이고, 상기 산소의 공급량은 100 내지 2500 SCCM 일 수 있다. 또한, 공정 진행시 상기 기판이 놓이는 서셉터의 온도는 섭씨 0 내지 70도(℃)이고, 상기 공정 챔버 내 압력은 300 내지 1000 미리토르(mT)일 수 있다. 또한, 공정 진행시 상기 플라즈마를 발생시키기 위해 공급되는 전력은 1000 내지 3000 W 일 수 있다. According to one example, the supply amount of methane difluoride (CH 2 F 2 ) is 10 to 500 SCCM, the nitrogen supply amount is 100 to 2500 SCCM, the oxygen supply amount may be 100 to 2500 SCCM. In addition, the temperature of the susceptor on which the substrate is placed during the process may be 0 to 70 degrees Celsius (℃), the pressure in the process chamber may be 300 to 1000 millitorr (mT). In addition, the power supplied to generate the plasma during the process may be 1000 to 3000 W.

일 예에 의하면, 상기 폴리 실리콘막에 대한 상기 실리콘 질화막의 식각 선택비를 증가는 상기 서셉터의 온도를 낮춤으로써 이루어질 수 있다.In some embodiments, increasing the etching selectivity of the silicon nitride film with respect to the polysilicon film may be achieved by lowering the temperature of the susceptor.

일 예에 의하면, 상기 실리콘 산화막에 대한 상기 실리콘 질화막의 식각 선택비의 증가는 상기 이불화 메탄과 상기 산소의 공급량을 증가시킴으로써 이루어질 수 있다. In some embodiments, an increase in the etching selectivity of the silicon nitride film with respect to the silicon oxide film may be achieved by increasing a supply amount of the difluoride methane and oxygen.

일 예에 의하면, 상기 플라즈마는 상기 기판이 위치되는 공정 챔버의 외부에서 발생된 후, 상기 공정 챔버로 공급될 수 있다. 상기 플라즈마가 상기 공정 챔버로 공급되는 경로로 제 2 소스 가스를 공급하며, 상기 제 2 소스 가스는 삼불화질소(NF3)를 포함할 수 있다. In example embodiments, the plasma may be generated outside the process chamber in which the substrate is located and then supplied to the process chamber. The second source gas may be supplied to a path through which the plasma is supplied to the process chamber, and the second source gas may include nitrogen trifluoride (NF 3 ).

또한, 본 발명은 반도체 제조 장치를 제공한다. 상기 반도체 제조 장치는 식각 공정이 수행되는 공정 유닛; 상기 공정 유닛의 외부에 제공되며, 상기 공정 유닛으로 플라즈마를 공급하는 플라즈마 공급 유닛을 포함한다. 상기 공정 유닛은 공정 챔버, 상기 공정 챔버 내에 위치되며 기판을 지지하고 가열부재를 가지는 서셉터를 포함한다. 상기 플라즈마 공급 유닛은 상기 공정 유닛의 외부에 제공되며 내부에 방전 공간을 가지는 플라즈마 챔버, 상기 방전 공간으로 제 1 소스 가스를 공급하는 제 1 소스 가스 공급부, 상기 방전 공간 내에서 제 1 소스 가스로부터 플라즈마가 발생하도록 전력을 제공하는 전력 인가부, 그리고 상기 방전 공간에서 발생된 플라즈마가 상기 공정 챔버로 공급되는 통로로 제공되는 유입 덕트를 포함한다. 상기 제 1 소스 가스는 이불화메탄(CH2F2), 질소(N2), 그리고 산소(O2)를 포함한다. In addition, the present invention provides a semiconductor manufacturing apparatus. The semiconductor manufacturing apparatus includes a process unit in which an etching process is performed; It is provided outside the processing unit, and includes a plasma supply unit for supplying a plasma to the processing unit. The process unit includes a process chamber, a susceptor positioned within the process chamber, which supports a substrate and has a heating element. The plasma supply unit is provided outside of the processing unit and has a discharge chamber therein, a first source gas supply unit for supplying a first source gas to the discharge space, and a plasma from the first source gas in the discharge space. And an inlet duct provided to a passage through which the plasma generated in the discharge space is supplied to the process chamber. The first source gas includes methane difluoride (CH 2 F 2 ), nitrogen (N 2 ), and oxygen (O 2 ).

일 예에 의하면, 상기 플라즈마 챔버는 상기 공정 챔버의 상부에서 상기 공정 챔버에 결합될 수 있다. In example embodiments, the plasma chamber may be coupled to the process chamber at an upper portion of the process chamber.

일 예에 의하면, 상기 공정 유닛은 상기 서셉터의 상부에 위치되며 상하 방향으로 다수의 홀이 형성된 배플을 더 포함할 수 있다. In example embodiments, the processing unit may further include a baffle positioned above the susceptor and having a plurality of holes formed in the vertical direction.

일 예에 의하면 상기 플라즈마 공급 유닛은 상기 방전 공간에서 발생된 상기 플라즈마가 상기 공정 챔버로 흐르는 경로에 제 2 소스 가스를 공급하는 제 2 소스 가스 공급부를 더 포함할 수 있다 상기 제 2 소스 가스는 삼불화질소(NF3)를 포함할 수 있다. In example embodiments, the plasma supply unit may further include a second source gas supply unit configured to supply a second source gas to a path through which the plasma generated in the discharge space flows to the process chamber. It may include nitrogen fluoride (NF 3 ).

본 발명의 실시예에 의하면, 기판에 대해 식각 공정 수행시 질화막의 식각 선택비를 향상시킬 수 있다. According to the embodiment of the present invention, the etching selectivity of the nitride film may be improved when the etching process is performed on the substrate.

또한, 본 발명의 실시예에 의하면, 기판에 대해 플라즈마를 이용하여 식각 공정 수행시 실리콘 산화막이나 폴리 실리콘막에 대한 실리콘 질화막의 식각 선택비를 크게 높일 수 있다. In addition, according to an embodiment of the present invention, the etching selectivity of the silicon nitride film with respect to the silicon oxide film or the polysilicon film may be greatly increased when the etching process is performed on the substrate using plasma.

도 1은 본 발명의 일 실시예에 따른 반도체 제조 장치를 개략적으로 보여주는 도면이다.
도 2는 도 1의 장치를 이용하여 식각 공정 수행시 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비를 보여주는 실험 예이다.
도 3은 도 1의 장치를 이용하여 식각 공정 수행시 폴리 실리콘막에 대한 실리콘 질화막의 식각 선택비를 보여주는 실험 예이다.
도 4는 도 1의 장치를 이용하여 식각 공정 수행시 실리콘 산화막 및 폴리 실리콘막에 대한 실리콘 질화막의 식각 선택비를 보여주는 실험 예이다.
도 5는 도 1과 상이한 구조의 장치를 이용하여 식각 공정 수행시 실리콘 산화막 및 폴리 실리콘막에 대한 실리콘 질화막의 식각 선택비를 보여주는 실험 예이다.1 is a schematic view of a semiconductor manufacturing apparatus according to an embodiment of the present invention.
FIG. 2 is an experimental example illustrating an etching selectivity ratio of a silicon nitride film to a silicon oxide film during an etching process using the apparatus of FIG. 1.
FIG. 3 is an experimental example showing an etching selectivity of a silicon nitride film with respect to a polysilicon film during an etching process using the apparatus of FIG. 1.
FIG. 4 is an experimental example illustrating an etching selectivity of silicon nitride film with respect to silicon oxide film and polysilicon film during an etching process using the apparatus of FIG. 1.
FIG. 5 is an experimental example illustrating an etching selectivity of a silicon nitride film with respect to a silicon oxide film and a polysilicon film during an etching process using an apparatus having a structure different from that of FIG. 1.

이하 첨부된 도면을 참조하여 본 발명의 일 실시 예에 따른 반도체 제조 장치 및 반도체 방법을 상세히 설명한다. 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.Hereinafter, a semiconductor manufacturing apparatus and a semiconductor method according to an exemplary embodiment will be described in detail with reference to the accompanying drawings. In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.

본 실시예에서 기판은 반도체 웨이퍼일 수 있다. 그러나 이에 한정되지 않고, 기판은 유리 기판 등과 같이 다른 종류의 기판일 수 있다.In this embodiment, the substrate may be a semiconductor wafer. However, the substrate is not limited to this, and the substrate may be another kind of substrate such as a glass substrate.

도 1은 본 발명의 일 실시예에 따른 반도체 제조 장치를 나타내는 도면이다. 1 illustrates a semiconductor manufacturing apparatus according to an embodiment of the present invention.

도 1을 참조하면, 반도체 제조 장치(1)는 플라즈마를 이용하여 기판(W) 상의 박막을 식각 한다. 식각하고자 하는 박막은 질화막일 수 있다. 일 예에 의하면, 질화막은 실리콘 질화막(Silicon nitride)일 수 있다. Referring to FIG. 1, the semiconductor manufacturing apparatus 1 etches a thin film on a substrate W using plasma. The thin film to be etched may be a nitride film. In example embodiments, the nitride layer may be a silicon nitride layer.

반도체 제조 장치(1)는 공정 유닛(processing unit, 100), 배기 유닛(exhausting unit, 200), 그리고, 플라즈마 공급 유닛(plasma supplying unit, 300)을 가진다. 공정 유닛(100)은 기판이 놓이고 식각 공정이 수행되는 공간을 제공한다. 배기 유닛(200)은 공정 챔버(100) 내부에 머무르는 공정 가스 및 기판 처리 과정에서 발생한 반응 부산물 등을 외부로 배출하고, 공정 챔버(100) 내 압력을 설정 압력으로 유지한다. 플라즈마 공급 유닛(300)은 공정 유닛(100)의 외부에서 공정 가스로부터 플라즈마(plasma)를 생성시키고, 이를 공정 유닛(100)으로 공급한다. The semiconductor manufacturing apparatus 1 has a processing unit 100, an exhausting unit 200, and a plasma supplying unit 300. The process unit 100 provides a space where a substrate is placed and an etching process is performed. The exhaust unit 200 discharges the process gas remaining in the process chamber 100 and reaction by-products generated during the substrate processing to the outside, and maintains the pressure in the process chamber 100 at a set pressure. The plasma supply unit 300 generates plasma from the process gas outside the process unit 100, and supplies the plasma to the process unit 100.

공정 유닛(100)은 공정 챔버(110), 기판 지지부(120), 그리고 배플(130)을 가진다. 공정 챔버(110)의 내부에는 기판 처리 공정을 수행하는 처리 공간(111)이 형성된다. 공정 챔버(110)는 상부벽이 개방되고, 측벽에는 개구(도시되지 않음)가 형성될 수 있다. 기판은 개구를 통하여 공정 챔버(110) 내부로 출입한다. 개구는 도어(미도시)와 같은 개폐 부재에 의해 개폐될 수 있다. 공정 챔버(110)의 바닥면에는 배기홀(112)이 형성된다. 배기홀(112)은 배기유닛(200)과 연결되며, 공정 챔버(110) 내부에 머무르는 가스와 반응 부산물이 외부로 배출되는 통로를 제공한다.The process unit 100 has a process chamber 110, a substrate support 120, and a baffle 130. In the process chamber 110, a processing space 111 for performing a substrate processing process is formed. The process chamber 110 may have an upper wall open and an opening (not shown) formed in the sidewall. The substrate enters and exits the process chamber 110 through the opening. The opening can be opened and closed by an opening / closing member such as a door (not shown). An exhaust hole 112 is formed in the bottom surface of the process chamber 110. The exhaust hole 112 is connected to the exhaust unit 200 and provides a passage through which gas and reaction by-products remaining in the process chamber 110 are discharged to the outside.

기판 지지부(120)는 기판(W)을 지지한다. 기판 지지부(120)는 서셉터(121)와 지지축(122)을 포함한다. 서셉터(121)는 처리 공간(111) 내에 위치되며 원판 형상으로 제공된다. 서셉터(121)는 지지축(122)에 의해 지지된다. 기판(W)은 서셉터(121)의 상면에 놓인다. 서셉터(121)의 내부에는 전극(미도시)이 제공될 수 있다. 전극은 외부 전원과 연결되며, 인가된 전력에 의해 정전기를 발생시킨다. 발생된 정전기는 기판(W)을 서셉터(121)에 고정시킬 수 있다. 서셉터(121)의 내부에는 가열부재(125)가 제공될 수 있다. 일 예에 의하면, 가열부재(125)는 히팅 코일일 수 있다. 또한, 서셉터(121)의 내부에는 냉각부재(126)가 제공될 수 있다. 냉가부재는 냉각수가 흐르는 냉각라인으로 제공될 수 있다. 가열부재(125)는 기판(W)을 기 설정된 온도로 가열한다. 냉각부재(126)는 기판(W)을 강제 냉각시킨다. 공정 처리가 완료된 기판(W)은 상온 상태 또는 다음 공정 진행에 요구되는 온도로 냉각될 수 있다. The substrate support part 120 supports the substrate W. The substrate support part 120 includes a susceptor 121 and a support shaft 122. The susceptor 121 is located in the processing space 111 and is provided in a disc shape. The susceptor 121 is supported by the support shaft 122. The substrate W is placed on the upper surface of the susceptor 121. An electrode (not shown) may be provided inside the susceptor 121. The electrode is connected to an external power source and generates static electricity by the applied power. The generated static electricity can fix the substrate W to the susceptor 121. A heating member 125 may be provided inside the susceptor 121. According to one example, the heating member 125 may be a heating coil. In addition, a cooling member 126 may be provided inside the susceptor 121. The cooling member may be provided as a cooling line through which cooling water flows. The heating member 125 heats the substrate W to a preset temperature. The cooling member 126 forcibly cools the substrate (W). The substrate W on which the processing has been completed can be cooled to a room temperature state or a temperature required for proceeding to the next processing.

배플(130)은 서셉터(121)의 상부에 위치한다. 배플(130)에는 홀(131)들이 형성된다. 홀(131)들은 배플(130)의 상면에서 하면까지 제공되는 관통홀로 제공되며, 배플(130)의 각 영역에 균일하게 형성된다. The baffle 130 is positioned above the susceptor 121. Holes 131 are formed in the baffle 130. The holes 131 are provided as through holes provided from the top surface to the bottom surface of the baffle 130 and are uniformly formed in each area of the baffle 130.

다시 도 1을 참조하면, 플라즈마 공급 유닛(300)은 공정 챔버(110)의 상부에 위치한다. 플라즈마 공급 유닛(300)은 소스가스를 방전시켜 플라즈마를 생성하고, 생성된 플라즈마를 처리 공간(111)으로 공급한다. 플라즈마 공급 유닛(300)은 플라즈마 챔버(310), 제 1 소스 가스 공급부(320), 제 2 소스 가스 공급부(322), 전력 인가부(330), 그리고 유입 덕트(340)를 포함한다.Referring back to FIG. 1, the plasma supply unit 300 is located above the process chamber 110. The plasma supply unit 300 generates a plasma by discharging the source gas, and supplies the generated plasma to the processing space 111. The plasma supply unit 300 includes a plasma chamber 310, a first source gas supply unit 320, a second source gas supply unit 322, a power applying unit 330, and an inlet duct 340.

플라즈마 챔버(310)는 공정 챔버(110)의 외부에 위치한다. 일 예에 의하면, 플라즈마 챔버(310)는 공정 챔버(110)의 상부에 위치되어 공정 챔버(110)에 결합된다.플라즈마 챔버(310)에는 상면 및 하면이 개방된 방전 공간(311)이 내부에 형성된다. 플라즈마 챔버(310)의 상단은 가스 공급 포트(315)에 의해 밀폐된다. 가스 공급 포트(315)는 제 1 소스 가스 공급부(320)와 연결된다. 제 1 소스 가스는 가스 공급 포트(315)를 통해 방전 공간(311)으로 공급된다. 제 1 소스 가스는 이불화메탄(CH2F2, Difluoromethane), 질소(N2), 그리고 산소(O2)를 포함한다. 선택적으로 제 1 소스가스는 사불화탄소(CF4, Tetrafluoromethane) 등 다른 종류의 가스를 더 포함할 수 있다.The plasma chamber 310 is located outside the process chamber 110. In an embodiment, the plasma chamber 310 is positioned above the process chamber 110 and coupled to the process chamber 110. The plasma chamber 310 has discharge spaces 311 having upper and lower surfaces opened therein. Is formed. The upper end of the plasma chamber 310 is sealed by the gas supply port 315. The gas supply port 315 is connected to the first source gas supply 320. The first source gas is supplied to the discharge space 311 through the gas supply port 315. The first source gas includes difluoromethane (CH 2 F 2 ), nitrogen (N 2 ), and oxygen (O 2 ). Optionally, the first source gas may further include other kinds of gases such as tetrafluoromethane (CF 4 ).

전력 인가부(330)는 방전 공간(311)에 고주파 전력을 인가한다. 전력 인가부(330)는 안테나(331)와 전원(332)을 포함한다. The power applying unit 330 applies high frequency power to the discharge space 311. The power applying unit 330 includes an antenna 331 and a power source 332.

안테나(331)는 유도 결합형 플라즈마(ICP) 안테나로, 코일 형상으로 제공된다. 안테나(331)는 플라즈마 챔버(310) 외부에서 플라즈마 챔버(310)에 복수회 감긴다. 안테나(331)는 방전 공간(311)에 대응하는 영역에서 플라즈마 챔버(310)에 감긴다. 안테나(331)의 일단은 전원(332)과 연결되고, 타단은 접지된다. The antenna 331 is an inductively coupled plasma (ICP) antenna and is provided in a coil shape. The antenna 331 is wound around the plasma chamber 310 a plurality of times outside the plasma chamber 310. The antenna 331 is wound around the plasma chamber 310 in the region corresponding to the discharge space 311. One end of the antenna 331 is connected to the power source 332, the other end is grounded.

전원(332)은 안테나(331)에 고주파 전류를 공급한다. 안테나(331)에 공급된 고주파 전력은 방전 공간(311)에 인가된다. 고주파 전류에 의해 방전 공간(311)에는 유도 전기장이 형성되고, 방전 공간(311) 내 제 1 소스가스는 유도 전기장으로부터 이온화에 필요한 에너지를 얻어 플라즈마 상태로 변환된다. The power supply 332 supplies a high frequency current to the antenna 331. The high frequency power supplied to the antenna 331 is applied to the discharge space 311. An induction electric field is formed in the discharge space 311 by the high frequency current, and the first source gas in the discharge space 311 obtains energy necessary for ionization from the induction electric field and is converted into a plasma state.

전력 인가부의 구조는 상술한 예에 한정되지 않고, 소스 가스로부터 플라즈마를 발생시키기 위한 다양한 구조가 사용될 수 있다. The structure of the power applying unit is not limited to the example described above, and various structures for generating plasma from the source gas may be used.

유입 덕트(340)는 플라즈마 챔버(310)와 공정 챔버(110) 사이에 위치한다. 유입 덕트(340)는 공정 챔버(110)의 개방된 상면을 밀폐하며, 하단에 배플(130)이 결합한다. 유입 덕트(340)의 내부에는 유입공간(341)이 형성된다. 유입 공간(341)은 방전 공간(311)과 처리 공간(111)을 연결하며, 방전 공간(311)에서 생성된 플라즈마가 처리 공간(111)으로 공급되는 통로로 제공한다. Inlet duct 340 is located between plasma chamber 310 and process chamber 110. The inlet duct 340 seals the open upper surface of the process chamber 110, and the baffle 130 is coupled to the lower end. An inflow space 341 is formed in the inflow duct 340. The inflow space 341 connects the discharge space 311 and the processing space 111, and provides a passage through which plasma generated in the discharge space 311 is supplied to the processing space 111.

유입 공간(341)은 유입구(341a)와 확산 공간(341b)을 포함할 수 있다. 유입구(341a)는 방전 공간(311)의 하부에 위치하며, 방전 공간(311)과 연결된다. 방전 공간(311)에서 생성된 플라즈마는 유입구(341a)를 통해 유입된다. 확산 공간(341b)은 유입구(341a)의 하부에 위치하며, 유입구(341a)와 처리 공간(111)을 연결한다. 확산 공간(341b)은 아래로 갈수록 단면적이 점차 넓어진다. 확산 공간(341b)은 역 깔때기 형상을 가진 수 있다. 유입구(341a)에서 공급된 플라즈마는 확산 공간(341b)을 통과하는 동안 확산된다.Inlet space 341 may include an inlet 341a and a diffusion space 341b. The inlet 341a is positioned below the discharge space 311 and is connected to the discharge space 311. The plasma generated in the discharge space 311 flows in through the inlet 341a. The diffusion space 341b is positioned below the inlet 341a and connects the inlet 341a and the processing space 111. The diffusion space 341b gradually widens its cross section as it goes downward. The diffusion space 341b may have an inverted funnel shape. The plasma supplied from the inlet 341a diffuses through the diffusion space 341b.

방전 공간(311)에서 발생된 플라즈마가 공정 챔버(110)로 공급되는 통로에는 제 2 소스 가스 공급부(341)가 연결될 수 있다. 예컨대, 제 2 소스 가스 공급부(341)는 안테나(331)의 하단이 제공되는 위치와 확산 공간(341b)의 상단이 제공되는 위치 사이에서 플라즈마가 흐르는 통로로 제 2 소스 가스를 공급한다. 일 예에 의하면, 제 2 소스 가스는 삼불화질소(NF3, Nitrogen trifluoride)를 포함한다. 선택적으로 제 2 소스 가스의 공급 없이 제 1 소스 가스만으로 식각 공정이 수행될 수도 있다.
The second source gas supply part 341 may be connected to a passage through which the plasma generated in the discharge space 311 is supplied to the process chamber 110. For example, the second source gas supply part 341 supplies the second source gas to a passage through which plasma flows between a position at which a lower end of the antenna 331 is provided and a position at which an upper end of the diffusion space 341b is provided. In one example, the second source gas includes nitrogen trifluoride (NF 3). Alternatively, the etching process may be performed using only the first source gas without supplying the second source gas.

다음에는 도 1의 반도체 제조 장치를 이용하여 기판을 식각하는 방법을 설명한다. 도 1의 반도체 제조 장치는 공정 처리 유닛의 외부에서 플라즈마를 발생시키고 이를 다운 스트림(downstream) 방식에 의해 공정 챔버(110)로 공급하는 리모트 플라즈마 장치의 한 종류이다. 본 실시예에 의하면, 소스 가스로는 이불화메탄(CH2F2), 삼불화질소(NF3), 질소(N2), 그리고 산소(O2)가 사용된다. 이불화메탄(CH2F2), 질소(N2), 그리고 산소(O2)는 방전 공간(311)로 직접 공급되고, 삼불화질소(NF3)는 방전 공간(311)에서 발생된 플라즈마가 공정 챔버(110)로 공급되는 통로로 공급된다. 추가적으로 사불화탄소(CF4)가 제 1 소스 가스로 더 사용될 수 있다. Next, a method of etching a substrate using the semiconductor manufacturing apparatus of FIG. 1 will be described. The semiconductor manufacturing apparatus of FIG. 1 is a kind of remote plasma apparatus that generates plasma outside the process processing unit and supplies it to the process chamber 110 by a downstream method. According to this embodiment, methane difluoride (CH 2 F 2 ), nitrogen trifluoride (NF 3 ), nitrogen (N 2 ), and oxygen (O 2 ) are used as the source gas. Methane difluoride (CH 2 F 2 ), nitrogen (N 2 ), and oxygen (O 2 ) are directly supplied to the discharge space 311, and nitrogen trifluoride (NF 3 ) is generated in the discharge space 311. Is supplied to the passage that is supplied to the process chamber 110. In addition, carbon tetrafluoride CF 4 may further be used as the first source gas.

식각 공정 수행시 소스가스로서 사불화탄소(CF4)나 삼불화메탄(CHF3) 가스를 사용하는 경우에 비해 이불화메탄(CH2F2)과 질소(N2), 및 산소(O2)를 함께 사용하는 경우, 이불화메탄(CH2F2)이 폴리 실리콘막(poly silicon)과 실리콘 산화막(silicon oxide) 상에 CxHy의 폴리머 막을 형성하는 메카니즘과, 산소(O2)와 질소(N2)에 의해 상기 폴리머 막을 제거하는 메카니즘이 동시에 진행됨으로써 실리콘 질화막의 고선택비 구현이 가능하다.Methane difluoride (CH 2 F 2 ), nitrogen (N 2 ), and oxygen (O 2 ) compared to the case of using carbon tetrafluoride (CF 4 ) or trifluoromethane (CHF 3 ) gas as the source gas when performing the etching process. When used together, the mechanism by which methane difluoride (CH 2 F 2 ) to form a polymer film of C x H y on a poly silicon film and a silicon oxide (silicon oxide), oxygen (O 2 ) and By the mechanism of removing the polymer film by nitrogen (N 2 ) at the same time it is possible to implement a high selectivity of the silicon nitride film.

실리콘 산화막과 폴리 실리콘막에 대한 실리콘 질화막의 고선택비를 구현하기 위해 아래의 공정 조건으로 식각 공정이 수행될 수 있다. 이 경우 실리콘 산화막에 대한 실리콘 질화막의 선택비를 약 100:1 내지 3000:1로 구현할 수 있고, 폴리 실리콘막에 대한 실리콘 질화막의 선택비를 약 100:1 내지 1000:1의 고선택비로 구현할 수 있다.
In order to realize a high selectivity ratio of the silicon nitride film to the silicon oxide film and the polysilicon film, an etching process may be performed under the following process conditions. In this case, the selectivity ratio of the silicon nitride film to the silicon oxide film may be about 100: 1 to 3000: 1, and the selectivity ratio of the silicon nitride film to the polysilicon film may be about 100: 1 to 1000: 1. have.

(공정 조건)(Process conditions)

서셉터의 온도 : 섭씨 0 내지 70도Susceptor temperature: 0 to 70 degrees Celsius

이불화메탄(CH2F2) 가스의 공급량 : 10 내지 500 SCCMSupply amount of dichloromethane (CH 2 F 2 ) gas: 10 to 500 SCCM

삼불화질소(NF3) 가스의 공급량 : 0 내지 1000 SCCMNitrogen trifluoride (NF3) gas supply: 0 to 1000 SCCM

질소(N2) 가스의 공급량 : 100 내지 2500 SCCMSupply amount of nitrogen (N 2 ) gas: 100 to 2500 SCCM

산소(O2) 가스의 공급량 : 100 내지 2500 SCCMSupply amount of oxygen (O 2 ) gas: 100 to 2500 SCCM

전력 : 1000~3000 WPower: 1000 ~ 3000 W

공정 챔버 내 압력 : 300 내지 1000 mT
Pressure in process chamber: 300 to 1000 mT

도 2 내지 4는 각각 도 1과 같이 공정 챔버(110)의 외부에서 플라즈마를 생성하여 다운스트림 방식으로 공정 챔버로 플라즈마를 공급하는 장치에서 이불화메탄, 삼불화질소, 질소, 그리고 산소를 소스가스로 사용하여 식각 공정 수행시 실리콘 질화막의 식각 선택비를 보여주는 실험예들이다.
2 to 4 respectively show a source gas of methane difluoride, nitrogen trifluoride, nitrogen, and oxygen in an apparatus for supplying plasma to the process chamber in a downstream manner by generating plasma outside the process chamber 110 as shown in FIG. 1. Experimental examples showing the etching selectivity of the silicon nitride film when performing the etching process using.

도 2에 도시된 실험예는 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비가 현저히 향상된 경우를 보여준다. 서셉터의 온도, 공정 챔버 내 압력, 이불화메탄(CH2F2), 삼불화질소(NF3), 산소(O2), 그리고 질소(N2)의 공급량, 그리고 전력을 도 2와 같이 제공할 때 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비가 약 2984 : 1로 매우 높음을 알 수 있다.
2 shows a case where the etching selectivity of the silicon nitride film to the silicon oxide film is significantly improved. The temperature of the susceptor, the pressure in the process chamber, the supply amount of methane difluoride (CH 2 F 2 ), nitrogen trifluoride (NF 3 ), oxygen (O 2 ), and nitrogen (N 2 ), and power as shown in FIG. 2. It can be seen that the etching selectivity ratio of the silicon nitride film to the silicon oxide film is about 2984: 1 when provided.

도 3에 도시된 실험예는 폴리 실리콘막에 대한 실리콘 질화막의 식각 선택비가 현저히 향상된 경우를 보여준다. 서셉터의 온도, 공정 챔버 내 압력, 이불화메탄(CH2F2), 삼불화질소(NF3), 산소(O2), 그리고 질소(N2)의 공급량, 그리고 전력을 도 3과 같이 제공할 때 폴리 실리콘막에 대한 실리콘 질화막의 식각 선택비가 약 1000 : 1로 매우 높음을 알 수 있다.
3 shows a case where the etching selectivity of the silicon nitride film to the polysilicon film is significantly improved. The temperature of the susceptor, the pressure in the process chamber, the supply amount of methane difluoride (CH 2 F 2 ), nitrogen trifluoride (NF 3 ), oxygen (O 2 ), and nitrogen (N 2 ), and power as shown in FIG. 3. It can be seen that the etching selectivity ratio of the silicon nitride film to the polysilicon film is about 1000: 1 when provided.

도 4에 도시된 실험예는 실리콘 산화막 및 폴리 실리콘막 모두에 대해 실리콘 질화막의 식각 선택비가 크게 향상된 경우를 보여준다. 서셉터의 온도, 공정 챔버 내 압력, 이불화메탄(CH2F2), 삼불화질소(NF3), 산소(O2), 그리고 질소(N2)의 공급량, 그리고 전력을 도 4와 같이 제공할 때 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비는 약 180:1이고, 폴리 실리콘막에 대한 실리콘 질화막의 식각 선택비는 450:1로 실리콘 산화막 및 폴리 실리콘막 모두에 대해 실리콘 질화막의 식각 선택비가 매우 높음을 알 수 있다.
4 shows a case where the etching selectivity of the silicon nitride film is greatly improved for both the silicon oxide film and the polysilicon film. The temperature of the susceptor, the pressure in the process chamber, the supply amount of methane difluoride (CH 2 F 2 ), nitrogen trifluoride (NF 3 ), oxygen (O 2 ), and nitrogen (N 2 ), and power as shown in FIG. 4. When provided, the etching selectivity ratio of the silicon nitride film to the silicon oxide film is about 180: 1, and the etching selectivity ratio of the silicon nitride film to the polysilicon film is 450: 1, so that the etching selection of the silicon nitride film is possible for both the silicon oxide film and the polysilicon film. It can be seen that the rain is very high.

도 5는 도 1의 장치 구조와 달리 공정 챔버 내부에서 직접 플라즈마를 발생시키는 구조의 장치에서 소스 가스로 이불화메탄(CH2F2), 산소(O2), 질소(N2), 그리고 아르곤(Ar) 가스를 사용하여 식각 공정을 수행시 실리콘 산화막과 폴리 실리콘에 대한 실리콘 질화막의 식각 선택비를 보여주는 실험예이다.5 is a source gas in the apparatus of the structure that generates a plasma directly inside the process chamber, unlike the apparatus of FIG. 1 as a source gas dichloromethane (CH 2 F 2 ), oxygen (O 2 ), nitrogen (N 2 ), and argon Experimental example showing the etching selectivity of the silicon nitride film and the silicon oxide film to the polysilicon when the etching process using (Ar) gas.

도 5에 도시된 실험예에 의하면, 서셉터의 온도, 공정 챔버 내 압력, 이불화메탄(CH2F2), 아르곤(Ar), 산소(O2), 그리고 질소(N2)의 공급량, 그리고 전력을 도 5와 같이 제공할 때 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비는 약 36:1이고, 폴리 실리콘막에 대한 실리콘 질화막의 식각 선택비는 약 48:1로, 도 1과 같은 장치 구조를 사용하여 식각 공정을 수행할 때에 비해 식각 선택비가 상대적으로 매우 낮은 것을 알 수 있다. According to the experimental example shown in FIG. 5, the temperature of the susceptor, the pressure in the process chamber, the supply amount of methane difluoride (CH 2 F 2 ), argon (Ar), oxygen (O 2 ), and nitrogen (N 2 ), When the power is provided as shown in FIG. 5, the etching selectivity ratio of the silicon nitride film to the silicon oxide film is about 36: 1, and the etching selectivity ratio of the silicon nitride film to the polysilicon film is about 48: 1. It can be seen that the etching selectivity is relatively very low compared to when performing the etching process using the structure.

또한, 본 발명의 실시예에 의하면, 도 1의 장치 구조에 이불화메탄(CH2F2), 삼불화질소(NF3), 산소(O2), 그리고 질소(N2)를 포함하는 소스가스를 사용하는 경우에는 종래의 삼불화메탄(CHF3), 사불화탄소(CF4), 그리고 산소(O2) 가스를 소스가스로 사용하고 이들 소스가스로부터 플라즈마를 공정 챔버 내에서 직접 발생시키는 경우에 비해 폴리 실리콘막이나 실리콘 산화막 등 다른 막에 대한 실리콘 질화막의 식각 선택비가 현저하게 높은 것을 알 수 있다.In addition, according to an embodiment of the present invention, a source comprising methane difluoride (CH 2 F 2 ), nitrogen trifluoride (NF 3 ), oxygen (O 2 ), and nitrogen (N 2 ) in the device structure of FIG. 1. When gas is used, conventional trifluoromethane (CHF 3 ), carbon tetrafluoride (CF 4 ), and oxygen (O 2 ) gases are used as source gases, and plasma is generated directly from the source gases in the process chamber. It can be seen that the etching selectivity of the silicon nitride film relative to other films such as polysilicon film and silicon oxide film is significantly higher than that of other films.

또한, 본 발명의 실시예와 유사하게 소스 가스로 이불화메탄(CH2F2), 아르곤(Ar), 질소(N2), 그리고 산소(O2)를 사용하는 경우에도, 공정 챔버 외부에서 플라즈마를 발생시켜 공정 챔버로 공급하면 공정 챔버 내에서 소스가스로부터 플라즈마를 직접 발생시키는 경우에 비해 실리콘 질화막의 식각 선택비가 상대적으로 매우 높다.
In addition, in the case of using methane difluoride (CH 2 F 2 ), argon (Ar), nitrogen (N 2), and oxygen (O 2 ) as the source gas, plasma is generated outside the process chamber. When generated and supplied to the process chamber, the etching selectivity of the silicon nitride film is relatively high compared with the case of directly generating plasma from the source gas in the process chamber.

또한, 도 2 내지 도 4의 실험예와 같이, 도 1의 장치에서 동일한 소스 가스를 사용하는 경우에도 가스의 공급량 또는 온도를 조절함으로써, 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비를 현저히 높게 구현하거나(도 2), 폴리 실리콘에 대한 실리콘 질화막의 식각 선택비를 현저히 높게 구현하거나(도 3), 폴리 실리콘과 실리콘 산화막 모두에 대해 실리콘 질화막의 식각 선택비를 높게 구현할 수 있다. In addition, as in the experimental example of FIGS. 2 to 4, even when the same source gas is used in the apparatus of FIG. 1, by adjusting the supply amount or the temperature of the gas, the etching selectivity of the silicon nitride film to the silicon oxide film is remarkably high or 2, the etching selectivity of the silicon nitride film with respect to polysilicon may be significantly higher (FIG. 3), or the etching selectivity of the silicon nitride film may be higher with respect to both polysilicon and the silicon oxide film.

예컨대, 도 2와 같이 산소(O2) 가스의 사용 비율을 증가시켜 실리콘 산화막의 식각량을 감소시킴과 동시에, 이불화메탄(CH2F2)를 증가시켜 CxHy의 폴리머 량을 증가시킴으로써 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비를 증가시킬 수 있다.For example, as shown in FIG. 2, the amount of oxygen (O 2 ) gas is increased to decrease the etching amount of the silicon oxide film, and at the same time, the amount of polymer of C x H y is increased by increasing the amount of dichloromethane (CH 2 F 2 ). In this way, the etching selectivity of the silicon nitride film with respect to the silicon oxide film can be increased.

또한, 도 3과 같이 온도에 의한 반응성 차이로 인해 폴리 실리콘 막의 화학적 반응의 비활성화에 의해 식각량이 감소하는 메카니즘을 이용하여 폴리 실리콘 막에 대한 실리콘 질화막의 식각 선택비를 증가시킬 수 있다.
In addition, as shown in FIG. 3, the etching selectivity of the silicon nitride film to the polysilicon film may be increased by using a mechanism in which the etching amount is reduced by deactivation of the chemical reaction of the polysilicon film.

상술한 예에서는 식각 대상막이 실리콘 질화막이고, 실리콘 질화막과 함께 식각되는 다른 종류의 막으로서 폴리 실리콘막과 실리콘 산화막을 예로 들어 설명하였다. 그러나 본 발명의 기술적 사상은 식각 대상막이 실리콘 질화막 이외에 다른 종류의 질화막인 경우에도 적용될 수 있고, 폴리 실리콘막 및 실리콘 산화막 이외의 다른 종류의 막에 대한 질화막의 식각 선택비를 높게 구현하기 위해 적용될 수 있다.
In the above-described example, the etching target film is a silicon nitride film, and as another type of film etched together with the silicon nitride film, a polysilicon film and a silicon oxide film have been described as an example. However, the technical idea of the present invention can be applied to the case where the etching target layer is another kind of nitride film in addition to the silicon nitride film, and can be applied to realize the etching selectivity of the nitride film with respect to other types of films other than the polysilicon film and the silicon oxide film. have.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The foregoing description is merely illustrative of the technical idea of the present invention, and various changes and modifications may be made by those skilled in the art without departing from the essential characteristics of the present invention. Therefore, the embodiments disclosed in the present invention are intended to illustrate rather than limit the scope of the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. The protection scope of the present invention should be interpreted by the following claims, and all technical ideas within the equivalent scope should be interpreted as being included in the scope of the present invention.

100: 공정 챔버 200: 배기 유닛
300: 플라즈마 공급 부재 310: 플라즈마 챔버
320: 소스 가스 공급부 330: 전력 인가부
340: 유입 덕트 100: process chamber 200: exhaust unit
300: plasma supply member 310: plasma chamber
320: source gas supply unit 330: power applying unit
340: inlet duct

Claims (24)

기판 상에 형성된 질화막을 식각하는 반도체 제조 방법에 있어서,
공정 챔버 내에 기판을 위치시키고, 상기 공정 챔버의 외부에서 제 1 소스가스로부터 플라즈마를 발생시키고, 상기 플라즈마를 상기 공정 챔버로 공급하되,
상기 제 1 소스가스는 이불화메탄(CH2F2), 질소(N2), 그리고 산소(O2)를 포함하되,
상기 이불화메탄(CH2F2)의 공급량은 10 내지 500 SCCM 이고, 상기 질소의 공급량은 100 내지 2500 SCCM이고, 상기 산소의 공급량은 100 내지 2500 SCCM 이고,
공정 진행시 상기 기판이 놓이는 서셉터의 온도는 섭씨 0 내지 70도(℃)이고, 상기 공정 챔버 내 압력은 300 내지 1000 미리토르(mT) 인 반도체 제조 방법.In the semiconductor manufacturing method for etching the nitride film formed on the substrate,
Positioning a substrate in the process chamber, generating a plasma from a first source gas outside of the process chamber, and supplying the plasma to the process chamber,
The first source gas includes dichloromethane (CH 2 F 2 ), nitrogen (N 2 ), and oxygen (O 2 ),
The supply amount of the difluoromethane (CH 2 F 2 ) is 10 to 500 SCCM, the supply amount of nitrogen is 100 to 2500 SCCM, the supply amount of oxygen is 100 to 2500 SCCM,
The temperature of the susceptor on which the substrate is placed during the process is 0 to 70 degrees Celsius (C), the pressure in the process chamber is 300 to 1000 millitorr (mT). 삭제delete 삭제delete 제 1 항에 있어서,
공정 진행시 상기 플라즈마를 발생시키기 위해 공급되는 전력은 1000 내지 3000 W 인 반도체 제조 방법.The method of claim 1,
In the process proceeds the power supplied to generate the plasma is a semiconductor manufacturing method of 1000 to 3000 W. 제 1 항 또는 제 4 항에 있어서,
상기 플라즈마가 상기 공정 챔버로 공급되는 통로로 제 2 소스가스가 공급되고,
상기 제 2 소스가스는 삼불화질소(NF3)를 포함하는 반도체 제조 방법.The method according to claim 1 or 4,
A second source gas is supplied into a passage through which the plasma is supplied to the process chamber,
The second source gas is a semiconductor manufacturing method comprising nitrogen trifluoride (NF 3 ). 제 5 항에 있어서,
공정 진행시 상기 삼불화질소의 공급량은 0보다 크고 1000 SCCM 이하인 반도체 제조 방법.The method of claim 5, wherein
In the process proceeding, the supply amount of the nitrogen trifluoride is greater than zero and less than 1000 SCCM semiconductor manufacturing method. 제 1 항 또는 제 4 항에 있어서,
상기 질화막은 실리콘 질화막인 반도체 제조 방법.The method according to claim 1 or 4,
The nitride film is a semiconductor manufacturing method. 기판 상에서 다른 종류의 막에 대한 실리콘 질화막의 식각 선택비를 향상시키는 반도체 제조 방법에 있어서,
제 1 소스 가스로부터 플라즈마를 발생시키고, 발생된 플라즈마로 기판에 대해 식각 공정을 수행하되, 상기 제 1 소스 가스는 이불화메탄(CH2F2), 질소(N2), 그리고 산소(O2)를 포함하되,
상기 이불화메탄(CH2F2)의 공급량은 10 내지 500 SCCM 이고, 상기 질소의 공급량은 100 내지 2500 SCCM이고, 상기 산소의 공급량은 100 내지 2500 SCCM 이고,
공정 진행시 상기 기판이 놓이는 서셉터의 온도는 섭씨 0 내지 70도(℃)이고, 상기 공정 챔버 내 압력은 300 내지 1000 미리토르(mT) 인 반도체 제조 방법.In the semiconductor manufacturing method for improving the etching selectivity of the silicon nitride film with respect to other kinds of film on the substrate,
A plasma is generated from the first source gas and an etching process is performed on the substrate using the generated plasma, wherein the first source gas is methane fluoride (CH 2 F 2 ), nitrogen (N 2 ), and oxygen (O 2). ),
The supply amount of the difluoromethane (CH 2 F 2 ) is 10 to 500 SCCM, the supply amount of nitrogen is 100 to 2500 SCCM, the supply amount of oxygen is 100 to 2500 SCCM,
The temperature of the susceptor on which the substrate is placed during the process is 0 to 70 degrees Celsius (C), the pressure in the process chamber is 300 to 1000 millitorr (mT). 제 8 항에 있어서,
상기 다른 종류의 막은 실리콘 산화막 또는 폴리 실리콘막이고,
식각 공정 진행시 상기 이불화메탄은 상기 실리콘 산화막 또는 상기 폴리 실리콘막 상에 폴리머막을 형성하고, 상기 질소와 상기 산소는 상기 폴리머막을 제거함으로써 상기 실리콘 산화막 또는 상기 폴리 실리콘막에 대한 상기 실리콘 질화막의 식각 선택비를 증가시키는 반도체 제조 방법.The method of claim 8,
The other kind of film is a silicon oxide film or a poly silicon film,
During the etching process, the methane difluoride forms a polymer film on the silicon oxide film or the polysilicon film, and the nitrogen and oxygen remove the polymer film to etch the silicon nitride film with respect to the silicon oxide film or the polysilicon film. A semiconductor manufacturing method for increasing the selectivity. 삭제delete 삭제delete 제 8 항에 있어서,
공정 진행시 상기 플라즈마를 발생시키기 위해 공급되는 전력은 1000 내지 3000 W 인 반도체 제조 방법.The method of claim 8,
In the process proceeds the power supplied to generate the plasma is a semiconductor manufacturing method of 1000 to 3000 W. 제 9 항에 있어서,
상기 폴리 실리콘막에 대한 상기 실리콘 질화막의 식각 선택비를 증가는 상기 서셉터의 온도를 낮춤으로써 이루어지는 반도체 제조 방법.The method of claim 9,
Increasing the etching selectivity of the silicon nitride film to the polysilicon film is by lowering the temperature of the susceptor. 제 9 항에 있어서,
상기 실리콘 산화막에 대한 상기 실리콘 질화막의 식각 선택비의 증가는 상기 이불화 메탄과 상기 산소의 공급량을 증가시킴으로써 이루어지는 반도체 제조 방법.The method of claim 9,
The increase in the etching selectivity of the silicon nitride film to the silicon oxide film is a semiconductor manufacturing method by increasing the supply amount of the methane difluoride and the oxygen. 제 8 항, 제 9 항, 제 12 항 내지 제 14항 중 어느 하나에 있어서,
상기 플라즈마는 상기 기판이 위치되는 공정 챔버의 외부에서 발생된 후, 상기 공정 챔버로 공급되는 반도체 제조 방법.The method according to any one of claims 8, 9 and 12 to 14,
And wherein the plasma is generated outside the process chamber in which the substrate is located, and then supplied to the process chamber. 제 15항에 있어서,
상기 플라즈마가 상기 공정 챔버로 공급되는 경로로 제 2 소스 가스를 공급하되, 상기 제 2 소스 가스는 삼불화질소(NF3)를 포함하는 반도체 제조 방법.16. The method of claim 15,
And supplying a second source gas to a path through which the plasma is supplied to the process chamber, wherein the second source gas includes nitrogen trifluoride (NF 3 ). 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020110121766A 2011-11-21 2011-11-21 Apparatus and method for manufacturing semiconductor devices KR101276258B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020110121766A KR101276258B1 (en) 2011-11-21 2011-11-21 Apparatus and method for manufacturing semiconductor devices
TW101142372A TWI479564B (en) 2011-11-21 2012-11-14 Semiconductor manufacturing apparatus and semiconductor manufacturing method
JP2012255624A JP5767199B2 (en) 2011-11-21 2012-11-21 Semiconductor manufacturing apparatus and semiconductor manufacturing method
CN201210476350.6A CN103137468B (en) 2011-11-21 2012-11-21 Semiconductor-fabricating device and semiconductor making method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110121766A KR101276258B1 (en) 2011-11-21 2011-11-21 Apparatus and method for manufacturing semiconductor devices

Publications (2)

Publication Number Publication Date
KR20130056039A KR20130056039A (en) 2013-05-29
KR101276258B1 true KR101276258B1 (en) 2013-06-20

Family

ID=48497121

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110121766A KR101276258B1 (en) 2011-11-21 2011-11-21 Apparatus and method for manufacturing semiconductor devices

Country Status (4)

Country Link
JP (1) JP5767199B2 (en)
KR (1) KR101276258B1 (en)
CN (1) CN103137468B (en)
TW (1) TWI479564B (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101649947B1 (en) * 2014-07-08 2016-08-23 피에스케이 주식회사 Apparatus for generating plasma using dual plasma source and apparatus for treating substrate comprising the same
KR101660831B1 (en) * 2014-11-28 2016-09-29 피에스케이 주식회사 Apparatus and method for treating a substrate
US9659788B2 (en) * 2015-08-31 2017-05-23 American Air Liquide, Inc. Nitrogen-containing compounds for etching semiconductor structures
US10381235B2 (en) * 2016-05-29 2019-08-13 Tokyo Electron Limited Method of selective silicon nitride etching
US10373828B2 (en) * 2016-05-29 2019-08-06 Tokyo Electron Limited Method of sidewall image transfer
KR101909110B1 (en) * 2016-08-18 2018-10-18 피에스케이 주식회사 Substrate treating method
KR102646804B1 (en) 2021-08-25 2024-03-12 주식회사 테스 Method of processing substrate having silicon nitride layer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080042264A (en) * 2006-11-09 2008-05-15 주식회사 하이닉스반도체 Method for fabricating semiconductor device
KR20090040869A (en) * 2007-10-22 2009-04-27 어플라이드 머티어리얼스, 인코포레이티드 Methods and systems for forming at least one dielectric layer
KR20090119266A (en) * 2008-05-15 2009-11-19 주성엔지니어링(주) Methode of forming thin film pattern

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3328416B2 (en) * 1994-03-18 2002-09-24 富士通株式会社 Semiconductor device manufacturing method and manufacturing apparatus
DE69733962T2 (en) * 1996-10-11 2006-05-24 Tokyo Electron Ltd. PLASMA-etching method
US5786276A (en) * 1997-03-31 1998-07-28 Applied Materials, Inc. Selective plasma etching of silicon nitride in presence of silicon or silicon oxides using mixture of CH3F or CH2F2 and CF4 and O2
JP2000216242A (en) * 1999-01-20 2000-08-04 Nec Corp Manufacture of semiconductor device
US7311852B2 (en) * 2001-03-30 2007-12-25 Lam Research Corporation Method of plasma etching low-k dielectric materials
JP4153708B2 (en) * 2002-03-12 2008-09-24 東京エレクトロン株式会社 Etching method
KR100607647B1 (en) * 2003-03-14 2006-08-23 주식회사 하이닉스반도체 Method for forming semiconductor device
JP5446120B2 (en) * 2008-04-23 2014-03-19 富士通セミコンダクター株式会社 Semiconductor device manufacturing method and semiconductor device
JP5218214B2 (en) * 2009-03-31 2013-06-26 富士通セミコンダクター株式会社 Manufacturing method of semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080042264A (en) * 2006-11-09 2008-05-15 주식회사 하이닉스반도체 Method for fabricating semiconductor device
KR20090040869A (en) * 2007-10-22 2009-04-27 어플라이드 머티어리얼스, 인코포레이티드 Methods and systems for forming at least one dielectric layer
KR20090119266A (en) * 2008-05-15 2009-11-19 주성엔지니어링(주) Methode of forming thin film pattern

Also Published As

Publication number Publication date
JP5767199B2 (en) 2015-08-19
JP2013110414A (en) 2013-06-06
TW201327675A (en) 2013-07-01
CN103137468A (en) 2013-06-05
TWI479564B (en) 2015-04-01
KR20130056039A (en) 2013-05-29
CN103137468B (en) 2016-05-04

Similar Documents

Publication Publication Date Title
KR101276258B1 (en) Apparatus and method for manufacturing semiconductor devices
KR101276262B1 (en) Apparatus and method for manufacturing semiconductor devices
KR102283949B1 (en) Methods for etching an etching stop layer utilizing a cyclical etching process
US7368394B2 (en) Etch methods to form anisotropic features for high aspect ratio applications
TWI627724B (en) Apparatus and methods for spacer deposition and selective removal in an advanced patterning process
EP3038142A1 (en) Selective nitride etch
JP4791956B2 (en) Method for etching a polysilicon gate structure in a plasma etch chamber and method for reducing microloading of etch rate between different doped materials of a substrate
US20130224960A1 (en) Methods for etching oxide layers using process gas pulsing
US20070202700A1 (en) Etch methods to form anisotropic features for high aspect ratio applications
TW201517123A (en) Formation method for micropattern, manufacturing method for semiconductor device, substrate processing device, and recording medium
TWI405260B (en) A plasma etching treatment method and a plasma etching processing apparatus
KR102280572B1 (en) Plasma processing method
TW202117835A (en) Method for etching an etch layer
US20150064921A1 (en) Low temperature plasma anneal process for sublimative etch processes
KR101155841B1 (en) Method to improve profile control and n/p loading in dual doped gate applications
US20150371889A1 (en) Methods for shallow trench isolation formation in a silicon germanium layer
US20110303639A1 (en) Methods for processing substrates having metal hard masks
KR20220114620A (en) Directional selective bond cleaning with field polymer protections
US10755941B2 (en) Self-limiting selective etching systems and methods
JP2022034956A (en) Etching method and plasma processing apparatus
TWI837885B (en) Metal deposition and etch in high aspect-ratio features
KR20230115456A (en) Substrate treatment apparatus and semiconductor device manufaturing method using the same
WO2024085970A1 (en) Method to selectively etch silicon nitride to silicon oxide using water crystallization

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170526

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180402

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 7