KR20070062183A - 유기 박막 트랜지스터 및 이의 제조 방법, 이를 구비한평판표시장치 - Google Patents

유기 박막 트랜지스터 및 이의 제조 방법, 이를 구비한평판표시장치 Download PDF

Info

Publication number
KR20070062183A
KR20070062183A KR1020050121951A KR20050121951A KR20070062183A KR 20070062183 A KR20070062183 A KR 20070062183A KR 1020050121951 A KR1020050121951 A KR 1020050121951A KR 20050121951 A KR20050121951 A KR 20050121951A KR 20070062183 A KR20070062183 A KR 20070062183A
Authority
KR
South Korea
Prior art keywords
source
drain
conductive material
thin film
film transistor
Prior art date
Application number
KR1020050121951A
Other languages
English (en)
Other versions
KR100730183B1 (ko
Inventor
정종한
신현수
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050121951A priority Critical patent/KR100730183B1/ko
Publication of KR20070062183A publication Critical patent/KR20070062183A/ko
Application granted granted Critical
Publication of KR100730183B1 publication Critical patent/KR100730183B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • H10K10/84Ohmic electrodes, e.g. source or drain electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 게이트 절연층에 형성된 개구부를 도전물질로 증착하고 이를 패터닝하여 소스/드레인 배선과 유기 반도체를 연결하는 채널의 쇼트 불량을 방지하는 유기 박막 트랜지스터 및 이의 제조 방법, 이를 구비한 평판 디스플레이 장치에 관한 것이다. 본 발명의 유기 박막 트랜지스터는 기판 상에 형성된 소스/드레인 배선 및 게이트 전극, 소스/드레인 배선 및 게이트 전극 상부에 형성되고, 소스/드레인 배선을 노출시키는 소정 패턴의 개구부를 구비한 게이트 절연층, 개구부를 통하여 소스/드레인 배선과 콘택되고, 진공 증착된 후 소정 부분이 패터닝된 도전물질, 도전물질과 전기적으로 연결된 유기 반도체층을 포함한다.

Description

유기 박막 트랜지스터 및 이의 제조 방법, 이를 구비한 평판표시장치{Organic thin film transistor and method of manufacturing the same, flat display apparatus comprising the same}
도 1은 종래의 유기 박막 트랜지스터를 개략적으로 도시한 단면도들이다.
도 2는 본 발명의 바람직한 실시 예에 따른 유기 박막 트랜지스터를 개략적으로 도시한 단면도이다.
도 3은 본 발명의 바람직한 다른 실시 예에 따른 유기 박막 트랜지스터를 개략적으로 도시한 단면도이다.
도 4는 도 2의 유기 박막 트랜지스터를 구비한 평판 디스플레이 장치의 단면도 이다.
도 5는 도 3의 유기 박막 트랜지스터를 구비한 평판 디스플레이 장치의 단면도 이다.
본 발명은 유기 박막 트랜지스터 및 이의 제조 방법, 이를 구비한 평판 디스플레이 장치에 관한 것으로서, 보다 상세하게는 게이트 절연층에 형성된 개구부를 도전물질로 증착하고 이를 패터닝하여 소스/드레인 배선과 유기 반도체를 연결하는 채널의 쇼트 불량을 방지하는 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치에 관한 것이다.
액정 디스플레이 소자나 유기 전계 방광 디스플레이 소자 또는 무기 전계 발광 디스플레이 소자 등 평판 디스플레이 장치에 사용되는 박막 트랜지스터(Thin Film Transistor: 이하, TFT라 함)는 각 픽셀의 동작을 제어하는 스위칭 소자 및 픽셀을 구동시키는 구동 소자로 사용된다.
이와 같은 통상적인 TFT는 도 1에 도시된 바와 같이 기판(110) 상에 나란히 형성된 게이트 전극(120), 소스/드레인 배선(130a,b), 게이트 전극(120), 소스/드레인 배선(130a,b) 상에 형성된 게이트 절연막(140), 게이트 절연막 상에 형성된 유기 반도체층(140) 및 테이퍼(160a,b), 소스/드레인 배선(130a,b)과 유기 반도체층(140)을 전기적으로 연결하는 소스/드레인 전극(180a,b)을 구비한다.
통상적으로 게이트 절연막(140)을 유기물 또는 유-무기물 하이브리드 타입을 사용할 경우, 게이트 누설 전류가 크게 발생하여 그 두께를 두껍게 형성한다(0.5 ~ 1.0㎛). 하지만, 이로 인해 소스/드레인 금속과 패드 금속 사이, 또는 소스/드레인 금속과 픽셀 전극 사이를 연결시켜주는 콘택홀 형성 공정인 건식 에칭 시에, 테이퍼(160a,b) 각이 70도 이상 형성된다. 게이트 절연막(140)을 건식 에칭 방법으로 채널을 형성한 후, 일 함수가 높은 금속(금(Au), 백금(Pt), 팔라듐(Pd) 등)을 이용하여 소스/드레인 전극(180a,b)을 형성하여, 소스/드레인 배선(130a,b)과 유기 반도체층(150)을 연결시킨다. 일 함수가 높은 금속은 하부 물질과의 접합이 약 하여 일 정 두께(1000 A) 이상 사용하기가 어렵다.
이러한 재료 특성과 공정 특성 상 테이퍼(160a,b)에 형성될 채널의 경사면은 일 함수가 높은 금속이 너무 얇게 형성되거나 단선(161a,b)이 될 가능성이 높아지게 된다.
본 발명이 이루고자 하는 기술적인 과제는 게이트 절연층에 형성된 개구부를 도전물질로 증착하고 이를 패터닝하여 소스/드레인 배선과 유기 반도체를 연결하는 채널의 쇼트 불량을 방지하는 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치를 제공하는데 있다.
본 발명이 이루고자 하는 상기 기술적인 과제를 해결하기 위한 유기 박막 트랜지스터는 기판 상에 형성된 소스/드레인 배선 및 게이트 전극; 상기 소스/드레인 배선 및 게이트 전극 상부에 형성되고, 상기 소스/드레인 배선을 노출시키는 소정 패턴의 개구부를 구비한 게이트 절연층; 상기 개구부를 통하여 상기 소스/드레인 배선과 콘택되고, 진공 증착된 후 소정 부분이 패터닝된 도전물질; 및 상기 도전물질과 전기적으로 연결된 유기 반도체층을 포함하는 것이 바람직하다.
본 발명이 이루고자 하는 상기 기술적인 과제를 해결하기 위한 유기 박막 트랜지스터 제조 방법은 기판 상에 소스/드레인 배선 및 게이트 전극을 형성하는 단계; 상기 소스/드레인 배선 및 게이트 전극 상부에, 상기 소스/드레인 배선을 노출시키는 소정 패턴의 개구부를 구비한 게이트 절연층을 형성하는 단계; 상기 개구부 를 통해 상기 소스/드레인 배선과 콘택되도록 도전물질을 증착하고, 상기 도전물질을 소정 부분 패터닝하는 단계; 및 상기 도전물질과 전기적으로 연결된 유기 반도체층을 형성하는 단계를 포함하는 것이 바람직하다.
본 발명이 이루고자 하는 상기 기술적인 과제를 해결하기 위한 평판 디스플레이 장치는 기판 상에 형성된 소스/드레인 배선 및 게이트 전극과, 상기 소스/드레인 배선 및 게이트 전극 상부에 형성되고, 상기 소스/드레인 배선을 노출시키는 소정 패턴의 개구부를 구비한 게이트 절연층과, 상기 개구부를 통하여 상기 소스/드레인 배선과 콘택되고, 진공 증착된 후 소정 부분이 패터닝된 도전물질과, 상기 도전물질과 전기적으로 연결된 유기 반도체층을 포함하는 유기 박막 트랜지스터; 및 상기 유기 박막 트랜지스터와 전기적으로 연결된 디스플레이 소자를 포함하는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 2는 본 발명의 바람직한 실시 예에 따른 유기 박막 트랜지스터를 개략적으로 도시한 단면도이다.
도 2에서 볼 수 있듯이, 기판(110) 상의 소정 위치에 게이트 전극(120) 및 소스/드레인 배선(130a,b)을 형성한다. 게이트 전극(120)과 소스/드레인 배선(130a,b)은 동일 물질 또는 다른 물질로 형성될 수 있다.
기판(110)은 아크릴, 폴리이미드, 폴리카보네이트, 폴리에스테르, 미라르(mylar) 기타 플라스틱 재료가 사용될 수 있는 데, 반드시 이에 한정되는 것은 아니며, SUS, 텅스텡 등과 같은 금속 호일도 사용 가능하고, 글라스재도 사용 가능하 다. 상기 기판(11)으로는 플렉시블(flexible)한 기판이 바람직하다.
게이트 전극(120)으로는 MoW, Al, Cr, Al/Cr 등과 같은 도전성 금속이나, 도전성 폴리아닐린(polyaniline), 도전성 폴리 피롤(poly pirrole), 도전성 폴리티오펜(polythiopjene), 폴리에틸렌 디옥시티오펜(polyethylene dioxythiophene:PEDOT)과 폴리스티렌 술폰산(PSS) 등 다양한 도전성 폴리머가 사용될 수도 있는데, 기판(110)과의 밀착성, 게이트 전극(120) 상부에 형성되는 박막들의 평탄성, 패턴화를 위한 가공성, 및 후속 공정시 사용되는 화학 물질에 대한 내성 등을 고려하여 적절한 물질이 선택되어야 한다.
게이트 전극(120) 및 소스/드레인 배선(130a,b)이 형성된 후에, 게이트 절연층(140)을 형성한다. 게이트 절연층(140)은, 예를 들어 화학 기상 증착이나 스퍼터링 과정에 의한 SiO2, SiNx, Al2O3, Ta2O5, BST, PZT 등과 같은 무기 절연층으로 구성될 수도 있고, 일반 범용 고분자로서의 PMMA(poly methylmethacrylate), PS(polystyrene), 페놀계 고분자, 아크릴계 고분자, 폴리이미드(polyimide)와 같은 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계 고분자, p-자일리렌계 고분자, 비닐알콜계 고분자, 파릴렌(parylene), 및 이들의 하나 이상을 포함하는 화합물 등과 같은 고분자 재료에 의한 유기 절연층으로 구성될 수도 있으며, 경우에 따라서는 유기 절연층 및 무기 절연층으로 구성된 복수 층으로 형성될 수도 있는 등 다양한 구성이 가능한데, 절연 특성과 함께 유전율이 우수하고 기판과 열팽창률이 같거나 비슷한 재료로 선택되는 것이 바람직하다. 본 발명에서 게이트 절연층(140)은 유기물과 무기물이 혼합된 하이브리드 타입으로 스핀 코팅 (Spin coating) 방법으로 형성한다.
유기물과 무기물이 혼합된 게이트 절연층(140)이 형성된 후에, 유기 반도체층(150)과 소스/드레인 배선(130a,b) 사이에 채널을 형성하기 위해, 패터닝 방법을 통하여 게이트 절연층(140)에 개구부(160a,b)를 형성한다. 게이트 절연층(140)에 개구부(160a,b)를 형성하기 위해, 포토레지스트 패턴(미도시)을 이용하여 게이트 절연층(140)을 패터닝 한다. 이 외에도 하프톤 마스크를 이용하여 1회의 포토 리소그래피 공정으로 형성할 수 있으며, 반드시 전술한 방법에 한정되는 것은 아니다.
개구부(160a,b)가 형성된 이후, 이 개구부(160a,b)를 도전물질(170a,b)을 이용하여 스퍼터링(Sputtering) 방법, 화학증착(Chemical vapour deposition) 방법 또는 이베포레이션(Evaporation) 방법 등으로 진공 증착한 후, 진공 증착된 도전물질(170a,b)을 포토 리소그래피 방법 등으로 패터닝한다. 도전물질(170a,b)은 MoW, Al, Cr, Al/Cr 등과 같은 도전성 금속이나, 도전성 폴리아닐린(polyaniline), 도전성 폴리 피롤(poly pirrole), 도전성 폴리티오펜(polythiopjene), 폴리에틸렌 디옥시티오펜(polyethylene dioxythiophene:PEDOT)과 폴리스티렌 술폰산(PSS) 등 다양한 도전성 폴리머가 사용될 수 있다.
개구부(160a,b)가 도전물질(170a,b)로 진공 증착되고, 진공 증착된 도전물질(170a,b)이 패터닝 된 후, 유기 반도체층(150)을 형성한다. 유기 반도체층(150)은 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌 테트라카 르복실릭 디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌 테트라카르복실릭 디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌(phthalocyanine) 및 이들의 유도체, 나프탈렌 테트라카르복실릭 디이미드(naphthalene tetracarboxylic diimide) 및 그 유도체, 나프탈렌 테트라카르복실릭 디안하이드라이드(naphthalene tetracarboxylic dianhydride) 및 그 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 티오펜을 포함하는 공액계 고분자 및 그 유도체, 및 플루오렌을 포함하는 고분자 및 그 유도체 등이 사용될 수 있다.
유기 반도체층(150)을 형성한 후, 도전물질(170a,b) 상에 일 함수가 높은 금속(금(Au), 백금(Pt), 팔라듐(Pd) 등)으로 소스/드레인 전극(180a,b)을 형성함으로써, 소스/드레인 배선(130a,b)과 유기 반도체층(150)을 연결한다. 도 2에 도시된 바와 같이, 채널이 형성되는 개구부(160a,b)가 도전물질(170a,b)로 진공 증착된 후, 진공 증착된 도전물질(170a,b)이 패터닝 되고 그 상부에 소스/드레인 전극(180a,b)이 형성됨으로써, 소스/드레인 전극(180a,b) 형성 시에, 너무 얇게 형성되거나 단선 될 가능성이 낮아지게 된다.
도 3은 본 발명의 바람직한 다른 실시 예에 따른 유기 박막 트랜지스터를 개략적으로 도시한 단면도이다.
도 2는 유기 반도체층(150)을 형성하고, 개구부(160a,b)가 도전물질(170a,b) 로 진공 증착되고, 패터닝된 후에, 소스/드레인 전극(180a,b)을 형성하는 실시 예가 개시되어 있으나, 도 3은 개구부(160a,b)를 도전물질(170a,b)로 진공 증착 및 패터닝 하고, 소스/드레인 전극(180a,b)을 형성한 후에 유기 반도체층(150)을 형성하는 다른 실시 예가 도시 되어 있으며, 이하 설명은 도 2와 동일하므로 생략한다.
도 4는 도 2의 유기 박막 트랜지스터가 구비된 평판 디스플레이 장치에 구비되는 화소부의 일 예로, 유기 전계 발광 소자를 개략적으로 도시하는 단면도로서, 유기 박막 트랜지스터부(100) 및 화소부(200)를 포함한다.
유기 박막 트랜지스터부(100)는 기판(110), 게이트 전극(120), 소스/드레인 배선(130a,b), 소정 패턴의 개구부(160a,b)가 도전물질(170a,b)로 증착된 후 이를 패터닝한 게이트 절연층(140) 유기 반도체층(150), 소스/드레인 배선(130a,b)과 유기 반도체층(150)을 전기적으로 연결하는 소스/드레인 전극(180a,b) 및 보호층(190)을 포함한다.
화소부(200)는 제1 전극층(210), 화소 정의층(220), 유기 전계 발광부(230) 및 제2 전극층(240)을 포함한다.
보호층(190)을 제외한 유기 박막 트랜지스터부(100)는 도 2에 도시되어 있고, 그 상세한 설명 또한 상기에 개시되어 있으므로 그 설명을 생략한다.
개구부(160a,b)를 형성하여, 소스/드레인 배선(130a,b), 소스/드레인 전극(180a,b) 및 유기 반도체층(150)을 전기적으로 연결한 후에, 그 상부에 유기 박막 트랜지스터부(100)를 절연 및/또는 평탄화시키기 위한 페시베이션 층 및/또는 평탄화 층과 같은 보호층(190)이 형성된다.
보호층(190)의 상부에는 제1 전극층(210)이 형성되는데, 제1 전극층(210)은 보호층(190)에 형성되는 비어홀(211)을 통하여 유기 박막 트랜지스터부(100)와 전기적으로 소통을 이룬다.
제1 전극층(210)은 다양한 구성이 가능한데, 예를 들어, 제1 전극층(210)은 ITO, IZO, ZnO 또는 In2O3 등과 같은 투명 도전성 물질로 이루어진 투명 전극일 수도 있고, 전면 발광형인 경우에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물을 포함하는 반사 전극과, 그 위에 형성되는 투명 전극으로 구성될 수도 있으며, 제1 전극층(210)은 단일층, 이중층에 한정되지 않고, 다중 층으로 구성될 수도 있는 등 다양한 변형이 가능하다.
제1 전극층(210)이 형성된 후, 상부에는 화소 개구부를 정의하기 위한 화소 정의층(220)이 형성된다. 화소 정의층(220)이 형성된 후, 적어도 화소 개구부를 포함한 영역에 유기 전계 발광부(230)가 구비된다.
유기 전계 발광부(230)로는 저분자 또는 고분자 유기막이 사용될 수 있는 데, 저분자 유기막을 사용할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌,N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘,트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기막은 진공증착의 방법으로 형성된다.
고분자 유기막의 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다. 상기와 같은 유기 전계 발광부를 구성하는 유기막들은 반드시 이에 한정되는 것은 아니고, 다양한 실시예들이 적용될 수 있음은 물론이다.
제2 전극층(240)도, 제1 전극층(210)의 경우에 마찬가지로 전극층의 극성 및 발광 유형에 따라 다양한 구성이 가능하다. 즉, 제2 전극층(240)이 캐소드 전극으로 작동하고 발광 유형이 배면 발광형인 경우, 제2 전극층(240)은 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg, 및 이들의 화합물과 같이 일함수가 작은 재료로 하나 이상의 층으로 구성될 수도 있고, 전면 발광형인 경우, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg, 및 이들의 화합물로 유기 전계 발광부(230)의 일면 상에 일함수를 맞추기 위한 전극을 형성한 후, 그 위에 ITO, IZO, ZnO, In2O3 등의 투명 전극을 형성할 수도 있으며, 제2 전극층(240)은 전면 형성될 수도 있으나, 이에 국한되지 않고 다양한 구성을 취할 수도 있다. 한편, 상기 실시 예에서는 제1 전극층(210)이 애노드 전극으로, 그리고 제2 전극층(240)이 캐소드 전극으로 작동하는 경우에 대하여 기술되었으나, 서로 반대의 극성을 구비할 수도 있는 등 다양한 구성이 가능하다.
도 5는 도 3의 유기 박막 트랜지스터가 구비된 평판 디스플레이 장치에 구비되는 화소부의 일 예로, 유기 전계 발광 소자를 개략적으로 도시하는 단면도로서, 유기 박막 트랜지스터부(100) 및 화소부(200)를 포함한다.
도 4에 도시된 유기 박막 트랜지스터부(100)에서는 유기 반도체층(150)을 형성하고, 개구부(160a,b)가 도전물질(170a,b)로 진공 증착되고, 패터닝된 후에, 소스/드레인 전극(180a,b)을 형성하는 실시 예가 개시되어 있으나, 도 5에 도시된 유기 박막 트랜지스터부(100)에서는 개구부(160a,b)를 도전물질(170a,b)로 진공 증착 및 패터닝 하고, 소스/드레인 전극(180a,b)을 형성한 후에 유기 반도체층(150)을 형성하는 다른 실시 예가 도시 되어 있으며, 이하 설명은 도 4와 동일하므로 생략한다.
상기한 실시 예들은 본 발명을 설명하기 위한 일 예들로서, 본 발명이 이에 한정되지는 않고, 본 발명에 따른 박막 트랜지스터는 유기 전계 발광 디스플레이 장치이외에도 액정 디스플레이 장치에도 적용 가능하며, 평판 디스플레이 장치 이외에도 화상이 구현되지 않는 드라이버 회로에도 장착 가능한 등, 다양한 변형 예를 고려할 수도 있다.
상술한 바와 같이 본 발명에 따르면, 게이트 절연층에 형성된 개구부를 도전물질로 증착하고 이를 패터닝하여 소스/드레인 배선과 유기 반도체를 연결하는 채널의 쇼트 불량을 방지할 수 있다.

Claims (18)

  1. 기판 상에 형성된 소스/드레인 배선 및 게이트 전극;
    상기 소스/드레인 배선 및 게이트 전극 상부에 형성되고, 상기 소스/드레인 배선을 노출시키는 소정 패턴의 개구부를 구비한 게이트 절연층;
    상기 개구부를 통하여 상기 소스/드레인 배선과 콘택되고, 진공 증착된 후 소정 부분이 패터닝된 도전물질; 및
    상기 도전물질과 전기적으로 연결된 유기 반도체층을 포함하는 유기 박막 트랜지스터.
  2. 제 1항에 있어서, 상기 게이트 절연층 상에 형성되고, 상기 도전물질이 패터닝된 개구부를 통해 상기 소스 드레인 배선과 각각 전기적으로 연결되는 소스/드레인 전극을 더 포함하는 것을 특징으로 하는 유기 박막 트랜지스터.
  3. 제 2항에 있어서, 상기 유기 반도체층은 상기 게이트 절연층 상에 형성되고, 상기 소스/드레인 전극은 상기 유기 반도체층과 중첩되는 것을 특징으로 하는 유기 박막 트랜지스터.
  4. 제 2항에 있어서, 상기 소스/드레인 전극은 금, 백금 및 팔라듐 중 적어도 하나를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터.
  5. 제 1항에 있어서, 상기 도전물질은 MoW, Al, Cr, Al/Cr 중 적어도 하나를 포함하는 도전성 금속이 진공 증착되어 구비되는 것을 특징으로 하는 유기 박막 트랜지스터.
  6. 제 5항에 있어서,
    상기 도전물질은 도전성 폴리머를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터.
  7. 기판 상에 소스/드레인 배선 및 게이트 전극을 형성하는 단계;
    상기 소스/드레인 배선 및 게이트 전극 상부에, 상기 소스/드레인 배선을 노출시키는 소정 패턴의 개구부를 구비한 게이트 절연층을 형성하는 단계;
    상기 개구부를 통해 상기 소스/드레인 배선과 콘택되도록 도전물질을 증착하고, 상기 도전물질을 소정 부분 패터닝하는 단계; 및
    상기 도전물질과 전기적으로 연결된 유기 반도체층을 형성하는 단계를 포함하는 유기 박막 트랜지스터 제조 방법.
  8. 제 7항에 있어서, 상기 게이트 절연층 상에, 상기 도전물질로 채워진 개구부를 통해 상기 소스 드레인 배선과 각각 전기적으로 연결되는 소스/드레인 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 유기 박막 트랜지스터 제조 방 법.
  9. 제 8항에 있어서, 상기 유기 반도체층은 상기 게이트 절연층 상에 형성되고, 상기 소스/드레인 전극은 상기 유기 반도체층과 중첩되는 것을 특징으로 하는 유기 박막 트랜지스터 제조 방법.
  10. 제 8항에 있어서, 상기 소스/드레인 전극은 금, 백금 및 팔라듐 중 적어도 하나를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터 제조 방법.
  11. 제 1항에 있어서, 상기 도전물질은 MoW, Al, Cr, Al/Cr 중 적어도 하나를 포함하는 도전성 금속이 진공 증착되어 구비되는 것을 특징으로 하는 유기 박막 트랜지스터 제조 방법.
  12. 제 11항에 있어서,
    상기 도전물질은 도전성 폴리머를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터 제조 방법.
  13. 기판 상에 형성된 소스/드레인 배선 및 게이트 전극과, 상기 소스/드레인 배선 및 게이트 전극 상부에 형성되고, 상기 소스/드레인 배선을 노출시키는 소정 패턴의 개구부를 구비한 게이트 절연층과, 상기 개구부를 통하여 상기 소스/드레인 배선과 콘택되고, 진공 증착된 후 소정 부분이 패터닝된 도전물질과, 상기 도전물질과 전기적으로 연결된 유기 반도체층을 포함하는 유기 박막 트랜지스터; 및
    상기 유기 박막 트랜지스터와 전기적으로 연결된 디스플레이 소자를 포함하는 평판 디스플레이 장치.
  14. 제 13항에 있어서, 상기 게이트 절연층 상에 형성되고, 상기 도전물질로 채워진 개구부를 통해 상기 소스 드레인 배선과 각각 전기적으로 연결되는 소스/드레인 전극을 더 포함하는 것을 특징으로 하는 평판 디스플레이 장치.
  15. 제 14항에 있어서, 상기 유기 반도체층은 상기 게이트 절연층 상에 형성되고, 상기 소스/드레인 전극은 상기 유기 반도체층과 중첩되는 것을 특징으로 하는 평판 디스플레이 장치.
  16. 제 14항에 있어서, 상기 소스/드레인 전극은 금, 백금 및 팔라듐 중 적어도 하나를 포함하는 것을 특징으로 하는 평판 디스플레이 장치.
  17. 제 13항에 있어서, 상기 도전물질은 MoW, Al, Cr, Al/Cr 중 적어도 하나를 포함하는 도전성 금속이 진공 증착되어 구비되는 것을 특징으로 하는 평판 디스플레이 장치.
  18. 제 17항에 있어서,
    상기 도전물질은 도전성 폴리머를 포함하는 것을 특징으로 하는 평판 디스플레이 장치.
KR1020050121951A 2005-12-12 2005-12-12 유기 박막 트랜지스터 및 이의 제조 방법, 이를 구비한평판표시장치 KR100730183B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050121951A KR100730183B1 (ko) 2005-12-12 2005-12-12 유기 박막 트랜지스터 및 이의 제조 방법, 이를 구비한평판표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050121951A KR100730183B1 (ko) 2005-12-12 2005-12-12 유기 박막 트랜지스터 및 이의 제조 방법, 이를 구비한평판표시장치

Publications (2)

Publication Number Publication Date
KR20070062183A true KR20070062183A (ko) 2007-06-15
KR100730183B1 KR100730183B1 (ko) 2007-06-19

Family

ID=38357705

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050121951A KR100730183B1 (ko) 2005-12-12 2005-12-12 유기 박막 트랜지스터 및 이의 제조 방법, 이를 구비한평판표시장치

Country Status (1)

Country Link
KR (1) KR100730183B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7858513B2 (en) 2007-06-18 2010-12-28 Organicid, Inc. Fabrication of self-aligned via holes in polymer thin films
KR101427707B1 (ko) 2008-02-21 2014-08-11 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판 및 그의 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175388A (ja) * 2003-12-15 2005-06-30 Fujikura Ltd 多層基板用基材、多層配線板およびその製造方法

Also Published As

Publication number Publication date
KR100730183B1 (ko) 2007-06-19

Similar Documents

Publication Publication Date Title
KR100829743B1 (ko) 유기 박막 트랜지스터 및 이의 제조 방법, 이를 구비한평판 디스플레이 장치
US8030642B2 (en) Organic thin film transistor, method of manufacturing the same, and flat panel display having the same
KR100768199B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치
US8227795B2 (en) Organic thin film transistor, flat panel display apparatus having the same, and a method of manufacturing organic thin film transistor
KR100659061B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100626082B1 (ko) 평판표시장치
KR100696508B1 (ko) 평판표시장치
US8076733B2 (en) Flat panel display device having an organic thin film transistor and method of manufacturing the same
US7714324B2 (en) Organic thin film transistor and method of manufacturing the same
KR100659112B1 (ko) 유기 박막 트랜지스터 및 이의 제조 방법, 이를 구비한평판 디스플레이 장치
JP2006135299A (ja) 薄膜トランジスタを備えた基板の製造方法、及びそれにより製造された薄膜トランジスタを備えた基板と、平板表示装置の製造方法、及びそれにより製造された平板表示装置
KR100730183B1 (ko) 유기 박막 트랜지스터 및 이의 제조 방법, 이를 구비한평판표시장치
KR100719569B1 (ko) 평판 디스플레이 장치
KR100626074B1 (ko) 평판표시장치
KR100730157B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광디스플레이 장치
KR100659119B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치,상기 유기 박막 트랜지스터의 제조방법
KR100659096B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판표시장치, 상기유기 박막 트랜지스터의 제조방법
KR100730161B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이장치
KR100822209B1 (ko) 유기 발광 표시 장치의 제조 방법
KR100626065B1 (ko) 박막 트랜지스터 및 평판표시장치
KR100659124B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광디스플레이 장치
KR100730193B1 (ko) 유기 발광 디스플레이 장치의 제조방법
KR100708736B1 (ko) 유기 발광 디스플레이 장치
KR100647629B1 (ko) 박막 트랜지스터를 구비한 기판의 제조방법, 이에 따라제조된 박막 트랜지스터를 구비한 기판, 평판 표시장치의제조방법, 및 이에 따라 제조된 평판 표시장치
KR100669801B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치및 상기 유기 박막 트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee