KR20070042242A - 게이트 구동 회로 및 이를 구비한 표시 장치 - Google Patents

게이트 구동 회로 및 이를 구비한 표시 장치 Download PDF

Info

Publication number
KR20070042242A
KR20070042242A KR1020050097901A KR20050097901A KR20070042242A KR 20070042242 A KR20070042242 A KR 20070042242A KR 1020050097901 A KR1020050097901 A KR 1020050097901A KR 20050097901 A KR20050097901 A KR 20050097901A KR 20070042242 A KR20070042242 A KR 20070042242A
Authority
KR
South Korea
Prior art keywords
gate
signal
stage
input terminal
output
Prior art date
Application number
KR1020050097901A
Other languages
English (en)
Inventor
박상진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050097901A priority Critical patent/KR20070042242A/ko
Publication of KR20070042242A publication Critical patent/KR20070042242A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)

Abstract

표시 장치가 회전하는 단말기에서 표시 장치의 회전에 적응하여 일정한 화상을 표시하기 위한 게이트 구동 회로 및 이를 구비한 표시 장치가 개시된다. 게이트 구동 회로는 n 개의 스테이지들을 구비한 쉬프트 레지스터를 포함한다. 스테이지들 중 제k 스테이지는 제1 방향 제어 신호가 제공되는 제1 제어 단자, 제2 방향 제어 신호가 제공되는 제2 제어 단자, 클록 신호가 제공되는 클록 단자, 제k-1 스테이지의 게이트 신호가 제공되는 제1 입력 단자, 제k+1 스테이지의 게이트 신호가 제공되는 제2 입력 단자 및 제어 단자들, 클록 단자 및 입력 단자들로 인가되는 각 신호들에 응답하여 게이트 신호를 출력하는 제1 및 제2 출력 단자를 포함한다. 표시 장치가 회전하는 구조를 갖는 단말기에서 상기 표시 장치의 회전에 적응하여 양방향으로 영상 신호를 스캔함으로써 표시 장치의 회전에 관계없이 일정한 화상을 표시할 수 있다.

Description

게이트 구동 회로 및 이를 구비한 표시 장치{CIRCUIT FOR GATE DRIVING AND DISPLAY DEVICE HAVING THE SAME}
도 1은 휴대용 단말기의 180도 회전 기능을 설명하기 위한 도면이다.
도 2는 본 발명의 일 실시예에 의한 표시 장치를 도시한 평면도이다.
도 3은 도 2에 도시된 표시 장치의 데이터 구동 회로를 개략적으로 도시한 블록도이다.
도 4는 도 2에 도시된 게이트 구동 회로를 개략적으로 도시한 블록도이다.
도 5는 도 4에 도시된 각 스테이지의 일 실시예를 도시한 회로도이다.
도 6a는 도 4에 도시된 게이트 구동 회로의 순방향 구동 방법을 설명하기 위한 타이밍도이다.
도 6b는 도 4에 도시된 게이트 구동 회로의 역방향 구동 방법을 설명하기 위한 타이밍도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 표시 장치 200 : 표시 패널
210 : 어레이 기판 220 : 대향 기판
300 : 데이터 구동 회로 310 : 제어부
320 : 메모리 330 : 데이터 구동부
340 : 게이트 제어부 350 : 전압 발생부
400 : 게이트 구동 회로
SRCk : 스테이지 CON1 : 제1 제어 단자
CON2 : 제2 제어 단자 CK : 클록 단자
IN1 : 제1 입력 단자 IN2 : 제2 입력 단자
OUT1 : 제1 출력 단자 OUT2 : 제2 출력 단자
VIN1 : 제1 전압 입력 단자 VIN2 : 제2 전압 입력 단자
본 발명은 게이트 구동 회로 및 이를 구비한 표시 장치에 관한 것으로서, 보다 상세하게는 표시 장치가 회전하여도 이에 적응하여 일정한 화상을 표시하기 위한 게이트 구동 회로 및 이를 구비한 표시 장치가 개시된다.
일반적으로, 액정표시장치는 전계 생성 전극이 구비된 어레이 기판과, 상기 어레이 기판과 대향하는 대향 기판 사이에 개재되는 유전율 이방성(dielectric anisotropy)을 갖는 액정층을 포함한다. 상기 전계 생성 전극에 전압을 인가하여 상기 액정층에 전기장을 생성하고, 상기 전기장의 세기를 조절함으로써 상기 액정층을 통과하는 광의 투과율을 조절함으로써 원하는 화상을 표시한다.
일반적으로, 상기 액정표시장치는 모바일 폰(mobile phone)과 같은 휴대용 단말기의 표시 장치로 널리 사용되고 있다. 이러한 휴대용 단말기 중 현재 개발되 고 있는 휴대용 단말기는 카메라 기능등을 가지며, 상기 휴대용 단말기의 표시 장치로 사용되는 액정표시장치는 상기 휴대용 단말기의 본체로부터 소정 각도 예를 들어, 180도 회전되는 기능을 갖는다.
도 1은 휴대용 단말기의 180도 회전 기능을 설명하기 위한 도면이다.
도 1에 도시된 바와 같이, 휴대용 단말기에 사용되는 액정표시장치가 회전되지 않은 일반 모드에서 상기 액정표시장치는 순방향으로 즉, -y 방향으로 영상 신호를 스캔한다. 반면에, 상기 액정표시장치가 회전되는 회전 모드에서 상기 액정표시장치는 역방향으로 즉, +y 방향으로 영상 신호를 스캔한다.
이와 같이, 액정표시장치를 일반 모드와 회전 모드 모두에서 정상적으로 원하는 일정한 화상을 표시하기 위해서는 표시 장치가 회전하여도 이에 적응하여 상기 순방향뿐만 아니라 역방향으로도 영상 신호를 스캔할 수 있는 게이트 구동 회로를 필요로 한다.
본 발명은 상기한 바와 같은 과제를 해결하기 위해 안출한 것으로서, 본 발명의 목적은 영상 신호의 스캔 방향을 양방향으로 구현하는 게이트 구동 회로를 제공하는데 있다.
본 발명의 다른 목적은 상기 게이트 구동 회로를 구비한 표시 장치를 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명의 일 실시예에 의한 게이트 구동 회로 는 표시 패널에 형성된 n 개의 게이트 라인들에 각각 연결되고, 상호 종속적으로 연결된 n 개의 스테이지들을 구비하여 상기 게이트 라인들에 게이트 신호를 제공하는 쉬프트 레지스터를 포함한다.
여기서, 상기 각 스테이지들 중 제k 스테이지는 제1 제어 단자, 제2 제어 단자, 클록 단자, 제1 입력 단자, 제2 입력 단자 및 제1 및 제2 출력 단자를 포함한다. 상기 제1 제어 단자에는 제1 방향 제어 신호가 제공된다. 상기 제2 제어 단자에는 상기 제2 방향 제어 신호가 제공된다. 상기 클록 단자에는 클록 신호가 제공된다. 상기 제1 입력 단자에는 제k-1 스테이지의 게이트 신호가 제공된다. 상기 제2 입력 단자에는 제k+1 스테이지의 게이트 신호가 제공된다. 제1 및 제2 출력 단자는 상기 제어 단자들, 클록 단자 및 입력 단자들로 인가되는 각 신호들에 의해 상기 게이트 신호를 출력한다.
본 발명의 다른 목적을 달성하기 위하여 본 발명의 일 실시예에 의한 표시 장치는 표시 패널, 데이터 구동 회로, 게이트 구동 회로, 및 제어부를 포함한다. 표시 패널은 n 개의 게이트 라인들과 m 개의 데이터 라인들을 포함하고, 상기 각 게이트 라인에 제공되는 게이트 신호와 상기 각 데이터 라인에 제공되는 데이터 신호에 응답하여 영상을 표시한다. 상기 데이터 구동 회로는 상기 데이터 신호를 제공한다. 상기 게이트 구동 회로는 상기 게이트 신호를 제공한다. 상기 제어부는 상기 게이트 구동 회로에 클록 신호, 제1 및 제2 방향 제어 신호를 제공한다.
여기서, 상기 게이트 구동회로는 상기 게이트 라인들에 각각 하나씩 연결되며 상호 종속적으로 연결된 n 개의 스테이지들을 구비한 쉬프트 레지스터를 구비하 며, 상기 스테이지들 중 제k 스테이지는 상기 제1 방향 제어 신호가 제공되는 제1 제어 단자, 상기 제2 방향 제어 신호가 제공되는 제2 제어 단자, 상기 클록 신호가 제공되는 클록 단자, 제k-1 스테이지의 게이트 신호가 제공되는 제1 입력 단자, 제k+1 스테이지의 게이트 신호가 제공되는 제2 입력 단자 및 상기 제어 단자들, 클록 단자 및 입력 단자들로 인가되는 각 신호들에 의해 상기 게이트 신호를 출력하는 제1 및 제2 출력 단자를 포함한다.
이러한 게이트 구동 회로 및 표시 장치에 의하면, 표시 장치가 회전하는 구조를 갖는 단말기에서 상기 표시 장치의 회전에 적응하여 양방향으로 영상 신호를 스캔함으로써, 표시 장치의 회전에 무관하게 일정한 화상을 표시할 수 있다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 2는 본 발명의 일 실시예에 의한 표시 장치를 도시한 평면도이다.
도 2를 참조하면, 본 발명의 일 실시예에 의한 표시 장치(100)는 표시 패널(200), 데이터 구동 회로(300) 및 게이트 구동 회로(400)를 포함한다.
상기 표시 패널(200)은 어레이 기판(210), 상기 어레이 기판(210)과 마주하는 대향 기판(220) 및 상기 어레이 기판(210)과 대향 기판(220) 사이에 개재된 액정층(도시되지 않음)으로 이루어진다. 이러한 구조를 갖는 상기 표시 패널(200)은 표시 영역(DA), 상기 표시 영역(DA)을 감싸는 제1 내지 제4 주변 영역(PA1 ~ PA4)으로 구획된다.
상기 표시 영역(DA)에 대응하는 상기 어레이 기판(210)에는 복수의 게이트 라인들(GL1 ~ GLn)과 데이터 라인들(DL1 ~ DLm)이 형성된다. 상기 게이트 라인들(GL1 ~ GLn) 및 데이터 라인들(DL1 ~ DLm)은 서로 절연되게 교차하며, 교차되는 각 영역에는 박막 트랜지스터(Thin film transistor; 이하, TFT)(221) 및 화소 전극(도시되지 않음)이 형성된다. 상기 TFT(221)의 게이트 전극은 상기 게이트 라인들(GL1 ~ GLn)에 연결되고, 소스 전극은 상기 데이터 라인들(DL1 ~ DLm)에 연결되며, 드레인 전극은 상기 화소 전극에 연결된다.
상기 데이터 구동 회로(300)는 칩 형상으로 형성되고, 상기 주변 영역(PA1 ~ PA4) 중 제3 주변 영역(PA3) 또는 제4 주변 영역(PA4) 상에 실장될 수 있다. 상기 데이터 구동 회로(300)는 상기 복수의 데이터 라인들(DL1 ~ DLm)과 전기적으로 연결되어 데이터 신호를 출력한다. 상기 데이터 구동 회로(300)에 관하여는 도 3을 통해 상세히 설명하기로 한다.
상기 게이트 구동 회로(400)는 상기 주변 영역(PA1 ~ PA4) 중 제1 주변 영역(PA1) 또는 제2 주변 영역(PA2)과 대응되는 상기 어레이 기판(210) 상에 형성된다. 상기 게이트 구동 회로(400)는 쉬프트 레지스터(도시되지 않음)를 포함한다. 상기 쉬프트 레지스터는 n 개의 스테이지로 구성되고, 상기 각 스테이지는 대응하는 상기 게이트 라인들(GL1 ~ GLn)에 순차적으로 게이트 신호를 출력한다. 즉, 제k 스테이지(SRCk)는 제k 게이트 라인(GLk)과 연결되어 게이트 신호를 출력한다.
또한, 도면에 도시되지는 아니하였으나, 상기 게이트 구동 회로(400)에 인접하여 제1 클록 신호(CLK1)와 제2 클록 신호(CLK2)를 각각 상기 게이트 구동 회로(400)로 제공하는 제1 내지 제2 클록 배선이 형성된다. 상기 제1 및 제2 클록 신호 (CLK1, CLK2)에 응답하여 상기 쉬프트 레지스터는 양방향 즉, 상기 제1 게이트 라인(GL1)에서 제n 게이트 라인(GLn)까지 스캔하는 순방향 구동과, 상기 제n 게이트 라인(GLn)에서 제1 게이트 라인(GL1)까지 스캔하는 역방향 구동을 한다. 이에 관하여는 도 4 내지 도 6을 통해 상세히 설명하기로 한다.
도 3은 도 2에 도시된 표시 장치의 데이터 구동 회로를 개략적으로 도시한 블록도이다.
도 3을 참조하면, 데이터 구동 회로(300)는 제어부(310), 메모리(320), 데이터 구동부(330), 게이트 제어부(340) 및 전압 발생부(350)를 포함한다.
상기 제어부(310)는 외부로부터 제공되는 데이터 신호(DATA)와 제어 신호(CONT)를 입력받는다. 상기 제어 신호(CONT)에는 수평 동기 신호, 수직 동기 신호, 메인 클록 신호, 데이터 인에이블 신호 및 제1 및 제2 방향 제어 신호(FW_H, BW_H)등을 포함한다. 여기서, 상기 제1 및 제2 방향 제어 신호(FW_H, BW_H)는 도 2의 표시 영역(DA) 상에 형성된 게이트 라인들의 스캔 방향을 제어하는 신호들이다.
상기 제어부(310)는 상기 제어 신호(CONT)에 응답하여 상기 데이터 신호(DATA)를 상기 메모리(320)에 저장한다. 또한, 상기 제어부(310)는 상기 게이트 제어부(340)에 게이트 제어 신호(311)를 출력한다. 상기 게이트 제어 신호(311)는 제1 수직 개시 신호(STV1), 제2 수직 개시 신호(STV2), 제1 클록 신호(CLK1), 제2 클록 신호(CLK2), 제1 및 제2 방향 제어 신호(FW_H, BW_H)를 포함한다. 또한, 상기 제어부(310)는 상기 데이터 구동부(330)에 소스 제어 신호(312)를 출력하고, 상기 메모리(320)에 저장된 데이터 신호(313)를 읽어 출력한다. 상기 소스 제어 신호 (312)는 수평 개시 신호, 로드 신호, 반전 신호등을 포함한다. 또한, 상기 제어부(310)는 상기 전압 발생부(350)에 메인 클록 신호, 반전 신호등의 제어 신호(314)를 출력한다.
상기 메모리(320)는 상기 제어부(310)의 제어에 따라 상기 데이터 신호(DATA)를 프레임(frame) 단위 또는 라인(line) 단위로 저장 및 독출한다.
상기 데이터 구동부(330)는 상기 제어부(310)의 제어에 따라 감마 기준 전압(VREF)(351)을 이용하여 상기 메모리(320)로부터 출력되는 디지털 형태의 데이터 신호(DATA)를 아날로그 형태의 데이터 신호(D1 ~ Dm)로 변환하여 도 2에 도시된 데이터 라인들(DL1 ~ DLm) 중 대응되는 데이터 라인들(DL1 ~ DLm)에 출력한다. 즉, 제k 데이터 신호(Dk)는 대응되는 제k 데이터 라인(Dk)에 출력된다.
상기 게이트 제어부(340)는 상기 제1 및 제2 방향 제어 신호(FW_H, BW_H)를 포함한 상기 게이트 제어 신호(311)를 도 2에 도시된 게이트 구동 회로(400)에 출력한다.
상기 전압 발생부(350)는 외부로부터 인가된 외부 전원을 이용하여 구동 전압을 생성한다. 상기 구동 전압에는 상기 데이터 구동부(330)로 제공되는 상기 감마 기준 전압(451), 상기 게이트 제어부(340)로 제공되는 게이트 전압들(352) 및 도 2에 도시된 표시 패널(200)로 제공되는 공통 전압(453)을 포함한다.
도 4는 도 2에 도시된 게이트 구동 회로를 개략적으로 도시한 블록도이고, 도 5는 도 4에 도시된 각 스테이지의 일 실시예를 도시한 회로도이다. 또한, 도 6a는 도 4에 도시된 게이트 구동 회로의 순방향 구동 방법을 설명하기 위한 타이밍도 이고, 도 6b는 도 4에 도시된 게이트 구동 회로의 역방향 구동 방법을 설명하기 위한 타이밍도이다.
도 3과 도 4를 참조하면, 본 발명의 일 실시예에 의한 게이트 구동 회로(400)는 복수의 단위 스테이지(SRCk)들이 종속 연결된 쉬프트 레지스터를 포함한다.
상기 쉬프트 레지스터는 도 2에 도시된 게이트 라인들(GL1 ~ GLn)에 대응하는 n 개의 스테이지들(SRC1 ~ SRCn)로 구성된다.
상기 스테이지들 중 제k 스테이지(1< k< n, k는 자연수)는 제1 및 제2 제어 단자(CON1, CON2), 클록 단자(CK), 제1 및 제2 입력 단자(IN1, IN2) 및 제1 및 제2 출력 단자(OUT1, OUT2)를 포함한다. 또한, 상기 제k 스테이지(SRCk)는 제1 및 제2 전압 입력 단자(VIN1, VIN2)를 더 포함한다.
상기 제1 제어 단자(CON1)에는 게이트 제어부(340)에서 출력되는 제1 방향 제어 신호(FW_H)가 제공되어 상기 쉬프트 레지스터를 순방향으로 구동하도록 제어한다. 즉, 상기 제1 방향 제어 신호(FW_H)가 게이트 온 전압(VON)의 전위 레벨로 제공됨에 따라 상기 스테이지들(SRC1 ~ SRCn)은 제1 스테이지(SRC1)로부터 제n 스테이지(SRCn)까지 순차적으로 구동한다.
상기 제2 제어 단자(CON2)에는 상기 게이트 제어부(340)에서 출력되는 제2 방향 제어 신호(BW_H)가 제공되어 상기 쉬프트 레지스터를 역방향으로 구동하도록 제어한다. 즉, 상기 제2 방향 제어 신호(BW_H)가 게이트 온 전압(VON)의 전위 레벨로 제공됨에 따라 상기 스테이지들(SRC1 ~SRCn)은 제n 스테이지(SRCn)로부터 제1 스테이지(SRC1)까지 순차적으로 구동한다.
상기 클록 단자(CK)에는 상기 게이트 제어부(340)에서 출력되는 클록 신호(CLK)가 제공된다. 이 때, 상기 스테이지들(SRC1 ~ SRCn) 중 인접하는 스테이지에는 서로 반전된 클록 신호(CLK1, CLK2)가 각각 제공된다. 일례로, 상기 스테이지들(SRC1 ~ SRCn) 중 홀수번째 스테이지에는 상기 제1 클록 신호(CLK1)가 제공되고, 짝수번째 스테이지에는 상기 제1 클록 신호(CLK1)에 대해 소정의 시간차를 갖고 지연되어 위상이 반전된 상기 제2 클록 신호(CLK2)가 제공될 수 있다.
상기 제1 입력 단자(IN1)에는 상기 스테이지들(SRC1 ~ SRCn) 중 제1 스테이지(SRC1)의 제1 입력 단자(IN1)를 제외하고는 제k-1 스테이지(SRCk-1)의 제1 출력 단자(OUT1)에서 출력되는 게이트 신호가 제공된다. 또한, 상기 제1 스테이지(SRC1)의 상기 제1 입력 단자(IN1)에는 상기 게이트 제어부(340)에서 출력되는 제1 수직 개시 신호(STV1)가 제공될 수 있다.
상기 제2 입력 단자(IN2)에는 상기 스테이지들(SRC1 ~ SRCn) 중 제n 스테이지(SRCn)의 제2 입력 단자(IN2)를 제외하고는 제k+1 스테이지(SRCk+1)의 제1 출력 단자(OUT1)에서 출력되는 게이트 신호가 제공된다. 또한, 상기 제n 스테이지(SRCn)의 상기 제2 입력 단자(IN2)에는 상기 게이트 제어부(340)에서 출력되는 제2 수직 개시 신호(STV2)가 제공될 수 있다.
상기 출력 단자들(OUT1, OUT2)은 상기 제1 및 제2 입력 단자(IN1, IN2), 클록 단자(CK), 제1 및 제2 제어 단자(CON1, CON2)에 제공되는 각 신호들에 응답하여 상기 제1 또는 제2 클록 신호(CLK1, CLK2)를 상기 게이트 신호로 출력한다. 이 때, 상기 제1 출력 단자(OUT1)는 제k-1 스테이지(SRCk-1)의 제2 입력 단자(IN2)와 제k+1 스테이지의 제1 입력 단자(IN1)에 연결되고, 상기 제2 출력 단자(OUT2)는 상기 스테이지들(SRC1 ~ SRCn)에 각각 연결된 게이트 라인들(GL1 ~ GLn)과 연결된다.
또한, 상기 제1 전압 입력 단자(VIN1)에는 게이트 온 전압(VON)이 제공되고, 상기 제2 전압 입력 단자(VIN2)에는 게이트 오프 전압(VOFF)이 제공된다.
도 5 내지 도 6b를 참조하면, 본 발명의 일 실시예에 의한 제k 스테이지(SRCk)는 제1 스위칭 소자(TR1), 제2 스위칭 소자(TR2), 제3 스위칭 소자(TR3) 및 제4 스위칭 소자(TR4)를 포함한다.
여기서, 상기 제k 스테이지(SRCk)에 포함되는 스위칭 소자는 일례로, 비정질 규소 트랜지스터 또는 다결정 규소 트랜지스터가 사용될 수 있으며, 상기 스위칭 소자는 도 2에 도시된 어레이 기판(220) 상에 형성된 TFT(211)를 형성할 때 동시에 상기 어레이 기판(220)의 제1 또는 제2 주변 영역(PA1, PA2) 상에 형성될 수 있다.
상기 제1 스위칭 소자(TR1)의 게이트 전극은 제1 노드(N1)에 연결되고, 드레인 전극에는 홀수번째 스테이지인 경우 제1 클록 신호(CLK1)가 제공되고, 짝수번째 스테이지인 경우 제2 클록 신호(CLK2)가 제공될 수 있다. 또한, 제1 스위칭 소자(TR1)의 소스 전극은 제1 출력 단자(OUT1)를 통해 제k-1 스테이지(SRCk-1)의 제2 입력 단자(IN2)와 연결되고, 이에 따라 상기 제k-1 스테이지(SRCk-1)의 제4 스위칭 소자(TR4)의 게이트 전극에 연결된다. 또한, 상기 제1 스위칭 소자(TR1)의 소스 전극은 제k+1 스테이지(SRCk+1)의 제1 입력 단자(IN1)에 연결되고, 이에 따라 상기 제k+1 스테이지(SRCk+1)의 제3 스위칭 소자(TR3)의 게이트 전극에 연결된다.
상기 제1 스위칭 소자(TR1)는 상기 제1 노드(N1)의 전위에 응답하여 상기 클록 신호들(CLK1, CLK2)의 하이 레벨을 대응하는 게이트 라인(GL1 ~ GLn)에 게이트 신호(Gk)로 출력한다.
상기 제2 스위칭 소자(TR2)의 게이트 전극은 제2 노드(N2)에 연결되고, 드레인 전극은 상기 제1 스위칭 소자(TR1)의 소스 전극과 공통으로 상기 제k-1 스테이지(SRCk-1)의 제2 입력 단자(IN2)와 상기 제k+1 스테이지(SRCk+1)의 제1 입력 단자(IN1)에 연결된다. 또한, 상기 제2 스위칭 소자(TR2)의 소스 전극에는 게이트 오프 전압(VOFF)이 제공된다.
상기 제2 스위칭 소자(TR2)는 상기 제2 노드(N2)의 전위에 응답하여 제1 출력 단자(OUT1)에서 출력되는 게이트 신호(Gk)를 상기 게이트 오프 전압(VOFF)으로 방전시킨다.
상기 제3 스위칭 소자(TR3)의 게이트 전극에는 제1 스테이지(SRC1)의 경우 도 3에 도시된 게이트 제어부(340)에서 출력되는 제1 수직 개시 신호(STV1)가 제공되고, 이외의 스테이지(SRC2 ~ SRCn)의 경우 이전 스테이지(SRCk-1)에서 출력되는 게이트 신호(Gk-1)가 제공된다. 또한, 상기 제3 스위칭 소자(TR3)의 드레인 전극에는 상기 게이트 제어부(340)에서 출력되는 제1 방향 제어 신호(FW_H)가 제공되고, 소스 전극은 상기 제1 노드(N1)와 연결된다.
상기 제3 스위칭 소자(TR3)는 순방향으로 상기 게이트 구동 회로(400)가 구동하는 경우, 상기 제1 수직 개시 신호(STV1) 또는 상기 게이트 신호(Gk-1)에 응답하여 상기 제1 방향 제어 신호(FW_H)를 상기 제1 노드(N1)에 제공한다. 이 때, 상 기 제1 스위칭 소자(TR1)는 상기 제1 방향 제어 신호(FW_H)에 응답하여 턴-온(turn-on)된다. 따라서, 상기 제1 또는 제2 클록 신호(CLK1, CLK2)는 대응하는 게이트 라인들(GL1 ~ GLn)에 게이트 신호(Gk)로 제1 게이트 신호(G1)에서 제n 게이트 신호(Gn)까지 순차적으로 출력된다.
상기 제4 스위칭 소자(TR4)의 게이트 전극에는 제n 스테이지(SRCn)인 경우 상기 게이트 제어부(340)에서 출력되는 제2 수직 개시 신호(STV2)가 제공되고, 이외의 스테이지(SRC1 ~ SRCn-1)의 경우 다음 스테이지(SRCk+1)에서 출력되는 게이트 신호(Gk+1)가 제공된다. 또한, 상기 제4 스위칭 소자(TR4)의 드레인 전극에는 상기 게이트 제어부(340)에서 출력되는 제2 방향 제어 신호(BW_H)가 제공되고, 소스 전극은 상기 제1 노드(N1)에 연결된다.
상기 제4 스위칭 소자(TR4)는 역방향으로 상기 게이트 구동 회로(400)가 구동되는 경우, 상기 제2 수직 개시 신호(STV2) 또는 상기 게이트 신호(Gk+1)에 응답하여 상기 제2 방향 제어 신호(BW_H)를 상기 제1 노드(N1)로 제공한다. 이 때, 상기 제1 스위칭 소자(TR1)는 상기 제2 방향 제어 신호(BW_H)에 의해 턴-온된다. 따라서, 상기 제1 또는 제2 클록 신호(CLK1, CLK2)는 대응하는 게이트 라인들(GL1 ~ GLn)에 게이트 신호(Gk)로 제n 게이트 신호(Gn)에서 제1 게이트 신호(G1)까지 순차적으로 출력된다. 또한, 제4 스위칭 소자(TR4)는 순방향으로 상기 게이트 구동 회로(400)가 구동되는 경우, 제k+1 스테이지(SRCk+1)에서 출력되는 게이트 신호(Gk+1)에 응답하여 상기 제1 노드(N1)를 게이트 오프 전압(VOFF)으로 방전시켜 상기 제1 스위칭 소자(TR1)를 턴-오프시키고, 이에 따라 상기 제2 스위칭 소자(TR2) 의 게이트 전압이 게이트 온 전압(VON)에 도달되어 상기 제1 스위칭 소자(TR1)에서 출력되는 게이트 신호(Gk)를 게이트 오프 전압(VOFF)으로 유지한다.
또한, 상기 각 단위 스테이지(SRCk)는 제5 내지 제12 스위칭 소자(TR5 ~ TR12)를 더 포함한다.
상기 제5 스위칭 소자(TR5)의 게이트 전극은 상기 제10 스위칭 소자(TR10)의 소스 전극과 상기 제11 스위칭 소자(TR11)의 드레인 전극에 공통 연결되고, 드레인 전극에는 게이트 온 전압(VON)이 제공되며, 소스 전극은 상기 제2 노드(N2)와 연결된다.
상기 제5 스위칭 소자(TR5)는 상기 제11 스위칭 소자(TR11)가 상기 게이트 온 전압(VON) 전압에 의해 턴-온됨에 따라 턴-온되어 상기 게이트 온 전압(VON)을 상기 제2 노드(N2)로 제공하고, 상기 제10 스위칭 소자(TR10)가 상기 제1 노드(N1)의 전위에 응답하여 턴-온됨에 따라 턴-오프(turn-off)된다.
상기 제6 스위칭 소자(TR6)의 게이트 전극은 상기 제1 노드(N1)에 연결되고, 드레인 전극은 상기 제2 노드(N2)에 연결되며, 소스 전극에는 게이트 오프 전압(VOFF)이 제공된다.
상기 제6 스위칭 소자(TR6)는 상기 제1 노드(N1)의 전위에 응답하여 턴-온 또는 턴 오프되어 상기 제2 노드(N2)의 전위를 유지하거나 게이트 오프 전압(VOFF)으로 방전시킨다. 일례로, 순방향으로 상기 각 스테이지(SRCk)가 구동하는 경우, 상기 제4 스위칭 소자(TR4)가 턴-온됨에 따라 상기 제1 노드(N1)의 전위가 게이트 오프 전압(VOFF)으로 방전되면 턴-오프되어 상기 게이트 온 전압(VON)에 의해 상기 제2 노드(N2)를 게이트 온 전압(VON)의 전위 레벨을 갖도록 형성함으로써, 상기 제2 스위칭 소자(TR2)의 턴-온 상태를 유지한다. 이에 따라, 상기 제1 출력 단자(OUT1)는 게이트 오프 전압의 전위 레벨을 유지한다.
상기 제7 스위칭 소자(TR7)와 제8 스위칭 소자(TR8)는 상기 제1 및 제2 스위칭 소자(TR1, TR2)와 각각 병렬로 연결되고, 상기 제7 스위칭 소자(TR7)의 소스 전극과 상기 제8 스위칭 소자(TR8)의 드레인 전극은 각 스테이지(SRCk)의 제2 출력 단자(OUT2)를 통해 대응하는 게이트 라인들(GL1 ~ GLn)에 전기적으로 연결된다.
상기 제9 스위칭 소자(TR9)의 게이트 전극은 상기 제2 노드(N2)에 연결되고, 드레인 전극은 상기 제1 노드(N1)에 연결되며, 소스 전극에는 게이트 오프 전압(VOFF)이 제공된다.
상기 제9 스위칭 소자(TR9)는 상기 제2 노드(N2)의 전위에 응답하여 턴-온되고, 상기 제1 노드(N1)의 전위를 게이트 오프 전압(VOFF)으로 방전한다.
상기 제12 스위칭 소자(TR12)는 게이트 전극에는 제k-1 스테이지(SRCk-1)의 게이트 신호(Gk-1)가 제공되고, 드레인 전극은 상기 제2 노드(N2)에 연결되며, 소스 전극에는 게이트 오프 전압(VOFF)이 제공된다.
상기 제12 스위칭 소자(TR12)는 상기 게이트 신호(Gk-1)에 응답하여 턴-온되고, 상기 제2 노드(N2)를 게이트 오프 전압(VOFF)으로 방전한다.
여기서, 상기 쉬프트 레지스터에 포함된 스테이지들(SRC1 ~ SRCn)이 순방향으로 구동하기 위한 조건은 다음과 같다.
먼저, 상기 제5 스위칭 소자(TR5)의 드레인 전극 즉, 각 스테이지(SRCk)의 제1 전원 입력 단자(VIN1)에는 게이트 온 전압(VON)이 제공되고, 상기 제2 스위칭 소자(TR2)의 소스 전극 즉, 각 스테이지(SRCk)의 제2 전원 입력 단자(VIN2)에는 게이트 오프 전압(VOFF)이 제공된다.
상기 홀수번째 스테이지에 제1 클록 신호(CLK1)가 인가되고, 상기 짝수번째 스테이지에 제2 클록 신호(CLK2)가 인가되는 것으로 설정한 경우, 상기 제2 클록 신호(CLK2)는 상기 제1 클록 신호(CLK1)에 비해 1H 만큼 지연되어 반전된 위상을 갖는 신호로 제공된다.
또한, 상기 제1 방향 제어 신호(FW_H)는 게이트 온 전압(VON)의 전위 레벨을 갖고, 상기 제2 방향 제어 신호(BW_H)는 게이트 오프 전압(VOFF)의 전위 레벨을 갖는다.
또한, 상기 제2 수직 개시 신호(STV2)는 상기 제1 수직 개시 신호(STV1)에 비해 1 프레임만큼 지연된 신호로 제공된다.
상기한 바와 같은 조건으로 각 스테이지에 포함된 단자들에 상기 신호들이 인가되면 상기 쉬프트 레지스터는 상기 제1 수직 개시 신호(STV1)에 응답하여 상기 제1 스테이지(SRC1)가 구동되고, 상기 제1 스테이지(SRC1)에서 출력되는 게이트 신호(G1)에 응답하여 상기 제2 스테이지(SRC2)가 구동되며, 상기 제2 스테이지(SRC2)에서 출력되는 게이트 신호(G2)에 응답하여 상기 제1 스테이지(SRC1)의 구동이 종료되고, 상기 제3 스테이지(SRC3)가 구동한다. 이와 같은 방법으로 제n 스테이지까지 순차적으로 구동되어 각각 게이트 신호를 대응하는 게이트 라인에 출력하고, 상기 제n 스테이지(SRCn)에 상기 제2 수직 개시 신호(STV2)가 제공되어 한 프레임의 게이트 라인 스캔이 종료된다.
이와 반대로 상기 쉬프트 레지스터에 포함된 스테이지들(SRC1 ~ SRCn)이 역방향으로 구동하기 위한 조건은 다음과 같다.
먼저, 상기 제5 스위칭 소자(TR5)의 드레인 전극 즉, 각 스테이지(SRCk)의 제1 전원 입력 단자(VIN1)에는 게이트 온 전압(VON)이 제공되고, 상기 제2 스위칭 소자(TR2)의 소스 전극 즉, 각 스테이지(SRCk)의 제2 전원 입력 단자(VIN2)에는 게이트 오프 전압(VOFF)이 제공된다.
상기 홀수번째 스테이지에 제1 클록 신호(CLK1)가 인가되고, 상기 짝수번째 스테이지에 제2 클록 신호(CLK2)가 인가되는 것으로 설정한 경우, 상기 제1 클록 신호(CLK1)는 상기 제2 클록 신호(CLK2)에 비해 1H 만큼 지연되어 반전된 위상을 갖는 신호로 제공된다.
또한, 상기 제1 방향 제어 신호(FW_H)는 게이트 오프 전압(VOFF)의 전위 레벨을 갖고, 상기 제2 방향 제어 신호(BW_H)는 게이트 온 전압(VON)의 전위 레벨을 갖는다.
또한, 상기 제1 수직 개시 신호(STV1)는 상기 제2 수직 개시 신호(STV2)에 비해 1 프레임만큼 지연된 신호로 제공된다.
상기한 바와 같은 조건으로 각 스테이지에 포함된 단자들에 상기 신호들이 인가되면 상기 쉬프트 레지스터는 상기 제2 수직 개시 신호(STV2)에 응답하여 상기 제n 스테이지(SRCn)가 구동되고, 상기 제n 스테이지(SRCn)에서 출력되는 게이트 신호(Gn)에 응답하여 상기 제n-1 스테이지(SRCn-1)가 구동되며, 상기 제n-1 스테이지 (SRCn-1)에서 출력되는 게이트 신호(Gn-1)에 응답하여 상기 제n 스테이지(SRCn)의 구동이 종료되고, 상기 제n-2 스테이지(SRCn-2)가 구동한다. 이와 같은 방법으로 제1 스테이지까지 순차적으로 구동되어 각각 게이트 신호를 대응하는 게이트 라인에 출력하고, 상기 제1 스테이지(SRC1)에 상기 제1 수직 개시 신호(STV1)가 제공되어 한 프레임의 게이트 라인 스캔이 종료된다.
이와 같은 방법으로, 상기 게이트 구동 회로(300)는 제1 방향 제어 신호(FW_H) 및 제2 방향 제어 신호(BW_H)에 의해 도 2에 도시된 표시 패널(200)에 순방향 또는 역방향으로 게이트 신호들(G1 ~ G2n)을 스캔한다. 따라서, 표시 장치가 회전하는 구조를 갖는 단말기에서 상기 표시장치의 회전에 적응하여 양방향으로 영상 신호를 스캔할 수 있다.
본 발명에서는 두 개의 수직 개시 신호(STV1, STV2)를 각각 제1 스테이지(SRC1)와 제n 스테이지(SRCn)에 제공하는 것으로 설명하였으나, 하나의 수직 개시 신호(STV)를 사용하여 상기 게이트 구동 회로(300)를 양방향으로 구동할 수도 있다.
이 경우, 상기 쉬프트 레지스터는 제1 더미 스테이지(SRCD1)와 제2 더미 스테이지(SRCD2)를 더 포함할 수 있다. 상기 게이트 구동 회로(400)가 순방향으로 구동하는 경우, 상기 제n 스테이지(SRCn)의 제2 입력 단자(IN2)에 게이트 신호를 제공하기 위해 상기 제2 더미 스테이지(SRCD2)를 추가적으로 구성한다. 이때, 상기 수직 개시 신호(STV)는 상기 제1 스테이지(SRC1)의 제1 입력 단자(IN1)와 상기 제2 더미 스테이지(SRCD2)의 제2 입력 단자(IN2)에 제공될 수 있다.
또한, 상기 제2 더미 스테이지(SRCD2)를 복수개로 구성하여 상기 제n 스테이지(SRCn)의 구동 마진을 확보할 수도 있다.
이와 반대로, 상기 게이트 구동 회로(400)가 역방향으로 구동하는 경우, 상기 제1 스테이지(SRC1)의 제1 입력 단자(IN1)에 게이트 신호를 제공하기 위해 상기 제1 더미 스테이지(SRCD1)를 추가적으로 구성한다. 이때, 상기 수직 개시 신호(STV)는 상기 제n 스테이지(SRCn)의 제2 입력 단자(IN2)와 상기 제1 더미 스테이지(SRCD1)의 제1 입력 단자(IN1)에 제공될 수 있다.
또한, 상기 제1 더미 스테이지(SRCD1)를 복수개로 구성하여 상기 제1 스테이지(SRC1)의 구동 마진을 확보할 수도 있다.
본 발명에서는 하나의 게이트 구동 회로(400)로 상기 표시 패널(200)에 형성된 게이트 라인들(GL1 ~ GLn)을 구동하는 것으로 설명하였으나, 상기 게이트 구동 회로(300)를 복수개로 구성하여 상기한 바와 실질적으로 동일하게 각각의 게이트 구동 회로가 상기 게이트 라인들(GL1 ~ GLn)을 복수개의 블록으로 구획하여 각각 구동할 수도 있다.
상기와 같은 본 발명에 따르면, 표시장치가 회전하는 구조를 갖는 단말기에서 상기 표시장치의 회전에 적응하여 필요에 따라 양방향으로 영상 신호가 스캔되도록 제어하여 영상을 표시할 수 있다. 즉, 상기 표시장치가 순방향으로 구동하는 경우, 첫 번째 게이트 신호부터 순차적으로 대응하는 게이트 라인들에 출력시키고, 상기 표시장치가 역방향으로 구동하는 경우, 마지막 게이트 신호부터 순차적으로 대응하는 게이트 라인들에 출력할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (14)

  1. 표시 패널에 형성된 n 개의 게이트 라인들에 각각 연결되고, 상호 종속적으로 연결된 n 개의 스테이지들을 구비하여 상기 게이트 라인들에 게이트 신호를 제공하는 쉬프트 레지스터를 포함한 게이트 구동 회로에 있어서,
    상기 스테이지들 중 제k 스테이지는,
    제1 방향 제어 신호가 제공되는 제1 제어 단자;
    제2 방향 제어 신호가 제공되는 제2 제어 단자;
    클록 신호가 제공되는 클록 단자;
    제k-1 스테이지의 게이트 신호가 제공되는 제1 입력 단자;
    제k+1 스테이지의 게이트 신호가 제공되는 제2 입력 단자; 및
    상기 제어 단자들, 클록 단자 및 입력 단자들로 인가되는 각 신호들에 응답하여 상기 게이트 신호를 출력하는 제1 및 제2 출력 단자를 포함한 것을 특징으로 하는 게이트 구동 회로.
  2. 제1항에 있어서, 상기 제k 스테이지는,
    게이트 온 전압이 제공되는 제1 전압 입력 단자; 및
    게이트 오프 전압이 제공되는 제2 전압 입력 단자를 더 포함한 것을 특징으로 하는 게이트 구동 회로.
  3. 제1항에 있어서, 상기 스테이지들 중 제1 스테이지의 상기 제1 입력 단자에는 제1 수직 개시 신호가 제공되고, 제n 스테이지의 상기 제2 입력 단자에는 제2 수직 개시 신호가 제공되는 것을 특징으로 하는 게이트 구동 회로.
  4. 제3항에 있어서, 상기 스테이지들이 상기 제1 방향 제어 신호에 의해 제1 스테이지로부터 제n 스테이지까지 순차적으로 구동하는 경우, 상기 제2 수직 개시 신호는 상기 제1 수직 개시 신호에 비해 1 프레임만큼 지연된 신호인 것을 특징으로 하는 게이트 구동 회로.
  5. 제3항에 있어서, 상기 스테이지들이 상기 제2 방향 제어 신호에 의해 상기 제n 스테이지로부터 상기 제1 스테이지까지 순차적으로 구동하는 경우, 상기 제1 수직 개시 신호는 상기 제2 수직 개시 신호에 비해 1 프레임만큼 지연된 신호인 것을 특징으로 하는 게이트 구동 회로.
  6. 제1항에 있어서, 상기 쉬프트 레지스터는 상기 제1 및 제n 스테이지에 각각 인접하는 제1 및 제2 더미 스테이지를 더 포함하고,
    상기 제1 방향 제어 신호가 게이트 온 전압이고, 상기 제2 방향 제어 신호가 게이트 오프 전압인 경우, 상기 제1 스테이지의 제1 입력 단자에는 수직 개시 신호가 제공되며, 상기 제n 스테이지의 제2 입력 단자에는 상기 제2 더미 스테이지의 출력 신호가 제공되고,
    상기 제1 방향 제어 신호가 게이트 오프 전압이고, 상기 제2 방향 제어 신호가 게이트 온 전압인 경우, 상기 제n 스테이지에 제2 입력 단자에는 상기 수직 개시 신호가 제공되며, 상기 제1 스테이지의 제1 입력 단자에는 상기 제1 더미 스테이지의 출력 신호가 제공되는 것을 특징으로 하는 게이트 구동 회로.
  7. 제1항에 있어서, 상기 스테이지들 중 인접하는 스테이지에는 서로 반전된 클록 신호가 제공되는 것을 특징으로 하는 게이트 구동 회로.
  8. 제1항에 있어서, 상기 제k 스테이지의 제1 출력 단자는 상기 제k-1 스테이지의 상기 제2 입력 단자 및 상기 제k+1 스테이지의 상기 제1 입력 단자와 연결되고, 상기 제2 출력 단자는 상기 각 스테이지에 대응하는 게이트 라인과 연결된 것을 특징으로 하는 게이트 구동 회로.
  9. 제1항에 있어서, 상기 제k 스테이지는,
    상기 제1 또는 제2 방향 제어 신호에 응답하여 상기 클록 신호를 상기 게이트 신호로 출력하는 제1 스위칭 소자;
    상기 게이트 신호를 게이트 오프 전압으로 방전하는 제2 스위칭 소자;
    상기 제k-1 스테이지의 게이트 신호에 응답하여 상기 제1 방향 제어 신호를 상기 제1 스위칭 소자에 제공하는 제3 스위칭 소자; 및
    상기 제k+1 스테이지의 게이트 신호에 응답하여 상기 제2 방향 제어 신호를 상기 제1 스위칭 소자에 제공하는 제4 스위칭 소자를 포함한 것을 특징으로 하는 게이트 구동 회로.
  10. 제9항에 있어서, 상기 제k 스테이지는,
    외부로부터 인가되는 게이트 온 전압을 상기 제2 스위칭 소자로 제공하는 제5 스위칭 소자; 및
    상기 제4 스위칭 소자의 구동에 의해 제어되어, 상기 게이트 온 전압이 상기 제2 스위칭 소자로 제공되는 것을 제어하는 제6 스위칭 소자를 더 포함한 것을 특징으로 하는 게이트 구동 회로.
  11. 제10항에 있어서, 상기 제1 스위칭 소자에서 출력되는 상기 게이트 신호는 상기 제k-1 스테이지의 상기 제3 스위칭 소자와 상기 제k+1 스테이지의 상기 제4 스위칭 소자에 제공되는 것을 특징으로 하는 게이트 구동 회로.
  12. 제11항에 있어서, 상기 제k 스테이지는,
    상기 제1 스위칭 소자와 병렬로 연결되어 상기 제k 스테이지에 연결된 게이트 라인에 상기 게이트 신호를 출력하는 상기 게이트 신호를 출력하는 제7 스위칭 소자; 및
    상기 제2 스위칭 소자와 병렬로 연결되어 상기 게이트 신호를 게이트 오프 전압으로 방전하는 제8 스위칭 소자를 더 포함한 것을 특징으로 하는 게이트 구동 회로.
  13. 제12항에 있어서, 상기 각 스테이지에 포함된 스위칭 소자는 비정질 실리콘 트랜지스터인 것을 특징으로 하는 게이트 구동 회로.
  14. n 개의 게이트 라인들과 m 개의 데이터 라인들이 형성되고, 상기 각 게이트 라인에 제공되는 게이트 신호와 상기 각 데이터 라인에 제공되는 데이터 신호에 응답하여 영상을 표시하는 표시 패널;
    상기 데이터 신호를 제공하는 데이터 구동 회로;
    상기 게이트 신호를 제공하는 게이트 구동 회로; 및
    상기 게이트 구동 회로에 클록 신호, 제1 및 제2 방향 제어 신호를 제공하는 제어부를 포함하고,
    상기 게이트 구동 회로는 상기 게이트 라인들에 각각 하나씩 연결되며 상호 종속적으로 연결된 n 개의 스테이지들을 구비한 쉬프트 레지스터를 구비하며,
    상기 스테이지들 중 제k 스테이지는,
    상기 제1 방향 제어 신호가 제공되는 제1 제어 단자;
    상기 제2 방향 제어 신호가 제공되는 제2 제어 단자;
    상기 클록 신호가 제공되는 클록 단자;
    제k-1 스테이지의 게이트 신호가 제공되는 제1 입력 단자;
    제k+1 스테이지의 게이트 신호가 제공되는 제2 입력 단자; 및
    상기 제어 단자들, 클록 단자 및 입력 단자들로 인가되는 각 신호들에 의해 상기 게이트 신호를 출력하는 제1 및 제2 출력 단자를 포함한 것을 특징으로 하는 표시 장치.
KR1020050097901A 2005-10-18 2005-10-18 게이트 구동 회로 및 이를 구비한 표시 장치 KR20070042242A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050097901A KR20070042242A (ko) 2005-10-18 2005-10-18 게이트 구동 회로 및 이를 구비한 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050097901A KR20070042242A (ko) 2005-10-18 2005-10-18 게이트 구동 회로 및 이를 구비한 표시 장치

Publications (1)

Publication Number Publication Date
KR20070042242A true KR20070042242A (ko) 2007-04-23

Family

ID=38177150

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050097901A KR20070042242A (ko) 2005-10-18 2005-10-18 게이트 구동 회로 및 이를 구비한 표시 장치

Country Status (1)

Country Link
KR (1) KR20070042242A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110094523A (ko) * 2010-02-17 2011-08-24 삼성전자주식회사 게이트 구동회로 및 이를 구비한 표시 장치
US8866799B2 (en) 2010-02-03 2014-10-21 Samsung Display Co., Ltd. Method of driving display panel and display apparatus for performing the same
US9406272B2 (en) 2011-05-18 2016-08-02 Samsung Display Co., Ltd. Gate driving circuit having forward and reverse scan directions and display apparatus implementing the gate driving circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8866799B2 (en) 2010-02-03 2014-10-21 Samsung Display Co., Ltd. Method of driving display panel and display apparatus for performing the same
KR20110094523A (ko) * 2010-02-17 2011-08-24 삼성전자주식회사 게이트 구동회로 및 이를 구비한 표시 장치
US9406272B2 (en) 2011-05-18 2016-08-02 Samsung Display Co., Ltd. Gate driving circuit having forward and reverse scan directions and display apparatus implementing the gate driving circuit

Similar Documents

Publication Publication Date Title
KR101368822B1 (ko) 게이트 구동회로 및 이를 갖는 표시 장치
US7969402B2 (en) Gate driving circuit and display device having the same
JP5110680B2 (ja) シフトレジスタ及びこれを有する表示装置
JP5229788B2 (ja) 表示装置の駆動装置及びこれを含む表示装置
US7385576B2 (en) Display driving device and method and liquid crystal display apparatus having the same
JP5483517B2 (ja) 液晶表示装置
US8368672B2 (en) Source driver, electro-optical device, and electronic instrument
US9035930B2 (en) Display device and driving method thereof
KR20030080353A (ko) 액정표시장치 및 그 구동방법
US6897841B2 (en) Liquid crystal display device and electronic apparatus comprising it
KR101055206B1 (ko) 액정표시장치의 쉬프트 레지스터
US20030063048A1 (en) Active matrix display device and data line switching circuit, switching section drive circuit, and scanning line drive circuit thereof
KR20070037793A (ko) 게이트 구동 회로 및 이를 구비한 표시장치
JP2006154088A (ja) アクティブマトリクス型液晶表示装置
JP2010139775A (ja) 液晶表示装置
JP2007140192A (ja) アクティブマトリクス型液晶表示装置
US6633284B1 (en) Flat display device
JP2010250134A (ja) 表示装置
KR20070042242A (ko) 게이트 구동 회로 및 이를 구비한 표시 장치
JP5244352B2 (ja) 表示装置及びそのストレージ駆動回路
US20190044503A1 (en) Voltage generator and display device having the same
KR100976986B1 (ko) 게이트 구동회로 및 이를 갖는 표시장치
US10304406B2 (en) Display apparatus with reduced flash noise, and a method of driving the display apparatus
JP2010078896A (ja) 表示装置
JP2003114657A (ja) アクティブマトリクス型表示装置、そのスイッチ部駆動回路、及びその走査線駆動回路、並びにその駆動方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination