KR20070038786A - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20070038786A
KR20070038786A KR1020050094070A KR20050094070A KR20070038786A KR 20070038786 A KR20070038786 A KR 20070038786A KR 1020050094070 A KR1020050094070 A KR 1020050094070A KR 20050094070 A KR20050094070 A KR 20050094070A KR 20070038786 A KR20070038786 A KR 20070038786A
Authority
KR
South Korea
Prior art keywords
nanotubes
layer
grown
catalyst
conductive layer
Prior art date
Application number
KR1020050094070A
Other languages
English (en)
Inventor
장윤택
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050094070A priority Critical patent/KR20070038786A/ko
Publication of KR20070038786A publication Critical patent/KR20070038786A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02606—Nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Abstract

반도체 소자의 제조 방법이 제공된다. 반도체 소자의 제조 방법은 제1 도전층 상에 촉매층을 형성하고, 촉매층으로부터 전자 이동의 통로가 되는 나노 튜브를 다수회 성장시키고, 나노 튜브와 전기적으로 연결된 제2 도전층을 형성하는 것을 포함한다.
나노 튜브, 팁 성장 모델(tip growth model), 정렬

Description

반도체 소자의 제조 방법{Fabricating method for semiconductor device}
도 1a 내지 도 1h는 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 단면도들이다.
(도면의 주요부분에 대한 부호의 설명)
110 : 제1 도전층 121, 122 : 제1 및 제2 촉매층
130 : 제1 절연층 131, 132 : 홀
141, 142, 144 : 나노 튜브 141a, 142a, 144a : 나노 튜브의 팁
150 : 제2 절연층 160 : 제2 도전층
170 : 제3 절연층 180 : 제3 도전층
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 상세하게는 신뢰성이 향상된 반도체 소자의 제조 방법에 관한 것이다.
최근 반도체 소자의 고집적화에 따라 배선의 선폭이 좁아지고, 단위 면적당 전류의 양, 즉 전류 밀도가 높아지고 있다. 그런데, 통상의 금속 배선의 선폭은 70nm가 한계이고, 최대 전류 밀도는 약 106A/cm2인 것으로 알려져 있다. 최근 금속 배선에 비해 적은 선폭으로도 높은 전류 밀도를 가질 수 있는 새로운 배선 물질로 나노 튜브(nano tube)가 떠오르고 있다.
나노 튜브를 이용하여 컨택(contact), 비아(via) 등과 같은 수직 배선을 형성하려면, 우선 제1 도전층 상에 촉매층을 증착하여야 한다. 배선층들이 많아질수록 배선층들을 서로 연결하는 수직 배선의 수도 증가하게 되고, 각 수직 배선으로 나노 튜브를 이용하려면 다수회의 촉매 증착 공정이 요구되므로, 공정이 복잡해진다.
뿐만 아니라, 최근 배선들의 폭이 좁아지게 되면서, 컨택홀이나 비아홀을 하부 배선과 정렬하는 것이 점점 어려워지고 있다.
본 발명이 이루고자 하는 기술적 과제는, 신뢰성이 향상된 반도체 소자의 제조 방법을 제공하는 데 있다.
본 발명의 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법은 제1 도전층 상에 촉매층을 형성하고, 촉매층으로부터 전자 이동의 통로가 되는 나노 튜브를 다수회 성장시키고, 나노 튜브와 전기적으로 연결된 제2 도전층을 형성하는 것을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 반도체 소자의 제조 방법은 제1 도전층 상에 서로 이격된 제1 및 제2 촉매층을 형성하고, 제1 및 제2 촉매층으로부터 전자 이동의 통로가 되는 나노 튜브를 1차 성장시키고, 제1 촉매층으로부터 1차 성장된 나노 튜브와 전기적으로 연결된 제2 도전층을 형성하고, 제2 촉매층으로부터 1차 성장된 나노 튜브를 2차 성장시키고, 제2 촉매층으로부터 2차 성장된 나노 튜브와 전기적으로 연결된 제3 도전층을 형성하는 것을 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참고하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참고 부호는 동일 구성 요소를 지칭한다.
도 1a 내지 도 1h는 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 단면도들이다.
우선 도 1a를 참조하면, 제1 도전층(110) 상에 서로 이격된 제1 및 제2 촉매 층(121, 122)을 형성한다.
구체적으로, 제1 도전층(110)은 알루미늄, 구리, 텅스텐, 티타늄 등 도전성이 양호한 금속이나, 도핑된 실리콘 등일 수 있다. 예를 들면, 나노 튜브를 이용하여 컨택(contact)를 형성할 경우에 제1 도전층(110)은 트랜지스터의 소오스/드레인 전극과 같이 실리콘 기판에 형성된 도핑된 실리콘이 될 수 있고, 비아(via)를 형성할 경우에 제1 도전층(110)은 도전성이 양호한 금속이 될 수 있다.
제1 및 제2 촉매층(121, 122)은 Ni, W, Fe, Co, Y, Pd, Pt 또는 Au와 같은 전이 금속을 수nm 에서 수십nm 두께로 형성할 수 있다. 또한, 제1 및 제2 촉매층(121, 122)은 마그네트론 스퍼터링(magnetron sputtering) 또는 전자빔 증착기(e-beam evaporator)를 사용하여 형성할 수 있고, 전술한 전이 금속을 분말 형태로 도포함으로써 형성할 수 있으나, 이에 제한되지 않는다.
도 1b를 참조하면, 제1 도전층(110) 상에 제1 및 제2 촉매층(121, 122)을 노출시키도록 홀(131, 132)을 구비하는 제1 절연층(130)을 형성한다.
구체적으로, 제1 및 제2 촉매층(121, 122)이 형성된 제1 도전층(110) 상에 절연물질을 도포하고, 제1 및 제2 촉매층(121, 122)의 일부를 노출시키도록 패터닝하여 홀(131, 132)을 형성할 수 있다. 여기서, 홀(131, 132)은 나노 튜브를 이용하여 컨택을 형성할 경우에는 컨택홀이 되고, 비아를 형성할 경우에는 비아홀이 된다.
제1 절연층(130)은 산화막, 질화막과 같은 단층막, 또는 이들의 적층막이 될 수 있다. 예를 들어, 산화막으로는 FOX(Flowable OXide), TOSZ(Tonen SilaZene), USG (Undoped Silicate Glass), BSG (Boro Silicate Glass), PSG (Phospho Silicate Glass), BPSG (BoroPhospho Silicate Glass), PE-TEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate), FSG(Fluoride Silicate Glass), HDP(high density plasma) 등이 될 수 있고, 질화막으로는 SiN, SiON 등일 수 있다.
또한, 본 발명의 일 실시예에서는 제1 도전층(110) 상에 제1 및 제2 촉매층(121, 122)을 형성하고(도 1a 참조), 제1 및 제2 촉매층(121, 122)을 노출시키는 홀(131, 132)을 구비하는 제1 절연층(130)을 형성하는(도 1b 참조) 경우를 예로 들었으나, 이에 제한되는 것은 아니다. 즉, 순서를 바꾸어 제1 도전층 상에 홀을 구비하는 제1 절연층을 먼저 형성하고, 촉매층을 나중에 증착할 수 있다.
도 1c를 참조하면, 제1 및 제2 촉매층(121, 122)으로부터 전자 이동의 통로가 되는 나노 튜브(141, 142)를 1차 성장시킨다. 여기서 나노 튜브(141, 142)는 후술할 제2 도전층 형성 영역까지 형성시키는 것이 바람직하다.
구체적으로, 나노 튜브(141, 142)는 팁 성장 모델(tip growth model)을 따라서 수직 방향으로 성장된다. 팁 성장 모델은 제1 및 제2 촉매층(121, 122)으로부터 나노 튜브(141, 142)가 성장할 때 나노 크기의 촉매 물질이 나노 튜브(141, 142)를 따라 같이 이동하기 때문에, 촉매 물질이 나노 튜브(141, 142)의 팁(tip)(141a, 142a)에 위치하게 되고, 이 팁(141a, 142a)의 촉매를 통해서만 추가적인 소스 가스의 공급이 이루어지므로 팁의 촉매 하부에서만 성장이 이루어지게 된다.
이렇게 나노 튜브(141, 142)를 팁 성장 모델로 성장시키기 위해서 주로 PECVD(Plasma Enhanced Chemical Vapor Deposition)방식을 이용할 수 있고, 예를 들어 탄소 나노 튜브(CNT; Carbon Nano Tube)를 형성하는 경우라면 반응 챔버 내에 탄소 소오소 가스로 CH4, C2H2, C2H4, C2H6, CO, CO2 등을 흘려 보낼 수 있다.
다만, 선택적으로 나노 튜브(141, 142)를 1차 성장시키기 전에, 성장 특성을 향상시키기 위해 제1 및 제2 촉매층(121, 122)의 표면을 전처리하여 활성화시킬 수 있다. 예를 들어, 제1 도전층(110), 제1 및 제2 촉매층(121, 122)을 소정 온도로 가열한 상태에서 전처리 가스를 흘려줌으로써 제1 및 제2 촉매층(121, 122)의 표면을 다공질 상태로 활성화시킬 수 있다. 그러면, 제1 및 제2 촉매층(121, 122) 상에 소정 두께의 활성층이 형성되게 된다. 전처리 가스로는 N2 가스, Ar 가스, 또는 NH3 가스가 사용될 수 있다. 다른 전처리 방법으로는, N2 가스 또는 Ar 가스를 이온화시켜 그 이온을 제1 및 제2 촉매층(121, 122)의 표면에 충돌시킴으로써, 제1 및 제2 촉매층(121, 122)의 표면을 다공질 상태로 활성화시킬 수도 있다.
한편, 도면에는 표시하지 않았으나 나노 튜브(141, 142)를 1차 성장한 후에는, 나노 튜브(141, 142)의 팁(141a, 142a)에는 탄소 보호층이 형성될 수도 있다. 탄소 보호층은 PECVD 방식으로 나노 튜브(141, 142)를 1차 성장시킬 때, 반응하지 않은 탄소들이 팁(141a, 142a)상에 남아서 생성된다. 탄소 보호층은 후술할 제2 절연층 식각(도 1c 참조) 및/또는 제2 전극 식각(도 1d 참조)시 나노 튜브의 팁(141a, 142a) 및/또는 나노 튜브(141, 142)의 식각을 방지하는 역할을 한다.
본 발명의 일 실시예에서는 탄소 나노 튜브를 예로 들었으나, 촉매층으로부터 성장시킬 수 있는 나노 소재라면 무엇이든 적용 가능하다. 예를 들어, 텅스텐, 코발트, 실리콘 등의 금속성 나노 와이어에도 적용 가능하다.
도 1d를 참조하면, 제1 절연층(130) 상에 제1 절연층(130)의 홀(도 1b의 131, 132)을 매립하고, 제1 및 제2 촉매층(121, 122)으로부터 1차 성장된 나노 튜브(141, 142)의 팁(141a, 142a)을 노출시키는 제2 절연층(150)을 선택적으로 형성할 수 있다. 이와 같은 제2 절연층(150)은 홀(131, 132) 내부의 절연이 불필요하거나, 후술할 제2 도전층용 도전 물질이 홀(131, 132) 내부를 채울 수 있는 경우에는 형성하지 않아도 무방하다.
구체적으로, 제1 절연층(130)의 홀(131, 132)을 매립하도록 제1 절연층(130) 상에 절연 물질을 형성하고, 나노 튜브(141, 142)의 팁(141a, 142a)을 노출시키도록 건식 또는 습식 식각을 행하여 제2 절연층(150)을 완성한다. 제2 절연층(150)으로 사용되는 절연 물질은 갭필(gap fill) 특성이 우수한 물질을 사용하는 것이 바람직하다.
도 1e를 참조하면, 제1 절연층(121)으로부터 1차 성장된 나노 튜브(141)와 전기적으로 연결된 제2 도전층(160)을 제2 절연층(150) 상에 형성한다.
구체적으로, 제2 절연층(150) 상에 제2 도전층용 도전물질을 형성하고, 도 1e와 같이 패터닝하여 제2 도전층(160)을 형성한다. 제2 도전층(160)은 알루미늄, 구리, 텅스텐, 티타늄 등 도전성이 양호한 금속이나, 도핑된 실리콘 등일 수 있다.
도 1f를 참조하면, 제2 촉매층(122)으로부터 1차 성장된 나노 튜브(도 1e의 142)를 2차 성장시킨다.
구체적으로, 제2 촉매층(122)으로부터 1차 성장된 나노 튜브(142)는 팁 성장 모델을 따라서 성장되었으므로, 팁(도 1e의 142a)에는 촉매 물질이 존재하게 된다. 즉, 2차 성장을 하기 위해 촉매층을 별도로 형성할 필요가 없다.
또한, 제2 촉매층(122)으로부터 2차 성장된 나노 튜브(144)가 추가적인 성장이 필요한 경우라면 팁 성장 모델을 따라서 PECVD 방식으로 성장시키고, 추가적인 성장이 필요 없는 경우라면 바텀 성장 모델(bottom growth model)을 따라서 열화학 CVD 방식으로 성장시킬 수 있다. 열화학 CVD 방식을 이용하여 탄소 나노 튜브(CNT; Carbon NanoTube)를 형성하는 방식을 예로 들면, 약 500 내지 900℃의 온도를 유지하는 반응 챔버 내에 탄소 소오스 가스(CH4, C2H2, C2H4, C2H6, CO, CO2 등)와 H2, N2 또는 Ar 가스 등을 공급하여, 팁(도 1e의 142a)으로부터 수직 방향으로 탄소 나노 튜브를 형성시킬 수 있다.
선택적으로, 나노 튜브(142)를 2차 성장시키기 전에 성장 특성을 향상시키기 위해 나노 튜브(142)의 팁(142a)을 전처리하여 활성화시킬 수 있다. 전처리하는 방법은 1차 성장 전에 제1 및 제2 촉매층(121, 122)의 표면을 전처리하는 방식과 동일한 방식을 사용할 수 있다.
도 1g를 참조하면, 제2 절연층(150) 상에 제3 절연층(170)을 형성한다. 여기서, 제2 절연층(150)을 형성시키지 않았던 경우에는, 제1 절연층(130) 상에 바로 제3 절연층(170)을 형성한다.
도 1h를 참조하면, 제3 절연층(170) 상에 제2 촉매층(122)으로부터 2차 성장된 나노 튜브(144)와 전기적으로 연결된 제3 도전층(180)을 형성한다.
구체적으로, 제3 절연층(170) 상에 제3 도전층용 도전물질을 형성하고, 도 1h와 같이 패터닝하여 제3 도전층(180)을 형성한다. 제3 도전층(180)은 알루미늄, 구리, 텅스텐, 티타늄 등 도전성이 양호한 금속이나, 도핑된 실리콘 등일 수 있다.
본 발명의 일 실시예에서는 나노 튜브를 촉매층으로부터 2회에 걸쳐 성장시키는 경우만을 예로 들었으나, 나노 튜브를 촉매층으로부터 3회 이상의 성장시키는 경우에도 적용시킬 수 있음은 자명하다.
또한, 본 발명은 배선층들이 많아지더라도 간단한 공정을 통해서 컨택, 비아와 같은 수직 배선들을 형성시킬 수 있다. 제1 메탈 배선과 제3 메탈 배선을 비아를 통해서 연결하는 경우를 예로 들면, 제1 메탈 배선 상에 촉매층을 1회만 형성하고, 2회에 걸쳐 성장시켜 연결시킬 수 있다. 즉, 제2 메탈 배선 상에 별도의 랜딩 패드(landing pad)도 불필요하고, 랜딩 패드 상에 다시 촉매층을 형성하여 나노 튜브를 성장시킬 필요도 없다. 또한, 메탈 배선들의 폭이 좁아지게 되더라도, 비아홀을 제1 배선과 1회만 정렬시키면, 이후에는 비아홀과 배선을 정렬시키지 않아도 된다. 따라서, 나노 튜브를 사용한 반도체 소자의 신뢰성이 향상되고, 동작 특성이 향상된다.
이상 첨부된 도면을 참고하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상기한 바와 같은 반도체 소자의 제조 방법에 따르면 다음과 같은 효과가 하나 혹은 그 이상 있다.
첫째, 반도체 소자의 배선층들이 많아지더라도 간단한 공정 즉, 1회의 촉매층 형성, 다수회의 나노 튜브 성장을 통해서 수직 배선을 형성할 수 있다.
둘째, 컨택홀 또는 비아홀과 배선을 정렬하는 횟수가 줄어들게 된다.
셋째, 반도체 소자의 신뢰성이 향상되고, 동작 특성이 향상된다.

Claims (10)

  1. 제 1 도전층 상에 촉매층을 형성하고,
    상기 촉매층으로부터 전자 이동의 통로가 되는 나노 튜브를 다수회 성장시키고,
    상기 나노 튜브와 전기적으로 연결된 제2 도전층을 형성하는 것을 포함하는 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 나노 튜브는 팁 성장 모델(tip growth model)을 따라서 성장되는 반도체 소자의 제조 방법.
  3. 제 2 항에 있어서,
    상기 나노 튜브는 PECVD(Plasma Enhanced Chemical Vapor Deposition) 방식에 의해 성장되는 반도체 소자의 제조 방법.
  4. 제1 도전층 상에 서로 이격된 제1 및 제2 촉매층을 형성하고,
    상기 제1 및 제2 촉매층으로부터 전자 이동의 통로가 되는 나노 튜브를 1차 성장시키고,
    상기 제1 촉매층으로부터 1차 성장된 나노 튜브와 전기적으로 연결된 제2 도 전층을 형성하고,
    상기 제2 촉매층으로부터 1차 성장된 나노 튜브를 2차 성장시키고,
    상기 제2 촉매층으로부터 2차 성장된 나노 튜브와 전기적으로 연결된 제3 도전층을 형성하는 것을 포함하는 반도체 소자의 제조 방법.
  5. 제 4 항에 있어서,
    상기 제1 및 제2 촉매층을 형성하기 전 또는 형성한 후, 상기 제1 도전층 상에 상기 제1 및 제2 촉매층을 노출시키도록 홀(hall)들을 구비하는 제1 절연층을 더 형성하고,
    상기 제2 도전층은 상기 제1 절연층 상에 형성되는 반도체 소자의 제조 방법.
  6. 제 5 항에 있어서,
    상기 제2 도전층을 형성하기 전, 상기 제1 절연층 상에, 상기 제1 절연층의 상기 홀들을 매립하고, 제1 및 제2 촉매층으로부터 1차 성장된 나노 튜브의 팁(tip)을 노출시키는 제2 절연층을 형성하는 반도체 소자의 제조 방법.
  7. 제 5 항에 있어서,
    상기 제2 촉매층으로부터 1차 성장된 나노 튜브를 2차 성장시킨 후, 상기 제1 절연층 상에 제3 절연층을 더 형성하고,
    상기 제3 도전층은 상기 제3 절연층 상에 형성되는 반도체 소자의 제조 방법.
  8. 제 4 항에 있어서,
    상기 제2 촉매층으로부터 1차 성장된 나노 튜브를 2차 성장시키기 전에, 상기 제2 촉매층으로부터 1차 성장된 나노 튜브의 팁을 전처리하여 활성화시키는 반도체 소자의 제조 방법.
  9. 제 4 항에 있어서,
    상기 나노 튜브의 1차 성장은 팁 성장 모델을 따라서 성장되는 반도체 소자의 제조 방법.
  10. 제 9 항에 있어서,
    상기 나노 튜브의 1차 성장은 PECVD 방식에 의해 성장되는 반도체 소자의 제조 방법.
KR1020050094070A 2005-10-06 2005-10-06 반도체 소자의 제조 방법 KR20070038786A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050094070A KR20070038786A (ko) 2005-10-06 2005-10-06 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050094070A KR20070038786A (ko) 2005-10-06 2005-10-06 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20070038786A true KR20070038786A (ko) 2007-04-11

Family

ID=38159968

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050094070A KR20070038786A (ko) 2005-10-06 2005-10-06 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR20070038786A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100972913B1 (ko) * 2008-03-31 2010-07-28 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100972913B1 (ko) * 2008-03-31 2010-07-28 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US7825020B2 (en) 2008-03-31 2010-11-02 Hynix Semiconductor Inc. Method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
US7470620B2 (en) Microcircuit fabrication and interconnection
JP5439120B2 (ja) 半導体装置およびその製造方法
CN100580971C (zh) 垂直纳米管半导体器件结构及其形成方法
US8358008B2 (en) Semiconductor device
JP5637795B2 (ja) 装置
US20070148963A1 (en) Semiconductor devices incorporating carbon nanotubes and composites thereof
US8748870B2 (en) Methods of forming structures having nanotubes extending between opposing electrodes and structures including same
US8664657B2 (en) Electrical circuit with a nanostructure and method for producing a contact connection of a nanostructure
TWI482290B (zh) 半導體裝置
JP5372515B2 (ja) 横方向に成長したナノチューブの形成方法
KR100881621B1 (ko) 반도체 장치 및 그 형성방법
TW201830633A (zh) 半導體結構
JP4208668B2 (ja) 半導体装置およびその製造方法
TW202125756A (zh) 半導體結構
TWI474973B (zh) 於介層窗內使用離子束選擇性成長奈米管
KR100727258B1 (ko) 반도체 장치의 박막 및 금속 배선 형성 방법
KR20070038786A (ko) 반도체 소자의 제조 방법
JP4735314B2 (ja) 半導体装置およびその製造方法
US8011091B2 (en) Fabrication method of a nanotube-based electric connection having air gaps
JP2008172250A (ja) カーボンナノチューブを有する電気配線構造及びその形成方法
TW200816372A (en) Interconnection structure and manufacturing method thereof
KR100713916B1 (ko) 반도체 소자의 제조방법
JP4352080B2 (ja) 配線、電子装置及び電子装置の製造方法
KR20060134681A (ko) 반도체 소자의 제조 방법 및 반도체 소자
KR20090095983A (ko) 탄소나노튜브 배선이 포함된 반도체 소자 및 이의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination