KR20070038225A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20070038225A
KR20070038225A KR1020050093298A KR20050093298A KR20070038225A KR 20070038225 A KR20070038225 A KR 20070038225A KR 1020050093298 A KR1020050093298 A KR 1020050093298A KR 20050093298 A KR20050093298 A KR 20050093298A KR 20070038225 A KR20070038225 A KR 20070038225A
Authority
KR
South Korea
Prior art keywords
forming
interlayer insulating
contact pads
insulating layer
impurity regions
Prior art date
Application number
KR1020050093298A
Other languages
English (en)
Inventor
조영선
안태혁
전정식
홍종서
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050093298A priority Critical patent/KR20070038225A/ko
Publication of KR20070038225A publication Critical patent/KR20070038225A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

반도체 장치의 제조 방법에서, 기판 상에 소자 분리막에 의해 서로 격리되며 제1 방향으로 연장하는 다수의 액티브 영역들을 정의하고 상기 액티브 영역들 상에 게이트 절연막 패턴들과 상기 제1 방향과 다른 제2 방향으로 연장하며 상기 액티브 영역들과 교차하는 워드 라인들을 형성한다. 이어서, 상기 액티브 영역들의 양측 단부들에 제1 불순물 영역들과 상기 액티브 영역들의 중앙 부위들에 제2 불순물 영역들을 형성하고, 상기 제1 불순물 영역들과 전기적으로 연결되는 제1 콘택 패드들을 형성하고 상기 제2 불순물 영역들과 전기적으로 연결되는 제2 콘택 패드들을 형성한 후에 상기 제2 콘택 패드들과 전기적으로 연결되는 비트 라인들을 형성한다. 따라서, 상기 제1콘택 패드를 충분한 공정 마진을 확보하여 형성한 후, 상기 제2콘택 패드를 형성함으로써, 미세 패턴을 요구하는 반도체 장치를 안정적으로 형성할 수 있다.

Description

반도체 장치의 제조 방법 {Method of manufacturing semiconductor device}
도 1 내지 도 4는 종래 기술에 따른 반도체 장치의 레이아웃을 설명하기 위한 도면들이다.
도 5는 반도체 기판에 정의된 액티브 영역들을 설명하기 위한 평면도이다.
도 6은 액티브 영역들의 연장 방향을 따라 절개된 단면도이다.
도 7은 반도체 기판 상에 형성된 워드 라인 구조물들을 설명하기 위한 평면도이다.
도 8은 도 7에 도시된 워드 라인 구조물들을 설명하기 위하여 액티브 영역들의 연장 방향을 따라 절개된 단면도이다.
도 9는 액티브 영역들의 불순물 영역들 상에 형성된 제1 콘택 패드들을 설명하기 위한 평면도이다.
도 10은 도 9에 도시된 제1 콘택 패드들을 설명하기 위하여 액티브 영역들의 연장 방향을 따라 절개된 단면도이다.
도 11은 액티브 영역들의 불순물 영역들 상에 형성된 제2 콘택 패드들을 설명하기 위한 평면도이다.
도 12는 도 11에 도시된 제2 콘택 패드들을 설명하기 위하여 액티브 영역들의 연장 방향을 따라 절개된 단면도이다.
도 13은 비트 라인 구조물들을 설명하기 위한 평면도이다.
도 14는 도 13에 도시된 비트 라인 구조물들을 설명하기 위하여 액티브 영역들의 연장 방향을 따라 절개된 단면도이다.
도 15는 도13에 도시된 비트라인 구조물들을 설명하기 위하여 워드 라인의 연장 방향을 따라 절개된 단면도이다.
도 16은 스토리지 노드 콘택 플러그들을 설명하기 위한 평면도이다.
도 17은 도 16에 도시된 스토리지 노드 콘택 플러그들을 설명하기 위하여 워드 라인들의 연장 방향을 따라 절개된 단면도이다.
도 18은 개구들을 갖는 몰드막을 설명하기 위한 평면도이다.
도 19는 도 18에 도시된 개구들을 갖는 몰드막을 설명하기 위하여 워드 라인들의 연장 방향을 따라 절개된 단면도이다.
도 20은 스토리지 노드 전극들을 설명하기 위한 평면도이다.
도 21은 도 20에 도시된 스토리지 노드 전극들을 설명하기 위하여 워드 라인들의 연장 방향을 따라 절개된 단면도이다.
도 22는 완성된 커패시터들을 설명하기 위한 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 반도체 기판 102 : 액티브 영역
108 : 워드 라인 114 : 워드 라인 구조물
116: 제1 불순물 영역 118 : 제2 불순물 영역
120 : 트랜지스터 124 : 제1 콘택 패드
128 : 제2 콘택 패드 130 : 비트 라인
136 : 비트 라인 구조물 140 : 스토리지 노드 콘택 플러그
152 : 스토리지 노드 전극
158 : 커패시터
본 발명은 반도체 장치의 제조 방법에 관한 것이다. 보다 상세하게는, 서로 다른 방향들로 각각 연장하는 액티브 영역들, 워드 라인들 및 비트 라인들을 갖는 반도체 장치의 제조 방법에 관한 것이다.
일반적으로 DRAM(dynamic random access memory)과 같은 반도체 장치는 다수의 트랜지스터들과 상기 트랜지스터들과 연결되어 정보를 저장하기 위한 커패시터들을 포함한다. 상기 트랜지스터들은 반도체 기판의 표면 부위에 정의된 다수의 액티브 영역들에 형성되며, 상기 커패시터들은 콘택 패드와 콘택 플러그 등을 통해 상기 트랜지스터들과 각각 연결된다.
최근 반도체 장치의 집적도가 높아짐에 따라 단위 셀이 차지하는 면적이 급격하게 감소되고 있으며, 셀 면적의 감소를 극복하기 위하여 초미세 공정의 개발뿐만 아니라 단위 셀의 구조적인 변화가 시도되고 있다. 예를 들면, 미합중국 특허 제6,809,364호에는 서로 다른 방향들로 연장하는 액티브 영역들, 워드 라인들 및 비트 라인들을 갖는 반도체 장치가 개시되어 있다.
도 1 내지 도 4는 종래 기술에 따른 반도체 장치의 레이아웃을 설명하기 위한 도면들이다.
도 1을 참조하면, 반도체 기판(10) 상에는 제1 방향으로 연장하는 다수의 액티브 영역들(12)이 형성된다. 상기 액티브 영역들(12)은 소자 분리막(14)에 의해 정의될 수 있으며, 각각의 액티브 영역(12)의 중앙 부위는 인접하는 액티브 영역들(12)의 단부들 사이에 배열된다. 즉, 상기 인접하는 액티브 영역들(12)은 그 사이의 액티브 영역(12)의 중앙점에 대하여 점대칭을 이룬다.
도 2를 참조하면, 상기 액티브 영역들(12) 상에 게이트 절연막 패턴들과 워드 라인 구조물들(20)이 형성된다. 상기 워드 라인 구조물들(20)은 상기 제1 방향과 다른 제2 방향으로 연장하며, 상기 액티브 영역들(12)과 교차한다. 또한, 하나의 액티브 영역(12)은 두 개의 워드 라인들(16)과 교차한다. 상기 워드 라인 구조물들(16)은 상기 게이트 절연막들 상에 형성되어 게이트 전극들로서 기능하는 워드 라인들과, 상기 워드 라인들 상에 형성된 게이트 마스크 패턴들과, 상기 워드 라인들 및 게이트 마스크 패턴들의 측면들 상에 형성된 게이트 스페이서들을 포함할 수 있다.
한편, 도시되지는 않았으나, 상기 워드 라인 구조물들(16)과 인접하는 액티브 영역(12)의 표면 부위들에는 상기 트랜지스터들의 소스/드레인으로서 기능하는 불순물 영역들이 형성된다. 구체적으로, 각각의 액티브 영역들(12)에는 두 개의 트랜지스터가 형성되며, 상기 각각의 액티브 영역들(12)의 중앙 부위에는 상기 두 개의 트랜지스터가 공유하는 제1 불순물 영역이 형성되며, 양측 단부들에는 제2 불순 물 영역들이 형성된다. 상기 워드 라인 구조물들(16)사이 공간들을 매립하도록 층간 절연막(미도시됨)을 형성한 후, 상기 제1 불순물 영역 및 제2 불순물 영역을 노출시키는 제1 콘택홀(18) 및 제2 콘택홀(20)을 형성한다.
도 3을 참조하면, 상기 제 1 콘택홀(18)을 매립하는 도전성 물질을 형성함으로써, 상기 워드 라인 구조물들(16)의 상부에는 상기 제1 불순물 영역들과 전기적으로 연결되는 비트 라인 구조물들(22)이 형성된다. 상기 비트 라인 구조물들(22)은 상기 워드 라인 구조물들(16)과 수직하는 제3 방향으로 연장하며, 상기 액티브 영역들(12)의 중앙 부위들과 각각 교차한다.
또한, 상기 제 2 콘택홀(20)을 매립하는 도전성 물질을 형성함으로써, 상기 비트 라인 구조물들(22)은 상기 제1 불순물 영역 상에 형성된 제1 콘택 패드들과 다이렉트 콘택 플러그들(direct contact plugs)에 의해 상기 제1 불순물 영역들과 전기적으로 연결된다.
도 4를 참조하면, 상기 비트 라인 구조물들(22)을 상부에는 데이터 저장을 위한 커패시터들(미도시)이 형성되며, 각각의 커패시터들은 스토리지 노드 전극과 유전막 및 상부 전극을 포함한다. 상기 스토리지 노드 전극들은 상기 액티브 영역들(12)의 양측 단부들에 형성된 제2 불순물 영역들과 전기적으로 연결된다. 구체적으로, 상기 스토리지 노드 전극들은 상기 제2 불순물 영역들 상에 형성된 제2 콘택 패드들과 베리드 콘택 플러그들(buried contact plugs, 24)에 의해 상기 제2 불순물 영역들에 전기적으로 연결된다.
한편, 반도체 소자가 고집적화 되어감에 따라 단위 셀이 차지하는 면적이 급 격하게 감소되고 있으며, 워드라인, 비트라인, 금속배선 등과 같은 도전 라인의 피치(pitch)도 감소하게 되었다. 이때, 상기와 같은 도전 라인의 형성을 위해서는 노광 공정이 사용된다. 그런데, 종래 기술에 따른 노광 공정에서의 포토 마스크의 레이아웃 패턴은, 감소 추세에 있는 반도체 소자의 디자인 룰에 상응하도록 도전 라인을 형성하는데는 한계가 있다.
특히, 기존의 노광 공정은 라인 형태(line type)나 패드 형태(pad type)의 패턴은 공정의 진행이 가능하지만, 상기 제1 및 제2 콘택홀과 같은 홀 형태(hole type)의 패턴은 그 해상력(resolution)이 급격하게 감소하여 공정 진행이 어려우며, 이에 따라 반도체 집적회로 소자의 특성값 열화를 초래하게 된다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 감소 추세에 있는 반도체 소자의 디자인 룰에 상응하도록 충분한 공정 마진을 확보할 수 있는 반도체 장치의 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 일 측면에 따른 반도체 장치의 제조 방법은, 기판 상에 소자 분리막에 의해 서로 격리되며 제1 방향으로 연장하는 다수의 액티브 영역들을 정의하고 상기 액티브 영역들 상에 게이트 절연막 패턴들과 상기 제1 방향과 다른 제2 방향으로 연장하며 상기 액티브 영역들의 양측 단부들과 중앙 부위들 사이에서 상기 액티브 영역들과 교차하는 워드 라인들을 형성한다. 이어서, 상기 액티브 영역들의 양측 단부들에 제1 불순물 영역들과 상기 액티브 영역 들의 중앙 부위들에 제2 불순물 영역들을 형성하고, 상기 제1 불순물 영역들과 전기적으로 연결되는 제1 콘택 패드들을 상기 워드 라인들 사이에 형성하며, 상기 제2 불순물 영역들과 전기적으로 연결되는 제2 콘택 패드들을 상기 워드 라인들 사이에 형성하며 상기 제2 방향에 대하여 실질적으로 수직하는 방향으로 연장하며 상기 제2 콘택 패드들과 전기적으로 연결되는 비트 라인들을 형성한다.
본 발명의 일 실시예에 따르면, 상기 제1 콘택 패드들은, 상기 불순물 영역들을 형성한 후, 상기 워드 라인들 사이 공간들을 매립하는 제1 층간 절연막을 형성하고, 각각의 워드 라인들의 양측에 배치되어 서로 인접하는 제1 불순물 영역들 상의 상기 제1 층간 절연막 부위들을 노출시키는 제1 마스크 패턴을 상기 제1 층간 절연막 상에 형성하고, 상기 제1 마스크 패턴 및 상기 워드 라인들을 식각 마스크로 이용하는 식각을 통해 상기 제1 층간 절연막을 부분적으로 제거함으로써 상기 제1 불순물 영역들을 노출시키는 제1 개구들을 형성하고, 상기 제1 마스크 패턴을 제거한다. 이어서, 상기 제1 개구들을 충분히 매립하는 도전층을 형성하고, 상기 워드 라인이 노출되도록 상기 도전층을 평탄화시켜 상기 제1 콘택 패드들을 형성한다.
또한, 상기 제2 콘택 패드들은, 상기 제1 콘택 패드들을 형성한 후, 상기 제1 콘택 패드 및 상기 제1 층간 절연막 상에 균일한 두께의 제2 층간 절연막을 형성하고, 각각의 워드 라인들의 양측에 배치되어 서로 인접하는 제2 불순물 영역들 상의 상기 제1 층간 절연막 및 상기 제2 층간 절연막 부위들을 노출시키는 마스크 패턴을 상기 제2 층간 절연막 상에 형성하고, 상기 마스크 패턴 및 상기 워드 라인들 을 식각 마스크로 이용하는 식각을 통해 기 제1 층간 절연막 및 상기 제2 층간 절연막을 부분적으로 제거함으로써 상기 제2 불순물 영역들을 노출시키는 개구들을 형성한다. 이어서, 상기 마스크 패턴을 제거하고 , 상기 제2 개구들을 충분히 매립하는 도전층을 형성한 후에 상기 제2 층간 절연막이 노출되도록 상기 도전층을 평탄화시켜 상기 제2 콘택 패드들을 형성한다.
상기 비트 라인들은 상기 제2 콘택 패드들과 대응하는 영역들에서 상기 제2 콘택 패드들의 너비보다 넓은 너비의 다수의 돌출부를 갖도록 형성되며, 상기 제 1불순물 영역들 및 제2불순물 영역들과 전기적으로 연결된 다수의 커패시터들을 상기 비트 라인들의 상부에 형성한다.
상기한 본 발명의 방법으로 상기 제1콘택홀을 충분한 크기로 형성한 후, 상기 제2 콘택홀을 형성함으로써, 공정 진행의 마진을 안정적으로 확보할 수 있다.
이하, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다. 그러나, 본 발명은 하기의 실시예들에 한정되지 않고 다른 형태로 구현될 수도 있다. 여기서 소개되는 실시예들은 개시된 내용이 보다 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상과 특징이 충분히 전달될 수 있도록 하기 위해 제공된다. 도면들에 있어서, 각 장치 또는 막(층) 및 영역들의 두께는 본 발명의 명확성을 기하기 위하여 과장되게 도시되었으며, 또한 각 장치는 본 명세서에서 설명되지 아니한 다양한 부가 장치들을 구비할 수 있으며, 막(층)이 다른 막(층) 도는 기판 상에 위치하는 것으로 언급되는 경우, 다른 막(층) 또는 기판 상에 직접 형성되거나 그들 사이에 추가적인 막(층)이 개재될 수 있다.
도 5 내지 도 20은 본 발명의 일 실시예에 따른 반도체 장치를 제조하는 방법을 설명하기 위한 도면들이다.
도 5는 반도체 기판에 정의된 액티브 영역들을 설명하기 위한 평면도이고, 도 6은 액티브 영역들의 연장 방향을 따라 절개된 단면도이다.
도 5 및 도 6을 참조하면, 실리콘웨이퍼와 같은 반도체 기판(100) 상에 소자 분리막(104)을 형성함으로써 액티브 영역들(102)을 정의한다. 예를 들면, 셸로우 트렌치 소자 분리(STI) 공정을 이용하여 소자 분리막(104)에 의해 전기적으로 서로 격리된 액티브 영역들(102)을 한정한다. 상기 액티브 영역들(102)은 반도체 기판(100) 상에서 제1 방향으로 연장하며, 각각 제1 단부와 제2 단부를 갖는다. 각각의 액티브 영역(102)의 중앙 부위의 양측에는 인접하는 액티브 영역(102)의 제1 단부 및 제2 단부가 각각 배치된다. 즉, 각각의 액티브 영역(102)의 중심에 대하여 인접하는 액티브 영역들(102)이 점대칭으로 배치된다.
도 7은 반도체 기판 상에 형성된 워드 라인 구조물들을 설명하기 위한 평면도이고, 도 8은 도 7에 도시된 워드 라인 구조물들을 설명하기 위하여 액티브 영역들의 연장 방향을 따라 절개된 단면도이다.
도 7 및 도 8을 참조하면, 상기 액티브 영역들(102) 및 소자 분리막(104) 상에 얇은 두께의 게이트 절연막을 형성한다. 상기 게이트 절연막으로는 실리콘 산화막이 사용될 수 있으며, 상기 실리콘 산화막은 열 산화 또는 화학 기상 증착에 의해 형성될 수 있다.
상기 게이트 절연막 상에 게이트 도전막 및 게이트 마스크층으로 각각 기능 하는 제1 도전막 및 제1 마스크층을 순차적으로 형성한다. 상기 게이트 도전막으로는 불순물 도핑된 폴리실리콘막이 사용될 수 있으며, 상기 폴리실리콘막 상에 금속 실리사이드막이 더 형성될 수도 있다. 상기 제1 마스크층은 후속하여 형성될 제1 층간 절연막에 대하여 식각 선택비를 갖는 물질로 형성될 수 있다. 예를 들면, 상기 제1 층간 절연막이 실리콘 산화물로 이루어지는 경우, 상기 제1 마스크층은 실리콘 질화물로 이루어질 수 있다.
상기 제1 마스크층 상에 제1 포토레지스트 패턴을 형성한 후, 상기 제1 포토레지스트 패턴을 식각 마스크로 사용하여 상기 제1 마스크층, 제1 도전막 및 게이트 절연막을 순차적으로 패터닝함으로써 상기 반도체 기판(100) 상에 게이트 절연막 패턴들(106)과 게이트 전극들로서 기능하는 워드 라인들(108) 및 게이트 마스크 패턴들(110)을 형성한다. 여기서, 상기 게이트 절연막 패턴들(106)은 상기 액티브 영역들(102) 상에만 형성되며, 상기 제1 포토레지스트 패턴은 애싱 또는 스트립 공정을 통해 제거된다.
한편, 이와 다르게, 상기 제1 포토레지스트 패턴을 식각 마스크로 사용하는 이방성 식각을 수행하여 상기 제1 도전막 상에 게이트 마스크 패턴들(110)을 형성한 후, 상기 제1 포토레지스트 패턴을 제거하고, 상기 게이트 마스크 패턴들(110)을 식각 마스크로 사용하는 이방성 식각을 재차 수행하여 상기 워드 라인들(108) 및 게이트 절연막 패턴들(106)을 형성할 수도 있다.
이어서, 상기 게이트 마스크 패턴들(110), 워드 라인들(108) 및 게이트 절연막 패턴들(106)이 형성된 반도체 기판(100) 상에 제1 스페이서막을 형성하고, 상기 제1 스페이서막을 이방성 식각하여 상기 게이트 마스크 패턴들(110), 워드 라인들(108) 및 게이트 절연막 패턴들(106)의 측면들 상에 게이트 스페이서들(112)을 형성함으로써 반도체 기판(100) 상에 워드 라인 구조물들(114)을 완성한다. 상기 워드 라인 구조물들(114)은 상기 액티브 영역들(102)의 연장 방향과 다른 제2 방향으로 연장하며, 각각의 액티브 영역들(102)은 두 개의 워드 라인 구조물들(114)과 각각 교차한다.
구체적으로, 상기 워드 라인 구조물들(114)은 상기 액티브 영역들(102)의 양측 단부들과 중앙 부위들 사이를 통과하며, 액티브 영역들(102)의 중앙 부위들 및 양측 단부들을 노출시킨다.
계속해서, 상기 액티브 영역들(102)의 양측 단부들 및 중앙 부위들에 각각 제1 불순물 영역들(116)과 제2 불순물 영역들(118)을 형성함으로써 상기 반도체 기판(100) 상에 다수의 트랜지스터들(120)을 완성한다. 상기 제1 불순물 영역들(116) 및 제2 불순물 영역들(118)은 소스/드레인으로서 기능하며, 하나의 액티브 영역(102)에는 상기 제1 불순물 영역(116)을 공유하는 두 개의 트랜지스터(120)가 형성된다.
상기 제1 및 제2 불순물 영역들(116, 118)은 각각 저농도 불순물 영역과 고농도 불순물 영역을 포함할 수 있으며, 상기 저농도 불순물 영역들과 고농도 불순물 영역들은 상기 게이트 스페이서들(112)의 형성 전후에 각각 형성될 수 있다.
도 9는 액티브 영역들의 불순물 영역들 상에 형성된 제1 콘택 패드들을 설명하기 위한 평면도이고, 도 10은 도 9에 도시된 제1 콘택 패드들을 설명하기 위하여 액티브 영역들의 연장 방향을 따라 절개된 단면도이다.
도 9 및 도 10을 참조하면, 상기 워드 라인 구조물들(114)이 형성된 반도체 기판(100) 상에 제1 층간 절연막(122)을 형성한다. 상기 제1 층간 절연막(122)은 BPSG, PSG, USG, TEOS 또는 HDP-CVD 산화물과 같은 실리콘 산화물로 이루어질 수 있다. 상기 제1 층간 절연막(122)은 상기 워드 라인 구조물들(114)사이를 충분히 매립할 수 있을 정도로 형성되며, 상기 제1 층간 절연막(122)의 표면은 화학적 기계적 연마에 의해 제거된다. 구체적으로, 제1 층간 절연막(122)을 평탄화 시키기 위하여 상기 게이트 마스크 패턴들(110)이 노출되도록 상기 제1 층간 절연막(122)의 표면 부위를 화학적 기계적 연마를 통해 제거한다.
이어서, 상기 평탄화 된 제1 층간 절연막(122) 상에 제2 포토레지스트 패턴을 형성하고, 상기 제2 포토레지스트 패턴을 식각 마스크로 사용하는 이방성 식각을 통해 제1불순물 영역들(116)을 노출시키는 제1 콘택홀들을 형성한다. 이때 상기 제2포토레지스트 패턴은 상기 제2 방향을 기준으로 상기 제1 방향에 대하여 대각 방향으로 연장하며 상기 인접하는 제1 층간 절연막 부위들을 노출시키는 개구를 갖는다. 따라서, 상기 제1콘택홀은 반도체 기판 상에서 제3 방향으로 연장하며 각각 제1단부와 제2단부를 갖는다. 상기 제1단부와 상기 제2단부는 각각의 상기 액티브 영역과 접한다. 즉, 상기 콘택홀의 각각의 상기 제1단부와 상기 제2단부는 서로 다른 액티브 영역과 접한다. 또한 상기 제1 콘택홀들은 상기 게이트 스페이서들(112)과 제1 층간 절연막(122) 사이의 식각 속도 차이에 의해 상기 제1 불순물 영역들(116)에 자기 정렬되며, 상기 워드 라인들(108)은 상기 게이트 마스크 패턴들 (110)과 상기 게이트 스페이서들(112)에 의해 보호될 수 있다.
상기 제2 포토레지스트 패턴을 제거한 후, 상기 제1콘택홀들을 충분히 매립하는 제2 도전막을 제1 층간 절연막(122) 및 게이트 마스크 패턴들(110) 상에 형성한다. 상기 제2 도전막은 불순물 도핑된 폴리실리콘, 티타늄 질화물과 같은 금속 질화물 또는 텅스텐과 같은 금속으로 이루어질 수 있다.
상기 게이트 마스크 패턴들(110)이 노출되도록 상기 제2 도전막의 표면 부위를 제거하여 상기 워드 라인 구조물들(114) 사이에서 상기 제1불순물 영역들(116) 1과 전기적으로 연결된 제1 콘택 패드들(124)을 형성한다. 상기 제2 도전막의 표면 부위는 에치 백 또는 화학적 기계적 연마를 통해 제거될 수 있다.
도 11은 액티브 영역들의 불순물 영역들 상에 형성된 제2 콘택 패드들을 설명하기 위한 평면도이고, 도 12는 도 11에 도시된 제2 콘택 패드들을 설명하기 위하여 액티브 영역들의 연장 방향을 따라 절개된 단면도이다.
상기 제1 콘택 패드들(124)을 형성한 후, 상기 게이트 마스크 패턴들(110) 과 제1 층간 절연막(122) 및 제1 콘택 패드들(124)상에 균일한 두께의 제2 층간 절연막(126)을 형성한다. 상기 제2 층간 절연막(126)은 실질적으로 제1 층간 절연막(124)과 동일한 물질을 사용하여 형성될 수 있으며, 상기 제2 층간 절연막(126)은 후속하여 형성될 비트 라인들과 상기 워드 라인들(108) 사이에서 전기적 절연을 제공하기 위하여 형성된다.
제2 층간 절연막(126) 상에 제3 포토레지스트 패턴을 형성하고, 상기 제3 포토레지스트 패턴을 식각 마스크로 사용하는 이방성 식각을 수행하여 상기 제2 불순 물 영역(118)을 노출시키는 제2 콘택홀들을 형성한다.
상기 제2 콘택홀들을 형성한 후 상기 제3 포토레지스트 패턴을 제거한다. 이어서, 상기 제2 콘택홀들을 매립하는 제3 도전막을 제2 층간 절연막(126) 상에 형성한 후 상기 제2 층간 절연막(126)이 노출되도록 상기 제3 도전막의 표면 부위를 화학적 기계적 연마를 통하여 제거함으로써, 제2 콘택 패드(128)를 형성한다.
도 13은 비트 라인 구조물들을 설명하기 위한 평면도이고, 도 14는 도 13에 도시된 비트 라인 구조물들을 설명하기 위하여 액티브 영역들의 연장 방향을 따라 절개된 단면도이며, 도15는 도13에 도시된 비트라인 구조물들을 설명하기 위하여 워드 라인의 연장 방향을 따라 절개된 단면도이다.
도 13 내지 도15를 참조하면, 상기 제2 콘택 패드(128)를 형성한 후, 상기 제2 층간 절연막(126)과 상기 제 2 콘택 패드(128)상에 제3 도전막을 형성하고, 상기 제3 도전막 상에 제2 마스크층을 형성한다. 상기 제2 마스크층은 상기 제2 층간 절연막에 대하여 식각 선택비를 갖는 물질로 이루어질 수 있다. 예를 들면, 상기 제2 마스크층은 실리콘 질화물로 이루어질 수 있다.
상기 제3 도전막은 텅스텐과 같은 금속 또는 티타늄 질화물과 같은 금속 화합물로 이루어질 수 있다. 한편, 상기 제3 도전막을 형성하기 전에 금속 확산을 방지하기 위한 금속 장벽막을 더 형성할 수도 있다. 상기 금속 장벽막으로는 금속막 및 금속 화합물막이 사용될 수 있다. 예를 들면, 상기 금속 장벽막은 티타늄막 및 티타늄 질화막이 사용될 수 있다.
상기 제2 마스크층을 형성한 후, 상기 제2 마스크층 상에 제4 포토레지스트 패턴을 형성한다. 이어서, 상기 제4 포토레지스트 패턴을 식각 마스크로 사용하는 이방성 식각을 상기 제2 마스크층과 제3 도전막을 순차적으로 패터닝함으로써 , 상기 제2 콘택 패드들(128)과 전기적으로 연결되는 비트 라인들(130)과 상기 비트 라인들(130) 상에 비트 라인 마스크 패턴들(132)을 형성한다.
상기 비트 라인들(130) 및 비트 라인 마스크 패턴들(132)을 형성한 후, 제2 층간 절연막(126)과 상기 비트 라인들(130) 및 비트 라인 마스크 패턴들(132) 상에 제2 스페이서막을 균일한 두께로 형성한다. 이어서, 상기 제2 스페이서막을 이방성 식각하여 상기 비트 라인들(130) 및 비트 라인 마스크 패턴들(132)의 측면들 상에 비트 라인 스페이서들(134)을 형성함으로써 비트라인 구조물(136)을 완성한다. 상기 제2 스페이서막은 후속하여 형성될 제3 층간 절연막에 대하여 식각 선택비를 갖는 물질로 형성되는 것이 바람직하다. 예를 들면, 상기 제3 층간 절연막이 실리콘 산화물로 이루어지는 경우, 상기 제2 스페이서막은 실리콘 질화물로 이루어질 수 있다.
상기 비트 라인 마스크 패턴들(132)과 상기 비트 라인 스페이서들(134)은 상기 비트 라인들(130)과 후속하여 형성될 스토리지 노드 전극들 사이에서 전기적인 절연을 제공하기 위하여 형성된다.
상기 비트 라인 구조물들(130)은 상기 제1방향에 대하여 실질적으로 수직하는 제4 방향으로 연장하며, 상기 제2 콘택 패드(128)들과 전기적으로 연결된다. 상기 액티브 영역들(102)의 중앙 부위들과 교차한다. 즉, 상기 비트 라인 구조물들(136)은 상기 액티브 영역들(102)의 제2 불순물 영역들의 상부를 통과한다.
또한, 상기 비트 라인 구조물들(130) 상기 제2 콘택 패드들(128)과 대응하는 영역들에서 상기 제2 콘택 패드들(128)의 너비보다 넓은 너비의 다수의 돌출부(136a)를 갖도록 형성된다.
즉, 상기 비트 라인들(130)과 상기 제2 불순물 영역 상에 형성된 제2 콘택 패드들(128) 사이의 얼라인 마진을 증가시키기 위하여 상기 제2 콘택 패드들(128)과 대응하는 상기 비트 라인(134) 부위들은 증가된 선폭을 갖는다. 상기 증가된 선폭은 다수의 돌출부들(136a)에 의해 구현될 수 있다.
도 16는 스토리지 노드 콘택 플러그들을 설명하기 위한 평면도이고, 도 17은 도 16에 도시된 스토리지 노드 콘택 플러그들을 설명하기 위하여 워드 라인들의 연장 방향을 따라 절개된 단면도이다.
도 16 및 도 17을 참조하면, 상기 비트 라인 구조물들(136) 및 제2 층간 절연막(126) 상에 상기 비트 라인 구조물들(136) 사이를 충분히 매립하는 제3 층간 절연막(138)을 형성한다. 상기 제3 층간 절연막(138)은 상기 제1 및 제2 층간 절연막(122, 126)과 실질적으로 동일한 물질로 형성될 수 있다.
상기 제3 층간 절연막(138)을 형성한 후, 상기 제3 층간 절연막(138)의 평탄화를 위하여 상기 비트 라인 마스크 패턴들(132)이 노출되도록 상기 제3 층간 절연막(138)의 상부를 화학적 기계적 연마를 통해 제거한다.
상기 평탄화 된 제3 층간 절연막(138) 및 비트 라인 마스크 패턴들(132) 상에 제5 포토레지스트 패턴을 형성하고, 상기 제5 포토레지스트 패턴을 식각 마스크로 사용하는 이방성 식각을 통해 상기 제3 층간 절연막(140) 및 제2 층간 절연막 (126)을 순차적으로 패터닝하여 상기 제1 콘택 패드들(124)을 노출시키는 스토리지 노드 콘택홀들을 형성한다. 상기 스토리지 노드 콘택홀들은 상기 비트 라인 구조물들(136) 사이에서 연장하며, 상기 비트 라인 구조물들(136)에 의해 상기 제1 콘택 패드들(124)에 자기 정렬될 수 있다.
상기 제5 포토레지스트 패턴을 제거한 후, 상기 스토리지 노드 콘택홀들을 충분히 매립하는 제4 도전막을 형성한다. 이어서, 상기 제3 층간 절연막(138) 및 비트 라인 마스크 패턴들(132)이 노출되도록 상기 제4 도전막의 상부를 제거함으로써 상기 스토리지 노드 콘택홀 내부를 매립하는 스토리지 노드 콘택 플러그들(140)을 수득한다. 상기 스토리지 노드 콘택 플러그들(140)은 불순물 도핑된 폴리실리콘 또는 금속으로 이루어질 수 있으며, 상기 제1 콘택 패드들(124)과 후속하여 형성될 스토리지 노드 전극들을 전기적으로 연결하기 위하여 형성된다.
도 18은 개구들을 갖는 몰드막을 설명하기 위한 평면도이고, 도 19는 도 18에 도시된 개구들을 갖는 몰드막을 설명하기 위하여 워드 라인들의 연장 방향을 따라 절개된 단면도이다.
도 18 및 도 19를 참조하면, 상기 스토리지 노드 콘택 플러그들(140), 비트 라인 마스크 패턴들(132) 및 제3 층간 절연막(138) 상에 제4 층간 절연막(142)을 형성한다. 상기 제4 층간 절연막(142)은 후속하여 형성될 커패시터의 스토리지 노드 전극들과 상기 비트 라인들(130 사이에서 전기적인 절연을 제공하기 위하여 형성된다. 상기 제4 층간 절연막(142)은 실질적으로 상기 제3 층간 절연막(138)과 동일한 물질로 형성될 수 있다.
상기 제4 층간 절연막(142) 상에 식각 저지막(144)을 형성한다. 상기 식각 저지막(144)은 제4 층간 절연막(142) 및 후속하여 상기 제4 층간 절연막(142) 상에 형성될 몰드막(148)에 대하여 식각 선택비를 갖는 물질로 이루어질 수 있다. 예를 들면, 식각 저지막(144)은 실리콘 질화물로 이루어질 수 있다.
상기 식각 저지막(144) 상에 스토리지 전극들을 형성하기 위한 몰드막(146)을 형성한다. 상기 몰드막(146)은 TEOS 산화물, HDP-CVD 산화물, PSG, USG, BPSG 또는 SOG를 사용하여 형성될 수 있으며, 약 5,000 내지 50,000Å 정도의 두께를 갖도록 형성될 수 있다. 상기 스토리지 노드 전극들의 높이는 상기 몰드막(146)의 두께에 따라 결정되므로, 목적하는 커패시턴스에 따라 몰드막의 높이는 변화될 수 있다.
상기 몰드막(146) 상에 제3 마스크 층을 형성한다. 상기 제3 마스크 층은 상기 몰드막(146)에 대하여 식각 선택비를 갖는 물질로 이루어질 수 있다. 예를 들면, 상기 제3 마스크 층은 실리콘 질화물로 이루어질 수 있으며, 상기 식각 저지막(144)보다 두껍게 형성되는 것이 바람직하다.
상기 제3 마스크층 상에 제6 포토레지스트 패턴을 형성하고, 상기 제6 포토레지스트 패턴을 식각 마스크로 사용하는 이방성 식각을 통해 상기 제3 마스크 층을 부분적으로 식각 함으로써 상기 몰드막(146) 상에 스토리지 노드 마스크 패턴(148)을 형성한다.
상기 제6 포토레지스트 패턴을 제거한 후, 상기 스토리지 노드 마스크 패턴(148)을 식각 마스크로 사용하는 이방성 식각을 통해 상기 몰드막(146), 식각 저지 막(144) 및 제4 층간 절연막(142)을 순차적으로 식각함으로써 상기 스토리지 노드 콘택 플러그들(140)을 노출시키는 개구들(150)을 형성한다. 이때, 상기 스토리지 노드 콘택 플러그들(140)과 상기 개구들(150) 사이에서 충분한 얼라인 마진이 확보되어 있으므로 하나의 개구(150)에 의해 두 개의 스토리지 노드 콘택 플러그(140)가 노출됨으로써 발생될 수 있는 스토리지 노드 전극들 사이의 브릿지 현상을 방지할 수 있다.
도 20은 스토리지 노드 전극들을 설명하기 위한 평면도이고, 도 21은 도 20에 도시된 스토리지 노드 전극들을 설명하기 위하여 워드 라인들의 연장 방향을 따라 절개된 단면도이다.
도 20 및 도 21을 참조하면, 상기 개구들(150)의 내부 표면들 및 상기 스토리지 노드 마스크 패턴(148) 상에 제5 도전막을 균일한 두께로 형성하고, 상기 개구들(150)의 내부를 충분히 매립하는 희생막을 제5 도전층 상에 형성한다. 상기 희생막은 상기 제5 도전막을 부분적으로 제거하여 스토리지 노드 전극들(152)을 형성하는 동안 상기 스토리지 노드 전극들(152)을 보호하기 위하여 형성된다. 상기 희생막은 상기 몰드막(146)과 실질적으로 동일한 물질로 형성되는 것이 바람직하다. 상기 제5 도전막은 불순물 도핑된 폴리실리콘, 텅스텐과 같은 금속 또는 티타늄 질화물과 같은 금속 화합물로 이루어질 수 있다.
상기 스토리지 노드 마스크 패턴(148)이 노출되도록 상기 희생막의 상부 및 제5 도전막의 상부를 제거함으로써, 실린더 형상을 갖고, 스토리지 노드 콘택 플러그들(140)과 제1 콘택 패드들(124)을 통해 제 불순물 영역들에 전기적으로 연결되 는 다수의 스토리지 노드 전극들(152)을 형성한다.
도 22는 완성된 커패시터들을 설명하기 위한 단면도이다.
도 22를 참조하면, 상기 스토리지 노드 전극들(152)을 형성한 후, 상기 스토리지 노드 마스크 패턴(148), 상기 희생막 및 몰드막(146)을 제거한다. 상기 스토리지 노드 마스크 패턴(148), 상기 희생막 및 몰드막(146)은 습식 식각 또는 건식 식각에 의해 제거될 수 있으며, 상기 제4 층간 절연막(142)은 식각 저지막에 의해 보호될 수 있다.
상기 스토리지 노드 전극들(152)상에 유전막(154) 및 플레이트 전극(156)을 순차적으로 형성하여 상기 트랜지스터들(120)과 전기적으로 연결된 커패시터들(158)을 완성한다. 상기 유전막(154)으로는 고유전율 물질막이 사용될 수 있다. 예를 들면, 상기 유전막(154)은 HfO2, ZrO2, HfSiO, ZrSiO, La2O3, Ta2O5, TiO2, SrTiO3, (Ba,Sr)TiO3 등과 같은 고유전율 물질로 이루어질 수 있다. 상기 플레이트 전극(156)은 불순물 도핑된 폴리실리콘, 텅스텐과 같은 금속 또는 티타늄 질화물과 같은 금속 화합물로 이루어질 수 있다.
상기와 같은 본 발명에 따르면, 상기 스토리지 노드 전극과 전기적으로 연결되는 상기 제1콘택 패드를 충분한 공정 마진을 확보하여 형성한 후, 상기 비트라인과 전기적으로 연결되는 상기 제2콘택 패드를 형성함으로써, 미세 패턴을 요구하는 반도체 장치를 안정적으로 형성할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (5)

  1. 기판 상에 소자 분리막에 의해 서로 격리되며 제1 방향으로 연장하는 다수의 액티브 영역들을 정의하는 단계;
    상기 액티브 영역들 상에 게이트 절연막 패턴들과 상기 제1 방향과 다른 제2 방향으로 연장하며 상기 액티브 영역들의 양측 단부들과 중앙 부위들 사이에서 상기 액티브 영역들과 교차하는 워드 라인들을 형성하는 단계;
    상기 액티브 영역들의 양측 단부들에 제1 불순물 영역들과 상기 액티브 영역들의 중앙 부위들에 제2 불순물 영역들을 형성하는 단계;
    상기 제1 불순물 영역들과 전기적으로 연결되는 제1 콘택 패드들을 상기 워드 라인들 사이에 형성하는 단계;
    상기 제2 불순물 영역들과 전기적으로 연결되는 제2 콘택 패드들을 상기 워드 라인들 사이에 형성하는 단계; 및
    상기 제2 방향에 대하여 실질적으로 수직하는 방향으로 연장하며 상기 제2 콘택 패드들과 전기적으로 연결되는 비트 라인들을 형성하는 단계를 포함하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 제1 콘택 패드들을 형성하는 단계는,
    상기 불순물 영역들을 형성한 후, 상기 워드 라인들 사이 공간들을 매립하는 제1 층간 절연막을 형성하는 단계;
    각각의 워드 라인들의 양측에 배치되어 서로 인접하는 제1 불순물 영역들 상의 상기 제1 층간 절연막 부위들을 노출시키는 제1 마스크 패턴을 상기 제1 층간 절연막 상에 형성하는 단계;
    상기 제1 마스크 패턴 및 상기 워드 라인들을 식각 마스크로 이용하는 식각을 통해 상기 제1 층간 절연막을 부분적으로 제거함으로써 상기 제1 불순물 영역들을 노출시키는 제1 개구들을 형성하는 단계;
    상기 제1 마스크 패턴을 제거하는 단계;
    상기 제1 개구들을 충분히 매립하는 도전층을 형성하는 단계; 및
    상기 워드 라인이 노출되도록 상기 도전층을 평탄화시켜 상기 제1 콘택 패드들을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제1항에 있어서, 상기 제2 콘택 패드들을 형성하는 단계는,
    상기 제1 콘택 패드들을 형성한 후, 상기 제1 콘택 패드 및 상기 제1 층간 절연막 상에 균일한 두께의 제2 층간 절연막을 형성하는 단계;
    각각의 워드 라인들의 양측에 배치되어 서로 인접하는 제2 불순물 영역들 상의 상기 제1 층간 절연막 및 상기 제2 층간 절연막 부위들을 노출시키는 마스크 패턴을 상기 제2 층간 절연막 상에 형성하는 단계;
    상기 마스크 패턴 및 상기 워드 라인들을 식각 마스크로 이용하는 식각을 통해 기 제1 층간 절연막 및 상기 제2 층간 절연막을 부분적으로 제거함으로써 상기 제2 불순물 영역들을 노출시키는 개구들을 형성하는 단계;
    상기 마스크 패턴을 제거하는 단계;
    상기 제2 개구들을 충분히 매립하는 도전층을 형성하는 단계; 및
    상기 제2 층간 절연막이 노출되도록 상기 도전층을 평탄화시켜 상기 제2 콘택 패드들을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제1항에 있어서, 상기 비트 라인들은 상기 제2 콘택 패드들과 대응하는 영역들에서 상기 제2 콘택 패드들의 너비보다 넓은 너비의 다수의 돌출부를 갖도록 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제1항에 있어서, 상기 제 1불순물 영역들 및 제2불순물 영역들과 전기적으로 연결된 다수의 커패시터들을 상기 비트 라인들의 상부에 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020050093298A 2005-10-05 2005-10-05 반도체 장치의 제조 방법 KR20070038225A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050093298A KR20070038225A (ko) 2005-10-05 2005-10-05 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050093298A KR20070038225A (ko) 2005-10-05 2005-10-05 반도체 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20070038225A true KR20070038225A (ko) 2007-04-10

Family

ID=38159625

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050093298A KR20070038225A (ko) 2005-10-05 2005-10-05 반도체 장치의 제조 방법

Country Status (1)

Country Link
KR (1) KR20070038225A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150124744A (ko) * 2014-04-29 2015-11-06 삼성전자주식회사 자기 정렬된 콘택 패드를 갖는 반도체 소자 및 그 제조 방법
US9916979B2 (en) 2016-04-25 2018-03-13 Samsung Electronics Co., Ltd. Methods for manufacturing a semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150124744A (ko) * 2014-04-29 2015-11-06 삼성전자주식회사 자기 정렬된 콘택 패드를 갖는 반도체 소자 및 그 제조 방법
US9916979B2 (en) 2016-04-25 2018-03-13 Samsung Electronics Co., Ltd. Methods for manufacturing a semiconductor device
US10283360B2 (en) 2016-04-25 2019-05-07 Samsung Electronics Co., Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
US7052983B2 (en) Method of manufacturing a semiconductor device having selective epitaxial silicon layer on contact pads
KR0170312B1 (ko) 고집적 dram 셀 및 그 제조방법
KR100539232B1 (ko) 디램 메모리 셀 및 그 제조방법
KR100693879B1 (ko) 비대칭 비트 라인들을 갖는 반도체 장치 및 이를 제조하는방법
JP4362127B2 (ja) 半導体素子の形成方法
US7547938B2 (en) Semiconductor devices having elongated contact plugs
US7312117B2 (en) Semiconductor device and method of manufacturing the same
KR100545865B1 (ko) 반도체 장치 및 그 제조 방법
KR100378200B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR100330714B1 (ko) 반도체 장치의 매몰 콘택 구조 및 그 형성방법
US6352896B1 (en) Method of manufacturing DRAM capacitor
US6844229B2 (en) Method of manufacturing semiconductor device having storage electrode of capacitor
US7145195B2 (en) Semiconductor memory device and method of manufacturing the same
KR100667653B1 (ko) 반도체 장치 및 그 제조 방법
US6964899B2 (en) Semiconductor device and method of manufacturing the same
KR20070019134A (ko) 반도체 장치 및 이의 제조 방법
US7109543B2 (en) Semiconductor device having trench capacitor and method for fabricating the same
KR20070038225A (ko) 반도체 장치의 제조 방법
KR100576083B1 (ko) 반도체 장치 및 그 제조방법
KR100366620B1 (ko) 자기정합 콘택을 갖는 반도체 메모리장치 및 그 제조방법
TWI841912B (zh) 半導體記憶體裝置
KR20070111795A (ko) 콘택 구조물 및 그 제조 방법
JP2013102022A (ja) 半導体装置及びその製造方法
JP2008277434A (ja) 半導体装置及びその製造方法
KR100955263B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid