KR20070030700A

KR20070030700A - Electronic component embedded board and its manufacturing method

Info

Publication number: KR20070030700A
Application number: KR1020060088374A
Authority: KR
Inventors: 마사히로 스노하라
Original assignee: 신꼬오덴기 고교 가부시키가이샤
Priority date: 2005-09-13
Filing date: 2006-09-13
Publication date: 2007-03-16

Abstract

제 2 기판(12)이 제 1 기판(11) 상에 제공되고, 전자 부품(13)이 제 1 기판(11) 및 제 2 기판(12) 사이에 배치되어서, 제 1 기판(11) 및 제 2 기판(12) 사이에서 전자 부품(13)이 밀봉되고, 접착성을 갖는 감광성 수지(14)가 제공되어 제 1 기판(11) 및 제 2 기판(12)을 서로 접착시킨다.The second substrate 12 is provided on the first substrate 11, and the electronic component 13 is disposed between the first substrate 11 and the second substrate 12 so that the first substrate 11 and the first substrate 11 are formed. The electronic component 13 is sealed between the two substrates 12, and an adhesive photosensitive resin 14 is provided to adhere the first substrate 11 and the second substrate 12 to each other.

제 1 기판, 제 2 기판, 전자 부품, 감광성 수지, 전자 부품 내장 기판 1st board | substrate, 2nd board | substrate, electronic component, photosensitive resin, the board | substrate with electronic components

Description

전자 부품 내장 기판 및 그 제조 방법{ELECTRONIC COMPONENT EMBEDDED BOARD AND ITS MANUFACTURING METHOD}Board with electronic component and manufacturing method therefor {ELECTRONIC COMPONENT EMBEDDED BOARD AND ITS MANUFACTURING METHOD}

도 1은 본 발명의 제 1 실시예에 따른 전자 부품 내장 기판의 단면도.1 is a cross-sectional view of an electronic component embedded substrate according to a first embodiment of the present invention.

도 2는 본 발명의 제 1 실시예에 따른 전자 부품 내장 기판을 제조하는 공정을 나타내는 도면(제 1 단계).2 is a diagram showing a process of manufacturing an electronic component embedded substrate according to a first embodiment of the present invention (first step).

도 3은 본 발명의 제 1 실시예에 따른 전자 부품 내장 기판을 제조하는 공정을 나타내는 도면(제 2 단계).3 is a view showing a process of manufacturing an electronic component embedded substrate according to a first embodiment of the present invention (second step).

도 4는 본 발명의 제 1 실시예에 따른 전자 부품 내장 기판을 제조하는 공정을 나타내는 도면(제 3 단계).4 is a view showing a process of manufacturing an electronic component embedded substrate according to a first embodiment of the present invention (third step).

도 5는 본 발명의 제 1 실시예에 따른 전자 부품 내장 기판을 제조하는 공정을 나타내는 도면(제 4 단계).Fig. 5 is a view showing a process of manufacturing an electronic component embedded substrate according to the first embodiment of the present invention (fourth step).

도 6은 본 발명의 제 1 실시예에 따른 전자 부품 내장 기판을 제조하는 공정을 나타내는 도면(제 5 단계).Fig. 6 is a diagram showing a process of manufacturing an electronic component embedded substrate according to the first embodiment of the present invention (fifth step).

도 7은 본 발명의 제 1 실시예에 따른 전자 부품 내장 기판을 제조하는 공정을 나타내는 도면(제 6 단계).Fig. 7 is a view showing a process of manufacturing an electronic component embedded substrate according to the first embodiment of the present invention (sixth step).

도 8은 본 발명의 제 1 실시예에 따른 전자 부품 내장 기판을 제조하는 공정을 나타내는 도면(제 7 단계).Fig. 8 is a view showing a process of manufacturing an electronic component embedded substrate according to the first embodiment of the present invention (seventh step).

도 9는 본 발명의 제 1 실시예에 따른 전자 부품 내장 기판을 제조하는 공정을 나타내는 도면(제 8 단계).Fig. 9 is a view showing a process of manufacturing an electronic component embedded substrate according to the first embodiment of the present invention (eighth step).

도 10은 본 발명의 제 1 실시예에 따른 전자 부품 내장 기판을 제조하는 공정을 나타내는 도면(제 9 단계).Fig. 10 is a view showing a process of manufacturing an electronic component embedded substrate according to the first embodiment of the present invention (ninth step).

도 11은 본 발명의 제 1 실시예에 따른 전자 부품 내장 기판을 제조하는 공정을 나타내는 도면(제 10 단계).Fig. 11 is a view showing a process of manufacturing an electronic component embedded substrate according to the first embodiment of the present invention (the tenth step).

도 12는 본 발명의 제 2 실시예에 따른 전자 부품 내장 기판의 단면도.Fig. 12 is a sectional view of the electronic component embedded substrate according to the second embodiment of the present invention.

도 13은 종래의 전자 부품 내장 기판의 단면도.13 is a cross-sectional view of a conventional electronic component embedded substrate.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

10, 70 : 전자 부품 내장 기판 11 : 제 1 기판10, 70: electronic component embedded substrate 11: the first substrate

12, 12-1, 12-2 : 제 2 기판 13, 13-1, 13-2 : 전자 부품12, 12-1, 12-2: second substrate 13, 13-1, 13-2: electronic components

13A, 13A-2 : 전극 패드 14, 14-1, 14-2 : 감광성 수지13A, 13A-2: electrode pad 14, 14-1, 14-2: photosensitive resin

15, 15-2, 16, 16-2 : 도전 부재 18 : 제 1 다층 배선 구조체15, 15-2, 16, 16-2: conductive member 18: first multilayer wiring structure

24, 25, 42, 43 : 보호막 26 : 외부 접속 단자24, 25, 42, 43: protective film 26: external connection terminal

27, 31, 45, 51 : 절연층 30, 32, 49, 52 : 비아27, 31, 45, 51: insulating layer 30, 32, 49, 52: via

41, 41-1, 41-2 : 제 2 다층 배선 구조체 55, 55-2 : 개구부41, 41-1, 41-2: Second multilayer wiring structure 55, 55-2: Opening

56, 56-2 : 관통홀 61 : 제 1 감광성 수지56, 56-2: through hole 61: first photosensitive resin

62 : 제 2 감광성 수지 A : 전자 부품 배치 영역62: second photosensitive resin A: electronic component placement region

본 발명은 전자 부품을 내장하는 기판(전자 부품 내장 기판이라 칭함) 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 다층 배선 구조체를 갖는 기판에 전자 부품을 내장하는 전자 부품 내장 기판 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a substrate (called an electronic component embedded substrate) and a method for manufacturing the same, and more particularly to an electronic component embedded substrate and a method for manufacturing the electronic component embedded in a substrate having a multilayer wiring structure. It is about.

최근, 반도체 칩과 같은 전자 부품의 고밀도화가 진행되고 있으며, 그에 따른 전자 부품의 사이즈 감소화가 진행되고 있다. 따라서, 복수의 절연층, 배선 및 비아가 적층된 다층 배선 구조체를 갖는 기판에 전자 부품을 내장하는 전자 부품 내장 기판이 제안되고 있다.In recent years, the densification of electronic components such as semiconductor chips has been progressing, and the size reduction of the electronic components has been progressed accordingly. Therefore, an electronic component built-in board | substrate which incorporates an electronic component in the board | substrate which has a multilayer wiring structure which laminated | stacked the some insulation layer, wiring, and via is proposed.

도 13은 종래의 전자 부품 내장 기판의 단면도이다.13 is a cross-sectional view of a conventional electronic component embedded substrate.

도 13에 나타낸 바와 같이, 전자 부품 내장 기판(100)은 기판(101)과 전자 부품(113)을 포함한다. 기판(101)은 코어 기판(102), 코어 기판(102) 상에 제공된 배선(104), 및 다층 배선 구조체(103)를 갖는다.As shown in FIG. 13, the electronic component embedded substrate 100 includes a substrate 101 and an electronic component 113. The substrate 101 has a core substrate 102, a wiring 104 provided on the core substrate 102, and a multilayer wiring structure 103.

다층 배선 구조체(103)는 배선(104)을 갖는 코어 기판(102) 상에 형성된다. 다층 배선 구조체(103)는 코어 기판(102) 상에 적층된 절연층(106 내지 108), 절연층(106 내지 108) 상에 각각 형성된 배선(109 내지 111), 및 절연층에 형성되어 이들 배선(109 내지 111)을 전기적으로 접속하는 비아(나타내지 않음)를 포함한다.The multilayer wiring structure 103 is formed on the core substrate 102 having the wiring 104. The multi-layered wiring structure 103 is formed on the insulating layers 106 to 108 stacked on the core substrate 102, the wirings 109 to 111 formed on the insulating layers 106 to 108, and the insulating layers, respectively. And vias (not shown) for electrically connecting 109 to 111.

전자 부품(113)은 배선(104) 상에 형성되어 그 배선과 접속된다. 전자 부품(113)은 절연층(106 내지 107)으로 덮힌다.The electronic component 113 is formed on the wiring 104 and connected to the wiring. The electronic component 113 is covered with the insulating layers 106 to 107.

그러한 구성을 갖는 전자 부품 내장 기판(100)에서, 배선(104)이 코어 기판(102)에 형성된 이후에, 전자 부품(113)이 배선(104)에 접속된다. 그 후, 다층 배선 구조체(103)를 구성하는 절연층(106 내지 108), 배선(109 내지 111) 및 비아(나타내지 않음)가 형성된다(예를 들어, 특허 문헌 1: 일본국 공개 특허 공보 평 11-274734호 참조).In the electronic component embedded substrate 100 having such a configuration, after the wiring 104 is formed on the core substrate 102, the electronic component 113 is connected to the wiring 104. Thereafter, the insulating layers 106 to 108, the wirings 109 to 111 and vias (not shown) constituting the multilayer wiring structure 103 are formed (for example, Patent Document 1: Japanese Patent Application Laid-Open No. 1) 11-274734).

하지만, 종래의 전자 부품 내장 기판(100)에서는, 전자 부품(113)이 배선(104)에 접속된 이후에, 다층 배선 구조체(103)가 형성되었다. 따라서, 전자 부품(113)과 배선(104) 사이의 전기적 접속에 문제가 없는 경우에도, 배선(109 내지 111)과 비아(나타내지 않음)에 불량(예를 들어, 비아의 오프닝(opening) 또는 배선의 단락)이 발생하는 경우, 전자 부품 내장 기판(100)의 수율이 감소하는 문제가 있었다.However, in the conventional electronic component-embedded board | substrate 100, after the electronic component 113 was connected to the wiring 104, the multilayer wiring structure 103 was formed. Therefore, even when there is no problem in the electrical connection between the electronic component 113 and the wiring 104, the wirings 109 to 111 and the vias (not shown) are defective (for example, opening or wiring of the vias). ), There is a problem that the yield of the electronic component embedded substrate 100 is reduced.

본 발명의 실시예는 수율 향상이 가능한 전자 부품 내장 기판 및 그 제조 방법을 제공하는 것이다.An embodiment of the present invention to provide an electronic component embedded substrate and a method of manufacturing the same that can improve the yield.

본 발명의 일 이상의 실시예의 관점에 따르면, 제 1 다층 배선 구조체를 갖는 제 1 기판과, 제 2 다층 배선 구조체를 가지며 제 1 기판 상에 제공되는 제 2 기판과, 제 1 기판 및 제 2 기판 사이에 배치되는 전자 부품과, 제 1 기판 및 제 2 기판 사이에 배치되어 있고, 전자 부품을 밀봉하며, 제 1 기판 및 제 2 기판을 서로 접착하는 수지를 포함하는 전자 부품 내장 기판이 제공된다.According to an aspect of one or more embodiments of the present invention, a first substrate having a first multilayer wiring structure, a second substrate having a second multilayer wiring structure provided on the first substrate, and between the first substrate and the second substrate There is provided an electronic component embedded substrate comprising an electronic component disposed on the substrate, a resin disposed between the first substrate and the second substrate, sealing the electronic component, and bonding the first substrate and the second substrate to each other.

수지는 접착성을 갖는 감광성 수지, 언더필 수지(underfill resin), 비도전성 수지 또는 이방 도전성(anisotropic conductive) 수지일 수도 있다.The resin may be an adhesive photosensitive resin, an underfill resin, a non-conductive resin or an anisotropic conductive resin.

본 발명에 따르면, 제 1 다층 배선 구조체를 갖는 제 1 기판과, 제 2 다층 배선 구조체를 갖는 제 2 기판을 제공하여, 전자 부품을 내장하기 이전에, 제 1 및 제 2 다층 배선 구조체의 전기적 검사가 이루어진다. 따라서, 양품으로 결정된 제 1 및 제 2 기판 사이에 전자 부품이 내장될 수 있고, 전자 부품 내장 기판의 수율이 향상될 수 있다.According to the present invention, a first substrate having a first multilayer wiring structure and a second substrate having a second multilayer wiring structure are provided, so that the first and second multilayer wiring structures are electrically inspected before embedding the electronic component. Is done. Therefore, the electronic component can be embedded between the first and second substrates determined as good products, and the yield of the electronic component embedded substrate can be improved.

제 1 및 제 2 기판 사이에 접착성을 갖는 감광성 수지를 제공하여, 제 1 및 제 2 기판 사이의 공간이 정밀하게 밀봉될 수 있어서, 수율이 향상될 수 있다.By providing an adhesive photosensitive resin between the first and second substrates, the space between the first and second substrates can be precisely sealed, so that the yield can be improved.

언더필 수지, 비도전성 수지 또는 이방 도전성 수지를 제공하여, 통상적인 수지 및 통상적인 제품 라인이 사용될 수 있다.By providing underfill resins, non-conductive resins or anisotropic conductive resins, conventional resins and conventional product lines can be used.

본 발명의 일 이상의 실시예의 관점에 따르면, 제 1 다층 배선 구조체를 갖는 제 1 기판을 형성하는 제 1 단계와, 제 2 다층 배선 구조체를 갖는 제 2 기판을 형성하는 제 2 단계와, 제 1 수지를 사용하는 제 1 기판에 전자 부품을 접속하여 전자 부품과 제 1 다층 배선 구조체를 전기적으로 접속하는 제 3 단계와, 전자 부품이 배치된 제 1 기판의 표면과 전자 부품을 덮도록 제 2 수지를 형성하는 제 4 단계와, 제 2 수지 상에 제 2 기판을 접착하여 제 1 기판 상에 제 2 기판을 배치하는 제 5 단계를 포함하는 전자 부품 내장 기판의 제조 방법이 제공된다.According to an aspect of one or more embodiments of the present invention, a first step of forming a first substrate having a first multilayer wiring structure, a second step of forming a second substrate having a second multilayer wiring structure, and a first resin Connecting the electronic component to the first substrate using the third step of electrically connecting the electronic component and the first multi-layer wiring structure, and the second resin to cover the surface of the first substrate on which the electronic component is disposed and the electronic component. There is provided a manufacturing method of an electronic component embedded substrate comprising a fourth step of forming and a fifth step of arranging a second substrate on the first substrate by adhering the second substrate on the second resin.

수지는 접착성을 갖는 감광성 수지, 비도전성 수지 또는 이방 도전성 수지일 수도 있다.The resin may be an adhesive photosensitive resin, non-conductive resin or anisotropic conductive resin.

본 발명의 일 이상의 실시예의 다른 관점에 따르면, 제 1 다층 배선 구조체를 갖는 제 1 기판을 형성하는 제 1 단계와, 제 2 다층 배선 구조체를 갖는 제 2 기판을 형성하는 제 2 단계와, 전자 부품과 제 1 다층 배선 구조체를 전기적으로 접속하는 제 3 단계와, 제 1 기판 상방으로 제 2 기판을 배치하는 제 4 단계와, 제 1 기판 및 제 2 기판 사이에 언더필 수지를 적용하는 제 5 단계를 포함하는 전자 부품 내장 기판을 제조하는 방법을 제공한다.According to another aspect of one or more embodiments of the present invention, there is provided an electronic component comprising: a first step of forming a first substrate having a first multilayer wiring structure, a second step of forming a second substrate having a second multilayer wiring structure, and an electronic component And a third step of electrically connecting the first multilayer wiring structure, a fourth step of arranging the second substrate above the first substrate, and a fifth step of applying the underfill resin between the first substrate and the second substrate. It provides a method for manufacturing an electronic component embedded substrate comprising.

본 발명에 따르면, 제 1 다층 배선 구조체를 갖는 제 1 기판과 제 2 다층 배선 구조체를 갖는 제 2 기판이 제공된 이후에, 제 1 및 제 2 다층 배선 구조체의 전기적 검사를 실행하고, 양품으로 결정된 제 1 및 제 2 기판 사이에 전자 부품을 내장하여, 전자 부품 내장 기판의 수율이 향상될 수 있다.According to the present invention, after the first substrate having the first multilayer wiring structure and the second substrate having the second multilayer wiring structure are provided, the electrical inspection of the first and second multilayer wiring structures is carried out, and By embedding the electronic component between the first and the second substrate, the yield of the electronic component embedded substrate can be improved.

또한, 접착성을 갖는 제 1 감광성 수지를 사용하여 전자 부품을 제 1 기판에 접착하고, 전자 부품이 배치된 제 1 기판의 표면과 전자 부품을 덮도록 접착성을 갖는 제 2 감광성 수지를 형성하여, 제 1 및 제 2 기판 사이의 공간이 정밀하게 밀봉될 수 있어서, 그로 인해 전자 부품 내장 기판의 수율을 향상시킨다.In addition, the electronic component is bonded to the first substrate using the adhesive first photosensitive resin, and the second photosensitive resin having adhesiveness is formed to cover the surface of the first substrate on which the electronic component is disposed and the electronic component. The space between the first and second substrates can be precisely sealed, thereby improving the yield of the electronic component embedded substrate.

다양한 구현예가 하나 이상의 차후의 이점을 포함할 수도 있다. 예를 들어, 전자 부품 내장 기판의 수율이 향상될 수 있다.Various implementations may include one or more subsequent advantages. For example, the yield of the electronic component embedded substrate may be improved.

다른 특징 및 이점은 차후의 상세한 설명, 첨부된 도면, 및 청구 범위로부터 명백해질 것이다.Other features and advantages will be apparent from the following detailed description, the accompanying drawings, and the claims.

이하, 도면을 참조하여 본 발명의 다양한 실시예를 설명한다.Hereinafter, various embodiments of the present invention will be described with reference to the drawings.

제 1 실시예First embodiment

도 1은 본 발명의 제 1 실시예에 따른 전자 부품 내장 기판의 단면도이다.1 is a cross-sectional view of an electronic component embedded substrate according to a first exemplary embodiment of the present invention.

도 1을 참조하여, 본 발명의 제 1 실시예에 따른 전자 부품 내장 기판(10)을 설명한다. 전자 부품 내장 기판(10)은 제 1 기판(11), 제 2 기판(12), 전자 부품(13), 감광성 수지(14), 및 도전 부재(15, 16)를 포함한다.Referring to FIG. 1, an electronic component embedded substrate 10 according to a first embodiment of the present invention will be described. The electronic component embedded substrate 10 includes a first substrate 11, a second substrate 12, an electronic component 13, a photosensitive resin 14, and conductive members 15 and 16.

제 1 기판(11)은 제 1 다층 배선 구조체(18), 보호막(24, 25), 및 외부 접속 단자(26)를 포함하는 코어리스(coreless) 기판이다.The first substrate 11 is a coreless substrate including the first multilayer wiring structure 18, the protective films 24 and 25, and the external connection terminals 26.

제 1 다층 배선 구조체(18)는 절연층(27, 31), 배선(28, 29, 33, 34) 및 비아(30, 32)를 포함한다. 각각의 배선(28)은 절연층(27)의 상면에 형성된다. 배선(28)은 비아(30, 32)에 전기적으로 접속된다. 각각의 배선(29)은 절연층(27)의 하면에 형성된다. 배선(29)은 외부 접속 단자(26)가 접속되는 접속부(29A)를 갖는다. 각각의 비아(30)는 절연층(27)을 관통하도록 형성된다. 비아(30)의 상단은 배선(28)에 접속된다. 비아(30)의 하단은 배선(29)에 접속된다. 비아(30)는 배선(28)과 배선(29)을 전기적으로 접속한다.The first multilayer wiring structure 18 includes insulating layers 27 and 31, wirings 28, 29, 33 and 34, and vias 30 and 32. Each wiring 28 is formed on the upper surface of the insulating layer 27. The wiring 28 is electrically connected to the vias 30 and 32. Each wiring 29 is formed on the bottom surface of the insulating layer 27. The wiring 29 has a connecting portion 29A to which the external connecting terminal 26 is connected. Each via 30 is formed to penetrate through the insulating layer 27. The upper end of the via 30 is connected to the wiring 28. The lower end of the via 30 is connected to the wiring 29. The via 30 electrically connects the wiring 28 and the wiring 29.

절연층(31)은 배선(28)을 덮도록 절연층(27) 상에 형성된다. 각각의 비아(32)는 배선(28) 상에 위치된 절연층(31)을 관통하도록 형성된다. 비아(32)는 배선(28)에 전기적으로 접속된다. 각각의 배선(33)은 절연층(31)의 상면에 형성된다. 배선(33)은 비아(32)에 전기적으로 접속된다. 배선(33)은 도전 부재(16)가 접속되는 접속부(33A)를 갖는다. 각각의 배선(34)은 배선(33) 내측에 위치된 절연층(31)의 상면에 형성된다. 각각의 배선(34)은 도전 부재(15)가 접속되는 접속부(34A)를 갖는다. 배선(34)은 비아(32)에 전기적으로 접속된다.The insulating layer 31 is formed on the insulating layer 27 so as to cover the wiring 28. Each via 32 is formed to penetrate the insulating layer 31 located on the wiring 28. Via 32 is electrically connected to wiring 28. Each wiring 33 is formed on the upper surface of the insulating layer 31. The wiring 33 is electrically connected to the via 32. The wiring 33 has a connecting portion 33A to which the conductive member 16 is connected. Each wiring 34 is formed on the upper surface of the insulating layer 31 located inside the wiring 33. Each wiring 34 has a connection portion 34A to which the conductive member 15 is connected. The wiring 34 is electrically connected to the via 32.

절연층(27, 31)은 예를 들어, 에폭시-계 수지로 이루어질 수 있다. 배선(28, 29, 33, 34)과 비아(30, 32)는 예를 들어, 도전 금속으로 이루어질 수 있다. 사용되는 도전 금속의 구체적인 예는 Cu이다.The insulating layers 27 and 31 may be made of, for example, epoxy-based resins. The wirings 28, 29, 33, 34 and the vias 30, 32 may be made of, for example, a conductive metal. A specific example of the conductive metal used is Cu.

보호막(24)은 배선(33, 34)을 덮고 접속부(33A, 34A)를 노출하도록 절연층(31) 상에 형성된다. 보호막(25)은 배선(29)을 덮고 접속부(29A)를 노출하도록 절연층(27)의 하면에 형성된다. 보호막(24, 25)은 예를 들어 솔더 레지스트로 이루어질 수 있다.The protective film 24 is formed on the insulating layer 31 so as to cover the wirings 33 and 34 and expose the connection portions 33A and 34A. The protective film 25 is formed on the lower surface of the insulating layer 27 to cover the wiring 29 and to expose the connection portion 29A. The protective films 24 and 25 may be made of solder resist, for example.

외부 접속 단자(26)는 접속부(29A)에 형성된다. 외부 접속 단자(26)는, 전자 부품 내장 기판(10)이 마더 보드(mother board)와 같은 탑재 보드(나타내지 않음)에 접속되는 경우에 사용되는 단자이다. 외부 접속 단자(26)는 예를 들어 솔더 볼(solder ball)을 이용할 수도 있다.The external connection terminal 26 is formed in the connection portion 29A. The external connection terminal 26 is a terminal used when the electronic component embedded board 10 is connected to a mounting board (not shown) such as a mother board. The external connection terminal 26 may use a solder ball, for example.

상술한 바와 같이 구성된 제 1 기판(11)은, 제 1 다층 배선 구조체(18)가 불량(예를 들어, 비아의 오프닝(opening) 또는 배선의 단락)이 아닌 것이 확인된 양품(良品)의 기판이다.The 1st board | substrate 11 comprised as mentioned above is a good quality board | substrate with which the 1st multilayer wiring structure 18 was confirmed that it was not defect (for example, opening of a via or shorting of a wiring). to be.

제 2 기판(12)은 제 1 기판(11) 상방에 배치되어, 기둥 형상의 도전 부재(16)를 통해 제 1 기판(11)에 접속된다. 제 2 기판(12)은 제 2 다층 구조체(41)와 보호막(42, 43)을 포함하는 코어리스 기판이다.The second substrate 12 is disposed above the first substrate 11 and is connected to the first substrate 11 via the columnar conductive member 16. The second substrate 12 is a coreless substrate including the second multilayer structure 41 and the protective films 42 and 43.

제 2 다층 배선 구조체(41)는 절연층(45, 51), 배선(46, 47, 53) 및 비아(49, 52)를 포함한다. 각각의 배선(46)은 절연층(45)의 상면에 형성된다. 배선(46)은 비아(49, 52)에 전기적으로 접속된다. 각각의 배선(47)은 절연층(45)의 하면에 형성된다. 배선(47)은 도전 부재(16)가 접속되는 접속부(47A)를 갖는다. 접속부(47A)는 제 1 기판(11)에 형성된 접속부(33A)에 접속된다. 따라서, 제 2 기판(12)에 형성된 제 2 다층 배선 구조체(41)는 제 1 다층 배선 구조체(18)에 전기적으로 접속된다.The second multilayer wiring structure 41 includes insulating layers 45 and 51, wirings 46, 47 and 53, and vias 49 and 52. Each wiring 46 is formed on the upper surface of the insulating layer 45. The wiring 46 is electrically connected to the vias 49 and 52. Each wiring 47 is formed on the bottom surface of the insulating layer 45. The wiring 47 has a connecting portion 47A to which the conductive member 16 is connected. The connection portion 47A is connected to the connection portion 33A formed on the first substrate 11. Therefore, the second multilayer wiring structure 41 formed on the second substrate 12 is electrically connected to the first multilayer wiring structure 18.

각각의 비아(49)는 절연층(45)을 관통하도록 형성된다. 비아(49)의 상단은 배선(46)에 접속된다. 비아(49)의 하단은 배선(47)에 접속한다. 비아(49)는 배선(46)과 배선(47)에 전기적으로 접속된다.Each via 49 is formed to penetrate through the insulating layer 45. The upper end of the via 49 is connected to the wiring 46. The lower end of the via 49 is connected to the wiring 47. The via 49 is electrically connected to the wiring 46 and the wiring 47.

절연층(51)은 배선(46)을 덮도록 절연층(45) 상에 형성된다. 각각의 비아(52)는 배선(46) 상에 위치된 절연층(51)을 관통하도록 형성된다. 비아(52)는 배선(46, 53)에 전기적으로 접속된다. 각각의 배선(53)은 절연층(51)의 상면에 형성된다. 배선(53)은 비아(52)에 전기적으로 접속된다.The insulating layer 51 is formed on the insulating layer 45 so as to cover the wiring 46. Each via 52 is formed to penetrate the insulating layer 51 located on the wiring 46. Via 52 is electrically connected to wirings 46 and 53. Each wiring 53 is formed on the upper surface of the insulating layer 51. The wiring 53 is electrically connected to the via 52.

절연층(45, 51)은 예를 들어 에폭시-계 수지를 이용할 수 있다. 배선(46, 47, 53)과 비아(49, 52)는 예를 들어 도전 금속을 이용할 수 있다. 사용되는 도전 금속의 구체적인 예는 Cu이다.As the insulating layers 45 and 51, for example, an epoxy resin may be used. The wirings 46, 47, 53 and the vias 49, 52 may use, for example, conductive metals. A specific example of the conductive metal used is Cu.

보호막(42)은 배선(53)을 덮도록 절연층(51) 상에 형성된다. 보호막(43)은 배선(47)을 덮고 접속부(47A)를 노출하도록 절연층(45)의 하면에 형성된다. 보호막(42, 43)은 예를 들어 솔더 레지스트로 이루어질 수 있다.The protective film 42 is formed on the insulating layer 51 so as to cover the wiring 53. The protective film 43 is formed on the lower surface of the insulating layer 45 so as to cover the wiring 47 and expose the connection portion 47A. The protective films 42 and 43 may be made of, for example, a solder resist.

상술한 바와 같이 구성된 제 2 기판(12)은 제 2 다층 구조체(41)가 불량(예를 들어, 비아의 오프닝(opening), 또는 배선의 단락)이 아닌 것이 확인된 양품(良品)의 기판이다.The second substrate 12 configured as described above is a good quality substrate confirmed that the second multilayer structure 41 is not defective (for example, opening of a via or shorting of a wiring). .

전자 부품(13)은 제 1 기판(11)과 제 2 기판(12) 사이에 배치된다. 전자 부품(13)은 전극 패드(13A)를 갖는다. 각각의 전극 패드(13A)는 도전 부재(15)를 통해 접속부(34A)에 접속된다. 따라서, 전자 부품(13)은 제 1 다층 배선 구조체(18)에 전기적으로 접속된다. 전자 부품은 칩 부품(상당히 소형으로 이루어진 저항 또는 커패시터와 같은 단일 유닛(unit) 부품)일 수 있다.The electronic component 13 is disposed between the first substrate 11 and the second substrate 12. The electronic component 13 has an electrode pad 13A. Each electrode pad 13A is connected to the connection portion 34A through the conductive member 15. Therefore, the electronic component 13 is electrically connected to the first multilayer wiring structure 18. The electronic component may be a chip component (a single unit component, such as a resistor or capacitor, which is quite small).

감광성 수지(14)는 제 1 기판(11)과 제 2 기판(12) 사이에 제공된다. 감광성 수지(14)는 노광 및 현상 공정 이후에도 접착성(접착성을 유지 가능함)을 갖는다. 감광성 수지(14)는 전자 부품(13)을 밀봉하고, 제 1 기판(11)과 제 2 기판(12)을 서로 접착한다. 또한, 감광성 수지(14)는 제 1 기판(11)과 제 2 기판(12) 사이의 열 팽창 계수 차이 및 제 1 기판(11)과 전자 부품(13) 사이의 열 팽창 계수 차이를 감소시켜서, 제 1 기판(11), 제 2 기판(12) 및 전자 부품(13)이 파손되는 것을 보호한다.The photosensitive resin 14 is provided between the first substrate 11 and the second substrate 12. The photosensitive resin 14 has adhesiveness (it can maintain adhesiveness) even after an exposure and image development process. The photosensitive resin 14 seals the electronic component 13 and adheres the first substrate 11 and the second substrate 12 to each other. In addition, the photosensitive resin 14 reduces the thermal expansion coefficient difference between the first substrate 11 and the second substrate 12 and the thermal expansion coefficient difference between the first substrate 11 and the electronic component 13, It protects the 1st board | substrate 11, the 2nd board | substrate 12, and the electronic component 13 from being damaged.

감광성 수지(14)는 개구(55)와 관통홀(56)을 갖는다. 각각의 개구(55)는 접속부(34A) 상의 감광성 수지(14)에 형성된다. 개구(55)는 접속부(34A)를 노출시킨다. 각각의 관통홀(56)은 접속부(33A)와 접속부(47A) 사이에 위치된 감광성 수지(14)를 관통하도록 형성된다. 관통홀(56)은 접속부(33A, 47A)를 노출시킨다. 관통홀(56)은 기둥 형상(예를 들어, 사각 기둥, 원 기둥)이다.The photosensitive resin 14 has an opening 55 and a through hole 56. Each opening 55 is formed in the photosensitive resin 14 on the connection portion 34A. The opening 55 exposes the connection portion 34A. Each through hole 56 is formed to penetrate the photosensitive resin 14 located between the connection portion 33A and the connection portion 47A. The through hole 56 exposes the connection portions 33A and 47A. The through hole 56 has a columnar shape (for example, a square pillar and a circular pillar).

이러한 방식으로, 제 1 기판(11)과 제 2 기판(12) 사이에 접착성을 갖는 감광성 수지(14)를 제공하여, 제 1 기판(11)과 제 2 기판(12) 사이의 공간이 정밀하게 밀봉되고, 전자 부품 내장 기판(10)의 수율이 향상될 수 있다.In this manner, the photosensitive resin 14 having adhesiveness is provided between the first substrate 11 and the second substrate 12 so that the space between the first substrate 11 and the second substrate 12 is precise. Sealed, the yield of the electronic component embedded substrate 10 can be improved.

접착성을 갖는 감광성 수지(14)는 예를 들어 필름형 감광성 수지인 감광성 수지 필름일 수도 있다. 감광성 수지 필름은 예를 들어 광반응 개시제(photoreaction initiator)가 도핑된 에폭시 수지 또는 노보락(novolac) 수지로 이루어질 수 있다.The photosensitive resin 14 which has adhesiveness may be a photosensitive resin film which is a film type photosensitive resin, for example. The photosensitive resin film may be made of, for example, an epoxy resin or a novolac resin doped with a photoreaction initiator.

도전 부재(15)는 개구(55)에 형성된다. 도전 부재(15)는 전극 패드(13A)를 접속부(34A)에 전기적으로 접속시킨다. 도전 부재(15)는 전자 부품(13)을 제 1 다층 배선 구조체(18)에 전기적으로 접속시킨다. 도전 부재(15)는 도전 재료로 이루어질 수 있다. 도전 재료의 구체적인 예는 예를 들어 솔더이다.The conductive member 15 is formed in the opening 55. The conductive member 15 electrically connects the electrode pad 13A to the connection portion 34A. The conductive member 15 electrically connects the electronic component 13 to the first multilayer wiring structure 18. The conductive member 15 may be made of a conductive material. Specific examples of the conductive material are solder, for example.

각각의 도전 부재(16)는 기둥 형상(예를 들어, 사각 기둥 또는 원 기둥)이고, 관통홀(56)에 형성된다. 도전 부재(16)는 접속부(33A)를 접속부(47A)에 전기적으로 접속시킨다. 도전 부재(16)는 제 1 다층 배선 구조체(18)와 제 2 다층 배선 구조체(41)를 서로 전기적으로 접속시키는 부재이다. 도전 부재(16)는 예를 들어, 솔더, 또는 접속부(47A) 상에 Cu, Ni, Au 및 솔더가 순차적으로 적층되어 구성된 적층막으로 이루어질 수 있다.Each conductive member 16 has a columnar shape (for example, a square column or a circular column), and is formed in the through hole 56. The conductive member 16 electrically connects the connection portion 33A to the connection portion 47A. The conductive member 16 is a member for electrically connecting the first multilayer wiring structure 18 and the second multilayer wiring structure 41 to each other. For example, the conductive member 16 may be formed of a solder or a laminated film formed by sequentially stacking Cu, Ni, Au, and solder on the connection portion 47A.

상술한 바와 같이, 제 1 기판(11)과 제 2 기판(12) 사이에 기둥 형상의 도전 부재(16)를 제공하여, 도전 부재(16)를 통해 제 1 기판(11)과 제 2 기판(12)이 서로 전기적으로 접속되고, 전자 부품(13)에 따라 도전 부재(16)의 높이가 변화될 수 있다. 따라서, 다양한 전자 부품(13)이 내장될 수 있다.As described above, the columnar conductive member 16 is provided between the first substrate 11 and the second substrate 12, and the first substrate 11 and the second substrate ( 12) are electrically connected to each other, and the height of the conductive member 16 may vary depending on the electronic component 13. Thus, various electronic components 13 can be embedded.

본 발명에 따른 전자 부품 내장 기판에 따르면, 제 1 다층 배선 구조체(18)를 갖는 제 1 기판(11)과 제 2 다층 배선 구조체(41)를 갖는 제 2 기판(12)을 제공 하여, 전자 부품(13)을 내장하기 전에, 제 1 및 제 2 다층 배선 구조체(18, 41)의 전기적 검사를 할 수 있다. 따라서, 양품으로 결정된 제 1 기판과 제 2 기판(11, 12) 사이에 전자 부품(13)이 내장될 수 있기 때문에, 전자 부품 내장 기판(10)의 수율이 향상될 수 있다.According to the electronic component embedded substrate according to the present invention, an electronic component is provided by providing a first substrate 11 having a first multilayer wiring structure 18 and a second substrate 12 having a second multilayer wiring structure 41. Before embedding (13), electrical inspection of the first and second multilayer wiring structures 18 and 41 can be performed. Therefore, since the electronic component 13 can be embedded between the first and second substrates 11 and 12 determined as good products, the yield of the electronic component embedded substrate 10 can be improved.

제 1 및 제 2 기판(11, 12) 사이에 접착성을 갖는 감광성 수지(14)를 제공하여, 제 1 및 제 2 기판(11, 12) 사이의 공간이 정밀하게 밀봉될 수 있고, 따라서 수율을 향상시킬 수 있다.By providing an adhesive photosensitive resin 14 between the first and second substrates 11 and 12, the space between the first and second substrates 11 and 12 can be precisely sealed, thus yielding Can improve.

도 2 내지 11은 본 발명의 제 1 실시예에 따른 전자 부품 내장 기판의 제조 공정을 나타내는 도면이다. 도 2 내지 11에서, 도 1에 나타낸 전자 부품 내장 기판(10)과 동일한 구성 부분에 동일한 참조 번호를 부여한다.2 to 11 are views illustrating a manufacturing process of the electronic component embedded substrate according to the first embodiment of the present invention. 2 to 11, the same reference numerals are given to the same constituent parts as the electronic component embedded substrate 10 shown in FIG.

우선, 도 2에 나타낸 바와 같이, 공지된 기술을 사용하여, 제 1 다층 배선 구조체(18), 보호막(24, 25), 및 외부 접속 단자(26)를 포함하는 제 1 기판(11)이 형성된다(청구 범위에서 제 1 단계). 그 후, 제 1 다층 배선 구조체(18)를 갖는 제 1 기판(11)의 전기적 검사가 이루어져서 양품의 제 1 기판(11)을 얻는다.First, as shown in FIG. 2, using a known technique, the first substrate 11 including the first multilayer wiring structure 18, the protective films 24 and 25, and the external connection terminals 26 is formed. (First step in the claims). Thereafter, electrical inspection of the first substrate 11 having the first multilayer wiring structure 18 is performed to obtain a good first substrate 11.

다음, 도 3에 나타낸 바와 같이, 제 2 다층 배선 구조체(41)와 보호막(42, 43)을 포함하는 제 2 기판(12)이 형성된다(청구 범위에서 제 2 단계). 그 후, 제 2 다층 배선 구조체(41)를 갖는 제 2 기판(12)의 전기적 검사가 이루어져서 양품의 제 2 기판(12)을 얻는다.Next, as shown in Fig. 3, a second substrate 12 including the second multilayer wiring structure 41 and the protective films 42 and 43 is formed (second step in the claims). Thereafter, an electrical inspection of the second substrate 12 having the second multilayer wiring structure 41 is performed to obtain a good second substrate 12.

다음, 도 4에 나타낸 바와 같이, 제 1 기판(11)의 상면(보호막(24)과 접속부(33A, 34A)가 형성된 측의 면)을 덮도록 접착성을 갖는 제 1 감광성 수지(61)가 형성된다. 구체적으로, 제 1 감광성 수지(61)와 같은, 접착성을 갖는 감광성 수지 필름이 제 1 기판(11)의 상면에 점착된다. 감광성 수지 필름은 예를 들어 광반응 개시제가 도핑된 에폭시 수지 또는 노보락 수지로 이루어질 수 있다. 감광성 수지 필름은 예를 들어 30 ㎛ 내지 50 ㎛의 두께를 가질 수 있다. 제 1 감광성 수지(61)는 노광 및 현상 공정 이후에도 접착성(접착성을 유지 가능함)을 갖는 감광성 수지이다.Next, as shown in FIG. 4, the 1st photosensitive resin 61 which has adhesiveness so that the upper surface (surface of the side in which the protective film 24 and the connection part 33A, 34A were formed) of the 1st board | substrate 11 was covered may be Is formed. Specifically, an adhesive photosensitive resin film such as the first photosensitive resin 61 is adhered to the upper surface of the first substrate 11. The photosensitive resin film may be made of, for example, an epoxy resin or a novolak resin doped with a photoreaction initiator. The photosensitive resin film may have a thickness of, for example, 30 μm to 50 μm. The first photosensitive resin 61 is a photosensitive resin having adhesiveness (which can maintain adhesiveness) even after the exposure and development processes.

이 방식으로는, 제 1 감광성 수지(61)와 같은 접착성을 갖는 감광성 수지 필름을 사용하여, 제 1 감광성 수지(61)는 접착성을 갖는 액형 감광성 수지가 사용되는 경우와 비교해서 용이하게 형성될 수 있다.In this manner, the first photosensitive resin 61 is easily formed as compared with the case where the liquid photosensitive resin having the adhesive property is used using the photosensitive resin film having the same adhesiveness as the first photosensitive resin 61. Can be.

다음, 도 5에 나타낸 바와 같이, 제 1 감광성 수지(61)를 노광 및 현상처리하여 접속부(34A)를 노출시키는 개구(55)를 형성하고, 전자 부품 배치 영역(A)과 이외의 영역에 형성된 제 1 감광성 수지(61)를 제거한다. 전자 부품 배치 영역(A)은 전자 부품(13)과 접촉하는 제 1 감광성 수지(61) 상의 영역이다.Next, as shown in FIG. 5, the opening 55 which exposes the connection part 34A by exposing and developing the 1st photosensitive resin 61 is formed, and was formed in the area | region other than the electronic component arrangement | positioning area A. Then, as shown in FIG. The first photosensitive resin 61 is removed. The electronic component arrangement area A is a region on the first photosensitive resin 61 in contact with the electronic component 13.

다음, 도 6에 나타낸 바와 같이, 도전 부재(15)는 전자 부품(13)의 전극 패드(13A)에 형성된다. 구체적으로, 기둥 형상의 솔더가 전자 부품(13)의 전극 패드(13A) 상에 형성된다.Next, as shown in FIG. 6, the conductive member 15 is formed on the electrode pad 13A of the electronic component 13. Specifically, a columnar solder is formed on the electrode pad 13A of the electronic component 13.

다음, 도 7에 나타낸 바와 같이, 전자 부품(13)이 접착성을 갖는 제 1 감광성 수지(61) 상에 접착된다. 또한, 도전 부재(15)를 개구(55)에 삽입하고, 가열하여, 도전 부재(15)를 용해해서 도전 부재(15)를 접속부(34A)에 접속시킨다(청구 범위에서 제 3 단계). 따라서, 전자 부품(13)은 제 1 다층 배선 구조체(18)에 전기 적으로 접속된다. 도전 부재(15)를 용해하는 가열 조건은 예를 들어, 230 내지 250℃의 온도와 약 수초 내지 10초의 가열 시간으로 설정될 수 있다.Next, as shown in FIG. 7, the electronic component 13 is adhere | attached on the 1st photosensitive resin 61 which has adhesiveness. Further, the conductive member 15 is inserted into the opening 55, heated to dissolve the conductive member 15, and the conductive member 15 is connected to the connection portion 34A (third step in the claims). Therefore, the electronic component 13 is electrically connected to the first multilayer wiring structure 18. Heating conditions for dissolving the conductive member 15 may be set to, for example, a temperature of 230 to 250 ° C. and a heating time of about several seconds to 10 seconds.

다음, 도 8에 나타낸 바와 같이, 접착성을 갖는 제 2 감광성 수지(62)는 도 7에 나타낸 구조체의 상면을 덮도록 형성된다(청구 범위에서 제 4 단계). 구체적으로, 제 2 감광성 수지(62)와 같은, 감광성 수지 필름이 도 7에 나타낸 구조체의 상면에 점착된다. 감광성 수지 필름은 예를 들어 광 개시제가 도핑된 에폭시 수지 또는 노보락 수지로 이루어질 수 있다. 전자 부품(13)의 두께가 50 ㎛인 경우에, 감광성 수지 필름의 두께는 100 ㎛일 수 있다.Next, as shown in FIG. 8, the adhesive 2nd photosensitive resin 62 is formed so that the upper surface of the structure shown in FIG. 7 may be covered (4th step in Claim). Specifically, a photosensitive resin film, such as the second photosensitive resin 62, is adhered to the upper surface of the structure shown in FIG. 7. The photosensitive resin film may be made of, for example, an epoxy resin or a novolak resin doped with a photo initiator. When the thickness of the electronic component 13 is 50 μm, the thickness of the photosensitive resin film may be 100 μm.

제 2 감광성 수지(62)는 노광 및 현상 공정 이후에 접착성(접착성을 유지 가능함)을 갖는다. 또한, 감광성 수지 필름이 점착된 이후에, 평탄한 면을 갖는 판이 감광성 수지 필름의 상면을 압접(press)하여 감광성 수지 필름의 상면을 평탄화시킬 수 있다.The second photosensitive resin 62 has adhesiveness (which can maintain adhesiveness) after the exposure and development processes. In addition, after the photosensitive resin film is adhered, a plate having a flat surface may press the upper surface of the photosensitive resin film to flatten the upper surface of the photosensitive resin film.

이 방식으로는, 제 2 감광성 수지(62)와 같은 접착성을 갖는 감광성 수지 필름을 사용하여, 제 2 감광성 수지(62)는 접착성을 갖는 액형 감광성 수지가 사용되는 경우와 비교해서 용이하게 형성될 수 있다.In this manner, the second photosensitive resin 62 is easily formed as compared with the case where the liquid photosensitive resin having the adhesive property is used, using the same photosensitive resin film as the second photosensitive resin 62. Can be.

다음, 도 9에 나타낸 바와 같이, 제 2 감광성 수지(62)를 노광 및 현상처리하여 접속부(33A)를 노출하는 관통홀(56)을 형성한다. 따라서, 개구(55)를 갖는 제 1 감광성 수지(61)와 관통홀(56)을 갖는 제 2 감광성 수지(62)가 형성된다.Next, as shown in FIG. 9, the 2nd photosensitive resin 62 is exposed and developed, and the through-hole 56 which exposes the connection part 33A is formed. Thus, the first photosensitive resin 61 having the opening 55 and the second photosensitive resin 62 having the through hole 56 are formed.

다음, 도 10에 나타낸 바와 같이, 도전 부재(16)가 제 2 기판(12)의 접속부(47A)에 형성된다(도전 부재 형성 단계). 구체적으로, 제 2 기판(12)의 접속 부(47A)에 도전 부재(16)로서, 솔더, 또는 접속부(47A) 상에 Cu, Ni, Au 및 솔더가 순차적으로 적층되어 구성된 적층막이 형성된다. 적층막을 구성하는 Cu, Ni 및 Au는 각각 도금에 의해 형성될 수 있다.Next, as shown in FIG. 10, the conductive member 16 is formed in the connection part 47A of the 2nd board | substrate 12 (conductive member formation step). Specifically, as the conductive member 16, the laminated film formed by sequentially stacking Cu, Ni, Au, and solder on the connection portion 47A as the conductive member 16 is formed on the connection portion 47A of the second substrate 12. Cu, Ni, and Au constituting the laminated film may be formed by plating, respectively.

다음, 도 11에 나타낸 바와 같이, 제 2 기판(12)은 접착성을 갖는 제 2 감광성 수지(62) 상에 접착된다. 또한, 도전 부재(16)를 관통홀(56)에 삽입하고, 가열하여, 도전 부재(16)를 용해해서 도전 부재(16)를 접속부(33A)에 접속시킨다(청구 범위에서 제 5 단계). 따라서, 제 2 다층 배선 구조체(41)는 제 1 다층 배선 구조체(18)에 전기적으로 접속되어, 전자 부품 내장 기판(10)이 완성된다. 도전 부재(16)의 솔더를 용해하는 가열 조건은 예를 들어, 230 내지 250℃의 온도와 약 수초 내지 10초의 가열 시간으로 설정될 수 있다.Next, as shown in FIG. 11, the 2nd board | substrate 12 is adhere | attached on the 2nd photosensitive resin 62 which has adhesiveness. Further, the conductive member 16 is inserted into the through hole 56, heated to dissolve the conductive member 16, and the conductive member 16 is connected to the connection portion 33A (a fifth step in the claims). Therefore, the second multilayer wiring structure 41 is electrically connected to the first multilayer wiring structure 18, thereby completing the electronic component embedded substrate 10. Heating conditions for dissolving the solder of the conductive member 16 may be set to, for example, a temperature of 230 to 250 ° C. and a heating time of about several seconds to 10 seconds.

전자 부품 내장 기판을 제조하는 방법에 따르면, 제 1 다층 배선 구조체(18)를 갖는 제 1 기판(11)과 제 2 다층 배선 구조체(41)를 갖는 제 2 기판(12)이 제공된 이후에, 제 1 및 제 2 기판(11, 12)의 전기적 검사를 실행하고, 양품으로 결정된 제 1 및 제 2 기판(11, 12) 사이의 전자 부품을 내장하여, 전자 부품 내장 기판(10)의 수율을 향상시킬 수 있다.According to the method of manufacturing the electronic component embedded substrate, after the first substrate 11 having the first multilayer wiring structure 18 and the second substrate 12 having the second multilayer wiring structure 41 are provided, Electrical inspection of the 1st and 2nd board | substrates 11 and 12 is carried out, and the electronic component between 1st and 2nd board | substrates 11 and 12 determined as a good product is built-in, and the yield of the electronic component embedded board 10 is improved. You can.

또한, 접착성을 갖는 감광성 수지(14)를 사용함으로써, 예를 들어, 언더필 수지가 제 1 기판과 제 2 기판 사이에 모세관 현상에 의해 형성되는 경우와 비교하여 제 1 기판(11)과 제 2 기판(12) 사이의 공간이 정밀하게 밀봉될 수 있다. 따라서, 전자 부품 내장 기판(10)의 수율이 향상될 수 있다.Further, by using the photosensitive resin 14 having adhesiveness, for example, the first substrate 11 and the second substrate in comparison with the case where the underfill resin is formed between the first substrate and the second substrate by capillary action The space between the substrates 12 can be precisely sealed. Therefore, the yield of the electronic component embedded substrate 10 can be improved.

또한, 제 1 및 제 2 기판(11, 12)의 면-방향의 사이즈(면적)가 대형인 경우, 제 1 기판(11)과 제 2 기판(12) 사이의 공간이 정밀하게 밀봉될 수 있다. 또한, 접착성을 갖는 감광성 수지(14)로서 감광성 수지 필름을 사용함으로써, 감광성 수지(14)가 단시간 내에 용이하게 형성될 수 있다.In addition, when the size (area) in the plane-direction of the first and second substrates 11 and 12 is large, the space between the first substrate 11 and the second substrate 12 can be precisely sealed. . In addition, by using the photosensitive resin film as the photosensitive resin 14 having adhesiveness, the photosensitive resin 14 can be easily formed in a short time.

본 실시예에서, 감광성 수지 필름을 사용하는 예로써 감광성 수지(14)의 구체적인 예를 설명하였다. 하지만, 감광성 수지 필름 대신에, 접착성을 갖는 액상 감광성 수지가 도포될 수도 있다. 액상 감광성 수지는 예를 들어, 스핀 코팅법에 의해 형성될 수 있다.In this embodiment, specific examples of the photosensitive resin 14 have been described as an example of using the photosensitive resin film. However, instead of the photosensitive resin film, an adhesive liquid photosensitive resin may be applied. The liquid photosensitive resin can be formed by, for example, a spin coating method.

또한, 본 실시예에서, 접착성을 갖는 감광성 수지가 전자 부품을 밀봉하고, 제 1 기판 및 제 2 기판을 서로 접착하는 수지의 예로써 설명되었다. 하지만, 접착성을 갖는 감광성 수지 대신에, 비도전성 수지 또는 이방 도전성 수지가 적용될 수도 있다. 비도전성 수지 또는 이방 도전성 수지(anisotropic conductive resin)는 예를 들어, NCF(비도전성 필름), NCP(비도전성 페이스트(paste)), ACF(이방 도전성 필름) 또는 ACP(이방 도전성 페이스트)일 수도 있다.Also, in this embodiment, an adhesive photosensitive resin has been described as an example of a resin that seals an electronic component and adheres the first substrate and the second substrate to each other. However, instead of the adhesive photosensitive resin, a non-conductive resin or an anisotropic conductive resin may be applied. The nonconductive resin or anisotropic conductive resin may be, for example, NCF (nonconductive film), NCP (nonconductive paste), ACF (anisotropic conductive film) or ACP (anisotropic conductive paste). .

비도전성 수지 또는 이방 도전성 수지를 사용하는 경우에는, 도 5 및 도 9에서의 공정, 예를 들어 제 1 및 제 2 수지에 개구(55) 및 관통홀 (56)을 형성하는 공정이 생략될 수 있다. 더욱 상세하게는, 도전성 부재(15)를 갖는 전자 부품(13)은 제 1 기판(11) 상에 적용된 제 1 수지에 대해 프레스(press)되어서, 도전성 부재(15)가 제 1 수지를 관통하여 접속 영역(34A)과 접속한 다음 제 1 수지가 제거된다. 유사하게는, 도전성 부재(16)를 갖는 제 2 기판은 도 7에 나타낸 바와 같이 구조체 상에 인가된 제 2 수지에 대해 프레스되어서, 도전성 부재(16)가 제 2 수지 를 관통하여 접속 영역(33A)과 접속한 다음 제 2 수지가 제거된다.When using a non-conductive resin or an anisotropic conductive resin, the process in FIGS. 5 and 9, for example, the process of forming the opening 55 and the through hole 56 in the first and second resins can be omitted. have. More specifically, the electronic component 13 having the conductive member 15 is pressed against the first resin applied on the first substrate 11 so that the conductive member 15 penetrates the first resin. After connecting with the connection area 34A, the first resin is removed. Similarly, the second substrate having the conductive member 16 is pressed against the second resin applied on the structure as shown in FIG. 7 so that the conductive member 16 penetrates the second resin to connect the connection region 33A. ) And the second resin is removed.

또한, 접착성을 갖는 감광성 수지 대신에, 언더필 수지가 모세관 현상에 의해 제 1 기판(11) 및 제 2 기판(12) 사이에 인가될 수도 있다. 언더필 수지는 예를 들어, 에폭시 수지로 이루어질 수도 있다. 언더필 수지를 사용하는 경우에는, 언더필 수지는 도전성 부재(15)를 갖는 전자 부품(13)과 도전성 부재(16)를 갖는 제 2 기판(12)이 제 1 기판(11) 상에 제공된 상태에서, 언더필 수지가 제 1 기판(11) 및 제 2 기판(12) 사이에 인가된 후 경화된다.In addition, instead of the adhesive photosensitive resin, an underfill resin may be applied between the first substrate 11 and the second substrate 12 by capillary action. The underfill resin may be made of an epoxy resin, for example. In the case of using the underfill resin, the underfill resin is provided with the electronic component 13 having the conductive member 15 and the second substrate 12 having the conductive member 16 provided on the first substrate 11, The underfill resin is applied between the first substrate 11 and the second substrate 12 and then cured.

접착성을 갖는 감광성 수지 대신에, NCF, NCP, ACF, ACP 또는 언더필 수지를 사용함으로써, 통상적인 수지 또는 통상적인 제품 라인이 사용될 수 있다.Instead of adhesive photosensitive resins, by using NCF, NCP, ACF, ACP or underfill resins, conventional resins or conventional product lines can be used.

본 실시예에서, 코어리스 기판을 사용하는 예로써 제 1 및 제 2 기판(11, 12)을 설명하였다. 하지만, 코어 기판을 갖는 배선 보드가 제 1 및 제 2 기판(11, 12)으로 사용될 수도 있다. 이 경우에도, 본 실시예와 동일한 효과를 얻을 수 있다.In this embodiment, the first and second substrates 11 and 12 have been described as an example of using a coreless substrate. However, a wiring board having a core substrate can also be used as the first and second substrates 11 and 12. Also in this case, the same effects as in the present embodiment can be obtained.

제 2 실시예Second embodiment

도 12는 본 발명의 제 2 실시예에 따른 전자 부품 내장 기판의 단면도이다. 도 12에서, 제 1 실시예에 따른 전자 부품 내장 기판(10)에서, 동일한 구성 부분에 동일한 참조 번호를 부여한다. 또한, 도 12에서, 설명의 편리함을 위해, 전자 부품 내장 기판(10)에서 구성 요소의 참조 번호는 "-1"을 붙이고, 전자 부품 내장 기판(10) 상에 제공된 구조체의 구성 요소의 참조 번호는 "-2"를 붙인다.12 is a cross-sectional view of an electronic component embedded substrate according to a second exemplary embodiment of the present invention. In Fig. 12, in the electronic component embedded substrate 10 according to the first embodiment, the same reference numerals are given to the same components. In addition, in FIG. 12, for convenience of description, the reference numerals of the components in the electronic component embedded substrate 10 are denoted by "-1", and the reference numbers of the components of the structure provided on the electronic component embedded substrate 10. Is appended with "-2".

도 12에 나타낸 바와 같이, 전자 부품 내장 기판(70)은 제 1 실시예에서 설 명된 전자 부품 내장 기판(10) 상에 제 2 기판(12-2), 전자 부품(13-2), 접착성을 갖는 감광성 수지(14-2), 및 도전 부재(15-2, 16-2)를 더 포함한다.As shown in FIG. 12, the electronic component embedded substrate 70 has a second substrate 12-2, an electronic component 13-2, and an adhesive property on the electronic component embedded substrate 10 described in the first embodiment. It further contains the photosensitive resin 14-2 which has a 2nd, and the electroconductive members 15-2 and 16-2.

제 2 기판(12-2)은 제 2 기판(12-1) 상방에 배치되고, 제 2 다층 배선 구조체(41-2)를 갖는다. 제 2 다층 배선 구조체(41-2)는 기둥 형상의 도전 부재(16-2)를 통해 제 2 기판(12-1)의 제 2 다층 배선 구조체(41-1)에 전기적으로 접속된다.The 2nd board | substrate 12-2 is arrange | positioned above the 2nd board | substrate 12-1, and has the 2nd multilayer wiring structure 41-2. The second multilayer wiring structure 41-2 is electrically connected to the second multilayer wiring structure 41-1 of the second substrate 12-1 via a columnar conductive member 16-2.

전자 부품(13-2)은 제 2 기판(12-1)과 제 2 기판(12-2) 사이에 배치된다. 전자 부품(13-2)은 전극 패드(13A-2)를 갖는다. 전자 패드(13A-2)는 도전 부재(15-2)를 통해 각각 배선(53-1)에 전기적으로 접속된다. 따라서, 전자 부품(13-2)은 제 2 다층 배선 구조체(41-1)에 전기적으로 접속된다.The electronic component 13-2 is disposed between the second substrate 12-1 and the second substrate 12-2. The electronic component 13-2 has the electrode pad 13A-2. The electronic pads 13A-2 are electrically connected to the wirings 53-1 through the conductive members 15-2, respectively. Therefore, the electronic component 13-2 is electrically connected to the second multilayer wiring structure 41-1.

감광성 수지(14-2)는 제 2 기판(12-1)과 제 2 기판(12-2) 사이에 배치된다. 감광성 수지(14-2)는 전자 부품(13-2)을 밀봉하고, 제 2 기판(12-1)과 제 2 기판(12-2)을 서로 접착한다. 감광성 수지(14-2)는 개구(55-2)와 관통홀(56-2)을 갖는다. 개구(55-2)와 관통홀(56-2)은 배선(53-1) 상에 형성된 감광성 수지(14-2)에 형성된다. 각각의 개구(55-2)는 배선(53-1)을 노출하고, 각각의 관통홀(56-2)은 배선(53-1)과 접속부(47A-2)를 노출한다.The photosensitive resin 14-2 is disposed between the second substrate 12-1 and the second substrate 12-2. The photosensitive resin 14-2 seals the electronic component 13-2, and adhere | attaches the 2nd board | substrate 12-1 and the 2nd board | substrate 12-2 with each other. The photosensitive resin 14-2 has an opening 55-2 and a through hole 56-2. The opening 55-2 and the through hole 56-2 are formed in the photosensitive resin 14-2 formed on the wiring 53-1. Each opening 55-2 exposes the wiring 53-1, and each through hole 56-2 exposes the wiring 53-1 and the connection portion 47A-2.

도전 부재(15-2)는 개구(55-2)에 형성되고, 전극 패드(13A-2)와 배선(53-1)을 전기적으로 접속한다. 도전 부재(16-2)는 관통홀(56-2)에 형성되고, 배선(53-1)과 접속부(47A-2)를 전기적으로 접속한다.The conductive member 15-2 is formed in the opening 55-2 and electrically connects the electrode pad 13A-2 and the wiring 53-1. The conductive member 16-2 is formed in the through hole 56-2, and electrically connects the wiring 53-1 and the connecting portion 47A-2.

상술한 바와 같이, 세 개의 기판(11, 12-1, 12-2)이 적층되고, 전자 부품(13-1, 13-2)은 수직 방향으로 서로 인접한 기판 사이(본 실시예에서, 제 1 기 판(11)과 제 2 기판(12-1) 사이 및 제 2 기판(12-1)과 제 2 기판(12-2) 사이)에 배치되며, 수직 방향으로 서로 인접한 기판은 접착성을 갖는 감광성 수지(14-1, 14-2)에 의해 접착되는 전자 부품 내장 기판(70)에서, 제 1 실시예에 따른 전자 부품 내장 기판(10)과 동일한 효과를 얻을 수 있다.As described above, three substrates 11, 12-1, 12-2 are stacked, and the electronic components 13-1, 13-2 are disposed between the substrates adjacent to each other in the vertical direction (in this embodiment, the first Between the substrate 11 and the second substrate 12-1 and between the second substrate 12-1 and the second substrate 12-2, and the substrates adjacent to each other in the vertical direction have adhesive properties. In the electronic component embedded substrate 70 bonded by the photosensitive resins 14-1 and 14-2, the same effect as that of the electronic component embedded substrate 10 according to the first embodiment can be obtained.

본 실시예에서, 세 개의 기판(11, 12-1, 12-2)이 적층된 경우가 채택되었다. 하지만, 세 개 이상의 기판이 적층되어, 전자 부품(13)이 수직 방향으로 인접한 기판 사이에 배치되며, 수직 방향으로 인접한 기판이 접착성을 갖는 감광성 수지(14)에 의해 접착되는 전자 부품 내장 기판에서, 전자 부품 내장 기판(10)과 동일한 효과를 얻을 수 있다.In this embodiment, the case where three substrates 11, 12-1 and 12-2 are stacked is adopted. However, in an electronic component embedded substrate in which three or more substrates are stacked so that the electronic component 13 is disposed between adjacent substrates in the vertical direction, and the substrates adjacent in the vertical direction are bonded by the photosensitive resin 14 having adhesiveness. The same effect as that of the electronic component embedded substrate 10 can be obtained.

또한, 본 실시예에서, 접착성을 갖는 감광성 수지가 전자 부품을 봉인하고, 제 1 기판 및 제 2 기판을 서로 접착하는 수지의 예로써 설명되었다. 하지만, 접착성을 갖는 감광성 수지 대신에, NCF, NCP, ACF, ACP 또는 언더필 수지가 사용될 수 있다.In addition, in this embodiment, an adhesive photosensitive resin has been described as an example of a resin for sealing an electronic component and adhering the first substrate and the second substrate to each other. However, instead of adhesive photosensitive resins, NCF, NCP, ACF, ACP or underfill resins can be used.

또한, 전자 부품 내장 기판(70)은 상술한 바와 같이 제 1 실시예에 따른 전자 부품 내장 기판(10)을 제조하는 방법과 동일한 방법으로 제조될 수 있다.In addition, as described above, the electronic component embedded substrate 70 may be manufactured by the same method as the method of manufacturing the electronic component embedded substrate 10 according to the first embodiment.

지금까지, 본 발명의 바람직한 실시예가 상세하게 설명되었다. 하지만, 본 발명은 이들 상세한 실시예에 제한되지 않고, 청구 범위에서 기술된 본 발명의 정신의 범주 내에서 다양한 방법으로 수정 또는 변경될 수도 있다.Up to now, preferred embodiments of the present invention have been described in detail. However, the present invention is not limited to these detailed embodiments and may be modified or changed in various ways within the scope of the spirit of the invention described in the claims.

본 발명은 수율을 향상시키는 전자 부품 내장 기판 및 그 제조 방법에 적용가능하다.INDUSTRIAL APPLICABILITY The present invention is applicable to an electronic component embedded substrate and a manufacturing method thereof for improving yield.

상술한 바와 같이 본 발명에 따르면, 제 1 다층 배선 구조체를 갖는 제 1 기판과, 제 2 다층 배선 구조체를 갖는 제 2 기판을 제공하여, 전자 부품을 내장하기 이전에, 제 1 및 제 2 다층 배선 구조체의 전기적 검사가 이루어진다. 따라서, 양품으로 결정된 제 1 및 제 2 기판 사이에 전자 부품이 내장될 수 있고, 전자 부품 내장 기판의 수율이 향상될 수 있는 효과가 있다.As described above, according to the present invention, before providing an electronic component by providing a first substrate having a first multilayer wiring structure and a second substrate having a second multilayer wiring structure, the first and second multilayer wirings are provided. Electrical inspection of the structure is made. Therefore, the electronic component can be embedded between the first and second substrates determined as good products, and the yield of the electronic component embedded substrate can be improved.

또한, 제 1 및 제 2 기판 사이에 접착성을 갖는 감광성 수지를 제공하여, 제 1 및 제 2 기판 사이의 공간이 정밀하게 밀봉될 수 있어서, 수율을 향상시키는 효과가 있다.In addition, by providing an adhesive photosensitive resin between the first and the second substrate, the space between the first and the second substrate can be precisely sealed, there is an effect of improving the yield.

또한, 본 발명에 따르면, 제 1 다층 배선 구조체를 갖는 제 1 기판과 제 2 다층 배선 구조체를 갖는 제 2 기판이 제공된 이후에, 제 1 및 제 2 다층 배선 구조체의 전기적 검사를 실행하고, 양품으로 결정된 제 1 및 제 2 기판 사이에 전자 부품을 내장하여, 전자 부품 내장 기판의 수율이 향상될 수 있는 효과가 있다.Further, according to the present invention, after the first substrate having the first multilayer wiring structure and the second substrate having the second multilayer wiring structure are provided, electrical inspection of the first and second multilayer wiring structures is performed, and By embedding the electronic component between the determined first and second substrates, there is an effect that the yield of the electronic component embedded substrate can be improved.

또한, 접착성을 갖는 제 1 감광성 수지를 사용한 제 1 기판에 전자 부품을 접착하여, 전자 부품이 배치된 제 1 기판의 표면과 전자 부품을 덮도록 접착성을 갖는 제 2 감광성 수지를 형성하고, 제 1 및 제 2 기판 사이의 공간이 정밀하게 밀봉될 수 있어서, 전자 부품 내장 기판의 수율을 향상시키는 효과가 있다.Further, the electronic component is adhered to the first substrate using the adhesive first photosensitive resin, thereby forming a second photosensitive resin having adhesiveness to cover the surface of the first substrate on which the electronic component is disposed and the electronic component, The space between the first and second substrates can be precisely sealed, thereby improving the yield of the electronic component embedded substrate.

Claims

제 1 다층 배선 구조체를 갖는 제 1 기판과;A first substrate having a first multilayer wiring structure;

제 2 다층 배선 구조체를 가지며 상기 제 1 기판 상에 제공되는 제 2 기판과;A second substrate having a second multilayer wiring structure and provided on the first substrate;

상기 제 1 기판 및 상기 제 2 기판 사이에 배치되는 전자 부품과;An electronic component disposed between the first substrate and the second substrate;

상기 제 1 기판 및 상기 제 2 기판 사이에 배치되어 있고, 상기 전자 부품을 밀봉하고, 상기 제 1 기판 및 상기 제 2 기판을 서로 접착하는 수지를 포함하는 전자 부품 내장 기판.An electronic component embedded substrate disposed between the first substrate and the second substrate, the resin sealing the electronic component and adhering the first substrate and the second substrate to each other.

제 1 항에 있어서,The method of claim 1,

상기 수지는 접착성을 갖는 감광성 수지인 전자 부품 내장 기판.The resin is an electronic component embedded substrate is a photosensitive resin having an adhesive.

제 1 항에 있어서,The method of claim 1,

상기 수지는 언더필 수지인 전자 부품 내장 기판.The resin is an electronic component embedded substrate is an underfill resin.

제 1 항에 있어서,The method of claim 1,

상기 수지는 비도전성 수지 또는 이방 도전성 수지(anisotropic conductive resin)인 전자 부품 내장 기판.And the resin is a non-conductive resin or anisotropic conductive resin.

제 1 항에 있어서,The method of claim 1,

상기 제 1 기판 및 상기 제 2 기판 사이에 배치되어, 상기 제 1 다층 배선 구조체 및 상기 제 2 다층 배선 구조체를 전기적으로 접속하는 기둥 형상의 도전 부재를 더 포함하는 전자 부품 내장 기판.And a pillar-shaped conductive member disposed between the first substrate and the second substrate to electrically connect the first multilayer wiring structure and the second multilayer wiring structure.

제 1 다층 배선 구조체를 갖는 제 1 기판을 형성하는 제 1 단계와;A first step of forming a first substrate having a first multilayer wiring structure;

제 2 다층 배선 구조체를 갖는 제 2 기판을 형성하는 제 2 단계와;A second step of forming a second substrate having a second multilayer wiring structure;

제 1 수지를 사용하여 상기 제 1 기판에 전자 부품을 접착함으로써, 상기 전자 부품과 상기 제 1 다층 배선 구조체를 전기적으로 접속하는 제 3 단계와;A third step of electrically connecting the electronic component and the first multilayer wiring structure by adhering the electronic component to the first substrate using a first resin;

상기 전자 부품이 배치된 상기 제 1 기판의 표면과 상기 전자 부품을 덮도록 제 2 수지를 형성하는 제 4 단계와;Forming a second resin to cover the surface of the first substrate on which the electronic component is disposed and the electronic component;

상기 제 2 수지 상에 상기 제 2 기판을 접착함으로써, 상기 제 1 기판 상에 상기 제 2 기판을 배치하는 제 5 단계를 포함하는 전자 부품 내장 기판의 제조 방법.And a fifth step of arranging the second substrate on the first substrate by adhering the second substrate onto the second resin.

제 6 항에 있어서,The method of claim 6,

상기 제 1 및 제 2 수지는 접착성을 갖는 감광성 수지인 전자 부품 내장 기판의 제조 방법.The said 1st and 2nd resin is a manufacturing method of the electronic component embedded board | substrate which is an adhesive photosensitive resin.

제 6 항에 있어서,The method of claim 6,

상기 제 1 및 제 2 수지는 비도전성 수지 또는 이방 도전성 수지인 전자 부품 내장 기판을 제조하는 방법.And said first and second resins are non-conductive resins or anisotropic conductive resins.

제 6 항에 있어서,The method of claim 6,

상기 제 5 단계는 상기 제 1 다층 배선 구조체 및 상기 제 2 다층 배선 구조체를 전기적으로 접속하는 기둥 형상의 도전 부재를 상기 제 1 기판 및 상기 제 2 기판 사이에 형성하는 단계를 포함하는 전자 부품 내장 기판의 제조 방법.The fifth step includes forming a pillar-shaped conductive member electrically connecting the first multilayer wiring structure and the second multilayer wiring structure between the first substrate and the second substrate. Method of preparation.

제 7 항에 있어서,The method of claim 7, wherein

상기 제 1 및 상기 제 2 감광성 수지는 감광성 수지 필름인 전자 부품 내장 기판의 제조 방법.The said 1st and said 2nd photosensitive resin is a manufacturing method of the electronic component embedded board | substrate which is a photosensitive resin film.

제 1 다층 배선 구조체를 갖는 제 1 기판을 형성하는 제 1 단계와,A first step of forming a first substrate having a first multilayer wiring structure,

제 2 다층 배선 구조체를 갖는 제 2 기판을 형성하는 제 2 단계와,A second step of forming a second substrate having a second multilayer wiring structure,

전자 부품과 상기 제 1 다층 배선 구조체를 전기적으로 접속하는 제 3 단계와,A third step of electrically connecting an electronic component and said first multilayer wiring structure,

상기 제 1 기판 상방에 상기 제 2 기판을 배치하는 제 4 단계와,A fourth step of arranging the second substrate above the first substrate,

상기 제 1 기판 및 상기 제 2 기판 사이에 언더필 수지를 인가하는 제 5 단계를 포함하는 전자 부품 내장 기판의 제조 방법.And a fifth step of applying an underfill resin between the first substrate and the second substrate.