KR20070027874A - 박막트랜지스터 기판의 제조방법 - Google Patents
박막트랜지스터 기판의 제조방법 Download PDFInfo
- Publication number
- KR20070027874A KR20070027874A KR1020050079744A KR20050079744A KR20070027874A KR 20070027874 A KR20070027874 A KR 20070027874A KR 1020050079744 A KR1020050079744 A KR 1020050079744A KR 20050079744 A KR20050079744 A KR 20050079744A KR 20070027874 A KR20070027874 A KR 20070027874A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- photoresist
- printing
- photosensitive
- substrate
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 68
- 239000010409 thin film Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000010408 film Substances 0.000 claims abstract description 62
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 56
- 238000000034 method Methods 0.000 claims abstract description 48
- 238000007639 printing Methods 0.000 claims abstract description 39
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 238000007646 gravure printing Methods 0.000 claims abstract description 11
- 239000000463 material Substances 0.000 claims description 45
- 238000005530 etching Methods 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 110
- 239000004973 liquid crystal related substance Substances 0.000 description 14
- 238000000206 photolithography Methods 0.000 description 10
- 239000011159 matrix material Substances 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- 239000011241 protective layer Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 239000000049 pigment Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- -1 200) Substances 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000006229 carbon black Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 박막트랜지스터 기판의 제조방법에 관한 것으로, 더 상세하게는, 절연기판을 마련하는 단계와; 절연기판 상에 게이트 전극을 형성하는 단계와; 게이트 전극과 게이트 전극이 가리지 않은 절연기판 상에 게이트 절연막, 반도체층, 저항성 접촉층 및 데이터배선물질층을 순차적으로 적층하는 단계와; 그라비아 인쇄법을 통하여 데이터배선물질층 상에 게이트 전극에 대응하도록 제1감광막을 전사시키는 단계와; 그라비아 인쇄법을 통하여 제1감광막의 주위에 제1감광막보다 단차가 더 높은 제2감광막을 전사시키는 단계; 및 감광막들을 차단벽으로 이용하는 식각공정을 통하여 소스 및 드레인 전극과 채널을 형성하는 단계를 포함하는 것을 특징으로 한다. 이에 의하여, 제조공정이 간단한 박막트랜지스터 기판의 제조방법이 제공된다.
Description
도 1은 본 발명의 일실시예에 따른 박막트랜지스터 기판의 배치도,
도 2 는 도1의 Ⅱ-Ⅱ를 따른 단면도,
도 3a 내지 도3i는 본 발명의 일실시예 따른 박막트랜지스터 기판의 제조방법을 순서대로 나타낸 도면이다.
* 도면의 주요부분의 부호에 대한 설명 *
10 : 액정패널 100 : 제1기판
110 : 제1절연기판 120 : 게이트배선물질층
121 : 게이트선 122 : 게이트 전극
123 : 게이트 패드 130 : 게이트 절연막
140 : 반도체층 150 : 저항성 접촉층
160 : 데이터배선물질층 161 : 데이터선
162 : 소스전극 163 : 드레인 전극
164 : 데이터 패드 170 : 보호막
171 : 드레인 접촉구 172 : 게이트 패드 접촉구
173 : 데이터 패드 접촉구 180 : 화소전극
181, 182 : 접촉보조부재 200 : 제2기판
210 : 제2절연기판 220 : 블랙매트릭스
230 : 컬러필터 240 : 오버코트층
250 : 공통전극 300 : 액정층
410 : 제1프린팅 기판 412 : 제1홈
420 : 닥터블레이드 440 : 제1인쇄롤
450 : 제2프린팅 기판 452 : 제2홈
460 : 제2인쇄롤 510 : 감광물질
520 : 제1감광막 530 : 제2감광막
본 발명은 박막트랜지스터 기판의 제조방법에 관한 것으로, 보다 상세하게는, 그라비아 인쇄법을 적용한 박막트랜지스터 기판의 제조방법에 관한 것이다.
액정표시장치는 박막트랜지스터가 형성되어 있는 박막트랜지스터 기판과 컬러필터가 형성되어 있는 컬러필터 기판, 그리고 이들 사이에 액정층이 위치하고 있는 액정패널을 포함한다. 액정패널은 비발광소자이기 때문에 액정패널의 배면으로 빛을 조사하는 백라이트 유닛이 위치할 수 있다.
여기서, 박막트랜지스터 기판(Thin Film Transistor Substrate)은 액정 표시장치(LCD; Liquid Crystal Display)나 유기EL(Electro Luminescence)표시 장치 등 에서 각 화소를 독립적으로 구동하기 위한 회로기판으로, 주사신호를 전달하는 게이트 배선, 화상신호를 전달하는 데이터 배선, 스위칭 소자인 박막트랜지스터(Thin Film Transistor; TFT) 및 박막트랜지스터와 연결되어 있는 화소전극을 포함한다.
일반적으로 박막트랜지스터는 게이트 배선을 통하여 전달되는 주사신호에 따라 데이터 배선을 통해 전달되는 화상 신호를 화소전극에 전달 또는 차단하는 스위칭(Switching) 소자이다. 이러한 박막트랜지스터는 게이트 전극, 게이트 절연막, 반도체층, 저항성 접촉층, 소스 및 드레인 전극 등의 복수의 층으로 이루어져 있다.
상기 박막트랜지스터를 포함하는 박막트랜지스터 기판은 게이트배선물질, 데이터배선물질, 반도체층물질 등을 절연기판 상에 가한 후, 사진식각(Photolithography) 공정을 통하여 패터닝 하여 게이트 전극, 반도체층, 소스 및 드레인 전극 등을 형성한다.
그러나, 사진식각공정은 세정, 감광물질코팅, 소프트 베이크(soft bake), 노광, 현상 및 하드 베이크(hard bake) 등의 긴 공정으로 복잡하며 소요시간과 제조비용이 많이 드는 문제점이 있다. 이에, 2번의 사진식각 공정을 통하여 생성될 감광막 구조를 슬릿 마스크(slit mask)나 반투과막이 적용된 해프 톤 마스크(half tone mask)를 이용하여 2단의 감광막을 형성함으로써 한번의 사진식각 공정을 줄이고 있다. 그러나 마스크를 이용하는 방법은 여전히 1번의 사진식각 공정이 남아있고, 노광과 현상 등의 별도의 공정이 필요하여 상대적으로 공정이 복잡하며 소요시간과 제조비용이 많이 드는 문제점이 있다.
따라서, 본 발명의 목적은, 제조공정이 간단한 박막트랜지스터 기판의 제조방법을 제공하는 것이다.
상기 목적은, 본 발명에 따라, 절연기판을 마련하는 단계와; 절연기판 상에 게이트 전극을 형성하는 단계와; 게이트 전극과 게이트 전극이 가리지 않은 절연기판 상에 게이트 절연막, 반도체층, 저항성 접촉층 및 데이터배선물질층을 순차적으로 적층하는 단계와; 그라비아 인쇄법을 통하여 데이터배선물질층 상에 게이트 전극에 대응하도록 제1감광막을 전사시키는 단계와; 그라비아 인쇄법을 통하여 제1감광막의 주위에 제1감광막보다 단차가 더 높은 제2감광막을 전사시키는 단계; 및 감광막들을 차단벽으로 이용하는 식각공정을 통하여 소스 및 드레인 전극과 채널을 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 기판의 제조방법에 의하여 달성된다.
여기서, 그라비아 인쇄법은, 소정 패턴의 홈을 갖는 프린팅 기판을 마련하는 단계와; 프린팅 기판면에 형성된 홈에 감광물질을 채우는 단계와; 프린팅 기판면에 인쇄롤를 회전 진행시켜 홈에 채워진 감광물질을 인쇄롤로 전사시키는 단계; 및 데이터배선물질층 상에 인쇄롤을 회전 진행시켜 인쇄롤에 전사된 감광물질을 데이터배선물질층 상으로 전사시켜 감광막들을 형성하는 단계를 포함하는 것을 특징으로 한다.
그리고, 제1감광막의 형성에 사용되는 프린팅 기판의 홈은 제2감광막의 형성 에 사용되는 홈보다 깊이가 더 낮은 것이 바람직하다.
또한, 제2감광막의 형성에 사용되는 프린팅 기판의 홈들 사이의 간격은 제1감광막의 형성에 사용되는 프린팅 기판의 홈의 폭과 실질적으로 동일한 것이 바람직하다.
여기서, 제2감광막의 두께는 제1감광막의 두께의 2배 이상인 것이 바람직하다.
그리고, 제1감광막의 면적은 게이트 전극의 면적보다 작거나 같은 것이 바람직하다.
또한, 소스 및 드레인 전극과 채널을 형성하는 단계는, 감광막들에 의하여 가려지지 않은 데이터배선물질층을 제거하는 단계와; 감광막들에 의하여 가려지지 않은 저항성 접촉층과 반도체층의 제거와 동시에 제1감광막을 제거하는 단계와; 잔존하는 제2감광막을 이용하여 게이트 전극 상의 데이터배선물질층과 저항성 접촉층을 제거하여 소스 및 드레인 전극과 채널을 형성하는 단계; 및 잔존하는 제2감광막을 제거하는 단계를 포함할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세하게 설명한다. 이하에서 어떤 막(층)이 다른 막(층)의 '상에'형성되어(위치하고) 있다는 것은, 두 막(층)이 접해 있는 경우뿐만 아니라 두 막(층) 사이에 다른 막(층)이 존재하는 경우도 포함한다.
도1은 본 발명에 따른 박막트랜지스터 기판의 배치도를 개략적으로 도시한 것이고, 도2는 도1의 Ⅱ-Ⅱ를 따른 단면도이다.
본 발명의 제1실시예에 따른 액정패널(10)은 박막트랜지스터 기판(제1기판, 100)과 이에 대면하고 있는 컬러필터 기판(제2기판, 200), 그리고 이들 사이에 위치하고 있는 액정층(300)을 포함한다.
우선, 박막트랜지스터 기판(100)에 대하여 설명하면 다음과 같다.
도1에 도시된 바와 같이, 제1절연기판(110) 위에 게이트 배선(121, 122, 123)이 형성되어 있다. 게이트 배선(121, 122, 123)은 금속 단일층 또는 다중층일 수 있다. 게이트 배선(121, 122, 123)은 가로 방향으로 뻗어 있는 게이트선(121) 및 게이트선(121)에 연결되어 있는 게이트 전극(122), 게이트 구동부(미도시)와 연결되어 구동신호를 전달 받는 게이트 패드(123)를 포함한다.
제1절연기판(110)위에는 실리콘 질화물(SiNx) 등으로 이루어진 게이트 절연막(130)이 게이트 배선(121, 122, 123)을 덮고 있다.
게이트 전극(122)의 게이트 절연막(130) 상부에는 비정질 실리콘 등의 반도체로 이루어진 반도체층(140)이 형성되어 있으며, 반도체층(140)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 실리콘 등의 물질로 만들어진 저항 접촉층(151, 152)이 형성되어 있다. 소스전극(162)과 드레인 전극(163) 사이의 채널부에서는 저항 접촉층(151, 152)이 제거되어 있다.
저항 접촉층(151, 152) 및 게이트 절연막(130) 위에는 데이터 배선(161, 162, 163, 164)이 형성되어 있다. 데이터 배선(161, 162, 163, 164) 역시 금속층으로 이루어진 단일층 또는 다중층일 수 있다. 데이터 배선(161, 162, 163, 164)은 세로방향으로 형성되어 게이트선(121)과 교차하여 화소를 형성하는 데이터선(161), 데이터선(161)의 분지이며 저항 접촉층(151, 152)의 상부까지 연장되어 있는 소스전극(162), 소스전극(162)과 분리되어 있으며 소스전극(162)의 반대쪽 저항 접촉층(151, 152) 상부에 형성되어 있는 드레인 전극(163) 및 데이터선(161)의 단부에 마련되어 있으며 데이터 구동부(미도시)와 연결되어 구동신호를 전달 받는 데이터 패드(123)를 포함한다.
데이터 배선(161, 162, 163, 164) 및 이들이 가리지 않는 반도체층(140)의 상부에는 보호막(170)이 형성되어 있다. 보호막(170)에는 드레인 전극(163)을 드러내는 드레인 접촉구(171) 및 게이트선(121)과 데이터선(161)에 구동신호를 인가하기 위하여 게이트 구동부(미도시)와 데이터 구동부(미도시)와 연결되기 위한 게이트 패드 접촉구(172)와 데이터 패드 접촉구(173)가 형성되어 있다.
보호막(170)의 상부에는 화소전극(180)이 형성되어 있다. 화소전극(180)은 통상 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)등의 투명한 도전물질로 이루어진다. 화소전극(180)은 드레인 접촉구(171)를 통해 드레인 전극(163)과 전기적으로 연결되어 있다. 그리고, 게이트 패드 접촉구(172)와 데이터 패드 접촉구(173) 상에는 접촉보조부재(181, 182)가 형성되어 있다. 접촉보조부재(181, 182)도 통상 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)등의 투명한 도전물질로 이루어진다.
이어 컬러필터 기판(200)에 대하여 설명하겠다.
제2절연기판(210) 위에 블랙 매트릭스(220)가 형성되어 있다. 블랙 매트릭스(220)는 일반적으로 적색, 녹색 및 청색 필터 사이를 구분하며, 제1기판(100)에 위 치하는 박막 트랜지스터(T)로의 직접적인 광조사를 차단하는 역할을 한다. 블랙 매트릭스(220)는 통상 검은색 안료가 첨가된 감광성 유기물질로 이루어져 있다. 상기 검은색 안료로는 카본블랙이나 티타늄 옥사이드 등을 사용한다.
컬러필터(230)는 블랙 매트릭스(220)를 경계로 하여 적색, 녹색 및 청색 필터가 반복되어 형성된다. 컬러필터(230)는 백라이트 유닛(도시하지 않음)으로부터 조사되어 액정층(300)을 통과한 빛에 색상을 부여하는 역할을 한다. 컬러필터(230)은 통상 감광성 유기물질로 이루어져 있다.
컬러필터(230)와 컬러필터(230)가 덮고 있지 않은 블랙 매트릭스(220)의 상부에는 오버코트층(240)이 형성되어 있다. 오버코트층(240)은 컬러필터(230)를 평탄화 하면서, 컬러필터(230)를 보호하는 역할을 하며 통상 아크릴계 에폭시 재료가 많이 사용된다.
오버코트층(240)의 상부에는 공통전극(250)이 형성되어 있다. 공통전극(250)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)등의 투명한 도전물질로 이루어진다. 공통전극(250)은 박막트랜지스터 기판(100)의 화소전극(180)과 함께 액정층(300)에 직접 전압을 인가한다.
이렇게 마련된 박막트랜지스터 기판(100)과 컬러필터 기판(200) 사이에 액정층(300)을 주입되고, 실런트(미도시)에 의하여 양 기판(100, 200)이 접합되면 액정패널(10)이 완성된다.
이하에서는 본 발명의 일실시예에 따른 박막트랜지스터 기판의 제조방법을 도3a 내지 도3i를 참고하여 상세히 설명한다.
먼저, 제1절연기판(110)상에 스퍼터링(sputtering) 등의 방법을 통하여 게이트배선물질층(120)을 형성한 후, 마스크를 이용한 사진식각공정을 이용하여 패터닝하여 게이트선(121), 게이트 전극(122) 및 게이트 패드(123) 등을 포함하는 게이트 배선(121, 122, 123)을 형성한다. 다음, 화학기상증착법 등을 이용하여 게이트 절연막(130), 반도체층(140), 저항 접촉층(150)의 삼층막을 연속하여 증착하고, 스퍼터링 등의 방법으로 데이터배선물질층(160)을 형성한다.
도3a에 도시된 바와 같이, 상기 절차와 동시에 또는 별개(전후 불문)로 소정 패턴의 제1홈(412)이 마련된 제1프린팅 기판(410) 상에 닥터블레이드(420)를 밀착 진행 시켜서 감광물질(510)을 상기 홈(412) 내부에 채운다.
그 후, 도3b에 도시된 바와 같이, 제1프린팅 기판(410)면에 제1인쇄롤(440)을 회전 진행시켜 제1홈(412)에 채워진 감광물질(510)을 제1인쇄롤(440)로 전사시킨다.
다음, 도3c에 도시된 바와 같이, 데이터배선물질층(160) 상에 제1인쇄롤(440)을 회전 진행시켜 감광물질(510)을 데이터배선물질층(160) 상으로 전사시켜 제1감광막(520)을 형성한다. 제1감광막(520)의 면적은 게이트 전극(122)의 면적보다 작거나 같은 것이 바람직하다. 이는, 제1감광막(520)을 차단막으로 사용하는 식각공정을 통하여 게이트 전극(122) 상에 채널(C)을 형성하기 위한 것이다.
그 후, 도3a와 동일한 방법으로, 소정 패턴의 제2홈(452)들이 마련된 제2프린팅 기판(450) 상에 닥터블레이드(420)를 밀착 진행시켜 홈(452) 내부에 감광물질(510)을 채운다. 여기서, 제2프린팅 기판(450)에 마련된 제2홈(452)의 깊이(d1)는 제1 프린팅 기판(410)에 마련된 제1홈(412)들의 깊이(d2)보다 더 깊게 형성되어 있는 것이 바람직하다. 이는 서로 단차가 다른 제1 및 제2감광막(520, 530)을 형성하기 위한 것이다. 여기서, 상기 홈들(412, 452)의 깊이(d1, d2)의 비는 후술할 식각공정에서의 공정조건에 따라 다르게 하여야 하되, 제2감광막(530)의 두께가 제1감광막(520)의 두께의 2배 이상이 되도록 홈(412, 452)들의 깊이(d1, d2)를 형성 것이 바람직하다. 이는, 식각공정의 조건상 박막트랜지스터를 안정적으로 형성하기에 알맞기 때문이다.
다음, 도3d에 도시된 바와 같이, 제2프린팅 기판(450)면에 제2인쇄롤(460)을 회전 진행시켜 제2홈(452)에 채워진 감광물질(510)을 제2인쇄롤(460)로 전사시킨다.
그 후, 도3e에 도시된 바와 같이, 데이터배선물질층(160) 상에 제2인쇄롤(460)을 회전 진행시켜 감광물질(510)을 데이터배선물질층(160) 상으로 전사시켜 제1감광막(520)보다 두께가 두터운 제2감광막(530)을 형성한다. 감광막들(520, 530)의 단차가 서로 다른 이유는 식각공정에서 2회에 걸쳐서 감광막(520, 530)을 차단막으로 사용하기 위한 것이다. 이에 의하여 단차가 서로 다른 구조의 감광막을 형성하기 위하여 소요되던 1번의 사진식각 공정이 줄어들게 된다. 또한, 종래에는 이와 같은 2단의 감광막(520, 530) 구조를 형성하기 위하여 2번의 사진식각 공정 또는 마스크를 이용한 방법이 사용되었으나, 본 발명에서는 그라비아 인쇄법에 의하여 상술한 바와 같이 간단하게 2단으로 형성 가능하여 제조공정이 간단하며 제조비용 및 소요시간이 줄어든다. 여기서, 제2프린팅 기판(450)에 마련된 제2홈들 (512) 사이의 간격(L)은 제1프린팅 기판(410)에 마려된 제1홈(412)의 폭(W)과 실질적으로 동일한 것이 바람직하다. 이는, 도3e에 도시된 바와 같이, 제2감광막(530)을 제1감광막(520)의 주위에 밀착하여 위치시키기 위함이다. 감광막들(520, 530) 사이에 틈이 존재하면 식각액이 틈새로 침투되어 원하지 않는 곳이 제거될 수 있기 때문이다.
이렇게 데이터배선물질층(160) 상에 제1 및 제2감광막(520, 530)이 형성되면, 도3f에 도시된 바와 같이, 식각을 행하여 감광막들(520, 530)에 의하여 가려지지 않은 데이터배선물질층(160)을 제거하여 그 하부의 저항성 접촉층(150)을 노출시킨다. 이 과정에서 건식식각과 습식시각 방법을 모두 적용할 수 있으며, 이때 감광막들(520, 530)은 식각되지 않고 데이터배선물질층(160)만 식각되는 조건에서 행하는 것이 바람직하다. 상기 조건을 만족시키기 어려우면 감광막들(520, 530)이 가능한 적게 제거되는 식각조건에서 진행될 수 있다.
그 후, 도3g에 도시된 바와 같이, 감광막들(520, 530)에 의하여 가려지지 않은 저항성 접촉층(150) 및 그 하부의 반도체층(140)을 제1감광막(520)과 함께 제거한다. 이 때의 식각은 감광막들(520, 530)과 저항성 접촉층(150) 및 반도체층(140)(반도체층과 저항성 접촉층은 식각 선택성이 거이 없음)이 동시에 식각되며 게이트 절연막(130)은 식각되지 않은 조건에서 행하는 것이 바람직하다. 특히, 감광막들(520, 530)과 반도체층(140)에 대한 식각비가 거이 동일한 조건으로 식각하는 것이 바람직하다. 여기서, 제1감광막(520)의 두께는 반도체층(140)과 저항성 접촉층(150)의 두께를 합한 것과 같거나 그보다 작아야 한다. 이렇게 하면, 도3g에 도시된 바와 같이, 제1감광막(520)이 제거되어 데이터배선물질층(160)이 노출되고, 감광막들(520, 530)에 의하여 가려지지 않은 저항성 접촉층(150) 및 반도체층(140)이 제거되어 그 하부의 게이트 절연막(130)이 드러난다. 한편, 제2감광막(530) 역시 식각되므로 두께가 얇아지나 제1감광막(520)보다 두꺼워 제거되지는 않고 잔존한다.
다음, 도3h에 도시된 바와 같이, 제2감광막(530)에 의하여 둘러 쌓여진 데이터배선물질층(160)과 그 하부의 저항성 접촉층(160)을 식각하여 제거한다. 이에 이하여, 게이트 전극(122)을 중심으로 상호 분리되어 있는 저항성 접촉층(151, 152)과 소스 및 드레인 전극(162, 163)이 형성되고 채널(C)이 만들어 진다. 이 경우 도3h에 도시된 바와 반도체층(140)의 일부가 제거되어 두께가 작아질 수도 있다. 이때 식각은 게이트 절연막(130)이 식각되지 않은 조건으로 행하여야 하며, 제2감광막(530)이 식각되어 그 하부의 데이터 배선(161, 162, 163, 164)이 노출되는 일이 없도록 제2감광막(530)은 두껍게 제작되는 것이 바람직하다.
그 후, 애싱(ashing)을 통하여 소스 및 드레인 전극(162, 163)의 표면에 남아 있는 잔존하는 감광막(530)을 제거한다.
이어, 도2에 도시된 바와 같이, 게이트 절연막(130)과 채널(C) 상에 보호막(170)을 형성한다. 보호막(170)이 감광성 유기막으로 이루어진 경우에는 코팅, 노광 및 현상을 통해 형성될 수 있으며, 실리콘 질화물과 같은 무기막으로 이루어진 경우 증착과 사진 식각공정을 통해 형성될 수 있다. 그 후, 보호막(170)을 게이트 절연막(130)과 함께 사진식각하여 드레인 전극(163), 게이트 패드(123) 및 데이터 패드(164)를 각각 드러내는 접촉구(171, 172, 173)를 형성한다.
마지막으로, ITO 또는 IZO층을 보호막(170) 상에 증착하고 사진식각하여 드레인 전극(162)과 연결된 화소전극(180), 게이트 패드(123) 및 데이터 패드(164)과 연결되는 접촉보조부재(181, 182)를 형성한다.
본 발명의 제조방법에 의하면 사진식각 공정이 아닌 인쇄방법에 의하여 감광막(520, 530)을 형성하므로 제조공정이 상대적으로 간단하고, 소요시간 및 비용이 줄어들게 된다. 또한, 종래와 달리 마스크를 사용하여 단차가 서로 다른 감광막(520, 530)을 형성하지 않고 그라비아 인쇄법을 통하여 형성하기 때문에 노광, 현상 등의 공정이 생략되어 제조공정이 간단하며 제조수율이 향상된다.
이상 설명한 바와 같이, 본 발명에 따르면, 제조공정이 간단한 박막트랜지스터 기판의 제조방법을 제공할 수 있다.
Claims (7)
- 절연기판을 마련하는 단계와;상기 절연기판 상에 게이트 전극을 형성하는 단계와;상기 게이트 전극과 상기 게이트 전극이 가리지 않은 상기 절연기판 상에 게이트 절연막, 반도체층, 저항성 접촉층 및 데이터배선물질층을 순차적으로 적층하는 단계와;그라비아 인쇄법을 통하여 상기 데이터배선물질층 상에 상기 게이트 전극에 대응하도록 제1감광막을 전사시키는 단계와;그라비아 인쇄법을 통하여 상기 제1감광막의 주위에 상기 제1감광막보다 단차가 더 높은 제2감광막을 전사시키는 단계; 및상기 감광막들을 차단벽으로 이용하는 식각공정을 통하여 소스 및 드레인 전극과 채널을 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
- 제1항에 있어서,상기 그라비아 인쇄법은,소정 패턴의 홈을 갖는 프린팅 기판을 마련하는 단계와;상기 프린팅 기판면에 형성된 상기 홈에 감광물질을 채우는 단계와;상기 프린팅 기판면에 인쇄롤를 회전 진행시켜 상기 홈에 채워진 감광물질을 상기 인쇄롤로 전사시키는 단계; 및상기 데이터배선물질층 상에 상기 인쇄롤을 회전 진행시켜 상기 인쇄롤에 전사된 상기 감광물질을 상기 데이터배선물질층 상으로 전사시켜 감광막들을 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
- 제2항에 있어서,상기 제1감광막의 형성에 사용되는 상기 프린팅 기판의 상기 홈은 상기 제2감광막의 형성에 사용되는 상기 홈보다 깊이가 더 낮은 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
- 제3항에 있어서,상기 제2감광막의 형성에 사용되는 상기 프린팅 기판의 상기 홈들 사이의 간격은 상기 제1감광막의 형성에 사용되는 상기 프린팅 기판의 상기 홈의 폭과 실질적으로 동일한 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
- 제1항에 있어서,상기 제2감광막의 두께는 상기 제1감광막의 두께의 2배 이상인 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
- 제1항에 있어서,상기 제1감광막의 면적은 상기 게이트 전극의 면적보다 작거나 같은 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
- 제1항에 있어서,상기 소스 및 드레인 전극과 채널을 형성하는 단계는,상기 감광막들에 의하여 가려지지 않은 상기 데이터배선물질층을 제거하는 단계와;상기 감광막들에 의하여 가려지지 않은 상기 저항성 접촉층과 상기 반도체층의 제거와 동시에 상기 제1감광막을 제거하는 단계와;잔존하는 상기 제2감광막을 이용하여 상기 게이트 전극 상의 상기 데이터배선물질층과 상기 저항성 접촉층을 제거하여 상기 소스 및 드레인 전극과 상기 채널을 형성하는 단계; 및상기 잔존하는 제2감광막을 제거하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050079744A KR20070027874A (ko) | 2005-08-30 | 2005-08-30 | 박막트랜지스터 기판의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050079744A KR20070027874A (ko) | 2005-08-30 | 2005-08-30 | 박막트랜지스터 기판의 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20070027874A true KR20070027874A (ko) | 2007-03-12 |
Family
ID=38100827
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050079744A KR20070027874A (ko) | 2005-08-30 | 2005-08-30 | 박막트랜지스터 기판의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20070027874A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103779232A (zh) * | 2014-01-28 | 2014-05-07 | 北京京东方光电科技有限公司 | 一种薄膜晶体管的制作方法及薄膜晶体管 |
-
2005
- 2005-08-30 KR KR1020050079744A patent/KR20070027874A/ko not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103779232A (zh) * | 2014-01-28 | 2014-05-07 | 北京京东方光电科技有限公司 | 一种薄膜晶体管的制作方法及薄膜晶体管 |
US9553170B2 (en) | 2014-01-28 | 2017-01-24 | Boe Technology Group Co., Ltd. | Manufacturing method of thin film transistor and thin film transistor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6163356A (en) | Liquid crystal display with enhanced gate pad protection and method of manufacturing the same | |
KR101253497B1 (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
US7687330B2 (en) | TFT-LCD pixel structure and manufacturing method thereof | |
US8101445B2 (en) | Thin film transistor array panel and method for manufacturing the same | |
JP2004310042A (ja) | 液晶表示素子の製造方法 | |
US7485907B2 (en) | Array substrate for liquid crystal display device and the seal pattern in the periphery of the display | |
JP2007114773A (ja) | アレイ基板及びこれの製造方法 | |
KR101294691B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
US7345727B2 (en) | Substrate for a liquid crystal display device and fabricating method thereof | |
KR101485585B1 (ko) | 표시 장치 및 이의 제조 방법 | |
US7550767B2 (en) | Liquid crystal display device and fabricating method thereof | |
KR20010010117A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
KR20070106260A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
KR20110116373A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
KR100646787B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
KR20070027874A (ko) | 박막트랜지스터 기판의 제조방법 | |
KR100623981B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
JP2004157151A (ja) | 表示装置用マトリクス基板およびその製造方法 | |
US10497725B2 (en) | Method of producing display panel board | |
KR101215943B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
KR20050009039A (ko) | 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치 | |
KR100709710B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
KR101175562B1 (ko) | 액정표시소자 및 그 제조방법 | |
KR20070048049A (ko) | 4 마스크를 이용한 액정표시소자 제조방법 | |
KR20060059579A (ko) | 박막 트랜지스터 기판의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |