KR101483024B1 - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR101483024B1
KR101483024B1 KR20070110586A KR20070110586A KR101483024B1 KR 101483024 B1 KR101483024 B1 KR 101483024B1 KR 20070110586 A KR20070110586 A KR 20070110586A KR 20070110586 A KR20070110586 A KR 20070110586A KR 101483024 B1 KR101483024 B1 KR 101483024B1
Authority
KR
South Korea
Prior art keywords
pattern
light
substrate
liquid crystal
electrode
Prior art date
Application number
KR20070110586A
Other languages
English (en)
Other versions
KR20090044467A (ko
Inventor
박상욱
천기철
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR20070110586A priority Critical patent/KR101483024B1/ko
Publication of KR20090044467A publication Critical patent/KR20090044467A/ko
Application granted granted Critical
Publication of KR101483024B1 publication Critical patent/KR101483024B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 액정표시장치 및 그 제조방법은 데이터라인 및/또는 게이트라인의 하부에 불투명한 차광패턴을 형성하여 상부 컬러필터 기판의 블랙매트릭스(black matrix) 역할을 하도록 함으로써 어레이 기판과 상기 컬러필터 기판의 합착시 오정렬(misalign)에 의한 빛샘을 방지하는 한편 상부 블랙매트릭스의 마진(margin)을 최소화시켜 개구율을 향상시키기 위한 것으로, 제 1 기판을 제공하는 단계; 제 1 마스크공정을 통해 상기 제 1 기판에 불투명한 도전물질로 제 1 차광패턴과 제 2 차광패턴 및 제 3 차광패턴을 형성하는 단계; 상기 제 1 마스크공정을 이용하여 제 1 절연막이 개재되어 있는 상기 제 1 차광패턴 상부에 액티브패턴과 소오스/드레인전극을 형성하는 단계; 상기 제 1 마스크공정을 이용하여 상기 제 1 절연막과 비정질 실리콘 박막패턴 및 n+ 비정질 실리콘 박막패턴이 개재되어 있는 상기 제 2 차광패턴 상부에 데이터라인을 형성하는 단계; 제 2 마스크공정을 통해 제 2 절연막이 개재되어 있는 상기 제 1 기판의 액티브패턴 상부에 게이트전극을 형성하는 단계; 상기 제 2 마스크공정을 이용하여 상기 제 1 절연막, 상기 제 2 절연막, 상기 비정질 실리콘 박막패턴 및 상기 n+ 비정질 실리콘 박막패턴이 개재되어 있는 상기 제 3 차광패턴 상부에 상기 데이터라인과 교차하여 화소영역을 정의하는 게이트라인을 형성하는 단계; 상기 게이트전극과 게이트라인이 형성된 제 1 기판 위에 제 3 절연막을 형성하는 단계; 제 3 마스크공정을 통해 상기 제 3 절연막의 일부영역을 제거하여 상기 드레인전극의 일부를 노출시키는 콘택홀을 형성하는 단계; 제 4 마스크공정을 이용하여 상기 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계; 및 상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함한다.
이와 같이 구성된 본 발명의 액정표시장치 및 그 제조방법은 하프-톤 마스크를 이용하여 소오스/드레인전극과 액티브패턴 및 상기 차광패턴을 동시에 형성함으로써 4마스크공정으로 탑 게이트(top gate) 방식의 어레이 기판을 제작하는 것을 특징으로 한다.
데이터라인, 게이트라인, 차광패턴, 4마스크, 액티브패턴

Description

액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 마스크수를 감소시켜 제조공정을 단순화하고 수율을 향상시키는 동시에 상부 컬러필터 기판의 블랙매트릭스의 마진을 최소화시킴으로써 개구율을 향상시킬 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.
상기 액정표시장치는 크게 컬러필터(color filter) 기판과 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.
상기 액정표시장치에 주로 사용되는 구동 방식인 능동 매트릭스(Active Matrix; AM) 방식은 비정질 실리콘 박막 트랜지스터(Amorphous Silicon Thin Film Transistor; a-Si TFT)를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.
상기 액정표시장치의 제조공정은 기본적으로 박막 트랜지스터를 포함하는 어레이 기판의 제작에 다수의 마스크공정(즉, 포토리소그래피(photolithography)공정)을 필요로 하므로 생산성 면에서 상기 마스크수를 줄이는 방법이 요구되어지고 있다.
이하, 도 1을 참조하여 일반적인 액정표시장치의 구조에 대해서 상세히 설명한다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도이다.
도면에 도시된 바와 같이, 상기 액정표시장치는 크게 컬러필터 기판(5)과 어레이 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.
상기 컬러필터 기판(5)은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색상을 구현하는 다수의 서브-컬러필터(7)로 구성된 컬러필터(C)와 상기 서브-컬러필터(7) 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.
또한, 상기 어레이 기판(10)은 종횡으로 배열되어 복수개의 화소영역(P)을 정의하는 복수개의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(T) 및 상기 화소영역(P) 위에 형성된 화소전극(18)으로 이루어져 있다.
이와 같이 구성된 상기 컬러필터 기판(5)과 어레이 기판(10)은 화상표시 영역의 외곽에 형성된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 액정표시패널을 구성하며, 상기 컬러필터 기판(5)과 어레이 기판(10)의 합착은 상기 컬러필터 기판(5) 또는 어레이 기판(10)에 형성된 합착키(미도시)를 통해 이루어진다.
상기 액정표시장치의 제조공정은 기본적으로 박막 트랜지스터를 포함하는 어레이 기판의 제작에 다수의 마스크공정(즉, 포토리소그래피(photolithography)공정)을 필요로 하므로 생산성 면에서 상기 마스크수를 줄이는 방법이 요구되어지고 있다.
도 2a 내지 도 2e는 도 1에 도시된 액정표시장치에 있어서, 어레이 기판의 제조공정을 순차적으로 나타내는 단면도이다.
도 2a에 도시된 바와 같이, 어레이 기판(10) 위에 포토리소그래피공정(제 1 마스크공정)을 이용하여 도전성 금속물질로 이루어진 게이트전극(21)을 형성한다.
다음으로, 도 2b에 도시된 바와 같이, 상기 게이트전극(21)이 형성된 어레이 기판(10) 전면(全面)에 차례대로 제 1 절연막(15a)과 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막을 증착한 후, 포토리소그래피공정(제 2 마스크공정)을 이용하여 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막을 선택적으로 패터닝함으로써 상기 게이트전극(21) 위에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(24)을 형성한다.
이때, 상기 액티브패턴(24) 위에는 상기 액티브패턴(24)과 동일한 형태로 패터닝된 n+ 비정질 실리콘 박막 패턴(25)이 형성되게 된다.
이후, 도 2c에 도시된 바와 같이, 상기 어레이 기판(10) 전면에 도전성 금속물질을 증착한 후 포토리소그래피공정(제 3 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 액티브패턴(24) 상부에 소오스전극(22)과 드레인전극(23)을 형성한다. 이때, 상기 액티브패턴(24) 위에 형성되어 있는 n+ 비정질 실리콘 박막 패턴은 상기 제 3 마스크공정을 통해 소정영역이 제거되어 상기 액티브패턴(24)과 소오스/드레인전극(22, 23) 사이에서 오믹-콘택(ohmic contact)층(25')을 형성하게 된다.
다음으로, 도 2d에 도시된 바와 같이, 상기 소오스전극(22)과 드레인전극(23)이 형성된 어레이 기판(10) 전면에 제 2 절연막(15b)을 증착한 후, 포토리소그래피공정(제 4 마스크공정)을 통해 상기 제 2 절연막(15b)의 일부 영역을 제거하여 상기 드레인전극(23)의 일부를 노출시키는 콘택홀(40)을 형성한다.
마지막으로, 도 2e에 도시된 바와 같이, 투명한 도전성 금속물질을 어레이 기판(10) 전면에 증착한 후 포토리소그래피공정(제 5 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 콘택홀(40)을 통해 드레인전극(23)과 전기적으로 접속하는 화소전극(18)을 형성한다.
상기에 설명된 바와 같이 박막 트랜지스터를 포함하는 어레이 기판의 제조에 는 게이트전극, 액티브패턴, 소오스/드레인전극, 콘택홀 및 화소전극 등을 패터닝하는데 총 5번의 포토리소그래피공정을 필요로 한다.
상기 포토리소그래피공정은 마스크에 그려진 패턴을 박막이 증착된 기판 위에 전사시켜 원하는 패턴을 형성하는 일련의 공정으로 감광액 도포, 노광, 현상공정 등 다수의 공정으로 이루어지며, 다수의 포토리소그래피공정은 생산 수율을 떨어뜨리는 단점이 있다.
특히, 패턴을 형성하기 위하여 설계된 마스크는 매우 고가이어서, 공정에 적용되는 마스크수가 증가하면 액정표시장치의 제조비용이 이에 비례하여 상승하게 된다.
이와 같이 제작된 상기 어레이 기판은 컬러필터 도 3에 도시된 바와 같이 컬러필터 기판(5)에 형성된 컬럼 스페이서(미도시)에 의해 일정한 셀갭이 유지되는 상태에서 상기 컬러필터 기판(5)과 합착하여 액정표시장치를 구성하게 된다.
이때, 전술한 바와 같이 상기 컬러필터 기판(5)은 투명한 컬러필터 기판(5) 위에 적, 녹 및 청색의 색상을 구현하는 다수의 서브-컬러필터(7)로 구성된 컬러필터와 상기 서브-컬러필터(7) 사이를 구분하고 액정층(90)을 투과하는 광을 차단하는 블랙매트릭스(6), 그리고 상기 액정층(90)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.
상기 블랙매트릭스(6)는 화소들의 경계영역에 패터닝되어 액정표시장치 하부의 백라이트로부터 발생된 빛의 누설을 차단하고, 인접하는 화소들의 혼색을 방지하는 역할을 하며, 상기 컬러필터 기판(5)과 어레이 기판(10)의 합착시 발생하는 오정렬에 의해 빛샘 현상을 개선하기 위해 소정의 마진(d)을 가지게 된다.
특히, 상기 컬러필터 기판(5)과 어레이 기판(10)의 합착시 오정렬에 의해 데이터라인(17) 주위에서 빛샘 현상이 발생하기도 하는데, 이를 방지하기 위해 상기 블랙매트릭스의 마진(d)을 상기 데이터라인(17)의 폭보다 넓은 폭을 가지도록 형성하게 된다. 이와 같은 블랙매트릭스의 마진(d)은 액정표시장치의 개구율을 저하시키는 요인으로 이의 개선이 요구되고 있다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 개구영역을 확대하여 고휘도를 구현하는 동시에 합착 오정렬에 의해 발생하는 빛샘 불량을 개선할 수 있는 액정표시장치 및 그 제조방법을 제공하는데 목적이 있다.
본 발명의 다른 목적은 상기의 고개구율 액정표시장치를 4번의 마스크공정으로 제작하도록 한 액정표시장치의 제조방법을 제공하는데 있다.
본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 액정표시장치는 제 1 기판의 박막 트랜지스터영역과 데이터라인영역 및 게이트라인영역에 불투명한 도전물질로 형성된 제 1 차광패턴과 제 2 차광패턴 및 제 3 차광패턴; 제 1 절연막이 개재되어 있는 상기 제 1 차광패턴 상부에 형성된 액티브패턴; 상기 액티브패턴 상부에 형성되어 상기 액티브패턴의 소오스영역 및 드레인영역과 전기적으로 접속하는 소오스전극 및 드레인전극; 상기 제 1 절연막과 비정질 실리콘 박막패턴 및 n+ 비정질 실리콘 박막패턴이 개재되어 있는 상기 제 2 차광패턴 상부에 형성된 데이터라인; 제 2 절연막이 개재되어 있는 상기 액티브패턴 상부에 형성된 게이트전극; 상기 제 1 절연막, 상기 제 2 절연막, 상기 비정질 실리콘 박막패턴 및 상기 n+ 비정질 실리콘 박막패턴이 개재되어 있는 상기 제 3 차광패턴 상부에 형성되어 상기 데이터라인과 교차하여 화소영역을 정의하는 게이트라인; 상기 게이트전극과 게이트라인이 형성된 제 1 기판 위에 형성된 제 3 절연막; 상기 화소영역에 형성되며, 상기 제 3 절연막에 형성된 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극; 및 상기 제 1 기판과 대향하여 합착하는 제 2 기판을 포함한다.
또한, 본 발명의 액정표시장치의 제조방법은 제 1 기판을 제공하는 단계; 제 1 마스크공정을 통해 상기 제 1 기판에 불투명한 도전물질로 제 1 차광패턴과 제 2 차광패턴 및 제 3 차광패턴을 형성하는 단계; 상기 제 1 마스크공정을 이용하여 제 1 절연막이 개재되어 있는 상기 제 1 차광패턴 상부에 액티브패턴과 소오스/드레인전극을 형성하는 단계; 상기 제 1 마스크공정을 이용하여 상기 제 1 절연막과 비정질 실리콘 박막패턴 및 n+ 비정질 실리콘 박막패턴이 개재되어 있는 상기 제 2 차광패턴 상부에 데이터라인을 형성하는 단계; 제 2 마스크공정을 통해 제 2 절연막이 개재되어 있는 상기 제 1 기판의 액티브패턴 상부에 게이트전극을 형성하는 단계; 상기 제 2 마스크공정을 이용하여 상기 제 1 절연막, 상기 제 2 절연막, 상기 비정질 실리콘 박막패턴 및 상기 n+ 비정질 실리콘 박막패턴이 개재되어 있는 상기 제 3 차광패턴 상부에 상기 데이터라인과 교차하여 화소영역을 정의하는 게이트라인을 형성하는 단계; 상기 게이트전극과 게이트라인이 형성된 제 1 기판 위에 제 3 절연막을 형성하는 단계; 제 3 마스크공정을 통해 상기 제 3 절연막의 일부영역을 제거하여 상기 드레인전극의 일부를 노출시키는 콘택홀을 형성하는 단계; 제 4 마스크공정을 이용하여 상기 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계; 및 상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함한다.
상술한 바와 같이, 본 발명에 따른 액정표시장치 및 그 제조방법은 박막 트랜지스터 제조에 사용되는 마스크수를 줄여 제조공정 및 비용을 절감시키는 효과를 제공한다.
또한, 본 발명에 따른 액정표시장치 및 그 제조방법은 블랙매트릭스의 마진을 최소로 함에 따라 개구율이 향상되는 효과를 제공한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시장치 및 그 제조방법 의 바람직한 실시예를 상세히 설명한다.
도 4는 본 발명의 제 1 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도로써, 도면에는 설명의 편의를 위해 게이트패드부와 데이터패드부 및 화소부의 박막 트랜지스터를 포함하는 하나의 화소를 나타내고 있다.
즉, 실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 하나의 화소를 나타내고 있다.
도면에 도시된 바와 같이, 상기 제 1 실시예의 어레이 기판(110)에는 상기 어레이 기판(110) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(116)과 데이터라인(117)이 형성되어 있다. 또한, 상기 게이트라인(116)과 데이터라인(117)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 화소영역 내에는 상기 박막 트랜지스터에 연결되어 컬러필터 기판(미도시)의 공통전극과 함께 액정(미도시)을 구동시키는 화소전극(118)이 형성되어 있다.
상기 박막 트랜지스터는 상기 게이트라인(116)에 연결된 게이트전극(121), 상기 데이터라인(117)에 연결된 소오스전극(122) 및 제 1 콘택홀(140a)을 통해 상기 화소전극(118)에 전기적으로 접속한 드레인전극(123)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(121)에 공급되는 게이트 전압에 의해 상기 소오스전극(122)과 드레인전극(123) 간에 전도채널(conductive channel)을 형성하는 액티브패턴(124)을 포함한다.
이때, 상기 본 발명의 제 1 실시예에 따른 박막 트랜지스터는 상기 게이트전극(121)이 상기 소오스전극(122)과 드레인전극(123) 및 액티브패턴(124) 상부에 위치하는 탑 게이트 방식인 것을 특징으로 한다.
또한, 본 발명의 제 1 실시예에 따른 어레이 기판(110)은 상기 액티브패턴(124)과 데이터라인(117) 및 데이터패드라인(117p) 하부에 크롬과 같은 불투명한 도전물질로 이루어진 차광패턴(130', 130", 130'")이 형성되어 있는 것을 특징으로 하며, 상기 차광패턴(130', 130", 130'")은 상기 박막 트랜지스터영역과 데이터라인(117)영역 및 데이터패드라인(117p)영역으로 빛이 투과되는 것을 차단하는 역할을 하게된다. 참고로, 도면부호 124'과 124"은 비정질 실리콘 박막으로 이루어진 제 1 비정질 실리콘 박막패턴과 제 2 비정질 실리콘 박막패턴을 나타낸다.
이때, 상기 화소영역 내에는 상기 게이트라인(116)에 대해 실질적으로 평행한 방향으로 공통라인(108l)이 배열되어 있으며, 상기 공통라인(108l)의 일부는 제 3 절연막(미도시)을 사이에 두고 그 상부의 화소전극(118)의 일부와 중첩하여 스토리지 커패시터(storage capacitor)(Cst)를 형성하게 된다. 상기 스토리지 커패시터(Cst)는 액정 커패시터에 인가된 전압을 다음 신호가 들어올 때까지 일정하게 유지시키는 역할을 한다. 즉, 상기 어레이 기판(110)의 화소전극(118)은 컬러필터 기판의 공통전극과 함께 액정 커패시터를 이루는데, 일반적으로 상기 액정 커패시터에 인가된 전압은 다음 신호가 들어올 때까지 유지되지 못하고 누설되어 사라진다. 따라서, 인가된 전압을 유지하기 위해서는 스토리지 커패시터(Cst)를 액정 커패시터에 연결해서 사용해야 한다.
이러한 스토리지 커패시터(Cst)는 신호 유지 이외에도 계조(gray scale) 표시의 안정과 플리커(flicker) 및 잔상(afterimage) 감소 등의 효과를 가진다.
이와 같이 구성된 상기 어레이 기판(110)의 가장자리 영역에는 상기 게이트라인(116)과 데이터라인(117)에 각각 전기적으로 접속하는 게이트패드전극(126p)과 데이터패드전극(127p)이 형성되어 있으며, 외부의 구동회로부(미도시)로부터 인가 받은 주사신호와 데이터신호를 각각 상기 게이트라인(116)과 데이터라인(117)에 전달하게 된다.
즉, 상기 게이트라인(116)과 데이터라인(117)은 구동회로부 쪽으로 연장되어 각각 해당하는 게이트패드라인(116p)과 데이터패드라인(117p)에 연결되며, 상기 게이트패드라인(116p)과 데이터패드라인(117p)은 상기 게이트패드라인(116p)과 데이터패드라인(117p)에 각각 전기적으로 접속된 게이트패드전극(126p)과 데이터패드전극(127p)을 통해 구동회로부로부터 각각 주사신호와 데이터신호를 인가 받게 된다.
참고로, 도면부호 140b 및 140c는 각각 제 2 콘택홀 및 제 3 콘택홀을 나타내며, 이때 상기 데이터패드전극(127p)은 상기 제 2 콘택홀(140b)을 통해 상기 데이터패드라인(117p)과 전기적으로 접속하고 상기 게이트패드전극(126p)은 상기 제 3 콘택홀(140c)을 통해 상기 게이트패드라인(116p)과 전기적으로 접속하게 된다
여기서, 본 발명의 제 1 실시예에 따른 액정표시장치는 하프-톤 마스크 또는 회절마스크(이하, 하프-톤 마스크를 지칭하는 경우에는 회절마스크를 포함하는 것으로 한다)를 이용하여 액티브패턴과 소오스/드레인전극 및 데이터라인을 한번의 마스크공정으로 형성하는 한편 상기의 마스크공정을 이용하여 상기 액티브패턴과 데이터라인 하부에 본 발명의 차광패턴을 형성함으로써 총 4번의 마스크공정으로 어레이 기판을 제작할 수 있게 된다.
이때, 본 발명의 제 1 실시예에 따른 액정표시장치는 한번의 마스크공정으로 상기 차광패턴과 액티브패턴 및 소오스/드레인전극을 형성하기 위해 하부층에 차광패턴이 위치하고 그 상부에 차례대로 액티브패턴과 소오스/드레인전극 및 제 1 절연막이 형성되고 그 상부에 게이트전극이 형성되는 탑 게이트 방식을 적용하게 되는데, 이를 다음의 액정표시장치의 제조방법을 통해 상세히 설명한다.
도 5a 내지 도 5d는 도 4에 도시된 어레이 기판의 IVa-IVa'선과 IVb-IVb선 및 IVc-IVc선에 따른 제조공정을 순차적으로 나타내는 단면도로써, 좌측에는 화소부의 어레이 기판을 제조하는 공정을 나타내며 우측에는 차례대로 데이터패드부와 게이트패드부의 어레이 기판을 제조하는 공정을 나타내고 있다.
또한, 도 6a 내지 도 6d는 도 4에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도이다.
도 5a 및 도 6a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 어레이 기판(110)에 제 1 도전막, 제 1 절연막(115), 비정질 실리콘 박막, n+ 비정질 실리콘 박막 및 제 2 도전막을 증착한다.
이후, 포토리소그래피공정(제 1 마스크공정)을 통해 상기 제 1 도전막, 제 1 절연막(115), 비정질 실리콘 박막, n+ 비정질 실리콘 박막 및 제 2 도전막을 선택적으로 제거함으로써 상기 어레이 기판(110)의 화소부에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(124)을 형성하며, 상기 액티브패턴(124) 상부에 상기 제 2 도전막으로 이루어진 소오스전극(122)과 드레인전극(123)을 형성한다.
이때, 상기 제 1 마스크공정을 통해 상기 어레이 기판(110)의 데이터라인 영역에 상기 제 2 도전막으로 이루어진 데이터라인(117)을 형성하는 동시에 상기 어레이 기판(110)의 데이터패드부에 상기 제 2 도전막으로 이루어진 데이터패드라인(117p)을 형성하게 된다.
이때, 상기 액티브패턴(124) 상부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 액티브패턴(124)의 소오스/드레인영역과 상기 소오스/드레인전극(122, 123) 사이를 오믹-콘택시키는 오믹-콘택층(125n)이 형성되게 된다.
또한, 상기 액티브패턴(124) 하부에는 상기 제 1 절연막(115)이 개재된 상태에서 상기 제 1 도전막으로 이루어지며 실질적으로 상기 액티브패턴(124)과 동일한 형태로 패터닝된 제 1 차광패턴(130')이 형성되게 된다.
또한, 상기 데이터라인(117) 및 데이터패드라인(117p) 하부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며 실질적으로 상기 데이터라인(117) 및 데이터패드라인(117p)과 동일한 형태로 패터닝된 제 4 n+ 비정질 실리콘 박막패턴(125"") 및 제 5 n+ 비정질 실리콘 박막패턴(125'"")이 형성된다. 그리고, 상기 제 4 n+ 비정질 실리콘 박막패턴(125"") 및 제 5 n+ 비정질 실리콘 박막패턴(125'"") 하부에는 각각 상기 제 1 도전막과 제 1 절연막(115) 및 비정질 실리콘 박막으로 이루어지며 각각 상기 제 4 n+ 비정질 실리콘 박막패턴(125"") 및 제 5 n+ 비정질 실리콘 박막패턴(125'"")과 실질적으로 같거나 보다 넓은 폭을 가지도록 패터닝된 제 2 차광패턴(130")과 제 1 비정질 실리콘 박막패턴(124') 및 제 3 차광패턴(130'")과 제 2 비정질 실리콘 박막패턴(124")이 형성되게 된다.
여기서, 본 발명의 제 1 실시예에 따른 상기 액티브패턴(124)과 소오스/드레인전극(122, 123)과 데이터라인(117) 및 제 1 내지 제 3 차광패턴(130'~130'")은 하프-톤 마스크를 이용함으로써 한번의 마스크공정(제 1 마스크공정)을 통해 동시에 형성할 수 있게 되는데, 이하 도면을 참조하여 상기 제 1 마스크공정을 상세히 설명한다. 다만, 본 발명이 이에 한정되지는 않으며 상기 액티브패턴(124) 및 소오스/드레인전극(122, 123)과 데이터라인(117)은 두 번의 마스크공정으로 형성할 수도 있다.
도 7a 내지 도 7g는 도 5a 및 도 6a에 도시된 어레이 기판에 있어서, 본 발명의 제 1 실시예에 따른 제 1 마스크공정을 구체적으로 나타내는 단면도이다.
도 7a에 도시된 바와 같이, 상기 어레이 기판(110) 전면에 차례대로 제 1 도전막(130), 제 1 절연막(115), 비정질 실리콘 박막(120), n+ 비정질 실리콘 박막(125) 및 제 2 도전막(150)을 형성한다.
이때, 상기 제 1 도전막(130)은 제 1 내지 제 3 차광패턴을 구성하기 위해 크롬(chromium; Cr)과 같은 불투명한 도전물질로 이루어질 수 있으며, 상기 제 2 도전막(150)은 소오스전극과 드레인전극 및 데이터라인을 구성하기 위해 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬, 몰리브덴(molybdenum; Mo) 및 몰리브덴 합금(Mo ally) 등과 같은 저저항 불투명 도전물질로 이루어질 수 있다.
그리고, 도 7b에 도시된 바와 같이, 상기 어레이 기판(110) 전면에 포토레지 스트와 같은 감광성물질로 이루어진 감광막(170)을 형성한 후, 본 발명의 제 1 실시예에 따른 하프-톤 마스크(180)를 통해 상기 감광막(170)에 선택적으로 광을 조사한다.
이때, 상기 하프-톤 마스크(180)에는 조사된 광을 모두 투과시키는 제 1 투과영역(I)과 광의 일부만 투과시키고 일부는 차단하는 제 2 투과영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 제 1 하프-톤 마스크(180)를 투과한 광만이 상기 감광막(170)에 조사되게 된다.
이어서, 상기 하프-톤 마스크(180)를 통해 노광된 상기 감광막(170)을 현상하고 나면, 도 7c에 도시된 바와 같이, 상기 차단영역(III)과 제 2 투과영역(II)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제 1 감광막패턴(170a) 내지 제 5 감광막패턴(170e)이 남아있게 되고, 모든 광이 투과된 제 1 투과영역(I)에는 상기 감광막이 완전히 제거되어 상기 제 2 도전막(150) 표면이 노출되게 된다.
이때, 상기 차단영역(III)에 형성된 제 1 감광막패턴(170a) 내지 제 4 감광막패턴(170d)은 제 2 투과영역(II)을 통해 형성된 제 5 감광막패턴(170e)보다 두껍게 형성된다. 또한, 상기 제 1 투과영역(I)을 통해 광이 모두 투과된 영역에는 상기 감광막이 완전히 제거되는데, 이것은 포지티브 타입의 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 타입의 포토레지스트를 사용하여도 무방하다.
다음으로, 도 7d에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패 턴(170a) 내지 제 5 감광막패턴(170e)을 마스크로 하여, 그 하부에 형성된 제 1 도전막, 제 1 절연막(115), 비정질 실리콘 박막, n+ 비정질 실리콘 박막 및 제 2 도전막을 선택적으로 제거하게 되면, 상기 어레이 기판(110)의 화소부에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(124)이 형성되게 된다.
또한, 상기 액티브패턴(124)의 하부와 데이터라인영역 및 데이터패드라인영역에는 상기 제 1 절연막(115)이 개재된 상태에서 상기 제 1 도전막으로 이루어진 제 1 차광패턴(130')과 제 2 차광패턴(130") 및 제 3 차광패턴(130'")이 형성되게 된다.
이때, 상기 액티브패턴(124) 상부에는 각각 상기 n+ 비정질 실리콘 박막과 제 2 도전막으로 이루어지며 실질적으로 상기 액티브패턴(124)과 동일한 형태로 패터닝된 제 1 n+ 비정질 실리콘 박막패턴(125')과 제 2 도전막패턴(150')이 형성되게 된다.
또한, 상기 제 2 차광패턴(130") 및 제 3 차광패턴(130'") 상부에는 각각 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막 및 제 2 도전막으로 이루어지며 실질적으로 상기 제 2 차광패턴(130") 및 제 3 차광패턴(130'")과 동일한 형태로 패터닝된 제 1 비정질 실리콘 박막패턴(124')과 제 2 n+ 비정질 실리콘 박막패턴(125")과 데이터라인패턴(150") 및 제 2 비정질 실리콘 박막패턴(124")과 제 3 n+ 비정질 실리콘 박막패턴(125'")과 데이터패드라인패턴(150'")이 각각 형성되게 된다.
이후, 도 7e에 도시된 바와 같이, 상기 제 1 감광막패턴 내지 제 5 감광막패 턴의 일부를 제거하는 애싱(ahing)공정을 진행하여 상기 제 2 투과영역(II)의 제 5 감광막패턴을 완전히 제거한다.
이때, 상기 제 1 감광막패턴 내지 제 4 감광막패턴은 상기 제 5 감광막패턴의 두께만큼이 제거된 제 6 감광막패턴(170a') 내지 제 9 감광막패턴(170d')으로 상기 차단영역(III)에 대응하는 소오스/드레인전극영역과 데이터라인영역 및 데이터패드라인영역에만 남아있게 된다.
여기서, 본 발명의 제 1 실시예의 경우에는 상기 애싱공정을 통해 상기 제 6 감광막패턴(170a') 내지 제 9 감광막패턴(170d')이 상기 제 1 감광막패턴 내지 제 4 감광막패턴에 비해 두께뿐만 아니라 그 폭이 줄어든 경우를 예를 들어 나타내고 있으나, 본 발명이 이에 한정되는 것은 아니며, 상기 제 6 감광막패턴(170a') 내지 제 9 감광막패턴(170d')은 상기 제 1 감광막패턴 내지 제 4 감광막패턴과 실질적으로 동일한 폭을 가지도록 패터닝 될 수도 있다.
이후, 도 7f 및 도 7g에 도시된 바와 같이, 상기 남아있는 제 6 감광막패턴(170a') 내지 제 9 감광막패턴(170d')을 마스크로 하여 상기 제 2 도전막패턴의 일부를 제거함으로써 상기 어레이 기판(110)의 화소부에 상기 제 2 도전막으로 이루어진 소오스전극(122)과 드레인전극(123)을 형성한다.
또한, 상기 남아있는 제 6 감광막패턴(170a') 내지 제 9 감광막패턴(170d')을 마스크로 하여 상기 데이터라인패턴 및 데이터패드라인패턴의 일부를 제거함으로써 상기 어레이 기판(110)의 데이터라인영역 및 데이터패드라인영역에 상기 제 2 도전막으로 이루어진 데이터라인(117) 및 데이터패드라인(117p)을 각각 형성한다.
이때, 상기 액티브패턴(124) 상부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 액티브패턴(124)의 소오스/드레인영역과 상기 소오스/드레인전극(122, 123) 사이를 오믹-콘택시키는 오믹-콘택층(125n)이 형성되게 된다.
또한, 상기 데이터라인(117) 및 데이터패드라인(117p) 하부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며 실질적으로 상기 데이터라인(117) 및 데이터패드라인(117p)과 동일한 형태로 패터닝된 제 4 n+ 비정질 실리콘 박막패턴(125"") 및 제 5 n+ 비정질 실리콘 박막패턴(125'"")이 형성되게 된다.
이와 같이 본 발명의 제 1 실시예는 하프-톤 마스크를 이용함으로써 상기 액티브패턴(124), 소오스/드레인전극(122, 123), 데이터라인(117) 및 제 1 내지 제 3 차광패턴(130'~130'")을 한번의 마스크공정을 통해 형성할 수 있게 된다.
이때, 상기 본 발명의 제 1 실시예의 제 1 내지 제 3 차광패턴(130'~130'")은 상기 액티브패턴(124)과 데이터라인(117) 및 데이터패드라인(117p) 하부에 형성된 경우를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며, 본 발명의 차광패턴은 상기 액티브패턴(124)과 데이터라인(117) 및 데이터패드라인(117p) 하부뿐만 아니라 게이트라인과 게이트패드라인 하부에도 형성될 수 있다.
다음으로, 도 5b 및 도 6b에 도시된 바와 같이, 상기 액티브패턴(124), 소오스/드레인전극(122, 123), 데이터라인(117) 및 제 1 내지 제 3 차광패턴(130'~130'")이 형성된 어레이 기판(110)의 화소부에 제 2 절연막(115a)이 개재된 상태에서 게이트전극(121)과 게이트라인(116) 및 공통라인(108l)을 형성하며, 상기 어레이 기판(110)의 게이트패드부에 상기 제 2 절연막(115a)이 개재된 상태에 서 게이트패드라인(116p)을 형성한다.
이때, 상기 게이트전극(121), 게이트라인(116), 공통라인(108l) 및 게이트패드라인(116p)은 제 3 도전막을 상기 액티브패턴(124), 소오스/드레인전극(122, 123), 데이터라인(117) 및 제 1 내지 제 3 차광패턴(130'~130'")이 형성된 어레이 기판(110) 전면에 증착한 후 포토리소그래피공정(제 2 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.
여기서, 상기 제 3 도전막으로 알루미늄, 알루미늄 합금, 텅스텐, 구리, 크롬, 몰리브덴 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 제 3 도전막은 상기 저저항 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수 있다.
이때, 본 발명의 액정표시장치는 상기와 같이 액티브패턴(124)과 소오스/드레인전극(122, 123)이 형성된 어레이 기판(110) 상부에 게이트전극(121)이 위치하는 탑 게이트 방식을 가지는 것을 특징으로 한다.
다음으로, 도 5c 및 도 6c에 도시된 바와 같이, 상기 게이트전극(121), 게이트라인(116), 공통라인(108l) 및 게이트패드라인(116p)이 형성된 어레이 기판(110) 전면에 제 3 절연막(115b)을 형성한 후, 포토리소그래피공정(제 3 마스크공정)을 통해 선택적으로 제거함으로써 상기 어레이 기판(110)의 드레인전극(123)의 일부를 노출시키는 제 1 콘택홀(140a)을 형성한다.
또한, 상기 제 3 마스크공정을 통해 상기 제 3 절연막(115b)의 일부영역을 제거함으로써 상기 데이터패드부 및 게이트패드부 각각에 상기 데이터패드라 인(117p) 및 게이트패드라인(116p)의 일부를 노출시키는 제 2 콘택홀(140b)과 제 3 콘택홀(140c)을 형성한다.
그리고, 도 5d 및 도 6d에 도시된 바와 같이, 상기 제 1 콘택홀(140a) 내지 제 3 콘택홀(140c)이 형성된 상기 제 3 절연막(115b) 전면에 투명한 도전물질로 이루어진 제 4 도전막을 형성한 후, 포토리소그래피공정(제 4 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 화소영역 내에 상기 제 1 콘택홀(140a)을 통해 상기 드레인전극(123)과 전기적으로 접속하는 화소전극(118)을 형성한다.
이때, 상기 제 4 마스크공정을 이용하여 상기 제 4 도전막을 선택적으로 패터닝함으로써 상기 데이터패드부 및 게이트패드부 각각에 상기 제 2 콘택홀(140b) 및 제 3 콘택홀(140c)을 통해 상기 데이터패드라인(117p) 및 게이트패드라인(116p)에 전기적으로 접속하는 데이터패드전극(127p) 및 게이트패드전극(126p)을 형성하게 된다.
이때, 상기 제 4 도전막은 상기 화소전극(118)과 데이터패드전극(127p) 및 게이트패드전극(126p)을 형성하기 위해 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO) 와 같은 투과율이 뛰어난 투명한 도전물질을 포함한다.
이와 같이 제작된 본 발명의 제 1 실시예에 따른 어레이 기판은 컬러필터 기판과 대향하여 합착함으로써 액정표시장치를 구성하게 되며, 이를 도면을 참조하여 상세히 설명하면 다음과 같다.
도 8은 도 5d에 도시된 어레이 기판과 컬러필터 기판이 합착하여 구성된 본 발명의 제 1 실시예에 따른 액정표시장치를 개략적으로 나타내는 단면도로써, 하부 어레이 기판의 차광패턴이 상부 컬러필터 기판의 블랙매트릭스의 역할을 하도록 한 액정표시장치를 나타내고 있다.
도면에 도시된 바와 같이, 상기와 같이 제작된 어레이 기판(110)은 컬러필터 기판(105)에 형성된 컬럼 스페이서(미도시)에 의해 일정한 셀갭이 유지되는 상태에서 상기 컬러필터 기판(105)과 합착하여 액정표시장치를 구성하게 된다.
이때, 상기 컬러필터 기판(105)은 투명한 컬러필터 기판(105) 위에 적, 녹 및 청색의 색상을 구현하는 다수의 서브-컬러필터(107)로 구성된 컬러필터와 상기 서브-컬러필터(107) 사이를 구분하고 액정층(190)을 투과하는 광을 차단하는 블랙매트릭스(106), 그리고 상기 액정층(190)에 전압을 인가하는 투명한 공통전극(108)으로 이루어져 있다.
상기 블랙매트릭스(106)는 화소들의 경계영역에 패터닝되어 액정표시장치 하부의 백라이트로부터 발생된 빛의 누설을 차단하고, 인접하는 화소들의 혼색을 방지하는 역할을 할 수 있다.
이때, 도면에는 도시하지 않았지만, 상기 컬러필터 상부에는 오버코트층(over coat layer)이 추가로 형성될 수 있으며, 상기 오버코트층은 상기 서브-컬러필터(106)들의 일부가 상기 블랙매트릭스(106)와 오버랩 됨에 따라 발생하는 단차를 제거하여 컬러필터의 상부 표면을 평탄화시키는 역할을 한다.
이때, 본 발명의 제 1 실시예의 경우에는 하부 어레이 기판(110)의 액티브패턴(124)과 데이터라인(117) 및 데이터패드라인(미도시) 하부에 불투명한 도전물질 로 이루어진 제 1 차광패턴(130')과 제 2 차광패턴(130") 및 제 3 차광패턴(미도시)이 형성되게 됨에 따라 전술한 액정표시장치 하부의 백라이트로부터 발생된 빛의 누설을 차단하는 블랙매트릭스(106)의 역할을 하게 된다. 그 결과 상기 컬러필터 기판(105)의 블랙매트릭스(106)는 그 마진(d')을 w폭만큼 줄일 수 있게 되어 실질적으로 개구율이 향상되는 효과를 제공하게 된다.
즉, 상기 컬러필터 기판(105)과 어레이 기판(110)의 합착시 오정렬이 발생하더라도 상기 블랙매트릭스(106)가 위치하는 어레이 기판(110)의 액티브패턴(124)과 데이터라인(117) 및 데이터패드라인 하부에 불투명한 도전물질로 이루어진 제 1 차광패턴(130')과 제 2 차광패턴(130") 및 제 3 차광패턴이 형성되어 있어 하부의 백라이트로부터 발생된 빛의 누설을 차단할 수 있게 된다.
참고로, 도면부호 d는 전술한 기존의 액정표시장치에 있어서 블랙매트릭스의 마진을 나타낸다.
전술한 바와 같이 상기 제 1 실시예의 액정표시장치는 상기 액티브패턴(124)과 데이터라인(117) 및 데이터패드라인 하부에 제 1 차광패턴(130')과 제 2 차광패턴(130") 및 제 3 차광패턴이 형성된 경우를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 본 발명은 차광패턴이 액티브패턴과 데이터라인 및 데이터패드라인 하부뿐만 아니라 게이트라인과 게이트패드라인 하부에도 형성된 경우에도 적용 가능하며, 이를 다음의 본 발명의 제 2 실시예를 통해 상세히 설명한다.
도 9는 본 발명의 제 2 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도로써, 게이트라인과 게이트패드라인 하부에도 차광패턴이 형성된 것을 제외하고는 상기 제 1 실시예에 따른 액정표시장치의 어레이 기판과 동일한 구성요소로 구성되어 있다.
도면에 도시된 바와 같이, 상기 제 2 실시예의 어레이 기판(210)에는 상기 어레이 기판(210) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(216)과 데이터라인(217)이 형성되어 있다. 또한, 상기 게이트라인(216)과 데이터라인(217)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 화소영역 내에는 상기 박막 트랜지스터에 연결되어 컬러필터 기판(미도시)의 공통전극과 함께 액정(미도시)을 구동시키는 화소전극(218)이 형성되어 있다.
상기 박막 트랜지스터는 상기 게이트라인(216)에 연결된 게이트전극(221), 상기 데이터라인(217)에 연결된 소오스전극(222) 및 제 1 콘택홀(240a)을 통해 상기 화소전극(218)에 전기적으로 접속한 드레인전극(223)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(221)에 공급되는 게이트 전압에 의해 상기 소오스전극(222)과 드레인전극(223) 간에 전도채널을 형성하는 액티브패턴(224)을 포함한다.
이때, 상기 본 발명의 제 2 실시예에 따른 박막 트랜지스터는 상기 게이트전극(221)이 상기 소오스전극(222)과 드레인전극(223) 및 액티브패턴(224) 상부에 위치하는 탑 게이트 방식인 것을 특징으로 한다.
또한, 본 발명의 제 2 실시예에 따른 어레이 기판(210)은 상기 액티브패 턴(224), 데이터라인(217), 게이트라인(216), 데이터패드라인(217p) 및 게이트패드라인(216p) 하부에 크롬과 같은 불투명한 도전물질로 이루어진 차광패턴(230)이 형성되어 있는 것을 특징으로 하며, 상기 차광패턴(230)은 상기 박막 트랜지스터영역, 데이터라인(117)영역, 게이트라인(116)영역, 데이터패드라인(117p)영역 및 게이트패드라인(216p)영역으로 빛이 투과되는 것을 차단하는 역할을 하게된다. 참고로, 도면부호 224'은 상기 차광패턴(230) 상부에 비정질 실리콘 박막으로 이루어진 비정질 실리콘 박막패턴을 나타낸다.
이때, 상기 화소영역 내에는 상기 게이트라인(216)에 대해 실질적으로 평행한 방향으로 공통라인(208l)이 배열되어 있으며, 상기 공통라인(208l)의 일부는 제 3 절연막(미도시)을 사이에 두고 그 상부의 화소전극(218)의 일부와 중첩하여 스토리지 커패시터(Cst)를 형성하게 된다.
이와 같이 구성된 상기 어레이 기판(210)의 가장자리 영역에는 상기 게이트라인(216)과 데이터라인(217)에 각각 전기적으로 접속하는 게이트패드전극(226p)과 데이터패드전극(227p)이 형성되어 있으며, 외부의 구동회로부(미도시)로부터 인가 받은 주사신호와 데이터신호를 각각 상기 게이트라인(216)과 데이터라인(217)에 전달하게 된다.
즉, 상기 게이트라인(216)과 데이터라인(217)은 구동회로부 쪽으로 연장되어 각각 해당하는 게이트패드라인(216p)과 데이터패드라인(217p)에 연결되며, 상기 게이트패드라인(216p)과 데이터패드라인(217p)은 상기 게이트패드라인(216p)과 데이터패드라인(217p)에 각각 전기적으로 접속된 게이트패드전극(226p)과 데이터패드전 극(227p)을 통해 구동회로부로부터 각각 주사신호와 데이터신호를 인가 받게 된다.
참고로, 도면부호 240b 및 240c는 각각 제 2 콘택홀 및 제 3 콘택홀을 나타내며, 이때 상기 데이터패드전극(227p)은 상기 제 2 콘택홀(240b)을 통해 상기 데이터패드라인(217p)과 전기적으로 접속하고 상기 게이트패드전극(226p)은 상기 제 3 콘택홀(240c)을 통해 상기 게이트패드라인(216p)과 전기적으로 접속하게 된다
여기서, 본 발명의 제 2 실시예에 따른 액정표시장치는 액티브패턴(224)과 데이터라인(217) 및 데이터패드라인(217p) 하부뿐만 아니라 게이트라인(216)과 게이트패드라인(216p) 하부에도 불투명한 도전물질로 이루어진 차광패턴(230)이 존재함에 따라 상기 제 1 실시예의 액정표시장치에 비해 상부 컬러필터 기판의 블랙매트릭스 마진을 더욱 줄일 수 있게 되며, 그 결과 개구율을 더욱 향상시킬 수 있게 된다.
도 10a는 일반적인 액정표시장치에 있어서, 상부 컬러필터 기판의 블랙매트릭스 구조를 개략적으로 나타내는 평면도이며, 도 10b는 도 9에 도시된 본 발명의 제 2 실시예에 따른 액정표시장치에 있어서, 상부 컬러필터 기판의 블랙매트릭스 구조를 개략적으로 나타내는 평면도이다.
도 10a에 도시된 바와 같이, 일반적인 액정표시장치는 상부 컬러필터 기판(5)에 하부 어레이 기판의 박막 트랜지스터영역과 게이트라인영역 및 데이터라인영역으로 하부의 백라이트 빛이 누설되는 것을 차단하기 위해 소정의 블랙매트릭스(6)가 형성되어 있다.
이때, 상기 블랙매트릭스(6)는 상기 컬러필터 기판(5)과 어레이 기판의 합착 시 발생하는 오정렬에 의한 빛샘 현상을 방지하기 위해 소정의 마진을 가지도록 형성되어 있다. 그 결과 일반적인 액정표시장치의 경우에는 상기 블랙매트릭스의 마진에 의해 개구율이 감소하게 된다.
도 10b에 도시된 바와 같이, 본 발명의 제 2 실시예에 따른 액정표시장치는 하부 어레이 기판의 박막 트랜지스터영역과 게이트라인영역 및 데이터라인영역에 불투명한 도전물질로 이루어진 차광패턴이 형성되어 있어 상부 컬러필터 기판(205)의 블랙매트릭스(206)가 적, 녹 및 청색의 서브-컬러필터를 구분하기 위한 최소한의 폭만을 가지도록 형성될 수 있다. 그 결과 상기 블랙매트릭스의 줄어든 마진폭만큼 개구율이 향상되게 된다.
상기 제 1 실시예 및 제 2 실시예는 액티브패턴으로 비정질 실리콘 박막을 이용한 비정질 실리콘 박막 트랜지스터를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 상기 액티브패턴으로 다결정 실리콘 박막을 이용한 다결정 실리콘 박막 트랜지스터에도 적용된다.
또한, 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자(Organic Light Emitting Diodes; OLED)가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도.
도 2a 내지 도 2e는 도 1에 도시된 액정표시장치에 있어서, 어레이 기판의 제조공정을 순차적으로 나타내는 단면도.
도 3은 도 2e에 도시된 어레이 기판과 컬러필터 기판이 합착하여 구성된 일반적인 액정표시장치를 개략적으로 나타내는 단면도.
도 4는 본 발명의 제 1 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.
도 5a 내지 도 5d는 도 4에 도시된 어레이 기판의 IVa-IVa'선과 IVb-IVb선 및 IVc-IVc선에 따른 제조공정을 순차적으로 나타내는 단면도.
도 6a 내지 도 6d는 도 4에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도.
도 7a 내지 도 7g는 도 5a 및 도 6a에 도시된 어레이 기판에 있어서, 본 발명의 제 1 실시예에 따른 제 1 마스크공정을 구체적으로 나타내는 단면도.
도 8은 도 5d에 도시된 어레이 기판과 컬러필터 기판이 합착하여 구성된 본 발명의 제 1 실시예에 따른 액정표시장치를 개략적으로 나타내는 단면도.
도 9는 본 발명의 제 2 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.
도 10a는 일반적인 액정표시장치에 있어서, 상부 컬러필터 기판의 블랙매트릭스 구조를 개략적으로 나타내는 평면도.
도 10b는 도 9에 도시된 본 발명의 제 2 실시예에 따른 액정표시장치에 있어서, 상부 컬러필터 기판의 블랙매트릭스 구조를 개략적으로 나타내는 평면도.
** 도면의 주요부분에 대한 부호의 설명 **
110,210 : 어레이 기판 116,216 : 게이트라인
117,217 : 데이터라인 118,218 : 화소전극
121,221 : 게이트전극 122,222 : 소오스전극
123,223 : 드레인전극 124,224 : 액티브패턴
130'~130'",230 : 차광패턴

Claims (15)

  1. 제 1 기판을 제공하는 단계;
    제 1 마스크공정을 통해 상기 제 1 기판의 박막 트랜지스터영역과 데이터라인영역 및 게이트라인영역에 각각 불투명한 도전물질로 제 1 차광패턴과 제 2 차광패턴 및 제 3 차광패턴을 형성하는 단계;
    상기 제 1 마스크공정을 이용하여 제 1 절연막이 개재되어 있는 상기 제 1 차광패턴 상부에 액티브패턴과 소오스/드레인전극을 형성하는 단계;
    상기 제 1 마스크공정을 이용하여 상기 제 1 절연막과 비정질 실리콘 박막패턴 및 n+ 비정질 실리콘 박막패턴이 개재되어 있는 상기 제 2 차광패턴 상부에 데이터라인을 형성하는 단계;
    제 2 마스크공정을 통해 제 2 절연막이 개재되어 있는 상기 제 1 기판의 액티브패턴 상부에 게이트전극을 형성하는 단계;
    상기 제 2 마스크공정을 이용하여 상기 제 1 절연막, 상기 비정질 실리콘 박막패턴, 상기 n+ 비정질 실리콘 박막패턴 및 상기 제 2 절연막이 순차적으로 개재되어 있는 상기 제 3 차광패턴 상부에 상기 데이터라인과 교차하여 화소영역을 정의하는 게이트라인을 형성하는 단계;
    상기 제 2 마스크공정을 이용하여 상기 제 2 절연막만이 개재되어 있는 상기 제 1 기판 상부의 화소영역 내에 공통라인을 형성하는 단계;
    상기 게이트전극과 게이트라인 및 공통라인이 형성된 제 1 기판 위에 제 3 절연막을 형성하는 단계;
    제 3 마스크공정을 통해 상기 제 3 절연막의 일부영역을 제거하여 상기 드레인전극의 일부를 노출시키는 콘택홀을 형성하는 단계;
    제 4 마스크공정을 이용하여 상기 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계; 및
    상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함하는 액정표시장치의 제조방법.
  2. 제 1 항에 있어서, 상기 제 1 마스크공정을 이용하여 상기 액티브패턴 위에 n+ 비정질 실리콘 박막으로 형성하되, 상기 액티브패턴의 소오스/드레인영역과 상기 소오스/드레인전극을 오믹-콘택시키는 오믹-콘택층을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  3. 제 1 항에 있어서, 상기 제 1 차광패턴은 상기 액티브패턴 하부에 상기 액티브패턴과 동일한 형태를 가지도록 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  4. 제 3 항에 있어서, 상기 제 2 차광패턴은 상기 데이터라인 하부에 상기 데이터라인보다 넓은 폭을 가지도록 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  5. 제 4 항에 있어서, 상기 제 3 차광패턴은 상기 게이트라인 하부에 상기 게이트라인보다 넓은 폭을 가지도록 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  6. 삭제
  7. 제 1 항에 있어서, 상기 공통라인의 일부는 상기 제 3 절연막이 개재되어 있는 상기 화소전극의 일부와 오버랩하여 스토리지 커패시터를 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  8. 제 1 항에 있어서, 상기 제 1, 제 2, 제 3 차광패턴과 대응하는 상기 제 2 기판에 상기 제 1, 제 2, 제 3 차광패턴보다 좁은 폭을 가지도록 블랙매트릭스를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  9. 제 1 기판의 박막 트랜지스터영역과 데이터라인영역 및 게이트라인영역에 각각 불투명한 도전물질로 구비된 제 1 차광패턴과 제 2 차광패턴 및 제 3 차광패턴;
    제 1 절연막이 개재되어 있는 상기 제 1 차광패턴 상부에 구비된 액티브패턴;
    상기 액티브패턴 상부에 구비되어 상기 액티브패턴의 소오스영역 및 드레인영역과 전기적으로 접속하는 소오스전극 및 드레인전극;
    상기 제 1 절연막과 비정질 실리콘 박막패턴 및 n+ 비정질 실리콘 박막패턴이 개재되어 있는 상기 제 2 차광패턴 상부에 구비된 데이터라인;
    제 2 절연막이 개재되어 있는 상기 액티브패턴 상부에 구비된 게이트전극;
    상기 제 1 절연막, 상기 비정질 실리콘 박막패턴, 상기 n+ 비정질 실리콘 박막패턴 및 상기 제 2 절연막이 순차적으로 개재되어 있는 상기 제 3 차광패턴 상부에 구비되어 상기 데이터라인과 교차하여 화소영역을 정의하는 게이트라인;
    상기 제 2 절연막만이 개재되어 있는 상기 제 1 기판 상부의 화소영역 내에 구비된 공통라인;
    상기 게이트전극과 게이트라인 및 공통라인이 구비된 제 1 기판 위에 구비된 제 3 절연막;
    상기 화소영역에 구비되며, 상기 제 3 절연막에 구비된 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극; 및
    상기 제 1 기판과 대향하여 합착하는 제 2 기판을 포함하는 액정표시장치.
  10. 제 9 항에 있어서, 상기 액티브패턴 위에 n+ 비정질 실리콘 박막으로 구비되며, 상기 액티브패턴의 소오스/드레인영역과 상기 소오스/드레인전극을 오믹-콘택시키는 오믹-콘택층을 추가로 포함하는 것을 특징으로 하는 액정표시장치.
  11. 제 9 항에 있어서, 상기 제 1 차광패턴은 상기 액티브패턴 하부에 상기 액티브패턴과 동일한 형태로 패터닝된 것을 특징으로 하는 액정표시장치.
  12. 제 11 항에 있어서, 상기 제 2 차광패턴은 상기 데이터라인 하부에 상기 데이터라인보다 넓은 폭을 가지도록 패터닝된 것을 특징으로 하는 액정표시장치.
  13. 제 12 항에 있어서, 상기 제 3 차광패턴은 상기 게이트라인 하부에 상기 게이트라인보다 넓은 폭을 가지도록 패터닝된 것을 특징으로 하는 액정표시장치.
  14. 제 9 항에 있어서, 상기 공통라인은 상기 제 3 절연막이 개재되어 있는 상기 화소전극의 일부와 오버랩하여 스토리지 커패시터를 구성하는 것을 특징으로 하는 액정표시장치.
  15. 제 9 항에 있어서, 상기 제 1, 제 2, 제 3 차광패턴과 대응하는 상기 제 2 기판에 구비되며, 상기 제 1, 제 2, 제 3 차광패턴보다 좁은 폭을 가지도록 패터닝된 블랙매트릭스를 추가로 포함하는 것을 특징으로 하는 액정표시장치.
KR20070110586A 2007-10-31 2007-10-31 액정표시장치 및 그 제조방법 KR101483024B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20070110586A KR101483024B1 (ko) 2007-10-31 2007-10-31 액정표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20070110586A KR101483024B1 (ko) 2007-10-31 2007-10-31 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090044467A KR20090044467A (ko) 2009-05-07
KR101483024B1 true KR101483024B1 (ko) 2015-01-16

Family

ID=40855024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20070110586A KR101483024B1 (ko) 2007-10-31 2007-10-31 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101483024B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101977158B1 (ko) 2012-03-07 2019-05-13 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
CN104485338B (zh) 2014-12-15 2017-06-20 京东方科技集团股份有限公司 阵列基板及制作方法、液晶显示面板和反射式液晶显示器
CN104865730A (zh) * 2015-05-26 2015-08-26 深圳市华星光电技术有限公司 一种液晶面板和阵列基板
KR102574600B1 (ko) * 2016-05-04 2023-09-05 엘지디스플레이 주식회사 표시장치
KR102506159B1 (ko) * 2017-12-22 2023-03-03 엘지디스플레이 주식회사 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0684946A (ja) * 1992-08-31 1994-03-25 Dainippon Printing Co Ltd アクティブマトリックス液晶表示装置およびその製造方法
JP2000122092A (ja) * 1998-10-19 2000-04-28 Sanyo Electric Co Ltd トランジスタアレイ基板及び液晶表示装置
KR20070072114A (ko) * 2005-12-30 2007-07-04 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0684946A (ja) * 1992-08-31 1994-03-25 Dainippon Printing Co Ltd アクティブマトリックス液晶表示装置およびその製造方法
JP2000122092A (ja) * 1998-10-19 2000-04-28 Sanyo Electric Co Ltd トランジスタアレイ基板及び液晶表示装置
KR20070072114A (ko) * 2005-12-30 2007-07-04 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법

Also Published As

Publication number Publication date
KR20090044467A (ko) 2009-05-07

Similar Documents

Publication Publication Date Title
KR101320494B1 (ko) 수평전계방식 액정표시장치 및 그 제조방법
KR100978263B1 (ko) 액정표시장치 및 그 제조방법
KR100978260B1 (ko) 액정표시장치 및 그 제조방법
KR101522241B1 (ko) 시야각 제어가 가능한 액정표시장치 및 그 제조방법
JP2008165240A (ja) 液晶表示装置及びその製造方法並びに２メタル積層構造の製造方法
KR100983716B1 (ko) 액정표시장치 및 그 제조방법
KR101483024B1 (ko) 액정표시장치 및 그 제조방법
KR101553940B1 (ko) 액정표시장치 및 그 제조방법
US8357937B2 (en) Thin film transistor liquid crystal display device
KR101201707B1 (ko) 액정표시장치 및 그 제조방법
KR20100069432A (ko) 액정표시장치 및 그 제조방법
KR101277221B1 (ko) 액정표시장치 및 제조방법
KR101331812B1 (ko) 액정표시장치 및 그 제조방법
KR101333594B1 (ko) 액정표시장치 및 그 제조방법
KR101432570B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101408257B1 (ko) 액정표시장치 및 그 제조방법
KR101697587B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101432571B1 (ko) 액정표시장치 및 그 제조방법
KR20080057035A (ko) 액정표시장치 및 그 제조방법
KR101622180B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101849572B1 (ko) 액정표시장치의 제조방법
KR101856209B1 (ko) 액정표시장치의 박막트랜지스터 및 그 제조방법
KR101206286B1 (ko) 액정표시장치의 제조방법
KR20080057034A (ko) 액정표시장치 및 그 제조방법
KR20070121266A (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 6