KR20060134810A - 기판의 표면 처리 방법 및 ⅲ-ⅴ족 화합물 반도체의 제조방법 - Google Patents

기판의 표면 처리 방법 및 ⅲ-ⅴ족 화합물 반도체의 제조방법 Download PDF

Info

Publication number
KR20060134810A
KR20060134810A KR1020060054843A KR20060054843A KR20060134810A KR 20060134810 A KR20060134810 A KR 20060134810A KR 1020060054843 A KR1020060054843 A KR 1020060054843A KR 20060054843 A KR20060054843 A KR 20060054843A KR 20060134810 A KR20060134810 A KR 20060134810A
Authority
KR
South Korea
Prior art keywords
substrate
washing
cleaning
board
treatment method
Prior art date
Application number
KR1020060054843A
Other languages
English (en)
Inventor
다카유키 니시우라
도모키 우에무라
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20060134810A publication Critical patent/KR20060134810A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Weting (AREA)

Abstract

본 발명은 Ⅲ-Ⅴ족 화합물 반도체로 이루어지는 기판을 스토이키오메트리로 하고, 에피텍셜 성장 후의 표면의 미소한 거칠기를 억제하는 기판의 표면 처리 방법 및 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법을 제공하는 것을 목적으로 한다.
Ⅲ-Ⅴ족 화합물 반도체로 이루어지는 기판을 준비하는 공정(S10)과, 기판을, pH를 2 이상 6.3 이하의 산성으로 조정하는 동시에 산화제를 첨가한 세정액에 의해 세정하는 세정 공정(S20)을 구비한다.
Ⅲ-Ⅴ족 화합물 반도체, 산성

Description

기판의 표면 처리 방법 및 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법{METHOD OF SURFACE TREATING SUBSTRATES AND METHOD OF MANUFACTURING III-V COMPOUND SEMICONDUCTORS}
도 1은 본 발명의 실시 형태 1에 있어서의 기판의 표면 처리 방법을 도시한 흐름도.
도 2는 본 발명의 실시 형태 2에 있어서의 기판의 표면 처리 방법을 도시한 흐름도.
도 3은 린스 공정에 있어서 사용되는 세정 장치를 도시한 단면 모식도.
도 4는 세정액의 pH와 에피택셜 후 헤이즈(Haze)의 관계를 도시한 도면.
<도면 주요 부분의 부호의 설명>
1 : 세정 욕조 3 : 초음파 발생 부재
7 : 제어부 11 : 세정액
9 : 기판 13 : 홀더
본 발명은 기판의 표면 처리 방법 및 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법에 관한 것이며, 보다 상세하게는 에피텍셜 성장 후의 표면 거칠기(roughness)를 저감할 수 있는 기판의 표면 처리 방법 및 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법에 관한 것이다.
Ⅲ-V족 화합물 반도체로 이루어지는 기판은 발광하는 특성과 전자의 이동 속도가 빠르다는 특성에 따라 반도체 레이저, LED 혹은 고속 디바이스 등에 널리 이용되고 있다. 통상, Ⅲ-V족 화합물 반도체로 이루어지는 기판의 제조 방법에 있어서, 표면 처리가 행하여진다. 그 표면 처리 방법으로서, 예컨대 일본특허공개 번호 제2001-189278호의 공보에 기재한 표면 처리 방법이나 일본특허공개번호 소화 제62-252140호의 공보에 기재한 InP 웨이퍼의 세정 방법이 개시되어 있다.
일본특허공개번호 제2001-189278호 공보에 개시된 표면 처리 방법은 화합물 반도체인 GaAs의 표면을 오존수로 표면 처리 후에 에피택셜층을 성장함으로써, 표면의 Si 또는 Si 화합물을 저감시키고 있다.
일본특허공개번호 소화 제62-252140호 공보에 개시된 InP 웨이퍼의 세정 방법은 InP의 표면을 인산-과산화수소-물(phosphoric-hydrogen peroxide-water)의 혼합액, 또는 불화수소-과산화수소-물(hydrogen fluoride-hydrogen peroxide-water)의 혼합액으로 처리를 하고 있다.
그러나, 일본특허공개공보 제2001-189278호에 개시된 통상의 오존수 처리에 의한 표면 처리 방법을 InP에 행할 경우에는, InP의 표면 거칠기가 작아지지 않는다. 그 이유는 이하와 같다. 오존수는 통상의 상태에서는 중성을 나타낸다. 중성의 오존수(neutral ozonated water)로 표면 처리를 하면, Ⅲ-Ⅴ족 화합물 표면의 스토이키오메트리(stoichiometry;화학 양론적 조성)가 최적이 아니기 때문에, 기판에서 Ⅲ족이 풍부해진다. 이 때문에, 에피택셜(에피) 성장시에 Ⅲ족 산화물이 에피텍셜 성장을 방해하기 쉽기 때문에 표면 거칠기가 증가한다.
또한, 일본특허공개공보 제2001-189278호에 개시된 GaAs의 표면을 오존수로 표면 처리하면, 에피텍셜 성장 후의 표면의 미소한 거칠기인 헤이즈(Haze)가 에피텍셜 성장 전과 비교하여 커지는 경우가 많다. 그 이유는 이하와 같다. Ga는 오존수에 의해 산화되기 쉬운 성질을 갖고 있기 때문에, 미세한 산화물을 생성한다. 이 미세한 산화물이 생성되면, 에피텍셜 성장시에 상기 산화물이 에피텍셜 성장을 저해하기 때문에, 표면이 거칠어지기 쉽다.
또한, 일본특허공개공보 소화 제62-252140호에 개시된 InP의 표면을 인산-과산화수소-물의 혼합액, 또는 불화수소-과산화수소-물의 혼합액으로 처리하는 InP 웨이퍼의 세정 방법에 있어서, 에피텍셜 성장 후 표면의 미소한 거칠기가 증가한다. 그 이유는 이하와 같다. 일본특허공개공보 소화 제62-252140호에서 이용되고 있는 산계의 처리액에서 산 농도가 너무 높다(pH가 너무 낮아짐). 이 때문에, 표면에 V족의 미세한 산화물이 생성되어, 에피텍셜 성장을 저해한다. 이것이 에피텍셜 성장 후의 InP 표면의 헤이즈(Haze)가 증가하는 원인이 된다. 그리고, 과산화수소수의 농도가 너무 높기 때문에, 표면의 산화물의 불균일 또는 표면에 부착되어 있는 이물에 의해 국소적인 심한 반응이 발생하여, 이것에 의한 미소한 표면 요철(irregularities)이 발생될 수 있다. 또한, 중성 또는 알칼리성에서는 원래의 표면에 생성되어 있는 Ⅲ족 산화물을 제거할 수 없고, 이것이 에피택셜 성장을 저 해하여, 표면의 미소한 거칠기가 더 커진다. 이러한 표면의 미소한 거칠기는 예컨대 HEMT 등의 고속 디바이스에서 고순도 채널층을 통하여 이동하는 전자의 이동에 장해가 되며, 전기 특성을 악화시킨다.
본 발명은, 상기와 같은 과제를 해결하기 위해 이루어진 것이며, 본 발명의 목적은 Ⅲ-Ⅴ족 화합물 반도체로 이루어지는 기판을 스토이키오메트리로 하고, 에피텍셜 성장 후의 표면의 미소한 거칠기를 억제하는 기판의 표면 처리 방법 및 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법을 제공하는 것이다.
본 발명에 따른 기판의 표면 처리 방법은, Ⅲ-Ⅴ족 화합물 반도체로 이루어지는 기판을 준비하는 공정과, 상기 기판을, pH가 2 이상 6.3 이하의 산성으로 조정되고 산화제가 첨가된 세정액에 의해 세정하는 세정 공정을 포함한다.
본 발명에 따른 기판의 표면 처리 방법은, pH를 2 이상 6.3 이하로 함으로써, 기판의 표면을 스토이키오메트리의 상태로 할 수 있다. 그 때문에, 기판 표면의 헤이즈(Haze)를 저감할 수 있다. 또한, 세정액을 산화제를 첨가한 초순수로 함으로써, 세정 능력을 향상시킬 수 있다.
바람직하게, 본 발명에 따른 기판의 표면 처리 방법에 있어서, 기판을 준비하는 공정에서는 인듐을 5 질량% 이상 함유하는 기판을 준비하는 단계이다.
본 발명에 따른 기판의 표면 처리 방법에 있어서, 인듐을 함유하는 Ⅲ-Ⅴ족 화합물 반도체로 이루어지는 기판의 표면 처리 방법은, 특히 기판을 스토이키오메 트리로 하여, 표면의 미소한 거칠기를 억제할 수 있다.
본 발명에 따른 기판의 표면 처리 방법에 있어서, 바람직하게는, 세정 공정에서의 세정시간이 5초 이상 60초 이하이다.
본 발명에 따른 기판의 표면 처리 방법에 있어서, 단시간에 처리를 행하여지는 경우에도, Ⅲ-Ⅴ족 화합물 반도체로 이루어지는 기판을 스토이키오메트리로 하여, 표면의 미소한 거칠기를 억제할 수 있다. 또한, 단시간에 처리를 행할 수 있기 때문에, 처리액 비용을 삭감할 수 있고, 생산성의 향상을 도모할 수 있다.
바람직하게, 본 발명에 따른 기판의 표면 처리 방법에 있어서, 세정 공정에 앞서, 알칼리성 세정액을 이용하여 기판을 세정하는 프리 세정 공정을 포함한다.
본 발명에 따른 기판의 표면 처리 방법에 있어서, 프리 세정 공정에 있어서, 알칼리성 세정액을 이용함으로써, 미립자를 제거할 수 있다.
바람직하게, 본 발명에 따른 기판의 표면 처리 방법에 있어서, 프리 세정 공정은 기판을 순수로 세정하는 수세 공정을 포함한다.
본 발명에 따른 기판의 표면 처리 방법에 있어서, 순수로 세정함으로써, 알칼리성 세정액이 잔류되지않으므로, 이에 따라 중화 반응과 같은 불안정한 반응이 산 세정시에 방지되고, 산 세정 효과가 방해받지 않음으로써, 산 세정 시간이 단축될 수 있다.
바람직하게, 본 발명에 따른 기판의 표면 처리 방법에 있어서, 세정 공정은 기판을 순수에 의해 세정하는 린스 공정을 포함한다.
바람직하게, 본 발명에 따른 기판의 표면 처리 방법에 있어서, 린스 공정은 순수에 초음파를 인가하는 단계를 포함한다.
본 발명에 따른 기판의 표면 처리 방법에 있어서, 기판 표면에서의 미립자의 부착을 억제할 수 있다.
본 발명의 Ⅲ-V족 화합물 반도체의 제조 방법은, 상기한 기판의 표면 처리 방법을 실시하는 공정과, 표면 처리 방법을 실시하는 공정 후 기판의 표면 상에 성막 처리를 실시하는 공정을 포함한다.
본 발명의 Ⅲ-V족 화합물 반도체의 제조 방법은, 기판 표면을 스토이키오메트리로 하여, 표면의 미소한 거칠기를 억제할 수 있는 Ⅲ-Ⅴ족 화합물 반도체를 제조할 수 있다.
이하, 도면에 기초하여 본 발명의 실시 형태 및 실시예를 설명한다. 또한, 이하의 도면에 있어서 동일 또는 해당하는 부분에는 동일한 참조 부호를 붙여 그 설명은 반복하지 않는다.
실시 형태 1
도 1은 본 발명의 실시 형태 1에 있어서의 기판의 표면 처리 방법을 도시하는 흐름도이다. 도 1을 참조하여, 본 발명의 실시 형태 1에 있어서의 기판의 표면 처리 방법을 설명한다.
도 1에 도시하는 바와 같이, 실시 형태 1에 있어서의 기판의 표면 처리 방법에서는 우선 Ⅲ-Ⅴ족 화합물로 이루어지는 기판을 준비하는 기판 준비 공정(S10)을 실시한다. 준비된 기판은 예컨대, 벌크 결정 또는 벌크 결정 등으로 이루어지는 기판 상에 형성된 박막일 수도 있다.
그 후, 세정 공정(S20)을 실시한다. 이 세정 공정(S20)에서는 pH를 2 이상6.3 이하의 산성으로 조정하는 동시에 산화제를 첨가한 세정액에 의해 세정한다. 또한, 세정액은 초순수로 이루어지는 세정액(pH를 2 이상 6.3 이하의 산성으로 조정하는 동시에 산화제를 첨가한 초순수로 이루어지는 세정액)을 이용하는 것이 바람직하다. 초순수로 이루어지는 세정액을 이용함으로써, 금속 등의 불순물로부터 기판의 표면이 오염되는 것을 방지할 수 있다.
세정액 pH의 조정에는 무기산(inorganic acid), 유기산(organic acid) 및 수용성 산성 가스(water-soluble acid gas)로 이루어지는 군으로부터 선택되는 적어도 하나를 초순수에 함유시키는 것이 바람직하다. 유기산으로서는, 예컨대 포름산(formic acid), 초산(acetic acid), 수산(oxalic acid), 젖산(lactic acid), 사과산(malic acid) 및 시트르산(citric acid) 등을 이용하는 것이 바람직하다. 유기산은 약산성이기 때문에, 세정액의 pH를 4 정도로 조정하는 것이 용이하기 때문이다. 수용성 산성 가스서는 예컨대 탄산 가스, 염화수소 가스(HCI), 불화수소 가스(HF) 등을 이용하는 것이 바람직하다.
또한, 산화제로서는, 예컨대 과산화수소수를 이용할 수 있다. 산화제의 농도로서는, 예컨대 5 ppm 이상 1 질량% 이하, 보다 바람직하게는 10 ppm 이상 0.5 질량% 이하이다. 산화제의 농도가 5 ppm보다도 낮으면 세정 능력이 저감하기 때문이다. 한편, 산화제의 농도가 1 질량%보다도 높으면, 산화제가 표면의 산화물, 유기물 또는 미립자 등과 반응할 수 있으며, 이에 따라 표면에 국소적으로 요철이 발생하기 때문이다.
또한, 세정 시간은 특별히 한정되지 않지만, 5초 이상 60초 이하인 것이 바람직하다. 단시간으로 처리를 행하면, 세정액 비용을 삭감할 수 있고, 생산성의 향상을 도모할 수 있기 때문이다.
또한, 세정액의 온도는 특별히 한정되지 않지만, 실온으로 하는 것이 바람직하다. 실온으로 함으로써, 기판의 표면 처리를 행하는 설비를 간략화할 수 있기 때문이다.
다음에, 세정 공정(S20)이 종료한 기판에 대하여 성막 처리(에피텍셜 성장)를 행하는 후처리 공정(S30)을 실시한다. 후처리 공정(S30)에서는 Ⅲ-Ⅴ족 화합물 반도체로 이루어지는 기판 표면상에, 예컨대 소정의 막을 형성하는 성막 처리 등이 실시된다. 그리고, 복수의 소자를 기판상에 형성하는 것이 바람직하다. 이러한 경우, 소정의 구조를 기판 표면 상에 형성한 후에 기판을 개개의 소자로 분할하는 예컨대 다이싱 공정을 수행함으로써, 기판이 다수개의 소자로 분할된다. 이에 따라, Ⅲ-Ⅴ족 화합물 반도체를 이용한 소자를 얻을 수 있다. 이와 같은 소자는 예컨대, 리드 프리임 등에 탑재된다. 그리고, 와이어 본딩 공정 등을 실시함으로써, 상기 소자를 이용한 반도체 장치를 얻을 수 있다.
또한, 기판이 Ⅲ-V족 화합물 반도체로 이루어진 기판인 경우 특별히 한정되는 것은 아니지만, 인듐(In)을 5 질량% 이상 함유하는 기판인 것이 바람직하다. 예컨대, InP, InAs, InSb 혹은 InN 등의 화합물 반도체를 이용할 수 있다. 이들의 Ⅲ-Ⅴ족 화합물 반도체로 이루어지는 기판은, 실시 형태 1에 있어서의 기판의 표면 처리 방법을 행하면, 제거하기 어려운 In 산화물을 용해함으로써 표면을 보다 스토 이키오메트리의 상태로 하여 표면의 헤이즈(Haze)를 보다 저감할 수 있고, 세정 능력을 보다 향상시킬 수 있기 때문이다.
이상 설명한 바와 같이, 본 발명의 실시 형태 1에 있어서의 기판의 표면 처리 방법은 Ⅲ-Ⅴ족 화합물 반도체로 이루어지는 기판을 준비하는 공정(S10)과, 기판을 pH를 2 이상 6.3 이하의 산성으로 조정하는 동시에 산화제를 첨가한 세정액에 의해 세정하는 세정 공정(S20)을 포함하고 있다. pH가 산성측인 쪽이 스토이키오메트릭이기 때문에, pH를 2 이상 6.3 이하로 함으로써, 기판 표면을 스토이키오메트리의 상태로 할 수 있다. 그 결과, 에피텍셜 성장 후의 기판 표면의 헤이즈(Haze)가 저감될 수 있다. 또한, 산화제가 세정액에 첨가됨으로써, 세정 능력이 향상될 수 있다.
실시 형태 2
도 2는 본 발명의 실시 형태 2에 있어서의 기판의 표면 처리 방법을 도시하는 흐름도이다. 도 2를 참조하여, 본 발명의 실시 형태 2에 있어서의 기판의 표면 처리 방법에 대해서 설명한다.
도 2에 도시하는 바와 같이, 실시 형태 2에 있어서의 기판의 표면 처리 방법(세정 방법)은 기본적으로는 본 발명의 실시 형태 1에 있어서의 기판의 표면 처리 방법과 동일한 구성을 구비한다.
상세하게는 프리 세정 공정(S40)에서는 세정 공정(S20)에 앞서, 알칼리성 세정액을 이용하여 기판을 세정한다. 또한, 프리 세정 공정(S40)은 약액 세정 공정, 수세 공정(순수 린스 공정) 및 건조 공정을 포함할 수 있다. 약액 세정 공정 및 수세 공정(순수 린스 공도)은 필요에 따라 복수 회 반복될 수 있다.
프리 세정 공정(S40)에서는 Ⅲ-Ⅴ족 화합물 반도체로 이루어지는 기판 표면으로부터 불순물을 제거하기 위해, 임의의 방법을 이용할 수 있다. 예컨대, 프리 세정 공정(S40)에서는 알칼리성 세정액을 이용한다. 알칼리성 세정액으로서, 수산화나트륨(NaOH) 수용액, 수산화칼륨(KOH) 수용액, 암모니아수, 아민류를 함유하는 세정액으로 이루어지는 군으로부터 선택되는 하나를 함유하는 것이 바람직하다. 알칼리성 세정액은 표면의 미립자 등의 제거 효과가 있기 때문이다.
상기에서 설명한 바와 같이, 본 발명의 실시 형태 2에 있어서의 기판의 표면 처리 방법은, 세정 공정(S20)에 앞서, 알칼리성 세정액을 이용하여 기판을 세정하는 프리 세정 공정(S40)을 포함하고, 프리 세정 공정(S40)에는 기판을 순수로 세정하는 수세 공정(순수 린스 정도)이 포함될 수 있다. 그 결과, 프리 세정 공정(S40)에 있어서, 알칼리성 세정액을 이용하여 미립자를 제거할 수 있다. 또한, 알칼리성 세정액이 프리 세정 공정에 사용될지라도, 수세 공정에 있어서, 순수 세정액이 알칼리성 세정액을 잔류시키지 않기 때문에 에피텍셜 서장 후 기판의 표면에서 헤이즈(Haze)가 감소된다.
실시 형태 3
도 2를 참조하여, 본 발명의 실시 형태 3에 있어서의 기판의 표면 처리 방법에 대해서 설명한다. 도 2에 도시하는 바와 같이, 실시 형태 3에 있어서의 기판의 표면 처리 방법(세정 방법)은 기본적으로는 본 발명의 실시 형태 2에 있어서의 기판의 표면 처리 방법과 동일한 구성을 포함한다.
상세하게는 세정 공정(S20)은 기판을 순수에 의해 세정하는 린스 공정을 포함하고, 린스 공정에서는 순수에 초음파를 인가하고 있다. 린스 공정에 있어서는 예컨대 도 3에 도시하는 바와 같은 초음파 장치를 이용하여 세정액에 진동(또는 요동)을 가한다.
보다 상세하게는, 세정 공정(S20)은 약액 세정 공정, 린스 공정 및 건조 공정을 포함할 수 있다. 약액 세정 공정 및 린스 공정은 필요에 따라 다수회 반복될 수 있다.
도 3은 린스 공정에 있어서 사용되는 처리 장치를 도시하는 단면 모식도이다. 도 3을 참조하여, 본 발명에 있어서의 기판의 표면 처리 방법에 이용되는 처리장치를 설명한다.
도 3에 도시하는 바와 같이, 처리 장치는 린스액으로서의 세정액(11)을 유지하기 위한 세정 욕조(1)와, 세정 욕조(1)의 저면에 설치된 초음파 발생 부재(3)와, 초음파 발생 부재(3)와 접속되어, 초음파 발생 부재(3)를 제어하기 위한 제어부(7)를 구비한다. 세정 욕조(1)의 내부에는 세정액(11)이 담겨있다. 또한, 세정액(11)에는 다수개의 기판(9)을 받치기 위한 홀더(13)가 침지되어 있다. 홀더(13)에는 세정 대상인 다수개의 Ⅲ-Ⅴ족 화합물 반도체로 이루어지는 기판(9)이 유지되어 있다. 세정 욕조(1)의 저면에는 초음파 발생 부재(3)가 배치되어 있다.
린스 공정에 있어서 기판의 세정을 행할 때에는, 도 3에 도시하는 바와 같이 세정 욕조(1)의 내부에 소정의 세정액(11)을 공급하고, 홀더(13)에 유지된 기판(9)을 홀더(13)와 함께 세정액(11)에 침지시킨다. 상기한 바와 같은 방법으로, 기 판(9)의 표면을 세정액(11)에 의해 세정할 수 있다.
또한, 이 때, 초음파 발생 부재(3)를 제어부(7)에 의해 제어함으로써 초음파를 발생시킬 수도 있다. 그 때문에, 세정액(11)에 초음파가 인가된다. 이에 따라, 세정액(11)이 진동하기 때문에 기판(9)으로부터 불순물이나 미립자를 제거하는 효과를 높일 수 있다. 또한, 세정 욕조(1)를 XY 스테이지 등 요동 가능한 부재 상에 배치하여 상기 부재를 요동시킴으로써, 세정 욕조(1)를 요동시켜 내부의 세정액(11)을 교반(요동)할 수도 있다. 또는 기판(9)을 홀더(13)마다 수작업 등에 의해 흔듦으로써 세정액(11)을 교반(요동)할 수도 있다.
이 경우도, 초음파의 인가와 마찬가지로 기판(9)으로부터 불순물이나 미립자를 제거하는 효과를 높일 수 있다.
상기에서 설명한 바와 같이, 본 발명의 실시 형태 3에 있어서의 기판의 표면 처리 방법에 있어서, 세정 공정은 기판을 순수에 의해 세정하는 린스 공정을 포함하고, 린스 공정에서는 순수에 초음파를 인가하고 있다. 그 때문에, 산성의 세정액(린스액)을 이용함으로써 미립자가 부착되기 쉬운 상태임에도 불구하고, 초음파를 인가한 순수를 함유하는 세정액으로 기판을 세정함으로써, 기판 표면에서의 미립자의 부착을 저감할 수 있다. 또한, 도 3에 도시한 처리 장치는 다른 세정 공정 등에도 유용할 수 있다.
[ 실시예 ]
본 발명에 의한 기판의 표면 처리 방법의 효과를 확인하기 위해, 이하의 실시예 1∼5 및 비교예 1∼3과 같은 시료를 준비하여, 시료 표면의 미소한 거칠기 및 세정 공정의 전후에 있어서의 시료 표면에서의 미립자 수를 각각 측정한다. 하기에서, 준비한 시료, 측정 방법 및 측정 결과에 대해서 설명한다.
세정액의 준비
우선, Ⅲ-Ⅴ족 화합물 반도체 표면의 스토이키오메트리를 최적화하기 위해 pH가 2 이상 6.3 이하인 세정액을 준비한다. 구체적으로는, pH 조정제(調整劑)를 첨가하여 하기의 세정액을 준비한다. 이 세정액에 각각 산화제를 첨가한다. pH 조정제 및 산화제에 대해서 실시예 1∼5 및 비교예 1∼3에서는 각각 하기한 재료를 이용한다. 이 세정액의 pH는 pH6.97과 pH4.0의 표준액을 이용하여 교정한 pH 농도 측정계를 이용하여 측정한다.
실시예 1에 있어서의 시료의 제작
우선, 기판 준비 공정(S10)을 행한다. 구체적으로는, Ⅲ-Ⅴ족 화합물 반도체 결정으로서, Fe 도핑 InP 결정을 이용한다. 이 InP 결정으로서, 외형Φ 50 mm(외형이 원통형이며, 그 원통의 직경이 50 mm)의 InP 결정을 준비한다. 그리고, 이 결정을 (100)± 0.1°의 면 방위로 와이어 소스(wire-saw) 슬라이스하고, 이 기판을 경질 연마재인 SiC 연마 파우더를 이용하여 랩핑한 후, 황산, 질산, 염산, 과산화수소 등의 산 및 산화제를 이용한 액으로 에칭한다. 그 후, 한쪽 면은 Br-메탄올로 마무리하고 폴리싱한다. 마직막 폴리싱 공정에서, 기판은 테레빈(turpentine)으로부터 정제된 왁스를 이용하여 유리제의 연마 정반에 부착된다.
다음에, 프리 세정 공정(S40)을 행한다. 구체적으로는, 마무리 폴리싱 후, 알칼리 세제로 표면 세정을 행한 후 수세 세정하고, 연마 정반으로부터 박리한다. 그 후, 기판을 유기 용제로 세정하여 알칼리 세정한다.
다음에, 세정 공정(S20)을 행한다. 구체적으로는, 탈기한 순수에 산화제로서 순수의 전기 분해로 발생시킨 오존 가스(농도 15 ppm∼40 ppm)와, pH 조정제로서 탄산 가스를 pH4가 되도록 첨가한다. 그리고, 그 pH가 조정된 오존수를 공급하는 세정조에서, 전술한 InP 기판에 대해서 1분간 세정을 실시한다. 다음에, 린스 공정으로서, 17.5 MΩ·cm∼18.2 MΩ·cm의 순수에 초음파를 인가하지 않고 상기 기판을 3분간 세정한다. 그 후, 기판을 이소프로필 알코올(isopropyl alcohol)의 증기 중에서 건조시킨다.
그리고, 후처리 공정(S30)을 행한다. 구체적으로는, 이 기판에 MOCVD(metal organic CVD) 장치에 의해 에피텍셜 성장을 수행한다. 실시예 1에서는 Fe 도핑 InP 기판 상에 InP 층을 약 2 ㎛ 성장시킨 후, InGaAs 층을 약 4 ㎛ 성장시키고, 그 위에 InP 층을 약 1 ㎛ 성장시켰다.
실시예 2에 있어서의 시료의 제작
우선, 기판 준비 공정(S10)을 행한다. 구체적으로는, Ⅲ-Ⅴ족 화합물 반도체로 이루어지는 결정으로서, Fe 도핑 InP 결정을 이용한다. 이 InP 결정으로서, 외형Φ 50 mm(외형이 원통형이며, 그 원통의 직경이 50 mm)의 InP 결정을 준비한다. 그리고, 이 결정을 (100)±0.1°의 면 방위로 와이어 소스(wire-saw) 슬라이스하고, 이 기판을 경질 연마재인 Al2O3 연마 파우더를 이용하여 립핑한 후, Br-메탄올액으로 에칭한다. 그 후, 한쪽 면은 산성 콜로이달 실리카와 산화제를 이용하 여 폴리싱한다.
다음에, 프리 세정 공정(S40)을 행한다. 구체적으로는, 폴리싱 후, 수세 세정하여 산 세정 및 알칼리 세정한다. 그 후, 원심식 건조기로 건조한다.
다음에, 세정 공정(S20)을 행한다. 구체적으로는, 순수로 희석한 0.5%의 과산화수소수에, pH 조정제로서 염산을 첨가한다. 즉, 초순수에 과산화수소수 및 염산을 첨가하여 pH2가 되도록 세정액을 조정한다. 그리고, 웨이퍼를 회전 가능한 스테이지에 세팅하여 500 rpm으로 회전하고, 그 동안 세정액을 8초간 분사한다. 다음에, 린스 공정으로서, 초음파를 인가하지 않은 순수로 20초 동안 수세한 후, 기판을 1500 rpm의 회전수로 회전시켜 수분을 날려 건조시킨다.
그리고, 후처리 공정(S30)을 행한다. 이 공정(S30)은 실시예 1과 동일하게 실시하였기 때문에, 그 설명은 반복하지 않는다.
실시예 3에 있어서의 시료의 제작
우선, 기판 준비 공정(S10)을 행한다. 구체적으로는 Ⅲ-Ⅴ족 화합물 반도체로 이루어지는 결정으로서, Fe 도핑 InP 결정을 이용한다. 이 InP 결정으로서, 외형Φ 50 mm(외형이 원통형이며, 그 원통의 직경이 50 mm)의 InP 결정을 준비한다. 그리고, 이 결정을 (100)±0.1°의 면 방위로 와이어 소스(wire-saw) 슬라이스하고, 이 기판을 경질 연마재인 산화 세륨계 연마 파우더를 이용하여 랩핑한 후, 왕수(aqua regia)로 에칭한다.
그 후, 한쪽 면은 유기산과 염소계 산화제를 함유한 콜로이달 실리카를 이용하여 폴리싱한다.
다음에, 프리 세정 공정(S40)을 행한다. 이 공정(S40)은 실시예 2와 동일하기 때문에, 그 설명은 반복하지 않는다.
다음에, 세정 공정(S20)을 행한다. 구체적으로는, 탄산 가스로 pH 6.3으로 조정한 오존수를 세정액으로 사용한다. 그리고, 웨이퍼를 회전 가능한 스테이지에 세트하여 100 rpm으로 회전하고, 그 동안 세정액을 30초간 분사한다. 다음에, 린스 공정으로서, 초음파를 인가하지 않은 순수로 20초 동안 수세한 후, 기판을 3000 rpm의 회전수로 회전시켜 수분을 날려 건조시킨다.
그리고, 후처리 공정(S30)을 행한다. 이 공정(S30)은 실시예 1과 동일하게 실시하였기 때문에, 그 설명은 반복하지 않는다.
실시예 4에 있어서의 시료의 제작
우선, 기판 준비 공정(S10)을 행한다. 이 공정(S10)은 실시예 1과 동일하게 실시하였기 때문에, 그 설명은 반복하지 않는다.
다음에, 프리 세정 공정(S40)을 행한다. 이 공정(S40)은 실시예 1과 동일하게 실시하였기 때문에, 그 설명은 반복하지 않는다.
다음에, 세정 공정(S20)을 행한다. 구체적으로는, 초순수에 pH 조정제로서 HF(불화수소)를 첨가하여 pH가 2.4가 되도록 조정하고, 산화제로서 순수로 희석한 0.5%의 과산화수소수를 첨가하여 세정액을 제작한다. 그리고, 그 세정액을 공급하는 세정조에서, 전술한 InP 기판에 대해서 30초간 세정을 실시한다. 다음에, 린스 공정으로서, 초음파를 인가하지 않은 순수로 20초간 수세한 후, 기판을 3000 rpm의 회전수로 회전시켜 수분을 날려 건조시킨다.
또한, 실시예 4에 대해서는 린스 공정으로서, 초음파를 인가한 순수로 20초간 세정한 것도 제작한다.
그리고, 후처리 공정(S30)을 행한다. 이 공정(S30)은 실시예 1과 동일하게 실시하였기 때문에, 그 설명은 반복하지 않는다.
실시예 5에 있어서의 시료의 제작
우선, 기판 준비 공정(S10)을 행한다. 이 공정(S10)은 실시예 2와 동일하게 하여 실시하였기 때문에, 그 설명은 반복하지 않는다.
다음에, 프리 세정 공정(S40)을 행한다. 이 공정(S40)은 실시예 2와 동일하게 실시하였기 때문에, 그 설명은 반복하지 않는다.
다음에, 세정 공정(S20)을 행한다. 구체적으로는, 초순수에 pH 조정제로서 사과산을 첨가하여 pH가 5.0이 되도록 조정하고, 산화제로서 순수로 희석한 0.5%의 과산화수소수를 첨가하여 세정액을 제작한다. 그리고, 그 세정액을 공급하는 세정조에서 전술한 InP 기판에 대해서 30초간 세정을 실시한다. 다음에, 린스 공정으로서, 초음파를 인가하지 않은 순수로 20초간 수세한 후, 기판을 3000 rpm의 회전수로 회전시켜 수분을 날려 건조시킨다.
그리고, 후처리 공정(S30)을 행한다. 이 공정(S30)은 실시예 1과 동일하게 실시하였기 때문에, 그 설명은 반복하지 않는다.
비교예 1에 있어서의 시료의 제작
우선, 기판 준비 공정(S10)을 행한다. 이 공정(S10)은 실시예 3과 동일하게 실시하였기 때문에, 그 설명은 반복하지 않는다.
다음에, 프리 세정 공정(S40)을 행한다. 이 공정(S40)은 실시예 3과 동일하게 실시하였기 때문에, 그 설명은 반복하지 않는다.
다음에, 세정 공정(S20)을 행한다. 구체적으로는, 초순수에 pH 조정제로서 황산을 첨가하여 pH가 1.0이 되도록 조정하고, 산화제로서 순수로 희석한 0.5%의 과산화수소물을 첨가하여 세정액을 제작한다. 그리고, 그 세정액을 공급하는 세정조에서, 전술한 InP 기판에 대해서 30초간 세정을 실시한다. 다음에, 린스 공정으로서, 초음파를 인가하지 않은 순수로 20초간 수세한 후, 기판을 3000 rpm의 회전수로 회전시켜 수분을 날려 건조시킨다.
그리고, 후처리 공정(S30)을 행한다. 이 공정(S30)은 실시예 1과 동일하게 실시하였기 때문에, 그 설명은 반복하지 않는다.
비교예 2에 있어서의 시료의 제작
우선, 기판 준비 공정(S10)을 행한다. 이 공정(S10)은 실시예 1과 동일하게 실시하였기 때문에, 그 설명은 반복하지 않는다.
다음에, 프리 세정 공정(S40)을 행한다. 이 공정(S40)은 실시예 1과 동일하게 실시하였기 때문에, 그 설명은 반복하지 않는다.
다음에, 세정 공정(S20)을 행한다. 구체적으로는, pH 조정제를 이용하지 않고 순수(pH가 6.4)에 산화제로서 순수로 희석한 0.5%의 과산화수소물을 첨가하여 세정액을 제작한다. 그리고, 그 세정액을 공급하는 세정조에서, 전술한 InP 기판에 대해서 30초간 세정을 실시한다. 다음에, 린스 공정으로서 초음파를 인가하지 않은 순수로 20초간 수세한 후, 기판을 3000 rpm의 회전수로 회전시켜 수분을 날려 건조시킨다.
그리고, 후처리 공정(S30)을 행한다. 이 공정(S30)은 실시예 1과 동일하게 실시하였기 때문에, 그 설명은 반복하지 않는다.
비교예 3에 있어서의 시료의 제작
우선, 기판 준비 공정(S10)을 행한다. 이 공정(S10)은 실시예 2와 동일하게 실시하였기 때문에, 그 설명은 반복하지 않는다.
다음에, 프리 세정 공정(S40)을 행한다. 이 공정(S40)은 실시예 2와 동일하게 실시하였기 때문에, 그 설명은 반복하지 않는다.
다음에, 세정 공정(S20)을 행한다. 구체적으로는 초순수에 pH 조정제로서 암모니아를 첨가하여 pH가 9.5가 되도록 조정하고, 산화제로서 순수로 희석한 0.5%의 과산화수소수를 첨가하여 세정액을 제작한다. 그리고, 그 세정액을 공급하는 세정조에서, 전술한 InP 기판에 대해서 30초간 세정을 실시한다. 다음에, 린스 공정으로서, 초음파를 인가하지 않은 순수로 20초간 수세한 후, 기판을 3000 rpm의 회전수로 회전시켜 수분을 날려 건조시킨다.
그리고, 후처리 공정(S30)을 행한다. 이 공정(S30)은 실시예 1과 동일하게 실시하였기 때문에, 그 설명은 반복하지 않는다.
에피텍셜 후 헤이즈(Haze)의 측정
에피텍셜 성장시킨 후의 실시예 1, 2 및 비교예 1의 기판에 대해서 표면의 미소한 거칠기인 헤이즈(Haze)를 측정한다. 헤이즈(Haze) 측정에는 KLA Tencor사의 Surfscan 6220을 사용한다. 그 장치의 설정에 있어서, 범위는 최대(max)시 50 ppm이고, 엣지 익스클루전(edge exclusion)은 2 mm로 하여 측정한다. 또한, 헤이즈(Haze)는 에피택셜 후의 헤이즈 평균값(Haze Average)으로 한다. 그 결과를 도 4에 나타낸다.
퍼티클 수의 측정
초음파를 인가한 순수로 세정하는 린스 공정을 행한 실시예 4의 기판 및 초음파를 인가하지 않은 순수로 세정한 린스 공정을 행한 실시예 4의 기판에 대해서 파티클수를 측정한다. 파티클수의 측정에는 KLA Tencor사의 Surfscan 6220을 사용한다. 미립자수는 0.265 ㎛ 이상의 미립자수의 검출수(개/Φ 50 mm)를 측정한다. 그 결과를 표 1에 나타낸다.
초음파 On 초음파 Off
평균파티클수(개/Φ 50 mm) 0.9 2.0
표준편차 1.0 1.8
샘플수 20 20
측정 결과
도 4는 세정 공정(S20)에 있어서 세정액의 pH와, 에피택셜 후의 기판 표면의 헤이즈(Haze)의 관계를 도시하는 도면이다. 도 4에 있어서, 종축은 에피택셜 후의 기판 표면의 헤이즈(단위 : ppm)를 나타내고, 횡축은 세정액의 pH(단위 움직임)를 나타낸다.
도 4에 도시하는 바와 같이, 실시예 1∼5에 있어서의 에피택셜 후 헤이즈(Haze)는 순서대로 4 ppm, 6.7 ppm, 7.0 ppm, 4.8 ppm, 5.2 ppm이라는 값을 얻었다. 실시예 1∼5는 본 발명의 범위 내인 세정액의 pH를 각각 2∼6.3의 범위 내로 하여 표면 처리 방법을 행함으로써, 기판 표면의 헤이즈(Haze)를 저감할 수 있었다.
한편, 비교예 1∼3에 있어서의 에피택셜 후 헤이즈(Haze)는 순서대로 7.6 ppm, 7.6 ppm, 12.3 ppm이라는 값을 얻었다. 비교예 1∼3은 본 발명의 범위 밖인 세정액의 pH를 1, 6.4, 9.5로 하여 표면 처리 방법을 행하였기 때문에, 기판 표면의 헤이즈(Haze)가 높아졌다.
또한, 표는 실시예 4의 기판에 있어서, 린스 공정으로서, 초음파를 인가하여 순수로 세정한 것(초음파 ON) 및 초음파를 인가하지 않고 순수로 세정한 것(초음파 OFF)에 대해서 그 파티클수를 측정한 결과를 나타낸다. 또한, 샘플수(n 수)로 하여 20 개소에서 측정한다.
표에 도시하는 바와 같이, 초음파를 인가한 기판에 있어서의 파티클수는 0.9(개/Φ 50 mm)라는 낮은 값을 얻을 수 있었다. 또한, 초음파를 인가하지 않은 기판에 있어서도 파티클수는 0.9(개/Φ 50 mm) 이하라는 값을 얻을 수 있었다.
또한, 실시예 2에 있어서의 세정 공정(S20)에 의해 세정 시간을 5초 미만으로 하면, 배관 내에서의 에어의 흡입 등으로 실제의 세정 시간이 크게 변동된 경우가 있었다. 그 때문에, 세정 시간을 5초 이상으로 함으로써, 안정적으로 세정 공정(S20)을 실시할 수 있었다.
이번에 개시된 실시 형태 및 실시예는 모든 점에서 예시한 것으로서 제한적인 것이 아니라고 생각되어야 한다. 본 발명의 범위는 상기한 실시 형태가 아니라 특허청구 범위에 의해 표시되고, 특허청구 범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.
상기에서 설명한 바와 같이, 본 발명에 따른 기판의 표면 처리 방법에 의하면, pH를 2 이상 6.3 이하로 함으로써, 표면을 스토이키오메트리의 상태로 할 수 있고, 에피텍셜 성장 후 표면의 헤이즈(Haze)를 저감할 수 있다. 또한, 세정액을 산화제가 첨가된 초순수로 함으로써, 세정 능력을 향상시킬 수 있다.

Claims (8)

  1. Ⅲ-Ⅴ족 화합물 반도체로 이루어지는 기판을 준비하는 공정과,
    상기 기판을, pH가 2 이상 6.3 이하의 산성으로 조정되고 산화제가 첨가된 세정액에 의해 세정하는 세정 공정을 포함하는 것인 기판의 표면 처리 방법.
  2. 제1항에 있어서, 상기 기판을 준비하는 공정에서는 인듐을 5 질량% 이상 함유하는 기판을 준비하는 것인 기판의 표면 처리 방법.
  3. 제1항 또는 제2항에 있어서, 상기 세정 공정에서의 세정 시간이 5초 이상 60초 이하인 것인 기판의 표면 처리 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 세정 공정에 앞서, 알칼리성 세정액을 이용하여 상기 기판을 세정하는 프리 세정 공정을 포함하는 것인 기판의 표면 처리 방법.
  5. 제4항에 있어서, 상기 프리 세정 공정은 상기 기판을 순수로 세정하는 수세공정을 포함하는 것인 기판의 표면 처리 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 세정 공정은 상기 기판을 순수에 의해 세정하는 린스 공정을 포함하는 것인 기판의 표면 처리 방법.
  7. 제6항에 있어서, 상기 린스 공정에서는 상기 순수에 초음파를 인가하는 단계를 포함하는 것인 기판의 표면 처리 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 기재한 기판의 표면 처리 방법을 실시하는 공정과,
    상기 표면 처리 방법을 실시하는 공정 후, 상기 기판의 표면 상에 성막 처리를 실시하는 공정을 포함하는 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법.
KR1020060054843A 2005-06-22 2006-06-19 기판의 표면 처리 방법 및 ⅲ-ⅴ족 화합물 반도체의 제조방법 KR20060134810A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00182217 2005-06-22
JP2005182217A JP2007005472A (ja) 2005-06-22 2005-06-22 基板の表面処理方法およびｉｉｉ−ｖ族化合物半導体の製造方法

Publications (1)

Publication Number Publication Date
KR20060134810A true KR20060134810A (ko) 2006-12-28

Family

ID=36821871

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060054843A KR20060134810A (ko) 2005-06-22 2006-06-19 기판의 표면 처리 방법 및 ⅲ-ⅴ족 화합물 반도체의 제조방법

Country Status (7)

Country Link
US (1) US7432186B2 (ko)
EP (1) EP1737026B1 (ko)
JP (1) JP2007005472A (ko)
KR (1) KR20060134810A (ko)
CN (1) CN1885499A (ko)
DE (1) DE602006006370D1 (ko)
TW (1) TW200703485A (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007234952A (ja) * 2006-03-02 2007-09-13 Sumitomo Electric Ind Ltd 化合物半導体基板の表面処理方法、化合物半導体の製造方法、化合物半導体基板、および半導体ウエハ
TWI410422B (zh) 2007-01-15 2013-10-01 Mitsubishi Tanabe Pharma Corp 縮合四氫喹啉衍生物及其醫藥用途
JP4934079B2 (ja) * 2008-02-28 2012-05-16 信越半導体株式会社 超音波洗浄装置及び超音波洗浄方法
JP4697272B2 (ja) * 2008-07-18 2011-06-08 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物半導体基板の製造方法およびエピタキシャルウエハの製造方法
US8226772B2 (en) * 2009-01-08 2012-07-24 Micron Technology, Inc. Methods of removing particles from over semiconductor substrates
JP5471001B2 (ja) * 2009-04-20 2014-04-16 住友電気工業株式会社 インジウムリン基板の製造方法、エピタキシャルウエハの製造方法、インジウムリン基板およびエピタキシャルウエハ
EP2337089A3 (en) * 2009-12-17 2013-12-11 Rohm and Haas Electronic Materials LLC Improved method of texturing semiconductor substrates
JPWO2012002440A1 (ja) * 2010-06-29 2013-08-29 京セラ株式会社 半導体基板の表面処理方法、半導体基板、および太陽電池の製造方法
CN102468125B (zh) * 2010-11-01 2015-10-14 中芯国际集成电路制造(上海)有限公司 一种晶片的清洗方法
CN102956450B (zh) * 2011-08-16 2015-03-11 中芯国际集成电路制造(北京)有限公司 一种制作半导体器件的方法
US20130068248A1 (en) * 2011-09-15 2013-03-21 Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") Semiconductor device cleaning method
CN102456549B (zh) * 2011-11-08 2014-06-25 北京通美晶体技术有限公司 磷化铟晶片及其表面清洗方法
US9105578B2 (en) * 2013-03-12 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Interface for metal gate integration
US9263275B2 (en) 2013-03-12 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Interface for metal gate integration
CN103236396B (zh) * 2013-04-16 2016-07-06 中国电子科技集团公司第十一研究所 一种外延InSb衬底的表面处理方法
US9280998B1 (en) 2015-03-30 2016-03-08 WD Media, LLC Acidic post-sputter wash for magnetic recording media
EP3139416B1 (en) * 2015-09-07 2020-10-28 IMEC vzw Texturing monocrystalline silicon substrates
TWI586444B (zh) * 2015-09-09 2017-06-11 日月光半導體製造股份有限公司 清洗裝置以及用於清洗ｉｃ基板傳送滾輪之清洗液
CN105710066B (zh) * 2016-03-16 2018-03-13 中锗科技有限公司 一种去除太阳能锗单晶片抛光残留药剂的方法
JP6918600B2 (ja) * 2016-07-29 2021-08-11 芝浦メカトロニクス株式会社 処理液生成装置及びそれを用いた基板処理装置
CN110234801B (zh) * 2017-05-26 2021-01-12 住友电气工业株式会社 Iii-v族化合物半导体基板和带有外延层的iii-v族化合物半导体基板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62252140A (ja) * 1986-04-25 1987-11-02 Nippon Mining Co Ltd ＩｎＰウエ−ハの洗浄方法
US5419808A (en) * 1993-03-19 1995-05-30 Mitsubishi Denki Kabushiki Kaisha Etching solution and etching method for semiconductors
JP3422117B2 (ja) * 1994-01-28 2003-06-30 和光純薬工業株式会社 新規な表面処理方法及び処理剤
US5763016A (en) * 1996-12-19 1998-06-09 Anon, Incorporated Method of forming patterns in organic coatings films and layers
JPH11111703A (ja) * 1997-09-30 1999-04-23 Akihiko Yoshikawa Ｉｉ−ｖｉ族化合物半導体のエッチング方法
US7208049B2 (en) * 2003-10-20 2007-04-24 Air Products And Chemicals, Inc. Process solutions containing surfactants used as post-chemical mechanical planarization treatment
JP2001044169A (ja) * 1999-05-25 2001-02-16 Sharp Corp 半導体のエッチング液、調製方法及びエッチング方法
JP4110220B2 (ja) 1999-12-28 2008-07-02 Ｄｏｗａエレクトロニクス株式会社 化合物半導体基板又は下地膜の表面処理方法、化合物単結晶膜を有する化合物半導体基板及び半導体装置
JP4752117B2 (ja) * 2001-02-08 2011-08-17 日本テキサス・インスツルメンツ株式会社 半導体ウェハ上の粒子を除去する方法
JP2003174021A (ja) * 2001-12-06 2003-06-20 Sharp Corp 半導体基板の選択的エッチング方法
US7259084B2 (en) * 2003-07-28 2007-08-21 National Chiao-Tung University Growth of GaAs epitaxial layers on Si substrate by using a novel GeSi buffer layer

Also Published As

Publication number Publication date
JP2007005472A (ja) 2007-01-11
EP1737026A1 (en) 2006-12-27
EP1737026B1 (en) 2009-04-22
US7432186B2 (en) 2008-10-07
CN1885499A (zh) 2006-12-27
TW200703485A (en) 2007-01-16
DE602006006370D1 (de) 2009-06-04
US20070014915A1 (en) 2007-01-18

Similar Documents

Publication Publication Date Title
KR20060134810A (ko) 기판의 표면 처리 방법 및 ⅲ-ⅴ족 화합물 반도체의 제조방법
TWI520203B (zh) 化合物半導體基板之檢查方法、化合物半導體基板、化合物半導體基板之表面處理方法及化合物半導體晶體之製造方法
EP2629319B1 (en) Process for cleaning compound semiconductor wafer
EP1997587B1 (en) Method of polishing compound semiconductor substrate and method of manufacturing compound semiconductor epitaxial substrate
JP2007234952A (ja) 化合物半導体基板の表面処理方法、化合物半導体の製造方法、化合物半導体基板、および半導体ウエハ
US20080292877A1 (en) Method of Cleaning Gaas Substrate, Method of Producing Gaas Substrate, Method of Fabricating Epitaxial Susbstrate, and Gaas Wafer
TWI502635B (zh) Iii-v族化合物半導體基板之製造方法、磊晶晶圓之製造方法、iii-v族化合物半導體基板及磊晶晶圓
US8288291B2 (en) Method for removal of bulk metal contamination from III-V semiconductor substrates
US20090203212A1 (en) Surface Grinding Method and Manufacturing Method for Semiconductor Wafer
JP4857738B2 (ja) 半導体ウエーハの洗浄方法および製造方法
JP5432180B2 (ja) 半導体基板のｈｆ処理におけるウォーターマークの低減
US20040266191A1 (en) Process for the wet-chemical surface treatment of a semiconductor wafer
JP3595681B2 (ja) エピタキシャルウェーハの製造方法
US20230411143A1 (en) Epitaxial wafer cleaning method
JP2001213696A (ja) エピタキシャルウェーハの製造方法およびこれに用いる半導体製造装置
JPH1079363A (ja) 化合物半導体ウエハの表面処理方法
RU2537743C1 (ru) Способ предэпитаксиальной обработки поверхности германиевой подложки
KR20010012144A (ko) 실리콘 웨이퍼를 에칭하는 방법
JP2002367949A (ja) シリコンウェハの洗浄方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid