KR20060120901A - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR20060120901A
KR20060120901A KR1020050043144A KR20050043144A KR20060120901A KR 20060120901 A KR20060120901 A KR 20060120901A KR 1020050043144 A KR1020050043144 A KR 1020050043144A KR 20050043144 A KR20050043144 A KR 20050043144A KR 20060120901 A KR20060120901 A KR 20060120901A
Authority
KR
South Korea
Prior art keywords
electrodes
electrode
gate
liquid crystal
drain
Prior art date
Application number
KR1020050043144A
Other languages
English (en)
Inventor
김인우
양병덕
박민욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050043144A priority Critical patent/KR20060120901A/ko
Publication of KR20060120901A publication Critical patent/KR20060120901A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)

Abstract

측면 시인성을 향상시키고 플리커링 현상을 억제할 수 있는 액정 표시 장치가 제공된다. 액정 표시 장치는, 절연 기판 위에 형성된 제1 및 제2 게이트 전극을 각각 가지는 제1 및 제2 게이트선과, 제1 및 제2 게이트 전극 상에 각각 절연되어 형성된 제1 및 제2 반도체층과, 제1 및 제2 게이트선과 교차하고, 제1 및 제2 반도체층과 적어도 일부분이 각각 중첩되는 제1 및 제2 소스 전극을 가지는 데이터선과, 제1 및 제2 게이트 전극을 중심으로 제1 및 제2 소스 전극과 각각 대향하며 제1 및 제2 반도체층과 적어도 일부분이 각각 중첩된 제1 및 제2 드레인 전극으로서, 제1 및 제2 반도체층과 각각 중첩되는 제1 및 제2 드레인 전극의 끝 부분이 서로 반대 방향을 향하도록 형성된 제1 및 제2 드레인 전극과, 제1 및 제2 드레인 전극과 각각 전기적으로 연결된 제1 부화소 전극 및 제2 부화소 전극을 구비하는 화소 전극을 포함한다.
LCD, 수직 배향, 플리커링, 부화소 전극

Description

액정 표시 장치{Liquid crystal display}
도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 액정 표시 장치의 블록도이다.
도 2는 본 발명의 일 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 3은 본 발명의 일 실시예에 따른 액정 표시 장치의 한 부화소에 대한 등가 회로도이다.
도 4a는 본 발명의 제1 실시예에 따른 액정 표시 장치의 하부 표시판의 배치도이다.
도 4b는 본 발명의 제1 실시예에 따른 액정 표시 장치의 상부 표시판의 배치도이다.
도 4c는 도 4a의 하부 표시판과 도 4b의 상부 표시판을 포함하는 액정 표시 장치의 배치도이다.
도 5는 본 발명의 제2 실시예에 따른 액정 표시 장치의 하부 표시판의 배치도이다.
도 6은 본 발명의 제3 실시예에 따른 액정 표시 장치의 하부 표시판의 배치도이다.
도 7은 본 발명의 제4 실시예에 따른 액정 표시 장치의 하부 표시판의 배치도이다.
도 8은 본 발명의 제5 실시예에 따른 액정 표시 장치의 하부 표시판의 배치도이다.
<도면의 주요부분에 대한 부호의 설명>
22a, 22b: 게이트선 24a, 24b: 게이트선 끝단
26a, 26b: 게이트 전극 28: 유지 전극선
29: 유지 전극 40a, 40b: 반도체층
62: 데이터선
65a, 65b, 165a, 165b, 265a, 265b, 365a, 365b: 소스 전극
66a, 66b, 166a, 166b, 266a, 266b, 366a, 366b: 드레인 전극
68: 데이터선 끝단 74a, 74b, 76a, 76b, 78: 접촉 구멍
82a, 82b: 부화소 전극 83: 간극
86a, 86b: 보조 게이트선 끝단 88: 보조 데이터선 끝단
90: 공통 전극 92: 절개부
300: 액정 패널 어셈블리 400a, 400b, 400: 게이트 구동부
500: 데이터 구동부 600: 신호 제어부
800: 계조 전압 생성부
본 발명은 디스플레이 장치에 관한 것으로, 보다 상세하게는 액정 표시 장치에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전계 생성 전극에 전압을 인가하여 액정층에 전계를 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
그 중에서도 전계가 인가되지 않은 상태에서 액정 분자의 장축을 상하 표시판에 대하여 수직을 이루도록 배열한 수직 배향 모드 액정 표시 장치는 대비비가 크고 넓은 기준 시야각 구현이 용이하여 각광받고 있다. 여기에서 기준 시야각이란 대비비가 1:10인 시야각 또는 계조간 휘도 반전 한계 각도를 의미한다.
수직 배향 모드 액정 표시 장치에서 광시야각을 구현하기 위한 수단으로는 전계 생성 전극에 절개부를 형성하는 방법과 전계 생성 전극 위에 돌기를 형성하는 방법 등이 있다. 절개부와 돌기로 액정 분자가 기우는 방향을 결정할 수 있으므로, 이들을 사용하여 액정 분자의 경사 방향을 여러 방향으로 분산시킴으로써 기준 시야각을 넓힐 수 있다.
그러나 수직 배향 방식의 액정 표시 장치는 전면 시인성에 비하여 측면 시인성이 떨어지는 문제점이 있다. 예를 들어, 절개부가 구비된 PVA(patterned vertically aligned) 방식 액정 표시 장치의 경우에는 측면으로 갈수록 영상이 밝 아져서, 심한 경우에는 높은 계조 사이의 휘도 차이가 없어져 그림이 뭉그러져 보이는 경우도 발생한다.
일반적으로 액정 표시 장치의 경우, 사진 식각(photolithography) 공정의 공정 마진 때문에 스위칭 소자를 구성하는 게이트 전극와 드레인 전극의 중첩은 필연적이다. 따라서, 이러한 구조의 박막 트랜지스터에는 항상 기생 용량(parasitic capacitance)이 존재하게 된다.
종래의 액정 표시 장치의 경우, 게이트 전극과 드레인 전극을 형성할 때 사진 식각 공정에 의한 미스얼라인(misalign)으로 인하여 각 화소마다 게이트 전극과 드레인 전극이 중첩되는 정도의 차이가 발생하게 된다. 따라서, 각 화소에 발생하는 기생 용량이 일정하지 않은 값을 가지게 된다. 이와 같이 각 화소에 대한 기생 용량의 값이 액정 표시 장치 전체에 대하여 심하게 변동하게 되면, 플리커링(flickering) 현상을 증가시키게 된다. 또한, 기생 용량은 화소 전극과 커플링(coupling)하므로, 각 화소마다 기생 용량의 값이 심하게 변동하면 액정 표시 장치 전체의 화질이 떨어지게 된다.
본 발명이 이루고자 하는 기술적 과제는, 측면 시인성을 개선하면서 각 화소마다 기생 용량을 동일한 수준으로 유지할 수 있는 액정 표시 장치를 제공하고자 하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하 게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치는, 절연 기판 위에 형성된 제1 및 제2 게이트 전극을 각각 가지는 제1 및 제2 게이트선과, 상기 제1 및 제2 게이트 전극 상에 각각 절연되어 형성된 제1 및 제2 반도체층과, 상기 제1 및 제2 게이트선과 교차하고, 상기 제1 및 제2 반도체층과 적어도 일부분이 각각 중첩되는 제1 및 제2 소스 전극을 가지는 데이터선과, 상기 제1 및 제2 게이트 전극을 중심으로 상기 제1 및 제2 소스 전극과 각각 대향하며 상기 제1 및 제2 반도체층과 적어도 일부분이 각각 중첩된 제1 및 제2 드레인 전극으로서, 상기 제1 및 제2 반도체층과 각각 중첩되는 상기 제1 및 제2 드레인 전극의 끝 부분이 서로 반대 방향을 향하도록 형성된 제1 및 제2 드레인 전극과, 상기 제1 및 제2 드레인 전극과 각각 전기적으로 연결된 제1 부화소 전극 및 제2 부화소 전극을 구비하는 화소 전극을 포함한다.
또한, 상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 액정 표시 장치는, 절연 기판 위에 형성된 제1 및 제2 게이트 전극을 각각 가지는 제1 및 제2 게이트선과, 상기 제1 및 제2 게이트 전극 상에 각각 절연되어 형성된 제1 및 제2 반도체층과, 상기 제1 및 제2 게이트선과 교차하고, 상기 제1 및 제2 반도체층과 적어도 일부분이 각각 중첩되는 제1 및 제2 소스 전극을 가지는 데이터선과, 상기 제1 및 제2 게이트 전극을 중심으로 상기 제1 및 제2 소스 전극과 각각 대향하며 상기 제1 및 제2 반도체층과 적어도 일부분이 각각 중첩된 제1 및 제2 드 레인 전극으로서, 상기 제2 반도체층과 중첩되는 상기 제2 드레인 전극의 끝 부분은 두개의 가지로 분리되어 서로 반대 방향을 바라보도록 형성되는 제1 및 제2 드레인 전극과, 상기 제1 및 제2 드레인 전극과 각각 전기적으로 연결된 제1 부화소 전극 및 제2 부화소 전극을 구비하는 화소 전극을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하 첨부된 도면들을 참조하여 본 발명의 일 실시예에 의한 액정 표시 장치에 대하여 상세히 설명한다.
도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 액정 표시 장치의 블록도이고, 도 2는 본 발명의 일 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이며, 도 3은 본 발명의 일 실시예에 따른 액정 표시 장치의 한 부화소에 대한 등가 회로도이다.
도 1a 내지 도 1c를 참고하면, 본 발명의 일 실시예에 따른 액정 표시 장치 는 액정 패널 어셈블리(liquid crystal panel assembly)(300), 이에 연결된 한 쌍 또는 하나의 게이트 구동부(400a, 400b, 400) 및 데이터 구동부(500), 데이터 구동부(500)에 연결된 계조 전압 생성부(800), 그리고 이들을 제어하는 신호 제어부(600)를 포함한다.
액정 패널 어셈블리(300)는 등가 회로로 볼 때 다수의 표시 신호선과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 다수의 화소(PX)를 포함한다. 여기서, 도 3을 참조하면, 액정 패널 어셈블리(300)는 서로 마주 보는 하부 표시판(100), 상부 표시판(200) 및 둘 사이에 들어 있는 액정층(3)을 포함한다.
표시 신호선은 하부 표시판(100)에 구비되어 있으며, 게이트 신호를 전달하는 다수의 게이트선(G1a-Gnb)과 데이터 신호를 전달하는 데이터선(D1-Dm)을 포함한다. 게이트선(G1a-Gnb)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(D1-Dm)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다.
도 2에는 표시 신호선과 화소의 등가 회로가 나타나 있는데, 표시 신호선은 도면 부호 GLa, GLb로 나타낸 게이트선, 도면 부호 DL로 나타낸 데이터선, 그리고 게이트선(GLa, GLb)과 거의 나란하게 뻗은 유지 전극선(SL) 등을 포함한다.
도 2를 참조하면, 각 화소(PX)는 한 쌍의 부화소(PXa, PXb)를 포함하며, 각 부화소(PXa, PXb)는 해당 게이트선(GLa, GLb) 및 데이터선(DL)에 연결되어 있는 스위칭 소자(Qa, Qb)와, 이에 연결된 액정 축전기(liquid crystal capacitor)(Clca, Clcb)와, 스위칭 소자(Qa, Qb) 및 유지 전극선(SL)에 연결된 유지 축전기(storage capacitor)(Csta, Cstb)를 포함한다. 여기서, 유지 축전기(Csta, Cstb)는 필요에 따라 생략할 수 있으며 이 경우에는 유지 전극선(SL) 또한 필요 없다.
도 3을 참조하면, 각 부화소(PXa, PXb)의 스위칭 소자(Q)는 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 등으로 이루어지며, 각각 게이트선(GL)에 연결되어 있는 제어 단자, 데이터선(DL)에 연결되어 있는 입력 단자, 그리고 액정 축전기(Clc) 및 유지 축전기(Cst)에 연결되어 있는 출력 단자를 가지는 삼단자 소자이다.
액정 축전기(Clc)는 하부 표시판(100)의 부화소 전극(PE)과 상부 표시판(200)의 공통 전극(CE)을 두 단자로 하며, 부화소 전극(PE)과 공통 전극(CE) 사이의 액정층(3)은 유전체로서 기능한다. 부화소 전극(PE)은 스위칭 소자(Q)에 연결되며 공통 전극(CE)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가 받는다. 여기서, 공통 전극(CE)이 하부 표시판(100)에 구비되는 경우도 있으며 이때에는 부화소 전극(PE)과 공통 전극(CE) 중 적어도 하나가 선형 또는 막대형으로 만들어질 수 있다.
액정 축전기(Clc)의 보조적인 역할을 하는 유지 축전기(Cst)는 하부 표시판(100)에 구비된 유지 전극선(SL)과 부화소 전극(PE)이 절연체를 사이에 두고 중첩되어 이루어지며 유지 전극선(SL)에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다. 여기서, 유지 축전기(Cst)는 부화소 전극(PE)이 절연체를 매개로 바로 위의 전단 게이트선과 중첩되어 이루어질 수 있다.
한편, 색 표시를 구현하기 위해서는 각 화소가 원색(primary color) 중 하나를 고유하게 표시하거나(공간 분할) 각 화소가 시간에 따라 번갈아 삼원색을 표시 하게(시간 분할) 하여 이들 삼원색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다. 원색의 예로는 적색, 녹색 및 청색을 들 수 있다. 도 3은 공간 분할의 한 예로서 각 화소가 상부 표시판(200)의 영역에 원색 중 하나를 나타내는 색필터(CF)를 구비할 수 있다. 또한, 색필터(CF)는 하부 표시판(100)의 부화소 전극(PE) 위 또는 아래에 형성할 수도 있다.
도 1a 및 도 1c를 참조하면, 게이트 구동부(400a, 400b, 400)는 게이트선(G1a-Gnb)에 연결되어 외부로부터의 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G1a-Gnb)에 인가한다. 도 1a에 도시된 한 쌍의 게이트 구동부(400a, 400b)는 각각 액정 패널 어셈블리(300)의 좌우에 위치하여 홀수 번째 및 짝수 번째 게이트선(G1a-Gnb)에 각각 연결되며, 도 1b 및 도 1c에 도시된 하나의 게이트 구동부(400)는 액정 패널 어셈블리(300)의 한 쪽에 위치하며 모든 게이트선(G1a-Gnb)에 연결되어 있는데, 도 1c의 경우 게이트 구동부(400) 내에 두 개의 구동 회로(401, 402)가 내장되어 있어 각각 홀수 번째 및 짝수 번째 게이트선(G1a-Gnb)에 연결된다.
계조 전압 생성부(gray voltage generator)(800)는 화소의 투과율과 관련된 두 개의 계조 전압 집합(또는 기준 계조 전압 집합)을 생성한다. 두 개의 계조 전압 집합은 하나의 화소를 이루는 한쌍의 부화소에 독립적으로 제공될 것으로서, 각 계조 전압 집합은 공통 전압(Vcom)에 대하여 양의 값을 가지는 것과 음의 값을 가지는 것을 포함한다. 다만, 본 발명은 이에 한정되지 않으며, 두 개의 계조 전압 집합 대신 하나의 계조 전압 집합만을 생성할 수도 있다.
데이터 구동부(500)는 액정 패널 어셈블리(300)의 데이터선(D1-Dm)에 연결되어 계조 전압 생성부(800)로부터의 두 개의 계조 전압 집합 중 하나를 선택하고 선택된 계조 전압 집합에 속하는 하나의 계조 전압을 데이터 전압으로서 화소에 인가한다. 여기서, 계조 전압 생성부(800)가 모든 계조에 대한 전압을 모두 제공하는 것이 아니라 기본 계조 전압만을 제공하는 경우에, 데이터 구동부(500)는 기본 계조 전압을 분압하여 전체 계조에 대한 계조 전압을 생성하고 이 중에서 데이터 전압을 선택한다.
게이트 구동부(400a, 400b, 400) 또는 데이터 구동부(500)는 다수의 구동 집적 회로 칩의 형태로 액정 패널 어셈블리(300) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(미도시) 위에 장착되어 테이프 캐리어 패키지(tape carrier package)의 형태로 액정 패널 어셈블리(300)에 부착될 수도 있다. 이와는 달리, 게이트 구동부(400a, 400b, 400) 또는 데이터 구동부(500)는 표시 신호선(G1a-Gnb, D1-Dm)과 박막 트랜지스터 스위칭 소자(Q) 따위와 함께 액정 패널 어셈블리(300)에 집적될 수도 있다.
신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500) 등의 동작을 제어한다.
이하, 도 4a 내지 도 8을 참조하여, 앞서 설명한 본 발명의 액정 표시 장치의 다양한 실시예들을 상세하게 설명한다.
우선, 도 4a 내지 도 4c를 이용하여 본 발명의 제1 실시예에 의한 액정 표시 장치를 설명한다. 여기서, 도 4a는 본 발명의 제1 실시예에 따른 액정 표시 장치의 하부 표시판의 배치도이고, 도 4b는 본 발명의 제1 실시예에 따른 액정 표시 장치의 상부 표시판의 배치도이고, 도 4c는 도 4a의 하부 표시판과 도 4b의 상부 표시판을 포함하는 액정 표시 장치의 배치도이다.
본 실시예에 따른 액정 표시 장치는 하부 표시판, 이와 마주보고 있는 상부 표시판 및 이들 사이에 들어 있는 액정층을 포함한다.
먼저 도 4a 및 도 4c를 참조하여 본 발명의 제1 실시예에 의한 액정 표시 장치의 하부 표시판에 대하여 상세하게 설명한다.
투명한 유리 등으로 이루어진 절연 기판 위에 한쌍의 제1 및 제2 게이트선(gate line)(22a, 22b)과 유지 전극선(storage electrode line)(28)이 형성되어 있다.
제1 및 제2 게이트선(22a, 22b)은 주로 가로 방향으로 뻗어 있고 물리적, 전기적으로 서로 분리되어 있으며 게이트 신호를 전달한다. 제1 및 제2 게이트선(22a, 22b)은 각각 하나의 화소에 대하여 위쪽 및 아래쪽에 배치되어 있다. 그리고, 제1 및 제2 게이트선(22a, 22b)에는 각각 아래 및 위로 분지된 한쌍의 제1 및 제2 게이트 전극(26a, 26b)이 형성되어 있다. 그리고, 제1 및 제2 게이트선(22a, 22b)의 끝에는 다른 층 또는 외부로부터 게이트 신호를 인가받아 각각 제1 및 제2 게이트선(22a, 22b)에 전달하는 게이트선 끝단(24a, 24b)이 형성되어 있다. 게이트선 끝단(24a, 24b)은 외부와의 연결을 위하여 면적이 넓으며 화소 영역에 대하여 왼쪽 또는 오른쪽에 배치되어 있다. 도 1a 및 도 4에 도시된 바와 같이, 게이트선 끝단(24a, 24b)는 각각 왼쪽 및 오른쪽에 배치될 수 있으나, 본 발명은 이에 한정 되지 않으며, 도 1b 및 도 1c에서와 마찬가지로 게이트선 끝단은 모두 왼쪽 또는 오른쪽에 배치될 수 있다.
유지 전극선(28)은 주로 가로 방향으로 뻗어 있으며, 유지 전극선(28)에는 유지 전극선(28)에 비해 너비가 넓은 유지 전극(29)이 형성되어 있다. 다만, 이러한 유지 전극선(28) 및 유지 전극(29)의 모양 및 배치는 여러 형태로 변형될 수 있다.
제1 및 제2 게이트선(22a, 22b)과 유지 전극선(28)은 예를 들어 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 따위로 이루어질 수 있다. 또한, 제1 및 제2 게이트선(22a, 22b)과 유지 전극선(28)은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 이 중 한 도전막은 제1 및 제2 게이트선(22a, 22b)과 유지 전극선(28)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 이루어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 이루어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 상부막 및 알루미늄 하부막과 몰리브덴 상부막을 들 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 제1 및 제2 게이트선(22a, 22b)과 유지 전극선(28)은 다양한 여러 가 지 금속과 도전체로 만들어질 수 있다.
제1 및 제2 게이트선(22a, 22b) 및 유지 전극선(28) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(미도시)이 형성되어 있다.
게이트 절연막 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 또는 다결정 규소 등으로 이루어진 한쌍의 반도체층(40a, 40b)이 형성되어 있다. 반도체층(40a, 40b)은 섬모양, 선형 등과 같이 다양한 형상을 가질 수 있으며, 예를 들어 본 실시예에서와 같이 섬모양으로 형성될 수 있다.
각 반도체층(40a, 40b)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항성 접촉층(ohmic contact layer)(미도시)가 형성되어 있다. 저항성 접촉층은 쌍(pair)을 이루어 반도체층(40a, 40b) 위에 위치한다.
각 저항 접촉층 및 게이트 절연막 위에는 데이터선(data line)(62)과 한 쌍의 제1 및 제2 드레인 전극(drain electrode)(66a, 66b)이 형성되어 있다.
데이터선(62)은 주로 세로 방향으로 뻗어 제1 및 제2 게이트선(22a, 22b) 및 유지 전극선(28)과 교차하며 데이터 전압(data voltage)을 전달한다. 데이터선(62)에는 제1 및 제2 드레인 전극(66a, 66b)을 향하여 각각 뻗은 제1 및 제2 소스 전극(source electrode)(65a, 65b)이 형성되어 있다. 그리고, 데이터선(62)의 끝에는 다른 층 또는 외부로부터 데이터 신호를 인가 받아 각각 데이터선(62)에 전달하는 데이터선 끝단(68)이 형성되어 있다. 이 때, 데이터선 끝단(68)는 외부 회로와의 연결을 위하여 폭이 확장되어 있다.
데이터선(62), 제1 및 제2 소스 전극(65a, 65b) 및 제1 및 제2 드레인 전극(66a, 66b)은 크롬, 몰리브덴 계열의 금속, 탄탈륨 및 티타늄 등 내화성 금속으로 이루어지는 것이 바람직하며, 내화성 금속 따위의 하부막(미도시)과 그 위에 위치한 저저항 물질 상부막(미도시)으로 이루어진 다층막 구조를 가질 수 있다. 다층막 구조의 예로는 앞서 설명한 크롬 하부막과 알루미늄 상부막 또는 알루미늄 하부막과 몰리브덴 상부막의 이중막 외에도 몰리브덴막-알루미늄막-몰리브덴막의 삼중막을 들 수 있다.
제1 및 제2 소스 전극(65a, 65b)은 각각 반도체층(40a, 40b)과 적어도 일부분이 중첩되고, 제1 및 제2 드레인 전극(66a, 66b)은 각각 게이트 전극(26a, 26b)를 중심으로 제1 및 제2 소스 전극(65a, 65b)과 대향하며 반도체층(40a, 40b)과 적어도 일부분이 중첩된다. 여기서, 앞서 언급한 저항성 접촉층은 그 하부의 반도체층(40a, 40b)와, 그 상부의 제1 및 제2 소스 전극(65a, 65b) 및 제1 및 제2 드레인 전극(66a, 66b) 사이에 존재하며 접촉 저항을 낮추어 주는 역할을 한다.
제1 및 제2 드레인 전극(66a, 66b)은 각각 반도체층(40a, 40b)과 중첩되는 막대형 끝 부분과 이로부터 연장되어 유지 전극(29)과 중첩하는 면적이 넓은 드레인 전극 확장부(67a, 67b)를 가진다.
제1 소스 전극(65a)은 제1 드레인 전극(66a)의 막대형 끝 부분을 감싸도록 휘어져 있고, 제2 소스 전극(65b)은 두개의 가지로 분리되어 제2 드레인 전극(66b)의 막대형 끝 부분을 감싸도록 형성되어 있다. 여기서, 제1 드레인 전극(66a)의 막대형 끝 부분은 오른쪽을 향하도록 형성되고, 제2 드레인 전극(66b)의 막대형 끝 부분은 왼쪽을 향하도록 형성되어 있다. 이와 같이, 하나의 화소(PX)를 구성하는 한쌍의 부화소(PXa, PXb)에 대한 제1 및 제2 드레인 전극(66a, 66b)의 막대형 끝 부분이 서로 반대 방향을 향하도록 형성함으로써, 게이트선(22a, 22b)에 대하여 데이터선(62)의 미스얼라인(misalign)이 발생하더라도 각 화소(PX)에 대한 게이트 전극과 드레인 전극 간의 기생 용량은 일정하게 된다. 예를 들어, 게이트선(22a, 22b)에 대하여 데이터선(62)이 약간 왼쪽으로 이동하여 형성되는 경우, 제1 드레인 전극(66a)과 제1 게이트 전극(26a)과의 중첩 면적이 줄어들어 이 부화소의 기생 용량을 줄어든다. 반면, 제2 드레인 전극(66b)과 제2 게이트 전극(26b)과의 중첩 면적이 늘어나서 이 부화소의 기생 용량이 늘어나게 되므로, 하나의 화소에 대하여 전체적인 기생 용량을 항상 거의 일정하게 된다.
데이터선(62), 드레인 전극(66a, 66b) 및 노출된 반도체층(40a, 40b) 부분의 위에는 보호막(passivation layer)(미도시)이 형성되어 있다. 보호막은 예를 들어 질화규소 또는 산화규소로 이루어진 무기물, 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기물 또는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 이루어진다. 또한, 보호막은 유기막의 우수한 특성을 살리면서도 노출된 반도체층(40a, 40b) 부분을 보호하기 위하여 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
보호막에는 데이터선 끝단(68) 및 드레인 전극 확장부(67a, 67b)를 각각 드러내는 접촉 구멍(contact hole)(78, 76a, 76b)이 형성되어 있으며, 보호막과 게이 트 절연막에는 게이트선 끝단(24a, 24b)을 드러내는 접촉 구멍(74a, 74b)이 형성되어 있다. 접촉 구멍(76a, 76b)을 통하여 각각 제1 및 제2 드레인 전극(66a, 66b)과 전기적으로 연결되어 화소 영역에 위치하는 제1 및 제2 부화소 전극(82a, 82b)이 형성되어 있다. 또한, 보호막 위에는 접촉 구멍(74a, 74b, 78)을 통하여 각각 게이트선 끝단(24a, 24b)과 데이터선 끝단(68)과 연결되어 있는 보조 게이트선 끝단(86a, 86b) 및 보조 데이터선 끝단(88)이 형성되어 있다. 여기서, 제1 및 제2 부화소 전극(82a, 82b)과 보조 게이트 및 데이터선 끝단(86a, 86b, 88)은 ITO 또는 IZO 따위의 투명 도전체 또는 알루미늄 따위의 반사성 도전체로 이루어진다.
제1 및 제2 부화소 전극(82a, 82b)은 각각 접촉 구멍(76a, 76b)을 통하여 제1 및 제2 드레인 전극(66a, 66b)과 물리적·전기적으로 연결되어 제1 및 제2 드레인 전극(66a, 66b)으로부터 데이터 전압을 인가 받는다.
데이터 전압이 인가된 제1 및 제2 부화소 전극(82a, 82b)은 상부 표시판의 공통 전극과 함께 전기장을 생성함으로써 부화소 전극(82a, 82b)과 공통 전극 사이의 액정층의 액정 분자들의 배열을 결정한다.
또한 앞서 설명하였듯이, 각 부화소 전극(82a, 82b)과 공통 전극은 액정 축전기(Clca, Clcb)를 이루어 박막 트랜지스터(Qa, Qb)가 턴 오프된 후에도 인가된 전압을 유지하며, 전압 유지 능력을 강화하기 위하여 액정 축전기(Clca, Clcb)와 병렬로 연결된 유지 축전기(Csta, Cstb)는 제1 및 제2 부화소 전극(82a, 82b) 또는 이에 연결되어 되어 있는 드레인 전극(66a, 66b)과 유지 전극선(28)의 중첩 등으로 만들어진다.
하나의 화소 영역을 이루는 제1 및 제2 부화소 전극(82a, 82b)은 소정의 간극(gap)(83)을 사이에 두고 서로 맞물려 있으며, 그 바깥 경계는 대략 사각형 형태이다. 제2 부화소 전극(82b)은 회전한 V자 형상을 가지며 화소 영역의 가운데에 배치된다. 제2 부화소 전극(82b)의 위쪽 사선부와 아래쪽 사선부은 게이트선(22a, 22b)과 대략 45°를 이룬다. 제1 부화소 전극(82a)는 사각형 형태의 화소 영역에서 제2 부화소 전극(82b)을 제외한 부분에 형성된다. 제1 부화소 전극(82a)는 사선 방향으로 다수의 절개부(cutout) 또는 돌출부가 형성될 수 있다. 이와 같은 제1 및 제2 부화소 전극(82a, 82b) 및 절개부 또는 돌출부의 크기 및 형태는 설계 요소에 따라서 다양하게 변화될 수 있다.
보조 게이트선 및 데이터선 끝단(86a, 86b, 88)은 접촉 구멍(74a, 74b, 78)을 통하여 제1 및 제2 게이트선(22a, 22b)의 게이트선 끝단(24a, 24b) 및 데이터선(62)의 데이터선 끝단(68)과 각각 연결된다. 보조 게이트선 및 데이터선 끝단(86a, 86b, 88)은 제1 및 제2 게이트선(22a, 22b)의 게이트선 끝단(24a, 24b) 및 데이터선(62)의 데이터선 끝단(68)과 외부 장치를 접합하는 역할을 한다.
제1 및 제2 부화소 전극(82a, 82b), 보조 게이트선 및 데이터선 끝단(86a, 86b, 88) 및 보호막 위에는 액정층을 배향할 수 있는 배향막(미도시)이 도포되어 있다.
다음, 도 4b 및 도 4c를 참조로 하여, 상부 표시판에 대하여 설명한다.
투명한 유리 등으로 이루어진 절연 기판(미도시) 위에 빛샘을 방지하기 위한 블랙 매트릭스(미도시)와 적색, 녹색, 청색의 색필터(미도시) 및 ITO 또는 IZO 등 의 투명한 도전 물질로 이루어져 있는 공통 전극(common electrode)(90)이 형성되어 있다. 여기서, 블랙 매트릭스는 제1 및 제2 게이트선(22a, 22b)과 데이터선(62)에 대응하는 부분과 박막 트랜지스터(Qa, Qb)에 대응하는 부분으로 형성될 수 있다. 또한, 블랙 매트릭스는 제1 및 제2 부화소 전극(82a, 82b)과 박막 트랜지스터(Qa, Qb) 부근에서의 빛샘을 차단하기 위하여 다양한 모양을 가질 수 있다.
그리고, 공통 전극(90)은 제1 및 제2 부화소 전극(82a, 82b)과 마주보며, 다수의 절개부(92)를 가지고 있다. 여기서, 각 절개부(92)는 게이트선(22a, 22b)에 대하여 대략 45°를 이루는 사선부를 포함한다.
공통 전극(90) 위에는 액정 분자들을 배향하는 배향막(미도시)이 도포될 수 있다.
도 4c는 도 4a의 하부 표시판과 도 4b의 상부 표시판을 포함하는 액정 표시 장치의 배치도로서, 공통 전극(90)의 절개부(92) 중 사선부는 제1 부화소 전극(82a)과 제2 부화소 전극(82b) 사이의 간극(83) 및 제1 부화소 전극(82a)의 절개부 또는 돌출부의 가운데에 배열된다.
이와 같은 구조의 하부 표시판과 상부 표시판을 정렬하여 결합하고 그 사이에 액정 물질을 주입하여 수직 배향하면 액정 표시 장치의 기본 구조가 마련된다. 하부 표시판과 상부 표시판을 정렬했을 때, 제1 부화소 전극(82a)과 제2 부화소 전극(82b) 사이의 간극(83), 제1 부화소 전극(82a)의 절개부 또는 돌출부 및 공통 전극(90)의 절개부(92)는 화소 영역을 다수의 소도메인으로 분할하며, 이에 따라 기준 시야각이 확대된다.
이하, 도 1a 내지 도 4c를 참조하여 본 발명의 액정 표시 장치의 표시 동작에 대하여 상세하게 설명한다.
신호 제어부(600)는 외부의 그래픽 제어기(미도시)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호, 예를 들면 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등을 제공받는다. 신호 제어부(600)의 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 영상 신호(R, G, B)를 액정 패널 어셈블리(300)의 동작 조건에 맞게 적절히 처리하고 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(400a, 400b, 400)로 내보내고 데이터 제어 신호(CONT2)와 처리한 영상 신호(DAT)를 데이터 구동부(500)로 내보낸다.
게이트 제어 신호(CONT1)는 주사 시작을 지시하는 주사 시작 신호(STV)와 게이트 온 전압(Von)의 출력 시간을 제어하는 적어도 하나의 클록 신호를 포함한다. 게이트 제어 신호(CONT1)는 또한 게이트 온 전압(Von)의 지속 시간을 한정하는 출력 인에이블 신호(OE)를 포함할 수 있다. 여기에서 클록 신호는 선택 신호(SE)로 사용될 수 있다.
데이터 제어 신호(CONT2)는 한 묶음의 화소(PX)에 대한 데이터의 전송을 알리는 수평 동기 시작 신호(STH)와 데이터선(D1-Dm)에 해당 데이터 전압을 인가하라는 로드 신호(LOAD) 및 데이터 클록 신호(HCLK)를 포함한다. 데이터 제어 신호(CONT2)는 또한 공통 전압(Vcom)에 대한 데이터 전압의 극성(이하 "공통 전압에 대한 데이터 전압의 극성"을 줄여 "데이터 전압의 극성"이라 함)을 반전시키는 반전 신호(RVS)를 포함할 수 있다.
신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라, 데이터 구동부(500)는 한쌍의 부화소(PXa, PXb)에 대한 각각의 영상 데이터(DAT)를 수신하고, 계조 전압 생성부(800)로부터의 각 영상 데이터(DAT)에 대응하는 계조 전압을 선택함으로써 각 영상 데이터(DAT)를 해당 데이터 전압으로 변환한 후, 이를 해당 데이터선(D1-Dm)에 인가한다.
게이트 구동부(400a, 400b, 400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트선(G1a-Gnb)에 인가하여 이 게이트선(G1a-Gnb)에 연결된 스위칭 소자(Qa, Qb)를 턴온시키며, 이에 따라 데이터선(D1-Dm)에 인가된 데이터 전압이 턴온된 스위칭 소자(Qa, Qb)를 통하여 해당 부화소(PXa, PXb)에 인가된다.
각 부화소(PXa, PXb)에 인가된 데이터 전압과 공통 전압(Vcom)의 차이는 액정 축전기(Clca, Clcb)의 충전 전압, 즉 화소 전압으로서 나타난다. 액정 분자들은 화소 전압의 크기에 따라 그 배열을 달리하며 이에 따라 액정층을 통과하는 빛의 편광이 변화하고, 이는 빛의 투과율 변화로 나타난다.
본 발명의 액정 표시 장치는 한쌍의 부화소(PXa, PXb)에 대하여 한쌍 게이트선(22a, 22b)을 통해 게이트 전압이 전달된다. 한쌍의 부화소(PXa, PXb)에 대하여 하나의 영상 정보로부터 얻어진 서로 다른 감마 곡선을 가지는 한쌍의 계조 전압 집합이 인가되는데, 이들이 한 화소(PX)의 두 부화소(PXa, PXb)에 인가되므로 한 화소(PX)의 감마 곡선은 이들을 합성한 감마 곡선이 된다. 한쌍의 계조 전압 집합 을 결정할 때에는 정면에서의 합성 감마 곡선이 정면에서의 기준 감마 곡선에 가깝게 되도록 하고, 측면에서의 합성 감마 곡선이 정면에서의 기준 감마 곡선과 가장 가깝게 되도록 함으로써, 측면 시인성을 향상시킬 수 있다.
또한, 앞서 언급한 바와 같이, 하나의 화소(PX)를 구성하는 한쌍의 부화소(PXa, PXb)에 대한 제1 및 제2 드레인 전극(66a, 66b)의 막대형 끝 부분이 서로 반대 방향을 향하도록 형성함으로써, 게이트선(22a, 22b)에 대하여 데이터선(62)의 미스얼라인이 발생하더라도 각 화소에 대한 게이트 전극과 드레인 전극 간의 기생 용량은 일정하게 되어 플리커링(flickering) 현상을 방지할 수 있다.
이하, 도 5를 참조하여 본 발명의 제2 실시예에 따른 액정 표시 장치를 상세하게 설명한다. 설명의 편의상, 도 1a 내지 도 4c의 실시예의 도면에 나타낸 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략한다. 여기서, 도 5는 본 발명의 제2 실시예에 따른 액정 표시 장치의 하부 표시판의 배치도이다.
본 실시예의 액정 표시 장치는, 도 5에 나타낸 바와 같이, 제1 실시예의 액정 표시 장치와 다음을 제외하고는 기본적으로 동일한 구조를 갖는다. 즉, 도 5에 도시된 바와 같이, 제1 드레인 전극(166a)의 막대형 끝 부분은 왼쪽을 향하도록 형성되고, 제2 드레인 전극(166b)의 막대형 끝 부분은 오른쪽을 향하도록 형성되어 있다. 제1 소스 전극(165a)은 두개의 가지로 분리되어 제1 드레인 전극(166a, 166b)의 막대형 끝 부분을 감싸도록 형성되어 있고, 제2 소스 전극(165b)은 제2 드레인 전극(166b)의 막대형 끝 부분을 감싸도록 휘어져 있다. 앞서 설명한 바와 동 일한 이유로, 하나의 화소(PX)를 구성하는 한쌍의 부화소(PXa, PXb)에 대한 제1 및 제2 드레인 전극(166a, 166b)의 막대형 끝 부분이 서로 다른 방향을 향하도록 형성함으로써, 게이트선(22a, 22b)에 대하여 데이터선(62)의 미스얼라인이 발생하더라도 각 화소(PX)에 대한 게이트 전극과 드레인 전극 간의 기생 용량은 일정하게 되어 플리커링(flickering) 현상을 방지할 수 있다.
이하, 도 6을 참조하여 본 발명의 제3 실시예에 따른 액정 표시 장치를 상세하게 설명한다. 설명의 편의상, 도 1a 내지 도 4c의 실시예의 도면에 나타낸 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략한다. 여기서, 도 6은 본 발명의 제3 실시예에 따른 액정 표시 장치의 하부 표시판의 배치도이다.
본 실시예의 액정 표시 장치는, 도 6에 나타낸 바와 같이, 제1 실시예의 액정 표시 장치와 다음을 제외하고는 기본적으로 동일한 구조를 갖는다. 즉, 도 6에 도시된 바와 같이, 제1 드레인 전극(266a)의 막대형 끝 부분은 위쪽을 향하도록 형성되고, 제2 드레인 전극(266b)의 막대형 끝 부분은 아래쪽을 향하도록 형성되어 있다. 제1 및 제2 소스 전극(265a, 265b)은 각각 두개의 가지로 분리되어, 각각 제1 및 제2 드레인 전극(266a, 266b)의 막대형 끝 부분을 감싸도록 형성되어 있다. 하나의 화소(PX)를 구성하는 한쌍의 부화소(PXa, PXb)에 대한 제1 및 제2 드레인 전극(266a, 266b)의 막대형 끝 부분이 서로 다른 방향을 향하도록 형성함으로써, 게이트선(22a, 22b)에 대하여 데이터선(62)의 미스얼라인이 발생하더라도 각 화소(PX)에 대한 게이트 전극과 드레인 전극 간의 기생 용량은 일정하게 되어 플리커링 (flickering) 현상을 방지할 수 있다. 예를 들어, 게이트선(22a, 22b)에 대하여 데이터선(62)이 약간 아래쪽으로 이동하여 형성되는 경우, 제1 드레인 전극(266a)과 제1 게이트 전극(26a)과의 중첩 면적이 줄어들어 이 부화소의 기생 용량을 줄어든다. 반면, 제2 드레인 전극(266b)과 제2 게이트 전극(26b)과의 중첩 면적이 늘어나서 이 부화소의 기생 용량이 늘어나게 되므로, 하나의 화소에 대하여 전체적인 기생 용량을 항상 거의 일정하게 된다.
이하, 도 7을 참조하여 본 발명의 제4 실시예에 따른 액정 표시 장치를 상세하게 설명한다. 설명의 편의상, 도 1a 내지 도 4c의 실시예의 도면에 나타낸 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략한다. 여기서, 도 7은 본 발명의 제4 실시예에 따른 액정 표시 장치의 하부 표시판의 배치도이다.
본 실시예의 액정 표시 장치는, 도 7에 나타낸 바와 같이, 제1 실시예의 액정 표시 장치와 다음을 제외하고는 기본적으로 동일한 구조를 갖는다. 즉, 도 7에 도시된 바와 같이, 제1 및 제2 소스 전극(365a, 365b)는 데이터선(62)로부터 각 반도체층(40a, 40b)을 향해 연장되어 끝 부분이 "H"자 형상을 가진다. 제1 드레인 전극(366a)의 끝은 한쌍의 막대형 끝 부분(361a, 362a)으로 분리되어 반도체층(40a) 위에 배치된다. 여기서, 한쌍의 막대형 끝 부분(361a, 362a)은 서로 마주보며, 제1 소스 전극(365a)의 "H"자 형상의 홈부에 배치된다. 또한, 제2 드레인 전극(366b)의 끝도 한쌍의 막대형 끝 부분(361b, 362b)으로 분리되어 반도체층(40b) 위에 배치된다. 여기서, 한쌍의 막대형 끝 부분(361b, 362b)은 서로 마주보며, "H"자 형상의 제2 소스 전극(365b)의 홈부 사이에 배치된다.
이와 같이, 하나의 화소(PX)를 구성하는 한쌍의 부화소(PXa, PXb)에 대한 제1 및 제2 드레인 전극(366a, 366b)으로부터 각각 분리된 막대형 끝 부분(361a, 362a, 361b, 362b)이 게이트 전극(26a, 26b)에 대하여 서로 마주보며 대칭적으로 형성함으로써, 게이트선(22a, 22b)에 대하여 데이터선(62)의 미스얼라인이 발생하더라도 각 화소(PX)에 대한 게이트 전극과 드레인 전극 간의 기생 용량은 일정하게 되어 플리커링(flickering) 현상을 방지할 수 있다.
이하, 도 8을 참조하여 본 발명의 제5 실시예에 따른 액정 표시 장치를 상세하게 설명한다. 설명의 편의상, 도 1a 내지 도 4c의 실시예의 도면에 나타낸 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략한다. 여기서, 도 8은 본 발명의 제5 실시예에 따른 액정 표시 장치의 하부 표시판의 배치도이다.
본 실시예의 액정 표시 장치는, 도 8에 나타낸 바와 같이, 제1 실시예의 액정 표시 장치와 다음을 제외하고는 기본적으로 동일한 구조를 갖는다. 즉, 도 8에 도시된 바와 같이, 제2 소스 전극(365b)는 데이터선(62)로부터 반도체층(40b)을 향해 연장되어 끝 부분이 "H"자 형상을 가진다. 제2 드레인 전극(366b)의 끝은 한쌍의 막대형 끝 부분(361b, 362b)으로 분리되어 반도체층(40b) 위에 배치된다. 여기서, 한쌍의 막대형 끝 부분(361a, 362b)은 서로 마주보며, 제2 소스 전극(365b)의 "H"자 형상의 홈부에 배치된다.
앞서 설명한 바와 같이, 본 발명의 액정 표시 장치는 한쌍의 부화소(PXa, PXb)에 대하여 한쌍 게이트선(22a, 22b)을 통해 게이트 전압이 전달된다. 그리고, 한쌍의 부화소(PXa, PXb)에 대하여 하나의 영상 정보로부터 얻어지 서로 다른 감마 곡선을 가지는 한쌍의 계조 전압 집합이 인가되는데, 이들이 한 화소(PX)의 두 부화소(PXa, PXb)에 인가되므로 한 화소(PX)의 감마 곡선을 이들을 합성한 감마 곡선이 된다. 따라서, 한쌍의 부화소 전극(82a, 82b)에는 서로 다른 계조 전압이 인가되는데, 한쪽에는 기준 계조 전압보다 높은 계조 전압이, 다른쪽에는 기준 계조 전압보다 낮은 계조 전압이 인가된다. 만약 제1 부화소 전극(82a)에 낮은 계조 전압이, 제2 부화소 전극(82b)에 높은 계조 전압이 인가된다면, 일반적으로 낮은 계조에서는 제2 부화소 전극(82b)이 액정 구동의 대부분을 차지하므로 제2 부화소 전극(82b)에 대한 기생 용량을 일정하게 하는 것만으로도 플리커링 현상을 억제할 수 있다. 따라서, 제1 드레인 전극(366a)은 대칭적으로 형성하지 않더라도, 제2 드레인 전극(366b)으로부터 분리된 막대형 끝 부분(361b, 362b)이 게이트 전극(26b)에 대하여 서로 마주보며 대칭적으로 형성함으로써, 게이트선(22a, 22b)에 대하여 데이터선(62)의 미스얼라인이 발생하더라도 각 화소(PX)에 대한 게이트 전극과 드레인 전극 간의 기생 용량은 일정하게 되어 플리커링(flickering) 현상을 방지할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이 며 한정적이 아닌 것으로 이해해야만 한다.
상술한 바와 같이 본 발명에 따른 액정 표시 장치에 의하면, 향상된 측면 시인성을 구현하고 플리커링 현상을 억제할 수 있다.

Claims (10)

  1. 절연 기판 위에 형성된 제1 및 제2 게이트 전극을 각각 가지는 제1 및 제2 게이트선;
    상기 제1 및 제2 게이트 전극 상에 각각 절연되어 형성된 제1 및 제2 반도체층;
    상기 제1 및 제2 게이트선과 교차하고, 상기 제1 및 제2 반도체층과 적어도 일부분이 각각 중첩되는 제1 및 제2 소스 전극을 가지는 데이터선;
    상기 제1 및 제2 게이트 전극을 중심으로 상기 제1 및 제2 소스 전극과 각각 대향하며 상기 제1 및 제2 반도체층과 적어도 일부분이 각각 중첩된 제1 및 제2 드레인 전극으로서, 상기 제1 및 제2 반도체층과 각각 중첩되는 상기 제1 및 제2 드레인 전극의 끝 부분이 서로 반대 방향을 향하도록 형성된 제1 및 제2 드레인 전극;
    상기 제1 및 제2 드레인 전극과 각각 전기적으로 연결된 제1 부화소 전극 및 제2 부화소 전극을 구비하는 화소 전극을 포함하는 액정 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 및 제2 드레인 전극의 끝 부분은 상기 제1 또는 제2 게이트선과 실질적으로 나란하게 배치되는 액정 표시 장치.
  3. 제1 항에 있어서,
    상기 제1 및 제2 드레인 전극의 끝 부분은 상기 데이터선과 실질적으로 나란하게 배치되는 액정 표시 장치.
  4. 제1 항 내지 제3 항 중 어느 한 항에 있어서,
    상기 제1 및 제2 부화소 전극에는 하나의 영상 정보로부터 얻어진 서로 다른 계조 전압이 인가되는 액정 표시 장치.
  5. 절연 기판 위에 형성된 제1 및 제2 게이트 전극을 각각 가지는 제1 및 제2 게이트선;
    상기 제1 및 제2 게이트 전극 상에 각각 절연되어 형성된 제1 및 제2 반도체층;
    상기 제1 및 제2 게이트선과 교차하고, 상기 제1 및 제2 반도체층과 적어도 일부분이 각각 중첩되는 제1 및 제2 소스 전극을 가지는 데이터선;
    상기 제1 및 제2 게이트 전극을 중심으로 상기 제1 및 제2 소스 전극과 각각 대향하며 상기 제1 및 제2 반도체층과 적어도 일부분이 각각 중첩된 제1 및 제2 드레인 전극으로서, 상기 제2 반도체층과 중첩되는 상기 제2 드레인 전극의 끝 부분은 두개의 가지로 분리되어 서로 반대 방향을 바라보도록 형성되는 제1 및 제2 드레인 전극;
    상기 제1 및 제2 드레인 전극과 각각 전기적으로 연결된 제1 부화소 및 제2 부화소 전극을 구비하는 화소 전극를 포함하는 액정 표시 장치.
  6. 제5 항에 있어서,
    상기 제2 소스 전극의 끝 부분은 "H"자 형상을 가지며, 상기 제2 드레인 전극의 두개의 가지는 상기 제2 소스 전극의 "H"자 형상의 홈부에 배치되는 액정 표시 장치.
  7. 제5 항에 있어서,
    상기 제1 반도체층과 중첩되는 상기 제1 드레인 전극의 끝 부분은 두개의 가지로 분리되어 서로 반대 방향을 바라보도록 형성된 액정 표시 장치.
  8. 제7 항에 있어서,
    상기 제1 소스 전극의 끝 부분은 "H"자 형상을 가지며, 상기 제1 드레인 전극의 두개의 가지는 상기 제1 소스 전극의 "H"자 형상의 홈부에 배치되는 액정 표시 장치.
  9. 제5항 내지 제8 항 중 어느 한 항에 있어서,
    상기 제1 및 제2 부화소 전극에는 하나의 영상 정보로부터 얻어진 서로 다른 계조 전압이 인가되는 액정표시장치.
  10. 제5항 또는 제6 항에 있어서,
    상기 제1 및 제2 부화소 전극에는 하나의 영상 정보로부터 얻어진 서로 다른 계조 전압이 인가되고, 상기 제2 부화소 전극에는 상기 서로 다른 계조 전압 중 기준 계조 전압보다 높은 계조 전압이 인가되는 액정 표시 장치.
KR1020050043144A 2005-05-23 2005-05-23 액정 표시 장치 KR20060120901A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050043144A KR20060120901A (ko) 2005-05-23 2005-05-23 액정 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050043144A KR20060120901A (ko) 2005-05-23 2005-05-23 액정 표시 장치

Publications (1)

Publication Number Publication Date
KR20060120901A true KR20060120901A (ko) 2006-11-28

Family

ID=37706869

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050043144A KR20060120901A (ko) 2005-05-23 2005-05-23 액정 표시 장치

Country Status (1)

Country Link
KR (1) KR20060120901A (ko)

Similar Documents

Publication Publication Date Title
KR101153942B1 (ko) 액정 표시 장치
KR101160839B1 (ko) 액정 표시 장치
JP5376774B2 (ja) 液晶表示装置
JP4969109B2 (ja) 液晶表示装置
JP5143362B2 (ja) 液晶表示装置
JP5379951B2 (ja) 液晶表示装置
JP5391435B2 (ja) 液晶表示装置
KR101240642B1 (ko) 액정 표시 장치
US8432344B2 (en) Liquid crystal display
US20080024406A1 (en) Liquid Crystal Display
KR20080009897A (ko) 액정 표시 장치
KR101197043B1 (ko) 표시 장치 및 그 구동 방법
KR20090090132A (ko) 액정 표시 장치
KR20090102147A (ko) 박막 트랜지스터 기판, 액정 표시 장치, 및 액정 표시장치의 제조 방법
KR20070051045A (ko) 액정 표시 장치
KR20070006981A (ko) 액정 표시 장치
KR20060122118A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
JP2007226243A (ja) 液晶表示装置
KR20080053644A (ko) 액정 표시 장치
KR20060090159A (ko) 액정 표시 장치
KR20060120901A (ko) 액정 표시 장치
KR20070063373A (ko) 액정 표시 장치
KR101071259B1 (ko) 표시 장치 및 그 구동 방법
KR20060116908A (ko) 액정 표시 장치
KR20070060256A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination