KR20060108491A - Apparatus and method for sensing to collect information - Google Patents
Apparatus and method for sensing to collect information Download PDFInfo
- Publication number
- KR20060108491A KR20060108491A KR1020050030914A KR20050030914A KR20060108491A KR 20060108491 A KR20060108491 A KR 20060108491A KR 1020050030914 A KR1020050030914 A KR 1020050030914A KR 20050030914 A KR20050030914 A KR 20050030914A KR 20060108491 A KR20060108491 A KR 20060108491A
- Authority
- KR
- South Korea
- Prior art keywords
- pcb
- pattern
- resistance value
- current
- high current
- Prior art date
Links
Images
Classifications
-
- A—HUMAN NECESSITIES
- A43—FOOTWEAR
- A43B—CHARACTERISTIC FEATURES OF FOOTWEAR; PARTS OF FOOTWEAR
- A43B23/00—Uppers; Boot legs; Stiffeners; Other single parts of footwear
- A43B23/24—Ornamental buckles; Other ornaments for shoes without fastening function
-
- A—HUMAN NECESSITIES
- A43—FOOTWEAR
- A43C—FASTENINGS OR ATTACHMENTS OF FOOTWEAR; LACES IN GENERAL
- A43C19/00—Attachments for footwear, not provided for in other groups of this subclass
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
본 발명은 PCB 불량 패턴 검사 장치에 관한 것으로, 보다 구체적으로는 PCB에 고 전류를 인가하여 불량 패턴을 소손(燒損)시켜 PCB 패턴의 양부(良否)를 판정하는 PCB 불량 패턴 검사 장치에 관한 것이다.The present invention relates to a PCB failure pattern inspection apparatus, and more particularly, to a PCB failure pattern inspection apparatus for determining whether or not the PCB pattern by burning a bad pattern by applying a high current to the PCB. .
본 발명은, 패턴이 형성된 적어도 하나의 PCB가 실장되며, PCB 패턴의 저항을 측정하고, PCB 패턴에 고 전류를 인가하는 내전류 테스트부, 내전류 테스트부에 고 전류를 공급하는 전원공급부 및 고 전류를 인가하기 전 PCB 패턴의 제1저항값과 고 전류를 인가한 후 PCB 패턴의 제2저항값을 비교하여 PCB 패턴의 양부를 판단하는 제어부를 포함한다.According to the present invention, at least one PCB with a pattern formed thereon is mounted, the resistance tester for measuring the resistance of the PCB pattern, and applying a high current to the PCB pattern, a power supply unit for supplying a high current to the current tester and a high current It includes a control unit for determining whether the PCB pattern by comparing the first resistance value of the PCB pattern before applying the current and the second resistance value of the PCB pattern after applying a high current.
본 발명은 PCB에 고 전류를 인가하여 불량 패턴을 소손(燒損)시켜 PCB 패턴의 양부(良否)를 판정함으로써 종래 검출되지 않은 불량 패턴 PCB를 검출할 수 있는 효과가 있다.The present invention has the effect of detecting a defect pattern PCB which has not been detected by conventionally by applying a high current to the PCB to burn out the defect pattern to determine the quality of the PCB pattern.
고 전류, 저항값, 정전류 4단자법, 인쇄회로기판, 프로브 핀 High current, resistance value, constant current 4 terminal method, printed circuit board, probe pin
Description
도1은 본 발명의 일실시예에 따른 PCB 불량 패턴 검사 장치의 구성도,1 is a block diagram of a PCB failure pattern inspection apparatus according to an embodiment of the present invention,
도2는 도1의 PCB 불량 패턴 검사 장치의 내전류 테스트부의 간략 구성도,2 is a simplified configuration diagram of the withstand current test unit of the PCB bad pattern inspection apparatus of FIG.
도3은 도1의 PCB 불량 패턴 검사 장치의 내전류 테스터부의 세부 구성도,3 is a detailed configuration diagram of the withstand current tester of the PCB failure pattern inspection apparatus of FIG.
도4는 내전류 테스터부의 핀 블록 정면 사시도,4 is a front perspective view of the pin block of the withstand current tester;
도5는 본 발명의 일실시예에 따른 PCB 불량 패턴 검사 방법의 절차 흐름도,5 is a flowchart illustrating a PCB defect pattern inspection method according to an embodiment of the present invention;
도6은 본 발명의 일실시예에 따른 PCB 불량 패턴 검사 장치를 이용하여 PCB 불량 패턴 검사를 수행하기 위해 사용자에게 제공되는 사용자 인터페이스를 예시도면이다.6 is a diagram illustrating a user interface provided to a user to perform a PCB failure pattern inspection using the PCB failure pattern inspection apparatus according to an embodiment of the present invention.
<도면 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
100 : 내전류 테스트부 200 : 전원공급부100: current resistance test unit 200: power supply unit
300 : 제어부 400 : 입력부300: control unit 400: input unit
410 : 출력부410: output unit
본 발명은 PCB 불량 패턴 검사 장치 및 PCB 불량 패턴 검사 방법에 관한 것으로, 보다 구체적으로는 PCB에 고전류를 인가하여 불량 패턴을 소손(燒損)시켜 PCB 패턴의 양부(良否)를 판정하는 PCB 불량 패턴 검사 장치 및 PCB 불량 패턴 검사 방법에 관한 것이다.The present invention relates to a PCB failure pattern inspection apparatus and a PCB failure pattern inspection method, and more particularly, PCB failure pattern that determines whether or not the PCB pattern by burning a failure pattern by applying a high current to the PCB. An inspection apparatus and a PCB defect pattern inspection method.
일반적으로,PCB(printed circuit board)란 전기 절연성 기판에 구리와 같은 전도성 재료로 회로 라인 패턴(line pattern)을 형성시킨 것으로 전자부품을 탑재하기 직전의 기판을 말한다. In general, a printed circuit board (PCB) is a circuit line pattern formed of a conductive material such as copper on an electrically insulating substrate, and refers to a substrate immediately before mounting an electronic component.
PCB는 기판 재료의 종류에 따라, 페놀과 에폭시로 제작되는 리지드(rigid) PCB와 폴리이미드(polyimid)와 같이 쉽게 구부러질 수 있는 재질로 제작되는 플렉서블(flexible) PCB로 나뉜다.PCBs are divided into rigid PCBs made of phenol and epoxy and flexible PCBs made of easily bendable materials such as polyimid, depending on the type of substrate material.
한편, 휴대폰, PDA, 디지털 카메라 등 개인 휴대용 전자 장치가 대중화되면서, 회로 특성이 안정화되고 소형 및 경량화된 PCB가 개인 휴대용 전자 장치의 메인기판으로 사용되며, 특히 FPCB는 폴더형태의 이동통신 단말기에서 굴곡부위의 회로로 사용된다.On the other hand, as personal portable electronic devices such as mobile phones, PDAs, and digital cameras are popularized, circuit characteristics are stabilized and small and light weight PCBs are used as main boards of personal portable electronic devices, and in particular, FPCB is bent in folder type mobile communication terminals. Used as a circuit of sites.
이러한 PCB에 부품이 실장되어 전자 장치에 사용되기 위해서는 겉모양, 마이크로 섹션 및 치수시험, 전기적 성능 시험, 기계적 성능 시험 등을 거쳐야 한다. In order to be used in electronic devices with components mounted on these PCBs, it is necessary to undergo external appearance, micro section and dimensional tests, electrical performance tests, and mechanical performance tests.
그러나 종래의 PCB 시험 방법으로는 PCB 시험 방법의 오차 범위 안에 들어가는 패턴 불량 PCB를 찾아낼 수 없는 문제점이 있다. PCB 시험 방법의 오차 범위 안에 들어가는 패턴 불량이란 패턴의 폭이 규정이하로 좁은 것, 멀티 레이어(multi-1layer) 기판에 서 각 층에 형성된 비아 홀(via hole)의 중심이 맞지 않아 규정이 하의 폭으로 도금 된 것 등이다.However, the conventional PCB test method has a problem that can not find a bad PCB to fall within the error range of the PCB test method. Pattern defects that fall within the error range of the PCB test method are pattern widths that are narrower than the specified width, and the widths of the widths below the specified value due to the inconsistency of the center of the via hole formed in each layer on a multi-layer substrate. Plated with.
PCB 시험 방법의 오차 범위 안에 들어가는 패턴 불량 역시 최종적으로 PCB가 사용되는 전자 장치의 신뢰성과 직접적인 관련성이 있으므로, PCB에 부품이 실장되어 전자 장치에 사용되기 전 PCB 시험 단계에서 불량으로 분류하여 처리하여야 한다.The pattern defects falling within the error range of the PCB test method are also directly related to the reliability of the electronic device in which the PCB is finally used. Therefore, the components should be classified and treated as defective in the PCB test step before the components are mounted on the PCB and used in the electronic device. .
본 발명은 상술한 문제점을 해결하기 위하여 창안된 것으로, PCB에 고 전류를 인가하여 불량 패턴을 소손(燒損)시켜 PCB 패턴의 양부(良否)를 판정하는 PCB 불량 패턴 검사 장치 및 PCB 불량 패턴 검사 방법을 제공하는데 그 목적이 있다.The present invention was devised to solve the above-described problems, PCB bad pattern inspection device and PCB bad pattern inspection to determine whether the PCB pattern is damaged by burning a bad pattern by applying a high current to the PCB The purpose is to provide a method.
또한, 본 발명은 양품 판정 대상 PCB를 복수개 실장하여 PCB 불량 패턴을 검사할 수 있는 PCB 불량 패턴 검사 장치를 제공하는데 그 목적이 있다.In addition, an object of the present invention is to provide a PCB failure pattern inspection apparatus capable of inspecting a PCB failure pattern by mounting a plurality of good quality determination target PCB.
본 발명의 다른 목적 및 장점들은 하기에 설명될 것이며, 본 발명의 실시예에 의해 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허청구범위에 나타낸 수단 및 조합에 의해 실현될 수 있다.Other objects and advantages of the invention will be described below and will be appreciated by the embodiments of the invention. Furthermore, the objects and advantages of the present invention can be realized by means and combinations indicated in the claims.
상기와 같은 목적을 달성하기 위한 본 발명의 PCB 불량 패턴 검사 장치는, 패턴이 형성된 적어도 하나의 PCB가 실장되며, 상기 PCB 패턴의 저항을 측정하고, 상기 PCB 패턴에 고 전류를 인가하는 내전류 테스트부, 상기 내전류 테스트부에 고 전류를 공급하는 전원공급부 및 상기 고 전류를 인가하기 전 PCB 패턴의 제1저항값과 고 전류를 인가한 후 PCB 패턴의 제2저항값을 비교하여 상기 PCB 패턴의 양부를 판단하는 제어부;를 포함한다.PCB failure pattern inspection apparatus of the present invention for achieving the above object, at least one PCB with a pattern is mounted, measuring the resistance of the PCB pattern, the current resistance test for applying a high current to the PCB pattern The PCB pattern by comparing the first resistance value of the PCB pattern with the high current and the second resistance value of the PCB pattern after applying the high current before applying the high current. It includes; a control unit for determining whether or not.
여기에서, 상기 내전류 테스트부는, 매거진 박스, 상기 매거진 박스에 설치되어, PCB가 실장되는 적어도 하나 플레이트, 상기 PCB의 패턴에 접촉되는 프로브 핀이 설치된 핀 블록 및 상기 프로브 핀이 상기 PCB의 패턴에 접촉되도록 핀 블록을 구동하는 실린더를 포함한다.Here, the current resistance test unit is installed in the magazine box, the magazine box, at least one plate on which the PCB is mounted, a pin block with a probe pin contacted with the pattern of the PCB and the probe pin is connected to the pattern of the PCB And a cylinder for driving the pin block to be in contact.
또한 상기 핀 블록은 2쌍의 프로브 핀을 구비하고, 한 쌍의 프로브 핀은 정 전류를 PCB 패턴에 인가하고, 다른 한 쌍의 프로브 핀은 상기 PCB 패턴의 전압을 측정할 수 있다.In addition, the pin block may include two pairs of probe pins, one pair of probe pins may apply a constant current to the PCB pattern, and the other pair of probe pins may measure the voltage of the PCB pattern.
또한 본 발명의 PCB 불량 패턴 검사 장치는, 사용자에 의해 PCB 패턴의 양부 판단의 오차범위, 고 전류 크기. 공급시간. 공급횟수를 입력받아 제어부로 전송하는 입력부를 더 포함하고, 상기 제어부는 상기 PCB 패턴의 양부판단의 오차범위를 PCB 양부 판단의 기준으로 설정하고, 상기 고 전류의 크기. 공급시간. 공급횟수에 따라 상기 내전류 테스트부를 제어하는 것이 바람직하다.In addition, the PCB failure pattern inspection apparatus of the present invention, the error range, high current size of the determination of the good or bad PCB pattern by the user. Supply time. And an input unit configured to receive a frequency of supply and transmit the received frequency to the controller, wherein the controller sets an error range of the determination of the quantity of both parts of the PCB pattern as a reference for determining the quantity of PCB. Supply time. It is preferable to control the withstand voltage test unit according to the number of supply.
또한 본 발명의 PCB 불량 패턴 검사 장치는, 제어부로부터 제1저항값, 제2저항값 및 PCB 양부 판단 결과를 전송받아 사용자에게 출력하는 출력부를 더 포함한다.In addition, the PCB failure pattern inspection apparatus of the present invention further includes an output unit for receiving the first resistance value, the second resistance value and the PCB determination result from the control unit to output to the user.
또한, 본 발명의 PCB 불량 패턴 검사 방법은, a) PCB 패턴에 프로브 핀을 접촉시켜 상기 PCB 패턴의 제1저항값을 측정하는 제1차저항 측정단계, b) 상기 PCB 패턴에 상기 프로브 핀을 통하여 고 전류를 인가하는 고 전류 인가단계, c) 상기 고 전류를 인가한 후 상기 프로브 핀을 통하여 상기 PCB 패턴의 제2저항값을 측정 하는 제2차저항 측정단계 및 d) 상기 제1저항값과 상기 제2저항값을 비교하여 상기 PCB 패턴의 양부를 판단하는 저항값 비교 단계를 포함한다.In addition, the PCB failure pattern inspection method of the present invention, a) a first resistance measurement step of measuring the first resistance value of the PCB pattern by contacting the probe pin to the PCB pattern, b) the probe pin to the PCB pattern A high current application step of applying a high current through the second current; c) a second resistance measurement step of measuring a second resistance value of the PCB pattern through the probe pin after applying the high current; and d) the first resistance value And a resistance value comparing step of determining whether the PCB pattern is good by comparing the second resistance value with the second resistance value.
여기에서, 상기 d)단계는, 상기 제1저항값과 상기 제2저항값이 일치되면, PCB 패턴이 양호한 것으로 판단하고, 상기 제1저항값과 상기 제2저항값이 일치되지 않으면, PCB 패턴이 불량한 것으로 판단하는 것이 바람직하다.Here, in step d), if the first resistance value and the second resistance value match, it is determined that the PCB pattern is good, and if the first resistance value and the second resistance value do not match, the PCB pattern It is preferable to judge that this is bad.
또한, 상기 d)단계는, 상기 제1저항값과 상기 제2저항값의 차이값이 사용자에 의해 설정된 오차 범위 내에 있으면 상기 제1저항값과 제2저항값이 일치되는 것으로 판단하는 것이 바람직하다.Also, in the step d), if the difference between the first resistance value and the second resistance value is within an error range set by the user, it is preferable to determine that the first resistance value and the second resistance value match. .
이하 첨부된 도면을 참조로 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Prior to this, terms or words used in the specification and claims should not be construed as having a conventional or dictionary meaning, and the inventors should properly explain the concept of terms in order to best explain their own invention. Based on the principle that can be defined, it should be interpreted as meaning and concept corresponding to the technical idea of the present invention.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.Therefore, the embodiments described in the specification and the drawings shown in the drawings are only the most preferred embodiment of the present invention and do not represent all of the technical idea of the present invention, various modifications that can be replaced at the time of the present application It should be understood that there may be equivalents and variations.
도1은 본 발명의 일실시예에 따른 PCB 불량 패턴 검사 장치의 구성도이다. 도시된 바와 같이, 본 발명의 일실시예에 따른 PCB 불량 패턴 검사 장치는 내전류 테스트부(100), 전원공급부(200), 제어부(300), 입력부(400) 및 출력부(410)를 포 함한다.1 is a block diagram of a PCB failure pattern inspection apparatus according to an embodiment of the present invention. As shown, the PCB failure pattern inspection apparatus according to an embodiment of the present invention includes the withstand
여기에서 PCB(printed circuit board)는 FPCB인 것이 바람직하지만 이에 한정되는 것은 아니며, 전기 절연성 기판에 전도성 재료로 회로 라인 패턴(line pattern)을 형성시킨 다른 종류의 기판을 포함한다. 이하, PCB는 FPCB인 경우를 예시하여 설명한다.Here, the printed circuit board (PCB) is preferably, but not limited to, FPCB, and includes another type of substrate having a circuit line pattern formed of a conductive material on an electrically insulating substrate. Hereinafter, a case where the PCB is an FPCB will be described by way of example.
상기 내전류 테스트부(100)는 양부 판정의 대상이 되는 하나 이상의 FPCB가 실장되며, 제어부(300)의 제어에 따라서 FPCB에 형성된 패턴의 저항을 제1차 측정하고, 패턴에 고 전류를 인가한 후 패턴의 저항을 제2차 측정하여 제어부(300)로 전송하는 구성요소이다. 패턴에 인가되는 고 전류는 정 전류인 것이 바람직하다.The withstand
상기 제어부(300)는 FPCB의 패턴 저항 측정 및 패턴에 고 전류를 인가하기 위해 내전류 테스트부(100)를 제어한다. 제어부(300)는 내전류 테스트부(100)로부터 초기에 측정한 1차 저항값과 패턴에 고 전류를 인가한 후 측정한 2차 저항값을 수신한 후, 1차 저항값과 2차 저항값을 비교하여 차이값이 설정된 오차 범위 내이면 양품으로 판단하고, 차이값이 설정된 오차 범위 밖에 있으면 불량으로 판단한다. The
또한 제어부(300)는 입력부(400)를 통하여 사용자로부터 FPCB 패턴 저항의 허용 오차 범위를 입력받아 이를 FPCB 양부판단의 기준으로 설정할 수 있다.In addition, the
또한 제어부(300)는 입력부(400)를 통하여 사용자로부터, 패턴에 인가되는 전류 크기, 전류 공급 시간 및 전류 공급 횟수 등을 입력받아 이를 기준으로 설정하고, 설정된 기준에 따라 내전류 테스트부(100)를 제어할 수 있다.In addition, the
또한 제어부(300)는 측정된 저항값과 해당 FPCB에 대한 양부판정의 결과를 출력부(410)를 통하여 사용자에게 제공할 수 있다. 제어부(300)는 통신포트를 통하여 개인용 컴퓨터 등 다른 제어수단에 연결될 수 있다.In addition, the
상기 입력부(400)는 마우스, 키보드 등 사용자가 데이터를 용이하게 입력할 수 있는 장치를 포함할 수 있으며, 상기 출력부(410)는 사용자가 입력한 데이터 및 FPCB 불량 패턴 판단 결과를 사용자에게 표시하는 모니터, 프린터 등일 수 있다.The
상기 전원공급부(200)는 본 실시예의 FPCB 불량 패턴 검사 장치가 정상적으로 동작될 수 있도록 내전류 테스트부(100), 제어부(300) 및 입출력부(400,410) 등 FPCB 불량 패턴 검사 장치의 구성요소에 전원을 공급한다. 전원공급부(200)는 내전류 테스트부(100)에 정 전류를 공급하는 DC 전원 공급부를 더 포함하는 것이 바람직하며, 내전류 테스트부(100), 제어부(300), 입출력부(400,410) 등에 전원을 분배하여 공급하는 분배필터(distribute filter) 및 스위치를 포함하여 구성될 수 있다.The
도2는 도1의 PCB 불량 패턴 검사 장치의 내전류 테스트부의 간략 구성도이다. 도시된 바와 같이, 내전류 테스터부는 PCB 불량 패턴 검사 장치의 몸체에 장착 가능한 박스(box) 형태로 구현될 수 있다. 2 is a simplified configuration diagram of the withstand current test unit of the PCB failure pattern inspection apparatus of FIG. As shown, the withstand current tester may be implemented in the form of a box (box) that can be mounted on the body of the PCB failure pattern inspection apparatus.
내전류 테스트부(100)는 PCB 불량 패턴 검사 장치의 몸체에 형성된 가이드 레일을 따라 장착되는 것이 바람직하지만 PCB 불량 패턴 검사 장치의 몸체에 결합되는 방법은 이에 한정되는 것은 아니다. 예를 들면, 내전류 테스트부(100)는 PCB 불량 패턴 검사 장치의 몸체에 고정되는 형태로 구현될 수 있으며, 가이드 레일외 의 다른 방법으로 PCB 불량 패턴 검사 장치의 몸체에 장착 가능한 구조를 가질 수 도 있다.The withstand
도3은 도1의 PCB 불량 패턴 검사 장치의 내전류 테스터부의 세부 구성도이고, 도4는 내전류 테스터부의 핀 블록 정면 사시도이다. 도3 및 도4를 참조하면, 내전류 테스트부(100)는 매거진 박스(magazine box)(102), 플레이트(110), 핀 블록(120), 실린더(130)를 포함한다.3 is a detailed configuration diagram of the withstand current tester of the PCB failure pattern inspection apparatus of FIG. 1, and FIG. 4 is a front perspective view of the pin block of the withstand current tester. 3 and 4, the withstand
매거진 박스(102)는 내전류 테스트부(100)의 외관 틀로서, PCB 불량 패턴 장치의 몸체에 결합될 수 있는 형상을 가지는 것이 바람직하다. 매거진 박스(102)의 양 측면에는 플레이트(110)를 고정 설치할 수 있는 플레이트 고정면(104)이 형성될 수 있다.
플레이트(110)는 FPCB가 실장되는 평평한 받침으로서, 양 측단이 플레이트 고정면(104)에 접촉되어 고정되는 것이 바람직하다. 매거진 박스(102)에는 복수개의 플레이트(110)가 설치될 수 있으며, 플레이트 개수는 FPCB의 용도 및 크기, PCB 불량 패턴 검사 장치의 용량 등에 따라 적절하게 선택될 수 있다. 본 실시예에서는 매거진 박스(102)에 15개의 플레이트(110)가 설치된 경우를 예시한다.
핀 블록(120)은 복수의 프로브 핀(probe pin)(123)이 설치되는 블록으로서, FPCB가 위치한 쪽에 프로브 핀(123)을 고정할 수 있는 핀 홀더(122)가 형성되고, 그 반대쪽에는 실린더(130)의 구동력을 전달받는 구동 돌기(124)가 형성되는 것이 바람직하다.The
핀 블록(120)은 고정된 플레이트(110)를 기준으로 실린더(130)의 구동력에 의해 승강(昇降) 운동을 한다. 핀 블록(120)이 하강하면, 프로브 핀(123)은 플레이트(110)에 실장된 FPCB의 패턴에 접촉되어 전기적 회로를 형성하게 된다.The
핀 블록(120)은 실린더(130)의 구동력에 의해 안정적으로 승강 운동하기 위해 하나 이상의 가이딩 봉(125)에 의해 가이딩될 수 있다. 이때, 구동 돌기(124)가 형성된 쪽에는 가이딩 봉(125)이 삽입되는 관통홀이 형성된 복수개의 가이딩 돌기(126)가 더 형성되는 것이 바람직하다. 가이딩 봉(125)은 양단이 매거진 박스(102)의 윗면과 밑면에 견고히 고정되는 것이 바람직하다.The
프로브 핀(123)은 FPCB의 패턴에 직접 접촉되어 FPCB 패턴의 저항을 측정하고 FPCB 패턴에 고 전류를 인가하는 것으로서, 양부 판정의 대상이 되는 FPCB 당 4개(2쌍)가 구비되는 것이 바람직하다. 즉, 매거진 박스(102)에 15개의 플레이트(110)가 설치된 경우 프로브 핀(123)은 각 플레이트(110) 당 4개씩 구비되어 모두 60개가 설치되게 된다.The probe pins 123 directly contact the pattern of the FPCB to measure the resistance of the FPCB pattern and apply a high current to the FPCB pattern. It is preferable that four probe pairs (two pairs) are provided for the FPCB. . That is, when 15
2쌍의 프로브 핀(123) 중 한 쌍은 FPCB 패턴에 정 전류를 인가하는 정 전류 공급 핀으로 사용될 수 있고, 다른 한 쌍은 FPCB의 전압을 측정하는 센싱 핀으로 사용될 수 있다. 정 전류는 일정한 크기의 값을 가지므로 센싱 핀을 통해 측정되는 전압이 제어부(300)로 전송되는 경우 제어부(300)는 FPCB 패턴의 저항을 측정할 수 있게 된다. 이하에서는, 이러한 저항 측정법을 정 전류 4단자 측정법이라 하기로 한다.One pair of two pairs of probe pins 123 may be used as a constant current supply pin for applying a constant current to the FPCB pattern, and the other pair may be used as a sensing pin for measuring the voltage of the FPCB. Since the constant current has a constant value, when the voltage measured through the sensing pin is transmitted to the
실린더(130)는 핀 블록(120)의 구동 돌기(124)에 연결되어 핀 블록(120)이 승강운동을 할 수 있는 구동력을 제공하는 공급원으로서, 공압 또는 유압 실린더일 수 있다. 실린더(130)는 안정적인 상태에서 핀 블록(120)의 승강 운동 구동력을 전달하기 위하여 실린더 지지대(132)에 고정될 수 있으며, 이때 실린더 지지대(132)는 매거진 박스(102)의 밑면에 단단하게 고정되는 것이 바람직하다. The
실린더(130)의 스트로크(stroke) 거리는 양부 판정의 대상이 되는 PCB의 두께, 매거진 박스(102)의 크기 및 매거진 박스(102)에 설치되는 플레이트(110) 개수에 따라 최적의 거리로 선택될 수 있다. 매거진 박스(102)에 15개의 플레이트(110)가 설치되고 각 플레이트(110)에 FPCB가 실장되는 본 실시예의 경우 실린더(130)의 스트로크 거리는 15mm 내외인 것이 바람직하다.The stroke distance of the
다음은 본 발명의 일실시예에 따른 PCB 불량 패턴 검사 방법에 대하여 설명한다.The following describes a PCB defect pattern inspection method according to an embodiment of the present invention.
도5는 본 발명의 일실시예에 따른 PCB 불량 패턴 검사 방법의 절차 흐름도이다. 도시된 바와 같이 본 발명의 일실시예에 따른 PCB 불량 패턴 검사 방법은 제1차 저항 측정 단계(S100), 고 전류 인가 단계(S102), 제2차 저항 측정 단계(S104), 저항값 비교 단계(S106) 및 양부판정 단계(S107,S108)를 포함한다.Figure 5 is a flow chart of the PCB bad pattern inspection method according to an embodiment of the present invention. As shown in the PCB defect pattern inspection method according to an embodiment of the present invention, the first resistance measurement step (S100), the high current application step (S102), the second resistance measurement step (S104), the resistance value comparison step (S106) and the quantity determination step (S107, S108).
상기 제1차 저항 측정 단계(S100)는 양부 판정의 대상이 되는 FPCB 패턴에 프로브 핀을 접촉시켜 최초 FPCB 패턴의 저항(제1저항값)을 측정한다. FPCB 패턴의 저항 측정은 상기에서 설명한 정 전류 4 단자법을 이용하는 것이 바람직하다. FPCB 패턴에 프로브 핀의 접촉은 프로브 핀이 설치된 핀 블록을 실린더로 하강시킴으로써 이루어 질 수 있다.In the first resistance measurement step (S100), the probe pin is contacted with the FPCB pattern, which is the object of acceptance determination, to measure the resistance (first resistance value) of the first FPCB pattern. In the resistance measurement of the FPCB pattern, it is preferable to use the constant current four-terminal method described above. Contact of the probe pins to the FPCB pattern can be achieved by lowering the pin block with the probe pins into the cylinder.
상기 고 전류 인가 단계(S102)는 FPCB에 고 전류를 인가하여 불량 패턴을 소 손(燒損)시키는 단계이다. 여기에서 불량 패턴이란 FPCB 패턴의 폭이 규정이하로 좁은 것, 멀티 레이어(multi-1layer) 기판에서 각 층에 형성된 비아 홀(via hole)의 중심이 맞지 않아 규정 이하의 폭으로 도금 된 것 등 종래의 PCB 시험 방법에서 오차 범위 내 포함되어 양부 판정이 검출이 불가능한 패턴을 의미한다.The high current applying step (S102) is a step of applying a high current to the FPCB to burn out the defective pattern. In this case, the defective pattern is a conventional FPCB pattern having a narrow width below the prescribed value, or a plate having a width below the prescribed value due to a mismatch between the centers of via holes formed in each layer in a multi-layer substrate. In PCB test method, the error is included in the error range means the pattern is not detectable.
고 전류 인가 단계(S102)에서는 FPCB 패턴에 접촉된 프로브 핀 중 정 전류 공급핀을 통하여 FPCB 패턴에 고 전류를 인가한다. FPCB에 인가되는 고 전류는 FPCB에 형성된 양호한 패턴에는 영향을 미치지 않지만, 폭이 좁아 규격에 미치지 못하는 불량 패턴은 저항으로 발생되는 열에 의하여 소손될 수 있도록 선택되는 것이 바람직하다.In the high current applying step (S102), a high current is applied to the FPCB pattern through a constant current supply pin among the probe pins in contact with the FPCB pattern. The high current applied to the FPCB does not affect the good pattern formed on the FPCB, but the narrow pattern, which is narrow and does not meet the specification, is preferably selected to be burned out by the heat generated by the resistance.
FPCB에 인가되는 고 전류의 선택 파라미터는 전류의 세기, 전류 공급 시간, 전류 공급 횟수를 포함할 수 있다. 고 전류 선택 파라미터는 양부 판정 대상 FPCB의 종류 및 용도에 따라 최적값으로 결정될 수 있다. FPCB의 양부 판정을 위한 경우, 전류의 세기는 1A 내지 10A 범위에서 선택되며, 전류 공급 시간은 100mS 내지 500mS 범위에서 선택되고, 전류 공급 횟수는 1회 내지 10회 범위에서 선택되는 것이 바람직하다. 고 전류 선택 파라미터는 FPCB 불량 패턴 검사 장치가 제공하는 사용자 인터페이스를 통하여 사용자에 의해 결정될 수 있다. The selection parameter of the high current applied to the FPCB may include the current intensity, the current supply time, and the number of current supply. The high current selection parameter may be determined as an optimal value depending on the type and use of the FPCB to be judged as good or bad. In the case of the FPCB determination, the strength of the current is selected in the range of 1A to 10A, the current supply time is selected in the range of 100mS to 500mS, and the number of current supply is preferably selected in the range of 1 to 10 times. The high current selection parameter may be determined by the user through a user interface provided by the FPCB failure pattern inspection apparatus.
만약 FPCB 패턴이 불량 패턴을 포함하고 있다면, 고 전류 인가 단계(S102)에서 불량 패턴은 소손되게 되고, 결과적으로 FPCB 패턴은 전기적으로 개방(open)된 상태가 된다. 반면 FPCB 패턴이 불량 패턴을 포함하고 있지 않다면, FPCB는 정 전류 인가 단계 전과 동일한 FPCB 패턴을 유지할 수 있게 된다.If the FPCB pattern includes a bad pattern, in the high current application step S102, the bad pattern is burned out, and as a result, the FPCB pattern is electrically open. On the other hand, if the FPCB pattern does not include a bad pattern, the FPCB can maintain the same FPCB pattern as before the constant current application step.
상기 제2차 저항 측정 단계(S104)는 고 전류 인가 단계(S102) 후, FPCB 패턴의 저항을 측정한다. FPCB 패턴의 저항 측정 방법은 제1차 저항 측정 단계(S100)에서와 같이 정 전류 4 단자법을 이용하는 것이 바람직하다. In the second resistance measurement step S104, after the high current application step S102, the resistance of the FPCB pattern is measured. As the resistance measurement method of the FPCB pattern, it is preferable to use the constant current four-terminal method as in the first resistance measurement step S100.
만약 FPCB 패턴이 불량 패턴을 포함하고 있다면, 고 전류 인가 단계(S102) 후 FPCB 패턴의 저항값(제2저항값)은 바람직하게는 무한대 값을 가질 수 있다.If the FPCB pattern includes a bad pattern, the resistance value (second resistance value) of the FPCB pattern after the high current application step S102 may preferably have an infinite value.
상기 저항값 비교 단계(S106)는 제1차 저항 측정 단계(S100)에서 측정된 제1저항값과 제2차 저항 측정 단계(S104)에서 측정된 제2저항값을 비교한다. The resistance value comparing step S106 compares the first resistance value measured in the first resistance measurement step S100 and the second resistance value measured in the second resistance measurement step S104.
FPCB 패턴의 제1저항값과 제2저항값을 비교하는 경우 일정한 오차 범위를 인정할 수 있다. 고 전류 인가 단계(S102)에서 인가된 고 전류로 인하여 FPCB의 양호 패턴에 발생된 변화를 오차 범위 내에서 수용하기 위함이다.When comparing the first resistance value and the second resistance value of the FPCB pattern, a certain error range may be recognized. This is to accommodate the variation generated in the good pattern of the FPCB within the error range due to the high current applied in the high current applying step (S102).
예를들면, 오차의 범위는 0.00 오옴 내지 5.00 오옴의 범위를 가질 수 있다. 오차의 범위가 1 오옴인 경우 제1저항값과 제2저항값의 차이가 1오옴 미만인 경우 제1저항값과 제2저항값은 서로 일치되는 것으로 판단할 수 있다.For example, the range of error can range from 0.00 Ohm to 5.00 Ohm. When the error range is 1 ohm, when the difference between the first resistance value and the second resistance value is less than 1 ohm, it may be determined that the first resistance value and the second resistance value coincide with each other.
상기 양부판정 단계(S107,S108)는 저항값 비교 단계(S106)의 결과에 따라서 FPCB 양부를 판정한다. 저항값 비교 단계(S106)에서는 FPCB 패턴의 제1저항값과 제2저항값이 일치하는 경우 FPCB는 불량 패턴이 포함되지 않은 양품 FPCB로 판단한다(S107). FPCB 패턴의 제1저항값과 제2저항값이 일치하지 않는 경우 FPCB는 불량패턴이 포함된 불량 FPCB로 판단한다(S108).The quantity determination step (S107, S108) determines the FPCB acceptance according to the result of the resistance value comparison step (S106). In the resistance value comparison step (S106), when the first resistance value and the second resistance value of the FPCB pattern match, the FPCB is determined to be a good quality FPCB not including a defective pattern (S107). If the first resistance value and the second resistance value of the FPCB pattern do not match, the FPCB is determined to be a defective FPCB including a defective pattern (S108).
도6은 본 발명의 일실시예에 따른 PCB 불량 패턴 검사 장치를 이용하여 PCB 불량 패턴 검사를 수행하기 위해 사용자에게 제공되는 사용자 인터페이스를 예시한 다. 6 illustrates a user interface provided to a user for performing a PCB failure pattern inspection using the PCB failure pattern inspection apparatus according to an embodiment of the present invention.
도시된 바와 같이, 사용자는 사용자 인터페이스를 통하여 FPCB 패턴에 인가되는 고 전류 및 저항값 비교 오차를 설정할 수 있다. 인가된 고 전류는 전류 세기는 6A, 전류 공급 시간은 200mS, 전류 공급 횟수는 2회로 설정되어 있으며, 저항값 비교 오차는 최대 11오옴에서 최소 10오옴으로 설정되어 1오옴으로 설정된 경우이다. As shown, the user can set a high current and resistance value comparison error applied to the FPCB pattern through the user interface. The applied high current is 6A, the current supply time is set to 200mS, the number of current supply is set to 2 times, and the resistance comparison error is set to 1Ohm from 11Ohm maximum to 10Ohm minimum.
15개의 PCB를 본 발명의 일실시예에 따른 PCB 불량 패턴 검사 장치에 실장하여 불량 패턴을 검사한 결과 제1저항값은 10이고, 제2저항값은 11로서 제1저항값과 제2저항값과의 비교값이 차이가 설정된 오차범위인 1오옴의 범위내에 있으므로 모두 양품 판정?? 경우를 보여준다.15 PCBs were mounted on a PCB failure pattern inspection apparatus according to an embodiment of the present invention, and a result of inspecting the failure pattern was as follows. The first resistance value is 10 and the second resistance value is 11, the first resistance value and the second resistance value. The result of the comparison is within the range of 1 ohm, the difference in which the difference is set. Show the case.
이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술 사상과 아래에 기재될 특허 청구범위의 균등 범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.As mentioned above, although this invention was demonstrated by the limited embodiment and drawing, this invention is not limited by this, The person of ordinary skill in the art to which this invention belongs, Of course, various modifications and variations are possible within the scope of equivalent claims.
상술한 바와 같은 본 발명의 PCB 불량 패턴 검사 장치 및 PCB 불량 패턴 검사 방법은, PCB에 고전류를 인가하여 불량 패턴을 소손(燒損)시켜 PCB 패턴의 양부(良否)를 판정함으로써 종래 검출되지 않은 불량 패턴 PCB를 검출할 수 있는 효과가 있다.PCB defect pattern inspection apparatus and PCB defect pattern inspection method of the present invention as described above is a defect that has not been conventionally detected by applying a high current to the PCB to burn out the defect pattern to determine the quality of the PCB pattern There is an effect that can detect a pattern PCB.
또한 양품 판정 대상 PCB를 복수개 실장하여 PCB 불량 패턴을 검사할 수 있 게 되어 PCB 불량 패턴 검사의 효율성을 높일 수 있는 효과가 있다.In addition, it is possible to inspect the PCB failure pattern by mounting a plurality of PCBs to be judged good quality, there is an effect that can increase the efficiency of PCB failure pattern inspection.
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050030914A KR100669535B1 (en) | 2005-04-14 | 2005-04-14 | Apparatus and Method for Sensing to Collect Information |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050030914A KR100669535B1 (en) | 2005-04-14 | 2005-04-14 | Apparatus and Method for Sensing to Collect Information |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060108491A true KR20060108491A (en) | 2006-10-18 |
KR100669535B1 KR100669535B1 (en) | 2007-01-16 |
Family
ID=37628288
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050030914A KR100669535B1 (en) | 2005-04-14 | 2005-04-14 | Apparatus and Method for Sensing to Collect Information |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100669535B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109031092A (en) * | 2018-07-16 | 2018-12-18 | 威太(苏州)智能科技有限公司 | A kind of PCB high current test method |
CN114113961A (en) * | 2021-11-05 | 2022-03-01 | 珠海市大鹏电子科技有限公司 | Screening method of photoelectric coupler |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101094411B1 (en) | 2010-05-11 | 2011-12-15 | 주식회사 지.엠 | Printed circuit board prosecuting attorney method |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000000023A (en) * | 1999-01-13 | 2000-01-15 | 임창수 | Apparatus for testing the pattern of PCB and method thereof |
-
2005
- 2005-04-14 KR KR1020050030914A patent/KR100669535B1/en not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109031092A (en) * | 2018-07-16 | 2018-12-18 | 威太(苏州)智能科技有限公司 | A kind of PCB high current test method |
CN109031092B (en) * | 2018-07-16 | 2020-12-11 | 威太(苏州)智能科技有限公司 | PCB high current testing method |
CN114113961A (en) * | 2021-11-05 | 2022-03-01 | 珠海市大鹏电子科技有限公司 | Screening method of photoelectric coupler |
Also Published As
Publication number | Publication date |
---|---|
KR100669535B1 (en) | 2007-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8669777B2 (en) | Assessing connection joint coverage between a device and a printed circuit board | |
KR100864435B1 (en) | The probe, the fixture, and apparatus for circuit board inspection | |
EP2517031B1 (en) | Wiring board for testing loaded printed circuit board | |
KR102002848B1 (en) | apparatus for testing metal inserted battery protection circuit module | |
CN205506865U (en) | Test fixture needle bed and test equipment | |
KR101467383B1 (en) | Device For Testing Semiconductor Connecting Capacitor | |
KR100669535B1 (en) | Apparatus and Method for Sensing to Collect Information | |
KR100648014B1 (en) | Pcb jig of probe unit for flat display panel | |
KR20020027547A (en) | Device and method for inspection | |
US6353327B2 (en) | Circuit board misalignment detection apparatus and method | |
US7708607B2 (en) | Precision printed circuit board testing tool | |
KR102260861B1 (en) | Inspection apparatus of printed circuit board and control method thereof | |
JP5420277B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
CN206821064U (en) | A kind of structure and circuit board of proof voltage test | |
KR100756501B1 (en) | Method for testing defect plating of through-hole using pulse of high current pulse | |
KR100765490B1 (en) | PCB electrode plate | |
KR20110034860A (en) | Apparatus for detecting printed circuit board array defect | |
JP3719137B2 (en) | Printed wiring board inspection equipment | |
TW200716994A (en) | Circuit board inspecting apparatus and circuit board inspecting method | |
TWI771258B (en) | Circuit board testing method | |
KR200417528Y1 (en) | PCB electrode plate | |
TWI401450B (en) | Method for testing flexible printed circuit board | |
KR102474867B1 (en) | Apparatus for testing soldering of PCB connector | |
CN214174540U (en) | Ceramic copper-clad plate detects partial discharge device | |
CN214174454U (en) | Ceramic copper-clad plate positive and negative surface insulation and voltage resistance test fixture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100111 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |