KR20060082478A - 원자층 증착 기술을 이용한 실리콘 도핑된 금속 산화막형성 방법 - Google Patents

원자층 증착 기술을 이용한 실리콘 도핑된 금속 산화막형성 방법 Download PDF

Info

Publication number
KR20060082478A
KR20060082478A KR1020050002984A KR20050002984A KR20060082478A KR 20060082478 A KR20060082478 A KR 20060082478A KR 1020050002984 A KR1020050002984 A KR 1020050002984A KR 20050002984 A KR20050002984 A KR 20050002984A KR 20060082478 A KR20060082478 A KR 20060082478A
Authority
KR
South Korea
Prior art keywords
oxide film
silicon
reactor
hafnium
forming
Prior art date
Application number
KR1020050002984A
Other languages
English (en)
Other versions
KR100663352B1 (ko
Inventor
도석주
이시우
김종표
이정형
이종호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050002984A priority Critical patent/KR100663352B1/ko
Priority to US11/329,696 priority patent/US20060257563A1/en
Publication of KR20060082478A publication Critical patent/KR20060082478A/ko
Application granted granted Critical
Publication of KR100663352B1 publication Critical patent/KR100663352B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4408—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber by purging residual gases from the reaction chamber or gas lines
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

원자층 증착 기술을 이용한 실리콘 도핑된 금속 산화막 형성 방법들을 제공한다. 이 방법들은 금속 산화막 형성 사이클을 K회 반복하는 단계 및 실리콘 도핑된 금속 산화막 형성 사이클을 Q회 반복하는 단계를 구비한다. 상기 K 및 Q는 각각 1 이상 10 이하의 정수이다. 상기 금속 산화막 형성 사이클은 상기 반응기에 금속 원료 가스를 주입하고, 산화 가스를 주입하는 단계를 구비한다. 상기 실리콘 도핑된 금속 산화막 형성 사이클은 상기 반응기에 실리콘을 함유하는 금속 원료 가스를 주입하고, 산화 가스를 주입하는 단계를 구비한다. 상기 금속 산화막 형성 사이클을 K회 반복하는 단계 및 상기 실리콘 도핑된 금속 산화막 형성 사이클을 Q회 반복하는 단계를 적어도 1회 실시하여 원하는 두께의 실리콘 도핑된 금속 산화막을 형성한다. 이에 더하여, 실리콘 도핑된 하프늄 산화막(Si doped HfO2) 형성 방법 또한 제공된다.

Description

원자층 증착 기술을 이용한 실리콘 도핑된 금속 산화막 형성 방법{Method of manufacturing silicon doped metal oxide layer using atomic layer deposition technique}
도 1은 본 발명에 따른 원자층 증착 기술에 의한 실리콘 도핑된 금속 산화막 형성 방법을 보여주는 공정흐름도이다.
도 2는 본 발명에 따른 원자층 증착 기술을 이용한 실리콘 도핑된 금속 산화막 형성 방법의 증착 사이클을 나타낸 구성도이다.
도 3 은 본 발명의 실시 예에 따라 반도체기판 상에 형성된 실리콘 도핑된 하프늄 산화막의 두께를 측정한 그래프이다.
도 4는 본 발명에 따라 형성된 실리콘 도핑된 하프늄 산화막의 누설전류특성도이다.
도 5는 본 발명에 따라 형성된 상기 실리콘 도핑된 하프늄 산화막의 피비티아이(positive bias temperature instability; PBTI) 특성도이다.
본 발명은 반도체소자의 박막 형성방법에 관한 것으로, 특히 원자층 증착 기술을 이용한 실리콘 도핑된 금속 산화막 형성 방법에 관한 것이다.
반도체 소자의 고집적화 필요에 따라 그 구성요소인 트랜지스터 및 커패시터는 최대한 축소 제작 되어야 한다. 상기 트랜지스터 및 상기 커패시터는 유전막을 구비한다. 이에 따라, 상기 유전막의 크기 및 두께를 축소하여야 하는데 따른 여러 가지 난관에 직면하게 된다.
예를 들어, 상기 트랜지스터의 구성요소인 게이트유전막 두께를 얇게 제작하는 경우, 상기 게이트유전막의 절연특성이 저하된다. 상기 게이트유전막의 성막재료로는 실리콘산화막이 널리 사용되고 있다. 상기 실리콘산화막은 그 두께가 15Å 이하로 감소되는 경우 게이트 전극에서의 직접 터널링(direct tunneling)에 의하여 누설전류가 급격히 증가하는 것으로 보고된바 있다. 이와 같은 문제점을 극복하는 방법으로 상기 실리콘산화막보다 유전상수가 크고 누설전류가 적은 고유전막의 연구가 활발하게 진행되고 있다.
최근 상기 고유전막으로 하프늄실리케이트(HfSiOX)막과 같은 금속 실리케이트막 및 실리콘 도핑된 금속 산화막(Si doped metal oxide layer)이 제안되고 있는데, 상기 금속 실리케이트막 및 상기 실리콘 도핑된 금속 산화막은 트랜지스터에 적용할 경우 다른 고유전막에 비하여 캐리어(carrier)의 이동도(mobility)가 우수한 특성이 있다.
종래기술에 의한 상기 금속 실리케이트막의 형성방법으로 물리기상증착법 (physical vapor deposition; PVD) 및 화학기상증착법(chemical vapor deposition; CVD)이 있다. 잘 알려진 바와 같이, 상기 물리기상증착법은 단차피복성(step coverage)이 나쁘며, 또한, 실리콘 기판과의 계면특성이 불량한 단점을 가진다. 상기 화학기상증착법은 박막 형성 온도가 높고, 두께를 수Å 단위로 정밀하게 제어하는 데에는 한계가 있으며, 박막 내 조성비 제어가 어려워 고집적 소자에 적합하지 못하다.
상기 물리기상증착법 및 상기 화학기상증착법의 한계를 극복하고 원자 층 단위의 미소한 두께를 갖는 상기 금속 실리케이트막 및 상기 실리콘 도핑된 금속 산화막의 형성 방법으로 원자층증착(atomic layer deposition; ALD) 기술이 연구되고 있다. 상기 원자층증착 기술은 박막 형성을 위한 원료 가스들을 동시에 공급하지 않고 시분할하여 독립적인 펄스 형태로 공급하는 방법이다. 상기 가스들의 공급은, 각각의 가스 배관에 설치한 밸브들을 시간차를 두고 개폐하여, 각각의 가스들이 혼합되지 않고 시간차를 두고 반응기 내로 공급되게 함으로써 이루어진다. 상기 가스들이 사전 설정된 유량으로 시분할 공급될 때, 상기 가스들을 공급하는 사이마다 퍼지 가스를 공급하여, 반응하지 않고 남아있는 가스를 반응기에서 제거하는 단계를 거치는 것이 일반적이다. 상기 원자층증착 기술은 단차피복성(step coverage)이 우수하고, 대면적의 기판에 균일한 두께의 박막을 형성할 수 있으며, 반복 실시 횟수를 조절하여 박막의 두께를 미세하게 조절할 수 있는 장점이 있다.
상기 원자층증착 기술을 이용한 금속 실리게이트막 형성방법이 미국특허 공개번호 제2003-0031793호에 "기판 상에 상대적 고유전상수를 갖는 막의 증착 방법 (METHOD FOR DEPOSITING A COATING HAVING A RELATIVELY HIGH DIELECTRIC CONSTANT ONTO A SUBSTRATE)"이라는 제목으로 쳉 등(Cheng et al.)에 의해 개시된 바 있다.
상기 미국특허 공개번호 제2003-0031793호에 따르면 반도체 기판 상부에 금속산화막인 알루미늄산화막(Al2O3), 탄탈산화막(Ta2O5), 하프늄산화막(HfO 2), 또는 금속 실리케이트막인 지르코늄 실리케이트막(SiZrO4), 하프늄 실리케이트막(SiHfO4) 등을 형성한다. 보다 상세하게는, 반응기 내에 반도체 기판을 로딩 한다. 상기 기판의 전면에 제 1 전구체를 공급한 후 퍼지 한다. 산소, 수증기, 아산화질소(N2O) 등의 산화 가스를 이용하여 기판 전면에 흡착된 제 1 전구체를 산화시킨다. 상기 공정을 적절한 두께가 형성되어 질 때까지 반복적으로 실시한다. 상기 기판의 전면에 제 2 전구체를 공급한 후 퍼지 한다. 산소, 수증기, 아산화질소(N2O) 등의 산화 가스를 이용하여 기판 전면에 흡착된 제 2 전구체를 산화시킨다. 상기 공정을 적절한 두께의 금속 실리케이트막이 형성될 때까지 반복한다.
상기 금속 실리게이트막을 형성하는 다른 방법이 일본 공개특허 특개2003-347298호에 "반도체 장치의 제조 방법 및 기판 처리 장치(半導體裝置の製造方法及び基板處理裝置)"라는 제목으로 개시된바 있다.
상기 일본 공개특허 특개2003-347298호에 따르면 하프늄 실리케이트막(SiHfO4)을 포함한 고유전막들을 제조한다. 보다 상세하게는, 반도체 기판의 상부에 제 1 성막 원료를 공급한 후 퍼지 한다. 산소 라디칼을 기판 상에 공급하는 RPO (Remote-Plasma에 의한 Oxidation) 공정을 진행한다. 상기의 공정을 임의의 횟수로 반복 실행한다. 상기 결과물의 전면에 제 2 원료 가스를 공급한 후, 성막 처리한다. 산소 라디칼을 기판 상에 공급하는 RPO (Remote-Plasma에 의한 Oxidation) 공정을 진행한다. 상기의 공정을 임의의 횟수로 반복 실행하여 박막을 형성한다.
상기 미국특허 공개번호 제2003-0031793호 및 상기 일본 공개특허 특개2003-347298호에 개시된 방법에 의해서 금속 실리케이트막을 형성할 경우, 금속 산화막 형성단계를 임의의 횟수로 반복 실행한 후 실리콘 원료 가스를 공급하는 단계를 진행하게 된다. 일반적으로 상기 실리콘 원료 가스는 상기 금속 산화막에 대하여 화학적으로 안정된 구조를 갖는다. 이에 따라, 상기 실리콘 원료 가스를 이용하여 상기 금속 산화막을 금속 실리케이트막으로 전환시키는 기술에는 많은 제약조건이 따른다. 예를 들어, 상기 금속 산화막 형성단계를 10회 이상 반복한 후 상기 실리콘 원료 가스를 공급하면 상기 금속 산화막은 금속 실리케이트막으로 전환되기가 매우 어렵다. 즉, 상기 금속 산화막 상에 실리콘산화막이 분리적층 되거나, 상기 금속 산화막 상에 실리콘산화막 형성반응이 일어나지 않는다.
본 발명이 이루고자 하는 기술적 과제는 상술한 종래기술의 문제점을 개선하기 위한 것으로서, 두께를 미소하게 제어할 수 있으며 금속 과 실리콘의 조성비를 조절할 수 있는 실리콘 도핑된 금속 산화막 형성 방법을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 두께를 미소하게 제어할 수 있으며 하프늄 과 실리콘의 조성비를 조절할 수 있는 실리콘 도핑된 하프늄 산화막 형성 방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여 본 발명은, 원자층 증착 기술을 이용한 실리콘 도핑된 금속 산화막 형성 방법들을 제공한다. 이 방법들은 기판을 반응기 내에 로딩하고, 상기 기판을 갖는 반응기 내에 금속 원료 가스를 주입하여 상기 기판 상에 상기 금속을 함유하는 화학흡착층을 형성하는 것을 포함한다. 상기 반응기에 산화 가스를 주입하여 상기 금속을 함유하는 화학흡착층과 반응시키어 상기 기판 상에 금속 산화막을 형성한다. 상기 금속 원료 가스를 주입하는 단계 내지 상기 금속 산화막을 형성하는 단계를 K회 반복한다. 상기 반응기에 실리콘을 함유하는 금속 원료 가스를 주입하여 상기 금속 산화막을 갖는 기판 상에 상기 실리콘을 함유하는 금속 화학흡착층을 형성한다. 상기 반응기에 산화 가스를 주입하여 상기 금속 산화막 및 상기 실리콘을 함유하는 금속 화학흡착층과 반응시키어 실리콘 도핑된 금속 산화막을 형성한다. 상기 실리콘을 함유하는 금속 원료 가스를 주입하는 단계 내지 상기 실리콘 도핑된 금속 산화막을 형성하는 단계를 Q회 반복한다. 상기 금속 원료 가스를 주입하는 단계 내지 상기 실리콘 도핑된 금속 산화막을 형성하는 단계를 적어도 1회 실시하여 원하는 두께의 실리콘 도핑된 금속 산화막을 형성한다.
몇몇 실시 예들에 있어서, 상기 가스들을 주입한 후에 상기 반응기를 정화하는 단계들을 더 포함할 수 있다. 구체적으로, 상기 금속을 함유하는 화학흡착층을 형성한 후, 상기 반응기 내에 잔류하는 상기 금속 원료 가스를 배출하여 상기 반응 기 내부를 정화할 수 있다. 상기 금속 산화막을 형성한 후, 상기 반응기 내에 잔류하는 상기 산화 가스 및 반응 부산물을 배출하여 상기 반응기 내부를 정화할 수 있다. 상기 실리콘을 함유하는 금속 화학흡착층을 형성한 후, 상기 반응기 내에 잔류하는 상기 실리콘을 함유하는 금속 원료 가스를 배출하여 상기 반응기 내부를 정화할 수 있다. 상기 실리콘 도핑된 금속 산화막을 형성한 후, 상기 반응기 내에 잔류하는 상기 산화 가스 및 반응 부산물을 배출하여 상기 반응기 내부를 정화할 수 있다. 상기 가스들 및 상기 반응 부산물들을 배출하기 위하여 상기 반응기 내부로 퍼지 가스를 주입할 수 있다. 상기 퍼지 가스는 아르곤(Ar), 헬륨(He) 또는 질소(N2)와 같은 불활성기체가 일반적으로 사용된다.
다른 실시 예들에 있어서, 상기 실리콘을 함유하는 금속 원료 가스는 MCl2[ N( Si(CH3)3 )2 ]2 구조를 갖는 물질로, 상기 M은 Hf, Zr, Ta, Al 및 Ti으로 구성된 일군에서 선택된 하나일 수 있다. 예를 들면, 상기 실리콘을 함유하는 금속 원료 가스는 HfCl2[ N( Si(CH3)3 )2 ]2 일 수 있다.
또 다른 실시 예들에 있어서, 상기 K회 및 상기 Q회는 각각 1회 내지 10회 사이에서 선택된 하나인 것이 바람직하다. 예를 들면, 상기 K는 1 이상 5 이하이고 상기 Q는 1일 수 있다. 상기 K회가 10회 이상이 될 경우, 상기 금속 산화막 형성 단계에서 형성되는 상기 금속 산화막은 안정된 화학적 상태를 갖게 된다. 상기 안정된 화학적 상태를 갖는 금속 산화막은 상기 실리콘 도핑된 금속 산화막의 형성을 어렵게 한다. 또한, 상기 Q회를 10회 이상 진행할 경우 상기 실리콘 도핑된 금속 산화막 상에는 상기 실리콘을 함유하는 금속 원료 가스를 공급하여도 상기 실리콘을 함유하는 금속 화학흡착층이 형성되지 않는다. 즉, 상기 Q회를 10회 이상 진행하여도 상기 실리콘 도핑된 금속 산화막은 더 이상 형성되지 않는다. 상기 실리콘 도핑된 금속 산화막은 화학식 MxSi1-xO2 로 표시할 수 있다. 여기서, 상기 M은 Hf, Zr, Ta, Al 및 Ti으로 구성된 일군에서 선택된 하나일 수 있으며, 상기 "x"는 금속 물질의 조성비를 나타낸다. 상기 K회 및 상기 Q회를 조합하여 상기 "x"는 0.85 ~ 0.95 가 되도록 조절할 수 있다. 즉, 상기 K회 및 상기 Q회를 조절하여 상기 기판 상에 원하는 조성비를 갖는 상기 실리콘 도핑된 금속 산화막을 형성할 수 있다.
또한, 본 발명은, 원자층 증착 기술을 이용한 실리콘 도핑된 하프늄 산화막 형성 방법들을 제공한다. 상기 실리콘 도핑된 하프늄 산화막 형성 방법들은 기판을 반응기 내에 로딩하고, 상기 기판을 갖는 반응기 내에 TEMAH {tetrakis (ethylmethylamino) hafnium ; Hf[ N(CH₃)C₂H5]₄} 가스를 주입하여 상기 기판 상에 하프늄(Hf)을 함유하는 화학흡착층을 형성하는 것을 포함한다. 상기 반응기에 산화 가스를 주입하여 상기 하프늄(Hf)을 함유하는 화학흡착층과 반응시키어 상기 기판 상에 하프늄(Hf) 산화막을 형성한다. 상기 TEMAH 가스를 주입하는 단계 내지 상기 하프늄(Hf) 산화막을 형성하는 단계를 K회 반복한다. 상기 반응기에 HfCl2[ N( Si(CH3)3 )2 ]2 가스를 주입하여 상기 하프늄(Hf) 산화막을 갖는 기판 상에 실리콘을 함유하는 하프늄(Hf) 화학흡착층을 형성한다. 상기 반응기에 산화 가스를 주입하여 상기 하프늄(Hf) 산화막 및 상기 실리콘을 함유하는 하프늄(Hf) 화학흡착층과 반응 시키어 실리콘 도핑된 하프늄 산화막(Si doped HfO2)을 형성한다. 상기 HfCl2[ N( Si(CH3)3 )2 ]2 가스를 주입하는 단계 내지 상기 실리콘 도핑된 하프늄 산화막을 형성하는 단계를 Q회 반복한다. 상기 TEMAH 가스를 주입하는 단계 내지 상기 실리콘 도핑된 하프늄 산화막(Si doped HfO2)을 형성하는 단계를 적어도 1회 실시하여 원하는 두께의 실리콘 도핑된 하프늄 산화막을 형성한다.
몇몇 실시 예들에 있어서, 상기 가스들을 주입한 후에 상기 반응기를 정화하는 단계들을 더 포함할 수 있다. 구체적으로, 상기 하프늄(Hf)을 함유하는 화학흡착층을 형성한 후, 상기 반응기 내에 잔류하는 상기 TEMAH 가스를 배출하여 상기 반응기 내부를 정화할 수 있다. 상기 하프늄(Hf) 산화막을 형성한 후, 상기 반응기 내에 잔류하는 상기 산화 가스 및 반응 부산물을 배출하여 상기 반응기 내부를 정화할 수 있다. 상기 실리콘을 함유하는 하프늄(Hf) 화학흡착층을 형성한 후, 상기 반응기 내에 잔류하는 상기 HfCl2[ N( Si(CH3)3 )2 ]2 가스를 배출하여 상기 반응기 내부를 정화할 수 있다. 상기 실리콘 도핑된 하프늄 산화막을 형성한 후, 상기 반응기 내에 잔류하는 상기 산화 가스 및 반응 부산물을 배출하여 상기 반응기 내부를 정화할 수 있다.
다른 실시 예들에 있어서, 상기 K회 및 상기 Q회는 각각 1회 내지 10회 사이에서 선택된 하나인 것이 바람직하다. 상기 실리콘 도핑된 하프늄 산화막은 화학식 HfxSi1-xO2 로 표시할 수 있다. 여기서, 상기 "x"는 금속 물질의 조성비를 나타낸다. 상기 K회 및 상기 Q회를 조합하여 상기 "x"는 0.85 ~ 0.95 가 되도록 조절할 수 있다. 즉, 상기 K회 및 상기 Q회를 조절하여 상기 기판 상에 원하는 조성비를 갖는 상기 실리콘 도핑된 하프늄 산화막을 형성할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시 예들을 상세히 설명하기로 한다. 그러나 본 발명은 여기서 설명되어지는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다.
도 1은 본 발명에 따른 원자층 증착 기술에 의한 실리콘 도핑된 금속 산화막 형성 방법을 보여주는 공정흐름도이고, 도 2는 본 발명에 따른 원자층 증착 기술을 이용한 실리콘 도핑된 금속 산화막 형성 방법의 증착 사이클을 나타낸 구성도이다.
도 1 및 도 2를 참조하면, 본 발명의 실시 예들에 따른 실리콘 도핑된 금속 산화막 형성방법들은 원자층 증착 장치의 반응기 내에 기판을 로딩 하는 것을 포함한다(도 1의 단계 5).
상기 반응기는 매엽식 또는 배치식일 수 있다. 상기 기판은 실리콘기판과 같은 반도체기판일 수 있으며, 상기 기판 상에는 소자분리막이 형성되어 있을 수 있다. 또한, 상기 기판 상에는 실린더 형 커패시터의 하부전극과 같은 3차원 구조체가 형성되어 있을 수도 있다.
상기 반응기 내부를 공정에 적합한 온도로 가열한다. 예를 들면, 상기 공정에 적합한 온도는 250℃ 내지 600℃ 일 수 있다.
상기 기판 상에 금속 산화막 형성 사이클(10)을 K회 반복하여 원하는 두께의 금속 산화막을 형성한다. 상기 금속 산화막 형성 사이클(10)은 금속 원료 가스를 주입하고(도 1의 단계 11), 반응기 내에 잔류하는 상기 금속 원료 가스를 배출하여 상기 반응기 내부를 정화하고(도 1의 단계 13), 상기 반응기에 산화 가스를 주입하고(도 1의 단계 15), 상기 반응기 내부를 정화하는 단계(도 1의 단계 17)를 포함할 수 있다.
구체적으로, 상기 기판이 로딩 된 반응기 내에 상기 금속 원료 가스를 주입한다(도 1의 단계 11). 상기 금속 원료 가스는 MX4 구조를 갖는 물질로서, 상기 M은 Hf, Zr, Ta, Al 및 Ti으로 구성된 일군에서 선택된 하나이고, 상기 X는 F, Cl, Br 및 I로 구성된 일군에서 선택된 하나일 수 있다. 또한, 상기 금속 원료 가스는 M(NRR')4 구조를 갖는 물질로서, 상기 M은 Hf, Zr, Ta, Al 및 Ti으로 구성된 일군에서 선택된 하나이고, 상기 R은 H, Me, Et 및 iPr로 구성된 일군에서 선택된 하나이며, 상기 R'은 H, Me, Et 및 iPr로 구성된 일군에서 선택된 하나일 수 있다. 이에 더하여, 상기 금속 원료 가스는 TEMAH {Tetrakis (ethylmethylamino) hafnium ; Hf[ N(CH₃)C₂H5]₄}일 수 있다. 예를 들어, 상기 TEMAH를 주입하는 경우, 상기 금속 원료 가스를 공급하는 펄스 시간은 0.2~2초 일 수 있다. 그 결과, 상기 기판의 표면에 상기 금속을 함유하는 화학흡착층이 형성된다. 상기 금속을 함유하는 화학흡착층이 형성된 후, 상기 반응기 내에 잔류하는 상기 금속 원료 가스를 배출하여 상기 반응기 내부를 정화한다(도 1의 단계 13). 상기 금속 원료 가스를 배출하기 위하여 상기 반응기 내부로 퍼지 가스를 주입할 수 있다. 상기 퍼지 가스는 아르곤(Ar), 헬륨(He) 또는 질소(N2)와 같은 불활성기체가 일반적으로 사용된다. 이어서, 상기 반응기에 상기 산화 가스를 주입한다(도 1의 단계 15). 상기 산화 가스는 산소(O2), 오존(O3), 물(H2O) 및 과산화수소(H2O2)로 구성된 일군에서 선택된 적어도 하나일 수 있다. 그 결과, 상기 화학흡착층과 상기 산화 가스가 반응하여 상기 기판 상에 상기 금속 산화막이 형성된다. 다음, 상기 반응기 내에 잔류하는 상기 산화 가스 및 상기 화학흡착층과 상기 산화 가스의 반응에 의하여 생성된 부산물을 배출하여 상기 반응기 내부를 정화한다(도 1의 단계 17). 상기 산화 가스 및 반응 부산물을 배출하기 위하여 상기 반응기 내부로 퍼지 가스를 주입할 수 있다. 상기 퍼지 가스는 아르곤(Ar), 헬륨(He) 또는 질소(N2)와 같은 불활성기체가 일반적으로 사용된다. 원하는 두께의 상기 금속 산화막이 형성되었는지 확인한다. 상기 기판 상에 원하는 두께의 상기 금속 산화막이 형성될 때 까지 상기 금속 산화막 형성 사이클(10)을 K회 반복한다(도 1의 단계 19). 여기서, 상기 K는 1 이상 10 이하의 정수이다. 즉, 상기 K회는 1회 이상 10회 이하인 것이 바람직하다.
상기 금속 산화막을 갖는 기판 상에 실리콘 도핑된 금속 산화막 형성 사이클(20)을 Q회 반복하여 실리콘 도핑된 금속 산화막을 형성한다. 상기 실리콘 도핑된 금속 산화막 형성 사이클(20)은 실리콘을 함유하는 금속 원료 가스를 주입하고(도 1의 단계 21), 반응기 내에 잔류하는 상기 실리콘을 함유하는 금속 원료 가스를 배 출하여 상기 반응기 내부를 정화하고(도 1의 단계 23), 상기 반응기에 산화 가스를 주입하고(도 1의 단계 25), 상기 반응기 내부를 정화하는 단계(도 1의 단계 27)를 포함할 수 있다.
구체적으로, 상기 반응기 내에 상기 실리콘을 함유하는 금속 원료 가스를 주입한다(도 1의 단계 21). 상기 실리콘을 함유하는 금속 원료 가스는 MCl2[ N( Si(CH3)3 )2 ]2 구조를 갖는 물질로, 상기 M은 Hf, Zr, Ta, Al 및 Ti으로 구성된 일군에서 선택된 하나일 수 있다. 예를 들면, 상기 실리콘을 함유하는 금속 원료 가스는 HfCl2[ N( Si(CH3)3 )2 ]2 일 수 있다. 그 결과, 상기 금속 산화막을 갖는 기판 상에 실리콘을 함유하는 금속 화학흡착층이 형성된다. 상기 실리콘을 함유하는 금속 화학흡착층이 형성된 후, 상기 반응기 내에 잔류하는 상기 실리콘을 함유하는 금속 원료 가스를 배출하여 상기 반응기 내부를 정화한다(도 1의 단계 23). 상기 실리콘을 함유하는 금속 원료 가스를 배출하기 위하여 상기 반응기 내부로 퍼지 가스를 주입할 수 있다. 상기 퍼지 가스는 아르곤(Ar), 헬륨(He) 또는 질소(N2)와 같은 불활성기체가 일반적으로 사용된다. 이어서, 상기 반응기에 상기 산화 가스를 주입한다(도 1의 단계 25). 상기 산화 가스는 산소(O2), 오존(O3), 물(H2O) 및 과산화수소(H2O2)로 구성된 일군에서 선택된 적어도 하나일 수 있다. 예를 들면, 상기 실리콘을 함유하는 금속 원료 가스가 상기 HfCl2[ N( Si(CH3)3 )2 ] 2 인 경우 상기 산화 가스는 H2O를 이용할 수 있다. 그 결과, 상기 실리콘을 함유하는 금속 화학흡착층과 상기 산화 가스가 반응하여 상기 기판 상에 실리콘 도핑된 금속 산화막이 형성된다. 또한, 상기 반응기 내에는 상기 실리콘을 함유하는 금속 화학흡착층과 상기 산화 가스의 반응에 의하여 반응 부산물이 생성될 수 있다. 다음, 상기 반응기 내에 잔류하는 상기 산화 가스 및 상기 반응 부산물을 배출하여 상기 반응기 내부를 정화한다(도 1의 단계 27). 상기 산화 가스 및 반응 부산물을 배출하기 위하여 상기 반응기 내부로 퍼지 가스를 주입할 수 있다. 상기 퍼지 가스는 아르곤(Ar), 헬륨(He) 또는 질소(N2)와 같은 불활성기체가 일반적으로 사용된다. 원하는 조성비를 갖는 상기 실리콘 도핑된 금속 산화막이 형성되었는지 확인한다. 상기 기판 상에 원하는 조성비를 갖는 상기 실리콘 도핑된 금속 산화막이 형성될 때 까지 상기 실리콘 도핑된 금속 산화막 형성 사이클(20)을 Q회 반복한다(도 1의 단계 29). 여기서, 상기 Q는 1 이상 10 이하의 정수이다. 즉, 상기 Q회는 1회 이상 10회 이하인 것이 바람직하다.
본 발명의 실시 예들에 따른 실리콘 도핑된 금속 산화막 형성방법에 있어서, 상기 K회 및 상기 Q회는 각각 10회를 넘지 않도록 하는 것이 매우 중요하다. 예를 들면, 상기 K는 1 이상 5 이하 이고 상기 Q는 1일 수 있다. 상기 K회가 10회 이상이 될 경우, 상기 금속 산화막 형성 사이클(10)에서 형성되는 상기 금속 산화막은 안정된 화학적 상태를 갖게 된다. 상기 안정된 화학적 상태를 갖는 금속 산화막은 상기 실리콘 도핑된 금속 산화막 형성 사이클(20)에서 상기 실리콘 도핑된 금속 산화막의 형성을 어렵게 한다. 즉, 상기 안정된 화학적 상태를 갖는 금속 산화막으로 인하여 상기 실리콘을 함유하는 금속 화학흡착층 형성반응이 일어나지 않을 수 있다. 또한, 상기 Q회를 10회 이상 진행할 경우 상기 실리콘 도핑된 금속 산화막 상에는 상기 실리콘을 함유하는 금속 원료 가스를 공급하여도 상기 실리콘을 함유하는 금속 화학흡착층이 더 이상 형성되지 않는다. 즉, 상기 Q회를 10회 이상 진행하여도 상기 실리콘 도핑된 금속 산화막은 더 이상 증착되지 않는다. 상기 실리콘 도핑된 금속 산화막은 화학식 MxSi1-xO2 로 표시할 수 있다. 여기서, 상기 M은 Hf, Zr, Ta, Al 및 Ti으로 구성된 일군에서 선택된 하나일 수 있으며, 상기 "x"는 금속 물질의 조성비를 나타낸다. 상기 K회 및 상기 Q회를 조합하여 상기 "x"는 0.85 ~ 0.95 가 되도록 조절할 수 있다. 즉, 상기 K회 및 상기 Q회를 조절하여 상기 기판 상에 원하는 조성비를 갖는 상기 실리콘 도핑된 금속 산화막을 형성할 수 있다.
결과적으로, 실리콘 도핑된 금속 산화막 형성 공정은 상기 금속 산화막 형성 사이클(10)을 K회 반복하는 단계 및 상기 실리콘 도핑된 금속 산화막 형성 사이클(20)을 Q회 반복하는 단계를 구비한다. 계속하여, 상기 실리콘 도핑된 금속 산화막의 두께를 확인한다(도 1의 단계 39). 상기 기판 상에 원하는 두께의 상기 실리콘 도핑된 금속 산화막이 형성될 때 까지 상기 실리콘 도핑된 금속 산화막 형성 공정을 적어도 1회 실시한다. 즉, 상기 기판 상에 원하는 두께의 상기 실리콘 도핑된 금속 산화막이 형성될 때 까지 상기 금속 산화막 형성 사이클(10)을 K회 반복하는 단계 및 상기 실리콘 도핑된 금속 산화막 형성 사이클(20)을 Q회 반복하는 단계를 적어도 1회 실시한다.
본 발명의 몇몇 실시 예들에 따르면 실리콘 도핑된 하프늄 산화막(Si doped HfO2)을 형성할 수 있다. 이제 도 1 및 도 2를 다시 참조하여 본 발명의 몇몇 실시 예들에 따른 상기 실리콘 도핑된 하프늄 산화막(Si doped HfO2) 형성방법들을 설명하기로 한다.
상기 실리콘 도핑된 하프늄 산화막(Si doped HfO2) 형성방법들은 원자층 증착 장치의 반응기 내에 기판을 로딩 하는 것을 포함한다(도 1의 단계 5).
상기 반응기 내부를 공정에 적합한 온도로 가열한다. 예를 들면, 상기 공정에 적합한 온도는 250℃ 내지 600℃ 일 수 있다.
상기 기판 상에 하프늄(Hf) 산화막 형성 사이클(10)을 K회 반복하여 원하는 두께의 하프늄(Hf) 산화막을 형성한다. 상기 하프늄(Hf) 산화막 형성 사이클(10)은 하프늄(Hf) 원료 가스를 주입하고(도 1의 단계 11), 반응기 내에 잔류하는 상기 하프늄(Hf) 원료 가스를 배출하여 상기 반응기 내부를 정화하고(도 1의 단계 13), 상기 반응기에 산화 가스를 주입하고(도 1의 단계 15), 상기 반응기 내부를 정화하는 단계(도 1의 단계 17)를 포함할 수 있다.
구체적으로, 상기 기판이 로딩 된 반응기 내에 상기 하프늄(Hf) 원료 가스를 주입한다(도 1의 단계 11). 상기 하프늄(Hf) 원료 가스는 HfX4 구조를 갖는 물질로서, 상기 X는 F, Cl, Br 및 I로 구성된 일군에서 선택된 하나일 수 있다. 또한, 상기 하프늄(Hf) 원료 가스는 Hf(NRR')4 구조를 갖는 물질로서, 상기 R은 H, Me, Et 및 iPr로 구성된 일군에서 선택된 하나이며, 상기 R'은 H, Me, Et 및 iPr로 구성된 일군에서 선택된 하나일 수도 있다. 이에 더하여, 상기 하프늄(Hf) 원료 가스는 TEMAH {tetrakis (ethylmethylamino) hafnium ; Hf[ N(CH₃)C₂H5]₄}일 수 있다. 예를 들어, 상기 TEMAH를 주입하는 경우, 상기 TEMAH 가스를 공급하는 펄스 시간은 0.2~2초 일 수 있다. 그 결과, 상기 기판의 표면에 상기 하프늄(Hf)을 함유하는 화학흡착층이 형성된다. 상기 하프늄(Hf)을 함유하는 화학흡착층이 형성된 후, 상기 반응기 내에 잔류하는 상기 하프늄(Hf) 원료 가스를 배출하여 상기 반응기 내부를 정화한다(도 1의 단계 13). 상기 하프늄(Hf) 원료 가스를 배출하기 위하여 상기 반응기 내부로 퍼지 가스를 주입할 수 있다. 상기 퍼지 가스는 아르곤(Ar), 헬륨(He) 또는 질소(N2)와 같은 불활성기체가 일반적으로 사용된다. 이어서, 상기 반응기에 상기 산화 가스를 주입한다(도 1의 단계 15). 상기 산화 가스는 산소(O2), 오존(O3), 물(H2O) 및 과산화수소(H2O2)로 구성된 일군에서 선택된 적어도 하나일 수 있다. 상기 하프늄(Hf) 원료 가스로 상기 TEMAH를 이용하는 경우, 상기 산화 가스로는 오존(O3)을 이용할 수 있다. 상기 오존은 하프늄에 붙어 있는 불순물과의 산화력이 높다. 즉, 상기 오존은 하프늄에 붙어 있는 불순물을 제거해주는 효과가 있다. 그 결과, 상기 화학흡착층과 상기 산화 가스가 반응하여 상기 기판 상에 상기 하프늄(Hf) 산화막이 형성된다. 다음, 상기 반응기 내에 잔류하는 상기 산화 가스 및 상기 화학흡착층과 상기 산화 가스의 반응에 의하여 생성된 부산물을 배출하여 상 기 반응기 내부를 정화한다(도 1의 단계 17). 상기 산화 가스 및 반응 부산물을 배출하기 위하여 상기 반응기 내부로 퍼지 가스를 주입할 수 있다. 상기 퍼지 가스는 아르곤(Ar), 헬륨(He) 또는 질소(N2)와 같은 불활성기체가 일반적으로 사용된다. 원하는 두께의 상기 하프늄(Hf) 산화막이 형성되었는지 확인한다. 상기 기판 상에 원하는 두께의 상기 하프늄(Hf) 산화막이 형성될 때 까지 상기 하프늄(Hf) 산화막 형성 사이클(10)을 K회 반복한다(도 1의 단계 19). 여기서, 상기 K는 1 이상 10 이하의 정수이다. 즉, 상기 K회는 1회 이상 10회 이하인 것이 바람직하다.
상기 하프늄(Hf) 산화막을 갖는 기판 상에 실리콘 도핑된 하프늄 산화막 형성 사이클(20)을 Q회 반복하여 실리콘 도핑된 하프늄 산화막을 형성한다. 상기 실리콘 도핑된 하프늄 산화막 형성 사이클(20)은 HfCl2[ N( Si(CH3)3 )2 ]2 가스를 주입하고(도 1의 단계 21), 반응기 내에 잔류하는 상기 HfCl2[ N( Si(CH3)3 ) 2 ]2 가스를 배출하여 상기 반응기 내부를 정화하고(도 1의 단계 23), 상기 반응기에 산화 가스를 주입하고(도 1의 단계 25), 상기 반응기 내부를 정화하는 단계(도 1의 단계 27)를 포함할 수 있다.
구체적으로, 본 발명의 실시 예들에서 도 1 및 도 2를 참조하여 설명된 방법과 동일한 방법으로 상기 실리콘 도핑된 하프늄 산화막을 형성할 수 있다. 예를 들면, 상기 실리콘을 함유하는 금속 원료 가스가 상기 HfCl2[ N( Si(CH3)3 ) 2 ]2 가스인 경우 상기 산화 가스는 H2O를 이용할 수 있다. 그 결과, 상기 실리콘을 함유하는 하 프늄 화학흡착층과 상기 산화 가스가 반응하여 상기 기판 상에 실리콘 도핑된 하프늄 산화막이 형성된다. 원하는 조성비를 갖는 상기 실리콘 도핑된 하프늄 산화막이 형성되었는지 확인한다. 상기 기판 상에 원하는 조성비를 갖는 상기 실리콘 도핑된 하프늄 산화막이 형성될 때 까지 상기 실리콘 도핑된 하프늄 산화막 형성 사이클(20)을 Q회 반복한다(도 1의 단계 29). 여기서, 상기 Q는 1 이상 10 이하의 정수이다. 즉, 상기 Q회는 1회 이상 10회 이하인 것이 바람직하다.
본 발명의 몇몇 실시 예들에 따른 상기 실리콘 도핑된 하프늄 산화막 형성방법에 있어서, 상기 K회 및 상기 Q회는 각각 10회를 넘지 않도록 하는 것이 매우 중요하다. 예를 들면, 상기 K는 1 이상 5 이하 이고 상기 Q는 1일 수 있다. 상기 K회가 10회 이상이 될 경우, 상술한 바와 같이, 상기 하프늄 산화막 형성 사이클(10)에서 형성되는 상기 하프늄 산화막은 안정된 화학적 상태를 갖게 된다. 상기 안정된 화학적 상태를 갖는 하프늄 산화막은 상기 실리콘 도핑된 하프늄 산화막 형성 사이클(20)에서 상기 실리콘 도핑된 하프늄 산화막의 형성을 어렵게 한다. 즉, 상기 안정된 화학적 상태를 갖는 하프늄 산화막으로 인하여 상기 실리콘을 함유하는 하프늄 화학흡착층 형성반응이 일어나지 않을 수 있다. 또한, 상기 Q회를 10회 이상 진행할 경우 상기 실리콘 도핑된 하프늄 산화막 상에는 상기 HfCl2[ N( Si(CH3) 3 )2 ]2 가스를 공급하여도 상기 실리콘을 함유하는 하프늄 화학흡착층이 더 이상 형성되지 않는다. 즉, 상기 Q회를 10회 이상 진행하여도 상기 실리콘 도핑된 하프늄 산화막은 더 이상 증착되지 않는다. 상기 실리콘 도핑된 하프늄 산화막은 화학식 HfxSi1-xO2 로 표시할 수 있다. 여기서, 상기 "x"는 하프늄의 조성비를 나타낸다. 상기 K회 및 상기 Q회를 조합하여 상기 "x"는 0.85 ~ 0.95 가 되도록 조절할 수 있다. 즉, 상기 K회 및 상기 Q회를 조절하여 상기 기판 상에 원하는 조성비를 갖는 상기 실리콘 도핑된 하프늄 산화막을 형성할 수 있다.
상기 실리콘 도핑된 금속 산화막 형성 공정에서 설명된 바와 같이, 실리콘 도핑된 하프늄 산화막(Si doped HfO2) 형성 공정은 상기 하프늄 산화막 형성 사이클(10)을 K회 반복하는 단계 및 상기 실리콘 도핑된 하프늄 산화막 형성 사이클(20)을 Q회 반복하는 단계를 구비한다. 계속하여, 상기 실리콘 도핑된 하프늄 산화막(Si doped HfO2)의 두께를 확인한다(도 1의 단계 39). 상기 기판 상에 원하는 두께의 상기 실리콘 도핑된 하프늄 산화막(Si doped HfO2)이 형성될 때 까지 상기 실리콘 도핑된 하프늄 산화막 형성 공정을 적어도 1회 실시한다. 즉, 상기 기판 상에 원하는 두께의 상기 실리콘 도핑된 하프늄 산화막(Si doped HfO2)이 형성될 때 까지 상기 하프늄 산화막 형성 사이클(10)을 K회 반복하는 단계 및 상기 실리콘 도핑된 하프늄 산화막 형성 사이클(20)을 Q회 반복하는 단계를 적어도 1회 실시한다.
<실험 예들>
도 3 은 본 발명의 실시 예에 따라 반도체기판 상에 형성된 실리콘 도핑된 하프늄 산화막의 두께를 측정한 그래프이다. 도 3의 그래프에서 수평축(P)은 상기 반도체기판 상의 측정위치를 나타내고, 상기 반도체기판의 중심(center)에서 아래 (bottom)로 7mm 간격으로 배치되었다. 또한, 도 3의 그래프에서 수직축(T)은 측정된 두께(thickness)를 나타내고, 눈금의 단위는 Å이다. 도 3에 도시된 실험 예들에 있어서, 상기 실리콘 도핑된 하프늄 산화막을 형성하기 위한 공정조건 중 반응기 온도는 320℃, 증착 압력은 0.2torr 로 동일하게 설정하였다.
도 3을 참조하면, 곡선 H01은 도 1 및 도 2를 참조하여 설명된 방법에서 K는 0 Q는 1로 설정하고 상기 실리콘 도핑된 하프늄 산화막 형성 공정을 250회 반복한 결과를 도시한 것이다. 이때, 상기 하프늄 산화막 형성 사이클(10)의 반복회수 K는 0회 이다. 즉, 상기 하프늄 산화막 형성 사이클(10)은 생략된다. 또한, 상기 실리콘 도핑된 하프늄 산화막 형성 사이클(20)에서 상기 실리콘을 함유하는 하프늄 원료 가스는 상기 HfCl2[ N( Si(CH3)3 )2 ]2 가스를 사용하고, 상기 산화 가스는 H2O를 이용하였다. 그리고 상기 HfCl2[ N( Si(CH3)3 )2 ]2 가스가 공급되는 펄스 시간은 1초로 하였다. 그 결과, 곡선 H01에 도시된 바와 같이, 상기 실리콘 도핑된 하프늄 산화막이 18Å 두께로 형성되었다. 일반적으로 반도체기판 상에 형성되는 자연산화막의 두께는 10Å 내지 20Å 인 것으로 알려져 있다. 곡선 H01의 결과로부터, 상기 HfCl2[ N( Si(CH3)3 )2 ]2 가스만으로는 원하는 두께의 상기 실리콘 도핑된 하프늄 산화막을 증착할 수 없음을 알 수 있다.
곡선 H111은 도 1 및 도 2를 참조하여 설명된 방법에서 K는 1 Q는 1로 설정하고 상기 실리콘 도핑된 하프늄 산화막 형성 공정을 250회 반복한 결과를 도시한 것이다. 이때, 상기 하프늄 산화막 형성 사이클(10)의 반복회수 K는 1회 이다. 상 기 하프늄 원료 가스는 TEMAH, 상기 산화 가스는 오존(O3)을 사용하였다. 또한, 상기 실리콘 도핑된 하프늄 산화막 형성 사이클(20)의 반복회수 Q도 1회 이다. 상기 실리콘 도핑된 하프늄 산화막 형성 사이클(20)에서 상기 실리콘을 함유하는 하프늄 원료 가스는 상기 HfCl2[ N( Si(CH3)3 )2 ]2 가스를 사용하고, 상기 산화 가스는 H2O를 이용하였다. 그리고 상기 HfCl2[ N( Si(CH3)3 )2 ]2 가스가 공급되는 펄스 시간은 1초로 하였다. 이 경우, 곡선 H111에 도시된 바와 같이, 상기 실리콘 도핑된 하프늄 산화막이 48Å 두께로 증착되었다.
곡선 H112는 도 1 및 도 2를 참조하여 설명된 방법에서 K는 1 Q는 1로 설정하고 상기 실리콘 도핑된 하프늄 산화막 형성 공정을 250회 반복한 결과를 도시한 것이다. 이때, 상기 하프늄 원료 가스는 TEMAH, 상기 산화 가스는 오존(O3)을 사용하였다. 또한, 상기 실리콘 도핑된 하프늄 산화막 형성 사이클(20)에서 상기 실리콘을 함유하는 하프늄 원료 가스는 상기 HfCl2[ N( Si(CH3)3 )2 ]2 가스를 사용하고, 상기 산화 가스는 H2O를 이용하였다. 그리고 상기 HfCl2[ N( Si(CH3)3 )2 ]2 가스가 공급되는 펄스 시간은 0.2초로 하였다. 이 경우, 곡선 H112에 도시된 바와 같이, 상기 실리콘 도핑된 하프늄 산화막이 40Å 두께로 증착되었다.
도 3에 도시된 실험 예들에 따르면, 상기 K회 및 Q회를 각각 10회 이하에서 적절히 조절함으로써 소정 두께를 갖는 실리콘 도핑된 하프늄 산화막을 형성할 수 있음을 알 수 있다.
표 1은 본 발명에 따라 증착된 실리콘 도핑된 하프늄 산화막(Si doped HfO2)의 XPS(X-Ray photoelectron spectroscopy) 분석 결과를 보여주는 도표이다.
K:Q Si(%) Hf/(Si+Hf)
3:1 1.8 0.94
1:1 3.8 0.88
1:3 4.0 0.86
표 1을 참조하면, 도 1 및 도 2를 참조하여 설명된 방법에서 K는 3 Q는 1로 설정하고 상기 실리콘 도핑된 하프늄 산화막을 증착하였을 때, 실리콘(Si)의 함량은 1.8%로 나타났으며 하프늄(Hf)의 조성비는 0.94로 나타났다. 이 경우, 상기 하프늄 원료 가스는 TEMAH를 사용하고, 상기 실리콘을 함유하는 하프늄 원료 가스는 상기 HfCl2[ N( Si(CH3)3 )2 ]2 가스를 사용하였다. 또한, K는 1 Q는 1로 설정하고 상기 실리콘 도핑된 하프늄 산화막을 증착하였을 때, 실리콘(Si)의 함량은 3.8%로 나타났으며 하프늄(Hf)의 조성비는 0.88로 나타났다. 이에 더하여, K는 1 Q는 3으로 설정하고 상기 실리콘 도핑된 하프늄 산화막을 증착하였을 때, 실리콘(Si)의 함량은 4.0%로 나타났으며 하프늄(Hf)의 조성비는 0.86으로 나타났다.
표 1의 결과로부터, 상기 K회 및 Q회를 각각 10회 이하에서 적절히 조절함으로써 원하는 조성비를 갖는 실리콘 도핑된 하프늄 산화막을 증착할 수 있음을 알 수 있다.
도 4는 본 발명에 따라 형성된 실리콘 도핑된 하프늄 산화막을 모스 트랜지스터의 게이트유전막에 적용하였을 때 얻어지는 누설전류특성도이다. 도 4의 그래 프에서 수평축(T)은 상기 게이트유전막의 등가두께(accumulative capacitance equivalent thickness)를 나타내고 눈금의 단위는 Å이다. 또한, 도 4의 그래프에서 수직축(J)은 게이트 바이어스 1.5V 인가 하에 측정된 누설전류를 나타내고 눈금의 단위는 A/㎠이다.
도 4를 참조하면, 점 SiON은 상기 게이트유전막으로 실리콘산질화막을 채택하였을 때 얻을 수 있는 누설전류특성이다. 곡선 H11은 도 1 및 도 2를 참조하여 설명된 방법에서 K는 1 Q는 1로 설정하여 형성된 상기 실리콘 도핑된 하프늄 산화막을 상기 게이트유전막으로 채택하였을 때 얻을 수 있는 누설전류특성이고, 곡선 H31은 K는 3 Q는 1로 설정하여 형성된 상기 실리콘 도핑된 하프늄 산화막을 상기 게이트유전막으로 채택하였을 때 얻을 수 있는 누설전류특성이다.
점 SiON, 곡선 H11 및 곡선 H31에 보여 진 바와 같이 본 발명에 따라 형성된 상기 실리콘 도핑된 하프늄 산화막이 종래기술에 의한 실리콘산질화막 보다 우수한 누설전류특성을 보인다.
도 5는 본 발명에 따라 형성된 상기 실리콘 도핑된 하프늄 산화막을 n모스(nMOS) 트랜지스터에 적용하였을 때 얻어지는 피비티아이(positive bias temperature instability; PBTI) 특성도이다. 도 5의 그래프에서 수평축(T)은 상기 n모스(nMOS) 트랜지스터의 게이트유전막에 인가된 스트레스 시간을 나타내고 눈금의 단위는 초(sec)이다. 도 5의 그래프에서 수직축(ΔVt)은 스트레스 인가 전후의 문턱전압 변화량을 나타내고 눈금의 단위는 mV이다.
본 실험 예에 사용된 n모스(nMOS) 트랜지스터들은 모두 폭(width; W) 10um 및 길이(length; L) 1um 패턴을 사용하여 제작되었다. 또한, 상기 n모스(nMOS) 트랜지스터들의 게이트유전막들은 모두 30Å 두께를 갖는 실리콘 도핑된 하프늄 산화막들로 형성하였다. 도 1 및 도 2를 참조하여 설명된 바와 같이, 상기 실리콘 도핑된 하프늄 산화막 형성 공정은 상기 하프늄 산화막 형성 사이클(10)을 K회 반복하는 단계 및 상기 실리콘 도핑된 하프늄 산화막 형성 사이클(20)을 Q회 반복하는 단계를 구비한다. 상기 하프늄(Hf) 산화막 형성 사이클(10)에서 상기 하프늄 원료 가스는 TEMAH를 사용하고, 상기 산화 가스는 오존을 사용하였다. 또한, 상기 실리콘 도핑된 하프늄 산화막 형성 사이클(20)에서 상기 실리콘을 함유하는 하프늄 원료 가스는 HfCl2[ N( Si(CH3)3 )2 ]2 가스를 사용하였다. 상기 K 및 Q는 서로 다르게 조절하였다. 상기 피비티아이(positive bias temperature instability; PBTI) 조건 중 온도는 125℃로 하였다. 상기 n모스(nMOS) 트랜지스터들에 인가된 바이어스는 7.5 MV/㎝ 로 하였다.
도 5를 참조하면, 곡선 H31은 상기 K=3 및 Q=1로 하여 형성된 실리콘 도핑된 하프늄 산화막의 피비티아이(positive bias temperature instability; PBTI) 특성이고, 곡선 H11은 상기 K=1 및 Q=1로 하여 형성된 실리콘 도핑된 하프늄 산화막의 피비티아이(positive bias temperature instability; PBTI) 특성이다. 여기서, 상기 피비티아이(PBTI) 특성은 스트레스 인가 전후의 문턱전압 변화량이 50 mV 이하일 때 우수한 것으로 판정될 수 있다. 도 5에 도시된 바와 같이 본 발명에 따른 실험 예들 모두 상기 피비티아이(PBTI) 특성에 있어서 우수한 것으로 나타났다.
상술한 바와 같이 본 발명에 따르면, 실리콘 도핑된 금속 산화막 형성 공정은 금속 산화막 형성 사이클을 K회 반복하는 단계 및 실리콘 도핑된 금속 산화막 형성 사이클을 Q회 반복하는 단계를 구비한다. 상기 K 및 Q는 각각 1 이상 10 이하의 정수이다. 상기 실리콘 도핑된 금속 산화막 형성 공정에서 상기 K 및 Q를 적절히 조절함으로써 실리콘 도핑된 금속 산화막 내의 금속 과 실리콘의 조성비를 조절할 수 있다. 또한, 상기 실리콘 도핑된 금속 산화막 형성 공정 반복횟수를 조절하여 상기 실리콘 도핑된 금속 산화막 두께를 미소하게 조절할 수 있다. 따라서 원자층 증착 기술을 이용하여 원하는 조성비 및 균일한 두께를 갖는 실리콘 도핑된 금속 산화막을 형성할 수 있다.

Claims (17)

  1. 기판을 반응기 내에 로딩하고,
    상기 기판을 갖는 반응기 내에 금속 원료 가스를 주입하여 상기 기판 상에 상기 금속을 함유하는 화학흡착층을 형성하고,
    상기 반응기에 산화 가스를 주입하여 상기 금속을 함유하는 화학흡착층과 반응시키어 상기 기판 상에 금속 산화막을 형성하고,
    상기 금속 원료 가스를 주입하는 단계 내지 상기 금속 산화막을 형성하는 단계를 K회 반복하고,
    상기 반응기에 실리콘을 함유하는 금속 원료 가스를 주입하여 상기 금속 산화막을 갖는 기판 상에 상기 실리콘을 함유하는 금속 화학흡착층을 형성하고,
    상기 반응기에 산화 가스를 주입하여 상기 금속 산화막 및 상기 실리콘을 함유하는 금속 화학흡착층과 반응시키어 실리콘 도핑된 금속 산화막을 형성하고,
    상기 실리콘을 함유하는 금속 원료 가스를 주입하는 단계 내지 상기 실리콘 도핑된 금속 산화막을 형성하는 단계를 Q회 반복하고,
    상기 금속 원료 가스를 주입하는 단계 내지 상기 실리콘 도핑된 금속 산화막을 형성하는 단계를 적어도 1회 실시하여 원하는 두께의 실리콘 도핑된 금속 산화막을 형성하는 것을 포함하는 원자층 증착 기술을 이용한 실리콘 도핑된 금속 산화막 형성 방법.
  2. 제 1 항에 있어서,
    상기 금속을 함유하는 화학흡착층을 형성한 후, 상기 반응기 내에 잔류하는 상기 금속 원료 가스를 배출하여 상기 반응기 내부를 정화하고,
    상기 금속 산화막을 형성한 후, 상기 반응기 내에 잔류하는 상기 산화 가스 및 반응 부산물을 배출하여 상기 반응기 내부를 정화하고,
    상기 실리콘을 함유하는 금속 화학흡착층을 형성한 후, 상기 반응기 내에 잔류하는 상기 실리콘을 함유하는 금속 원료 가스를 배출하여 상기 반응기 내부를 정화하고,
    상기 실리콘 도핑된 금속 산화막을 형성한 후, 상기 반응기 내에 잔류하는 상기 산화 가스 및 반응 부산물을 배출하여 상기 반응기 내부를 정화하는 것을 더 포함하는 원자층 증착 기술을 이용한 실리콘 도핑된 금속 산화막 형성 방법.
  3. 제 1 항에 있어서,
    상기 K 또는 Q는 1 이상 10 이하인 것을 특징으로 하는 원자층 증착 기술을 이용한 실리콘 도핑된 금속 산화막 형성 방법.
  4. 제 1 항에 있어서,
    상기 반응기의 온도는 250℃ 내지 600℃ 인 것을 특징으로 하는 원자층 증착 기술을 이용한 실리콘 도핑된 금속 산화막 형성 방법.
  5. 제 1 항에 있어서,
    상기 금속 원료 가스는 MX4 구조를 갖는 물질로서, 상기 M은 Hf, Zr, Ta, Al 및 Ti으로 구성된 일군에서 선택된 하나이고, 상기 X는 F, Cl, Br 및 I로 구성된 일군에서 선택된 하나인 것을 특징으로 하는 원자층 증착 기술을 이용한 실리콘 도핑된 금속 산화막 형성 방법.
  6. 제 1 항에 있어서,
    상기 금속 원료 가스는 M(NRR')4 구조를 갖는 물질로서, 상기 M은 Hf, Zr, Ta, Al 및 Ti으로 구성된 일군에서 선택된 하나이고, 상기 R은 H, Me, Et 및 iPr로 구성된 일군에서 선택된 하나이며, 상기 R'은 H, Me, Et 및 iPr로 구성된 일군에서 선택된 하나인 것을 특징으로 하는 원자층 증착 기술을 이용한 실리콘 도핑된 금속 산화막 형성 방법.
  7. 제 1 항에 있어서,
    상기 금속 원료 가스는 TEMAH {tetrakis (ethylmethylamino) hafnium ; Hf[ N(CH₃)C₂H5]₄}인 것을 특징으로 하는 원자층 증착 기술을 이용한 실리콘 도핑된 금속 산화막 형성 방법.
  8. 제 1 항에 있어서,
    상기 산화 가스는 H2O, O3, O2 및 H2O2로 구성된 일군에서 선택된 적어도 하나인 것을 특징으로 하는 원자층 증착 기술을 이용한 실리콘 도핑된 금속 산화막 형성 방법.
  9. 제 1 항에 있어서,
    상기 실리콘을 함유하는 금속 원료 가스는 MCl2[ N( Si(CH3)3 )2 ]2 구조를 갖는 물질로, 상기 M은 Hf, Zr, Ta, Al 및 Ti으로 구성된 일군에서 선택된 하나인 것을 특징으로 하는 원자층 증착 기술을 이용한 실리콘 도핑된 금속 산화막 형성 방법.
  10. 제 1 항에 있어서,
    상기 실리콘을 함유하는 금속 원료 가스는 HfCl2[ N( Si(CH3)3 )2 ]2 인 것을 특징으로 하는 원자층 증착 기술을 이용한 실리콘 도핑된 금속 산화막 형성 방법.
  11. 제 1 항에 있어서,
    상기 실리콘 도핑된 금속 산화막에서 금속 원소의 조성비는 0.85 ~ 0.95 인 것을 특징으로 하는 원자층 증착 기술을 이용한 실리콘 도핑된 금속 산화막 형성 방법.
  12. 기판을 반응기 내에 로딩하고,
    상기 기판을 갖는 반응기 내에 TEMAH {tetrakis (ethylmethylamino) hafnium ; Hf[ N(CH₃)C₂H5]₄} 가스를 주입하여 상기 기판 상에 하프늄(Hf)을 함유하는 화학흡착층을 형성하고,
    상기 반응기에 산화 가스를 주입하여 상기 하프늄(Hf)을 함유하는 화학흡착층과 반응시키어 상기 기판 상에 하프늄(Hf) 산화막을 형성하고,
    상기 TEMAH 가스를 주입하는 단계 내지 상기 하프늄(Hf) 산화막을 형성하는 단계를 K회 반복하고,
    상기 반응기에 HfCl2[ N( Si(CH3)3 )2 ]2 가스를 주입하여 상기 하프늄(Hf) 산화막을 갖는 기판 상에 실리콘을 함유하는 하프늄(Hf) 화학흡착층을 형성하고,
    상기 반응기에 산화 가스를 주입하여 상기 하프늄(Hf) 산화막 및 상기 실리콘을 함유하는 하프늄(Hf) 화학흡착층과 반응시키어 실리콘 도핑된 하프늄 산화막(Si doped HfO2)을 형성하고,
    상기 HfCl2[ N( Si(CH3)3 )2 ]2 가스를 주입하는 단계 내지 상기 실리콘 도핑된 하프늄 산화막을 형성하는 단계를 Q회 반복하고,
    상기 TEMAH 가스를 주입하는 단계 내지 상기 실리콘 도핑된 하프늄 산화막을 형성하는 단계를 적어도 1회 실시하여 원하는 두께의 실리콘 도핑된 하프늄 산화막 (Si doped HfO2)을 형성하는 것을 포함하는 원자층 증착 기술을 이용한 실리콘 도핑된 하프늄 산화막 형성 방법.
  13. 제 12 항에 있어서,
    상기 하프늄(Hf)을 함유하는 화학흡착층을 형성한 후, 상기 반응기 내에 잔류하는 상기 TEMAH 가스를 배출하여 상기 반응기 내부를 정화하고,
    상기 하프늄(Hf) 산화막을 형성한 후, 상기 반응기 내에 잔류하는 상기 산화 가스 및 반응 부산물을 배출하여 상기 반응기 내부를 정화하고,
    상기 실리콘을 함유하는 하프늄(Hf) 화학흡착층을 형성한 후, 상기 반응기 내에 잔류하는 상기 HfCl2[ N( Si(CH3)3 )2 ]2 가스를 배출하여 상기 반응기 내부를 정화하고,
    상기 실리콘 도핑된 하프늄 산화막을 형성한 후, 상기 반응기 내에 잔류하는 상기 산화 가스 및 반응 부산물을 배출하여 상기 반응기 내부를 정화하는 것을 더 포함하는 원자층 증착 기술을 이용한 실리콘 도핑된 하프늄 산화막 형성 방법.
  14. 제 12 항에 있어서,
    상기 K 또는 Q는 1 이상 10 이하인 것을 특징으로 하는 원자층 증착 기술을 이용한 실리콘 도핑된 하프늄 산화막 형성 방법.
  15. 제 12 항에 있어서,
    상기 반응기의 온도는 250℃ 내지 600℃로 하는 것을 특징으로 하는 원자층 증착 기술을 이용한 실리콘 도핑된 하프늄 산화막 형성 방법.
  16. 제 12 항에 있어서,
    상기 산화 가스는 H2O, O3, O2 및 H2O2로 구성된 일군에서 선택된 적어도 하나인 것을 특징으로 하는 원자층 증착 기술을 이용한 실리콘 도핑된 하프늄 산화막 형성 방법.
  17. 제 12 항에 있어서,
    상기 실리콘 도핑된 하프늄 산화막에서 하프늄(Hf) 원소의 조성비는 0.85 ~ 0.95 인 것을 특징으로 하는 원자층 증착 기술을 이용한 실리콘 도핑된 하프늄 산화막 형성 방법.
KR1020050002984A 2004-10-13 2005-01-12 원자층 증착 기술을 이용한 실리콘 도핑된 금속 산화막형성 방법 KR100663352B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050002984A KR100663352B1 (ko) 2005-01-12 2005-01-12 원자층 증착 기술을 이용한 실리콘 도핑된 금속 산화막형성 방법
US11/329,696 US20060257563A1 (en) 2004-10-13 2006-01-11 Method of fabricating silicon-doped metal oxide layer using atomic layer deposition technique

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050002984A KR100663352B1 (ko) 2005-01-12 2005-01-12 원자층 증착 기술을 이용한 실리콘 도핑된 금속 산화막형성 방법

Publications (2)

Publication Number Publication Date
KR20060082478A true KR20060082478A (ko) 2006-07-18
KR100663352B1 KR100663352B1 (ko) 2007-01-02

Family

ID=37173144

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050002984A KR100663352B1 (ko) 2004-10-13 2005-01-12 원자층 증착 기술을 이용한 실리콘 도핑된 금속 산화막형성 방법

Country Status (1)

Country Link
KR (1) KR100663352B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8685866B2 (en) 2009-07-07 2014-04-01 Hitachi Kokusai Electric, Inc. Method of manufacturing semiconductor device and substrate processing apparatus
KR20140113095A (ko) * 2013-03-15 2014-09-24 삼성전자주식회사 트리알킬실란 계열의 실리콘 전구체 및 이를 이용하는 박막 형성 방법
CN112313775A (zh) * 2018-06-21 2021-02-02 应用材料公司 薄氧化铪膜中掺杂剂浓度的可调性

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030018134A (ko) * 2001-08-27 2003-03-06 한국전자통신연구원 조성과 도핑 농도의 제어를 위한 반도체 소자의 절연막형성 방법
KR100689824B1 (ko) * 2004-05-14 2007-03-08 삼성전자주식회사 원자층 증착 기술을 이용한 금속 실리케이트막 형성 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8685866B2 (en) 2009-07-07 2014-04-01 Hitachi Kokusai Electric, Inc. Method of manufacturing semiconductor device and substrate processing apparatus
KR20140113095A (ko) * 2013-03-15 2014-09-24 삼성전자주식회사 트리알킬실란 계열의 실리콘 전구체 및 이를 이용하는 박막 형성 방법
CN112313775A (zh) * 2018-06-21 2021-02-02 应用材料公司 薄氧化铪膜中掺杂剂浓度的可调性

Also Published As

Publication number Publication date
KR100663352B1 (ko) 2007-01-02

Similar Documents

Publication Publication Date Title
KR100550641B1 (ko) 산화하프늄과 산화알루미늄이 혼합된 유전막 및 그 제조방법
US7651729B2 (en) Method of fabricating metal silicate layer using atomic layer deposition technique
KR100640638B1 (ko) 원자층 증착법에 의한 고유전막 형성 방법 및 고유전막을 갖는 반도체소자의 제조 방법
US20060257563A1 (en) Method of fabricating silicon-doped metal oxide layer using atomic layer deposition technique
US7727911B2 (en) Method for forming a gate insulating film
US7205247B2 (en) Atomic layer deposition of hafnium-based high-k dielectric
KR100555543B1 (ko) 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법
KR100584996B1 (ko) 산화하프늄과 산화알루미늄이 혼합된 유전막을 갖는캐패시터 및 그 제조 방법
KR100716654B1 (ko) 정방정계 구조의 지르코늄산화막 형성 방법 및 그를 구비한캐패시터의 제조 방법
KR100591507B1 (ko) 나노층 박막의 원자층 증착
KR100717813B1 (ko) 나노믹스드 유전막을 갖는 캐패시터 및 그의 제조 방법
US7459372B2 (en) Methods of manufacturing a thin film including hafnium titanium oxide and methods of manufacturing a semiconductor device including the same
KR100716652B1 (ko) 나노컴포지트 유전막을 갖는 캐패시터 및 그의 제조 방법
KR100640654B1 (ko) ＺｒＯ2 박막 형성 방법 및 이를 포함하는 반도체 메모리소자의 커패시터 제조 방법
US8735305B2 (en) Methods of forming fluorinated hafnium oxide gate dielectrics by atomic layer deposition
US7094712B2 (en) High performance MIS capacitor with HfO2 dielectric
KR100663352B1 (ko) 원자층 증착 기술을 이용한 실리콘 도핑된 금속 산화막형성 방법
KR100689824B1 (ko) 원자층 증착 기술을 이용한 금속 실리케이트막 형성 방법
KR100829608B1 (ko) 박막 제조 방법 및 이를 이용한 게이트 구조물 및커패시터의 제조 방법
KR20040059878A (ko) 반도체 소자의 절연박막 형성방법
KR100576739B1 (ko) 원자층 화학 증착법에 의한 금속 실리 알루미네이트박막의 제조방법
KR100490658B1 (ko) 반도체 소자의 절연박막 형성방법
KR20060101965A (ko) 박막 제조 방법 및 이를 이용한 게이트 구조물, 커패시터의제조 방법
KR100780605B1 (ko) 탄탈륨지르코늄산화막을 구비한 반도체소자 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee