KR20060081413A - 스위칭 가능 장치 및 그 작동 방법 - Google Patents

스위칭 가능 장치 및 그 작동 방법 Download PDF

Info

Publication number
KR20060081413A
KR20060081413A KR1020067005191A KR20067005191A KR20060081413A KR 20060081413 A KR20060081413 A KR 20060081413A KR 1020067005191 A KR1020067005191 A KR 1020067005191A KR 20067005191 A KR20067005191 A KR 20067005191A KR 20060081413 A KR20060081413 A KR 20060081413A
Authority
KR
South Korea
Prior art keywords
cache memory
low power
power mode
main memory
instructions
Prior art date
Application number
KR1020067005191A
Other languages
English (en)
Inventor
더 헤이즈덴 제라르두스 더블유 티 반
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=34306941&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20060081413(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20060081413A publication Critical patent/KR20060081413A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Power Sources (AREA)

Abstract

본 발명의 장치는 인스트럭션 처리 회로(14)와, 인스트럭션 처리 회로(14)에 의해 어드레싱 가능한 메인 메모리(18)와, 캐시 메모리(16)를 포함한다. 정규 모드에서, 캐시 메모리(16)는 인스트럭션 처리 회로(14)가 실행 중에 메인 메모리(18) 내에 어드레싱하는 데이터 및/또는 인스트럭션의 일부분을 캐싱(cache)하고, 인스트럭션 처리 회로(14)가 데이터 및/또는 인스트럭션을 메인 메모리(18) 내에서 어드레싱할 때 캐싱된 데이터 및/또는 인스트럭션으로 대체하는 데 이용된다. 이 회로는 저전력 작동 모드로 스위칭될 수 있다. 스위칭되면, 저전력 작동 모드의 작동 중에 기능의 실행을 위한 인터럽트 프로그램은 메인 메모리(18)로부터 캐시 메모리(16)로 로딩된다. 그러면 메인 메모리(18)에 대한 전원은 오프(off)로 스위칭되지만, 전원을 수신하기 위해 캐시 메모리(16)의 적어도 일부분을 계속 유지한다. 이 부분은 기능의 실행을 위한 인스트럭션 프로그램이 인스트럭션 처리 회로에 의해 이용될 수 있게 한다. 저전력 작동 모드에서 이 프로그램은 캐시 메모리(16)의 적어도 일부분에서 실행된다.

Description

스위칭 가능 장치 및 그 작동 방법{POWER SAVING OPERATION OF AN APPARATUS WITH A CACHE MEMORY}
본 발명은 저전력 작동 모드를 지원하는 장치에 관한 것이다.
미국 특허 제 5,784,628 호는 데이터 처리 장치에 의해 전력 소모를 감소시키는 방법에 관해 개시한다. 장치는 해당 장치의 대부분의 부분이 전원 차단(powered down)되는 저전력 모드로 스위칭된다. 중요한 데이터는 전원 차단되지 않는 메모리 내에 저장되어 이러한 장치가 저전력 모드에서 벗어날 때 용이하게 그 동작을 재개할 수 있게 한다. 따라서, 정규 작동 모드 다음에(또한 장치가 작동하지 않고, 전력을 전혀 소모하지 않는 "오프(off)" 모드 다음에), 오프 모드로부터 동작을 재개하는 것보다 더 빠르게 동작을 재개할 수 있게 하는 저전력 모드를 실행한다.
여러 장치에서, 정규 작동 모드로 스위칭되지 않으면서 저전력 모드 내에서 장치가 소정의 기본 기능을 실행할 수 있게 하는 것이 바람직하다. 이러한 기능의 전형적인 예는 사용자가 제어 스위치를 활성화하는 것에 의해 유발된 인터럽트의 처리, 가능한 수신 메시지의 검사를 포함한다. 이러한 장치가 다른 이유로 인해 최대 동작 상태로 복귀할 필요가 없는데도, 이 장치를 다시 정규 작동 모드로 스위칭하여 이러한 기본 기능을 수행하는 것이 자주 실행되어야만 한다면, 전력 소모량이 상당히 증가될 것이다.
실제적으로, 장치는 오린 시간 주기동안 저전력 모드 상태로 있을 것이다. 그러므로, 이러한 저전력 모드에서의 전력 소모가 최소화되는 것이 바람직하다. 이것은 배터리 작동형 장치에 있어서 중요할 뿐만 아니라, 대기 상태(standby)로 스위칭되는 전원 연결 작동형(mains operated) 텔레비전 세트 등과 같은 다른 장치에서 이러한 장치가 오랜 시간 주기 동안에 대기 모드(standby mode)로 유지될 때를 고려하면 위의 내용은 이러한 장치에서도 중요해진다.
프로세서에 의해 이용되는 데이터 및/또는 인스트럭션을 갖는 컴퓨터 프로세서 및 메인 메모리를 포함하는 공지된 장치는, 실행을 가속화하기 위해서 때때로 캐시 메모리를 구비한다. 캐시 메모리는 프로세서가 메인 메모리 내에서 어드레싱한 데이터 및/또는 인스트럭션의 부분에 대한 복사본을 일시적으로 저장하여, 이들이 주어진 그의 메인 메모리 어드레스에 의해 검색될 수 있게 한다. 프로세서가 이러한 데이터 및/또는 인스트럭션을 다시 어드레싱할 때, 캐시 메모리는 메인 메모리로부터의 데이터 및/또는 인스트럭션을 캐싱된 데이터 및/또는 인스트럭션으로 대체한다. 따라서, 데이터 및/또는 인스트럭션이 이용 가능하게 되기까지의 지연이 크게 감소한다. 물론, 캐시 메모리는 통상적으로 장치가 저전력 모드로 스위칭될 때 비활성화(deactivated)되는 회로 중의 하나인데, 왜냐하면 캐시 메모리는 이 전의 처리 동안에 이용된 데이터 및/또는 인스트럭션의 일부분에 대한 여분의 복사본을 저장하기만 하기 때문이다.
특히, 본 발명의 목적은 저전력 작동 모드를 갖는 장치에 의해 전력 소모의 감소를 제공하는 것이다.
본 발명에 따른 장치는 청구항 1에 제시되어 있다. 본 발명에 따르면, 메인 메모리가 비활성화(비활성화는 전형적으로 메인 메모리에 대한 전력 공급을 차단하거나 적어도 전력 소모를 크게 감소시켜서 메인 메모리가 작동하지 않거나 최대로 작동하지 않게 하는 것을 포함한다)되는 동안에, 캐시 메모리의 적어도 부분은 저전력 모드에서 선택적으로 활성 상태로 유지된다. 저전력 모드로의 스위칭 이전에, 장치가 저전력 모드에 있는 동안에 기능을 수행하는 데 필요한 인스트럭션 프로그램은 나중에 사용하기 위해 캐시 메모리 내에 로딩된다. 인스트럭션 처리 회로는 저전력 모드에서 기능을 실행할 때, 메인 메모리의 활성화(최대 전력의 공급)없이 캐시 메모리로부터 인스트럭션을 로딩한다. 메인 메모리는 일반적으로 캐시 메모리보다 훨씬 더 크기 때문에, 일반적으로 비교적 작은 캐시 메모리보다 더 많은 전력을 소모한다. 다른 한편으로, 저전력 모드 동안에 실행되는 기능은 통상적으로 캐시 메모리에 맞는 적절한 프로그램만을 필요로 한다. 따라서, 캐시 메모리를 저전력 작동 모드에서의 유일한 메모리로서 이용함으로써 전력 소모가 감소된다.
본 발명의 이러한 목적 및 이점과 다른 목적 및 이점은 이하의 도면을 이용하여 한정적이지 않은 방식으로 설명될 것이다.
도 1은 저전력 작동 모드를 지원하는 장치를 도시하는 도면.
도 2는 장치의 작동을 도시하는 도면.
도 1은 메인 전력 공급 회로(10), 저전력 모드 전력 공급 회로(12), 프로세서(14), 캐시 메모리(16), 메인 메모리(18) 및 인터럽트 회로(19)를 구비하는 장치를 도시한다. 도 1은 단순히 여러 세부 사항이 생략된 단순화된 개략도를 제공하는 것임을 이해해야 한다. 메인 전력 공급 회로(10)는 메인 메모리(18) 및 도시되지 않은 다른 회로에 전력을 공급한다. 저전력 모드 전력 공급 회로(12)는 프로세서(14), 캐시 메모리(16) 및 인터럽트 회로(19)에 전력을 공급한다. 프로세서(14)는 캐시 메모리(16)에 결합된 어드레스/데이터 인터페이스를 갖고, 캐시 메모리(16)는 메인 메모리(18)에 결합된 어드레스/데이터 인터페이스를 갖는다. 인터럽트 회로(19)는 프로세서(14)에 결합된다.
작동 중에, 장치는 적어도 하나의 정규 작동 모드 및 저전력 모드를 지원한다. 정규 작동 모드에서, 전력 공급 회로(10, 12)는 모두 활성화되어, 인터럽트 회로(19), 프로세서(14), 캐시 메모리(16), 메인 메모리(18) 및 메인 전력 공급 회 로(10)에 접속된 임의의 다른 회로는 최대로 작동한다. 이러한 정규 모드에서, 프로세서(14)는 메인 메모리(18)로부터 검색된 인스트럭션 프로그램을 실행하고/또는 메인 메모리(18)로부터의 데이터를 이용한다.
정규 작동 모드에서, 캐시 메모리(16)는 통상적인 캐시 메모리(16)로서 기능한다. 프로세서(14)가 인스트럭션 및/또는 데이터를 필요로 할 때, 프로세서(14)는 인스트럭션 및/또는 데이터가 메인 메모리 내에서 어드레싱되는 어드레스를 그 어드레스/데이터 인터페이스 상에 출력한다. 캐시 메모리(16)는 어드레스를 수신하고, 어드레스에 대응하는 인스트럭션 및/또는 데이터가 캐시 메모리(16) 내에 저장되었는지 여부를 테스트한다. 이러한 타입의 테스트에 대한 기술은 그 자체로 잘 알려져 있다. 어드레싱된 인스트럭션 및/또는 데이터는 캐시 메모리(16) 내에서 획득 가능하고, 캐시 메모리(16)는 캐시 메모리(16)로부터 인스트럭션 및/또는 데이터를 리턴한다. 어드레싱된 인스트럭션 및/또는 데이터가 캐시 메모리(16) 내에서 획득 불가능하면, 캐시 메모리는 어드레스를 메인 메모리(18)로 전달하고, 메인 메모리(18)는 인스트럭션 및/또는 데이터를 캐시 메모리(16)에 대해 리턴한다. 다음에 캐시 메모리(16)는 메인 메모리(18)로부터 프로세서(14)로 인스트럭션 및/또는 데이터를 공급한다. 바람직하게는, 캐시 메모리(16)는 또한 나중에 프로세서(14)가 다시 이 어드레스를 이용할 때 사용하기 위해 이러한 인스트럭션 및/또는 데이터의 복사본을 저장한다(일반적으로, 본 발명으로부터 벗어나지 않으면서, 메인 메모리(18)는 어드레싱된 인스트럭션 및 또는 데이터에 추가하여 이웃하는 인스트럭션 및/또는 데이터를 포함하는 데이터의 라인을 리턴할 수 있고, 그 전체 라인 은 캐시 메모리(16) 내에 저장될 것이다).
캐시 메모리(16)는 명료성을 위해 단일 유닛으로서 도시되었으나, 캐시 메모리는 예를 들면 캐시 등에 포함되어야 하는 데이터 및/또는 인스트럭션을 선택하는 캐시 관리 유닛뿐만 아니라 분리된 인스트럭션 캐시 메모리 및 데이터 캐시 메모리를 포함할 수 있다는 것을 이해할 것이다. 마찬가지로, 프로세서(14)의 어드레스/데이터 인터페이스는 메인 메모리(18)에 직접 접속될 수 있고, 캐시 메모리(16)는 캐시 메모리(16) 내에 저장된 데이터의 어드레스를 검출할 때에만 개입한다. 마찬가지로, 메인 메모리(18)는 단일 블록으로서 도시되어 있으나, 이러한 메인 메모리(18)는 데이터용의 RAM 또는 플래시 메모리, 인스트럭션용의 플래시 메모리 또는 ROM 등과 같은 상이한 유닛을 포함할 수 있다는 것을 이해할 것이다. "메인 메모리"라는 단어는 캐시 메모리(16)와는 구별되는 임의의 다른 메모리가 존재하지 않는 것으로 해석되어서는 안되고, "메인 메모리"는 장치 내에서 다른, 가능하게는 더 큰 메모리의 존재를 배제하지 않는다.
도 2는 저전력 작동 모드로의 스위칭 및 그 모드에서의 동작에 대한 실시예를 도시한다. 먼저, 제 1 실행 블록(21)에서 프로세서(14)는 정규 모드로 작동한다. 프로세서(14)가 정규 모드로 더 이상 작동할 필요가 없는 블록(22)을 검출할 때, 프로세서(14)는 저전력 모드로 전환하는 전환 프로그램(switchover program)의 실행을 개시한다. 전환 프로그램의 제 1 단계(23)는 선택적으로 나중에 저장될 데이터가 정규 작동 모드로 리턴되게 한다.
제 2 단계(24)에서, 전환 프로그램은 프로세서(14)가 인터럽트 프로그램의 모든 인스트럭션을 메인 메모리(18)로부터 캐시 메모리(16)로 로딩하도록 캐시 메모리(16)에게 시그널링하게 한다. 인터럽트 프로그램은 메인 메모리 내에서 선택된 어드레스에 저장되어, 인터럽트 프로그램의 모든 인스트럭션이 캐시 메모리(16) 내에 함께 저장될 수 있게 한다.
인터럽트 프로그램을 로딩하는 데 있어서 여러 해결책이 존재한다. 일례에서, 전환 프로그램은 인터럽트 프로그램의 시작 어드레스 및 종료 어드레스를 구비함으로써, 전환 프로그램이 시작 어드레스부터 종료 어드레스까지 모든 메모리 위치를 어드레싱하여 이들이 캐시 메모리(16)에 로딩될 수 있게 한다. 메인 메모리(18)가 인스트럭션 및/또는 데이터의 라인을 리턴한 것으로 확인되었다면, 각 라인으로부터 오로지 하나의 어드레스만이 어드레싱되면 된다.
이는 캐시 메모리(16)가 모든 어드레싱된 데이터를 유지하도록 보장하게 한다. 캐시 메모리(16)는 또한 인스트럭션 및/또는 데이터가 캐시 내에 유지되어야 한다는 것을 프로세서(14)가 시그널링할 수 있게 하는(또한 선택적으로는 어드레싱할 수 있게 하는) 통상적인 로킹 메커니즘(locking mechanism)을 구비할 수 있다. 이러한 경우에, 전환 프로그램은 프로세서(14)가 인터럽트 프로그램의 인스트럭션이 유지되어야 한다는 것을 캐시 메모리(16)에게 시그널링할 수 있게 하는 것이 바람직하다. 그 대안으로서, 인터럽트 프로그램(또한 선택적으로는 전환 프로그램)은 선택된 어드레스에 저장되어, 나중에 폐기할 필요없이 전환 프로그램이 전체 인터럽트 프로그램을 캐시 메모리(16) 내에 로딩할 수 있도록 미리 보장한다. 다른 대안으로서, 회로는 프로세서(14)의 인스트럭션 세트가 지정된 인스트럭션 또는 특 히 인터럽트 루틴(interrupt routine)이 캐시 메모리(16) 내에 로딩되게 하는 인스트럭션을 포함하도록 구성될 수 있다.
인터럽트 프로그램이 캐시 메모리(16)에 로딩되면, 전환 프로그램은 제 3 단계(25)를 실행하여, 프로세서(14)가 메인 전력 공급 회로(10)에게 자체적으로 비활성화되도록 시그널링하게 한다. 다음에 전환 프로그램은 프로세서(14)가 중지 모드(pause mode)로 스위칭되게 하거나, 대기 상태(wait state)로 진입하게 할 수 있다. 이러한 장치는 저전력 작동 모드로 진입하였다고 할 수 있다.
저전력 작동 모드에서의 동작 중에, 예를 들면 사용자 인터페이스 버튼 등의 활성화, 또는 버스(bus) 또는 무선 인터페이스를 통한 가능한 메시지 또는 주기적 타이밍 신호(periodic timing signal)의 수신 등과 같은 몇몇 경우에 응답하여, 인터럽트 회로(19)는 인터럽트 프로그램을 실행하도록 프로세서(14)를 트리거(trigger)할 수 있다. 인터럽트 프로그램의 실행 중에, 메인 메모리(18)는 비활성 상태로 유지된다. 인터럽트 프로그램의 제 1 단계(26)는 도 2에 점선의 목표점으로서 표시되어 인터럽트에 의한 활성화를 나타낸다.
인터럽트 프로그램의 제 1 단계(26)에서, 프로세서(14)는 캐시 메모리(16) 내에 저장된 인터럽트 프로그램의 인스트럭션을 어드레싱하고, 그에 따라 메인 메모리(18)를 이용하지 않고 인터럽트 프로그램을 실행할 수 있게 된다. 인터럽트 프로그램의 제 2 단계(27)에서, 인터럽트 프로그램의 실행의 결과로서 정규 작동 모드로의 복귀가 요구된다면, 프로세서(14)는 인터럽트 프로그램의 제 3 단계(28)를 실행하여 메인 전력 공급 회로(10)가 재활성화(reactivate)되게 할 것이다. 그 러나, 이와 같이 할 필요가 없을 때, 프로세서(14)는 인터럽트 프로그램의 다른 단계(29)(존재할 경우)를 실행하고, 메인 메모리(10)는 인터럽트 프로그램의 전체 실행 중에 비활성 상태로 유지되고, 결과적으로 프로세서(14)는 중지 모드 또는 대기 상태로 복귀한다.
예를 들어 인터럽트 프로그램이 인터럽트를 트리거하는 가능한 메시지가 무관하다고 결정하거나, 유효 버튼이 활성화되지 않거나, 정규 작동 모드로 복귀하도록 요구하는 상태가 검출되지 않으면 이 장치는 저전력 작동 모드로 유지된다.
추가적인 방법을 이용할 수 있다는 것을 이해할 것이다. 예를 들면, 인터럽트 프로그램에 추가하여, 저전력 작동 모드로 스위칭하기 전에 메인 메모리로부터 인터럽트 처리와 관련된 데이터를 캐시 메모리(16)에 로딩하도록 전환 프로그램을 구성할 수 있다. 그러나, 예를 들어 데이터가 필요하지 않거나, 저전력 작동 모드에서 필요한 데이터를 위한 전용 데이터 메모리가 제공된다면, 이것은 필수적이지 않다.
캐시 메모리(16)는 정규 모드와 저전력 작동 모드에서 이용되는 독립 모드(stand alone mode) 사이에서 스위칭 가능하도록 구성될 수 있다. 이러한 경우에 전환 프로그램은 프로세서(14)가 저전력 작동 모드로 진입하기 전에 독립 모드로 진입하도록 캐시 메모리에게 시그널링할 수 있게 한다. 독립 모드에서, 캐시 메모리(16)는 데이터를 되기록(writing back)하거나 다른 용도로 메인 메모리를 어드레싱하는 것을 제한하도록 구성된다. 그러나, 인터럽트 프로그램의 실행에 의해 캐시 메모리(16)가 메인 메모리(18)를 액세스하게 되지 않는다면, 독립 모드를 지원 할 필요가 없다는 것을 이해할 것이다.
전력 소모를 감소시키기 위해, 캐시 메모리(16)의 일부분은 저전력 작동 모드에서 비활성화될 수 있다는 것을 이해할 것이다. 이것은 메인 전력 공급 회로(10)로부터 이러한 부분에 전력을 공급하거나, 프로세서(14)가 이러한 부분을 비활성화하도록 캐시 메모리(16)에게 시그널링하게 하는 인스트럭션을 전환 프로그램 내에 포함함으로써 실현될 수 있다. 그러므로, 예를 들면 캐시 메모리(16) 내에서 데이터의 교체를 관리하는 캐시 관리 유닛(도시하지 않음)은 오프(off)로 스위칭될 수 있다. 인터럽트 프로그램으로부터의 인스트럭션이 캐시 메모리(16) 내에 있는지 여부를 검출하는 데 이용되는 어드레스 비교 회로에 있어서도 동일하게 적용될 수 있는데, 왜냐하면 이러한 인스트럭션은 저전력 작동 모드에서 캐시 메모리(16) 내에 존재한다고 알려져 있기 때문이다. 마찬가지로, 저전력 작동 모드에서의 작동 중에는 필요하지 않은 캐시 메모리(16)의 추가 저장 용량(storage capacity)은 비활성화될 수 있다.
하나의 프로세서(14)만이 도시되었으나, 실제적으로 예를 들면, 메인 전력 공급 회로(10)로부터 전력을 수신하기 때문에 저전력 작동 모드에서 그 일부분이 비활성화될 수 있는 캐시 메모리(16)에 결합된 하나 이상의 프로세서를 포함하는 인스트럭션 처리 회로를 이용할 수 있다는 것을 이해할 것이다. 이러한 경우에, 예를 들면 제한된 성능 및 낮은 에너지 소모를 갖는 프로세서는 인터럽트 프로그램을 실행하는 인스트럭션 처리 회로 내에 포함될 수 있다.
본 발명은 저전력 작동 모드 동안에 인터럽트 프로그램의 실행에 대해 나타 내었으나, 본 발명은 또한 인터럽트 회로(19)(이 경우에는 생략될 수 있음)에 의해 트리거되지 않으면서 저전력 작동 모드 동안에 루핑(loops)하는 프로그램 등과 같은 다른 타입의 프로그램에도 적용될 수 있다는 것을 이해할 것이다. 마찬가지로, 서로 다른 타입의 인터럽트를 제공하는 복수의 인터럽트 프로그램은 저전력 작동 모드에서 캐시 메모리(16) 내에 유지될 수 있다.
마찬가지로, 공급 전압을 낮추거나, 인스트럭션 사이클 주기 등을 감소시키는 것 등에 의해 저전력 작동 모드에서 전력 소모를 감소시키기 위한 다른 수단을 이용할 수 있다. 이를 위하여, 캐시 메모리(16) 등과 같이 정규 작동 모드 및 저전력 작동 모드에서 모두 활성화되는 회로는 정규 작동 모드에서는 메인 전력 공급 회로(10)로부터 전력을 수신하고, 저전력 작동 모드에서는 전용 전력 공급 회로로부터 전력을 수신하도록 스위칭될 수 있다.
저전력 작동 모드로의 스위칭은 예를 들면 전력원과 비도전성(non-conductive) 회로 사이의 스위칭을 실행함으로써 메인 전력 공급 회로(10)를 비활성화하는 것과 관련하여 설명되어 있으나, 클록 신호 또는 다른 신호를 디스에이블(disabling)하는 것 등과 같이 전력 소모를 감소시키는 다른 종류의 비활성화를 이용할 수 있다는 것을 이해할 것이다. 이와 관련하여, 인터럽트 프로그램의 실행에 대해 작동하지 않을 때, 이러한 비활성화가 데이터 또는 인스트럭션의 손실을 유발하지 않는 한, 캐시 메모리(16) 및 프로세서(14)는 저전력 작동 모드의 일부 시간 동안에도 비활성화될 수 있다.
본 발명의 일실시예는 프로세서(14)에 의해 실행되는 전환 프로그램이 저전 력 작동 모드로의 스위칭을 제어하는 것으로 설명되었으나, 이와 다르게 이러한 용도의 장치가 저전력 작동 모드로 스위칭되어야 한다는 것을 시그널링할 때 활성화되는 전용(프로그래밍되지 않은) 회로의 제어 하에서, 또는 이 용도를 위하여 캐시 메모리(16) 및/또는 메인 메모리에 대한 액세스를 가질 수 있는 임의의 다른 프로세서에 의해서, 전환에 포함된 단계가 실행될 수 있다는 것을 이해할 것이다. 또한 전환이 프로세서(14) 등과 같은 단일 회로에 의해 제어되어야 하는 것도 아니다. 예를 들면, 인터럽트 프로그램의 로딩 등과 같은 전환의 일부분은 하나의 회로에 의해 실행될 수 있고, 메인 전력 공급의 비활성화 등과 같은 전환의 다른 부분은 다른 회로에 의해 실행될 수 있다.

Claims (5)

  1. 저전력 작동 모드 및 정규 작동 모드로 스위칭 가능한 장치로서,
    인스트럭션 처리 회로(14)와,
    상기 인스트럭션 처리 회로(14)에 의한 실행 중에 상기 인스트럭션 처리 회로(14)에 인스트럭션을 제공하는 메인 메모리(18)와,
    상기 인스트럭션 처리 회로(14)와 상기 메인 메모리(18) 사이에 결합되어, 상기 정규 작동 모드에서 상기 인스트럭션 처리 회로(14)가 실행되는 동안에 상기 메인 메모리(18) 내에 어드레싱하는 데이터 및/또는 인스트럭션의 일부분을 캐싱(cache)하고, 상기 인스트럭션 처리 회로(14)가 상기 데이터 및/또는 인스트럭션을 상기 메인 메모리(18) 내에 어드레싱할 때 캐싱된 데이터 및/또는 인스트럭션으로 대체하도록 작동가능한 캐시 메모리(16)와,
    상기 저전력 작동 모드의 작동 중에 비활성화(deactivated)된 상기 장치의 부분―상기 장치의 부분은 상기 메인 메모리(18)를 포함하지만 상기 캐시 메모리(16)의 적어도 일부분을 제외함―을 유지하도록 구성되는 저전력 작동 모드 활성 회로(10, 12, 14)를 포함하고,
    상기 저전력 모드 활성 회로(10, 12, 14)는 상기 저전력 작동 모드로 스위칭되기 전에, 상기 저전력 작동 모드의 작동 중에 기능의 실행을 위한 인스트럭션 프로그램을 상기 캐시 메모리(16)의 적어도 일부분에 로딩(load)하도록 구성되는
    스위칭 가능 장치.
  2. 제 1 항에 있어서,
    상기 캐시 메모리(16)는 로킹 상태(locked state)로 스위칭 가능하고,
    상기 캐시 메모리(16)는 로킹 정보를 폐기하는 것에 의해 디스에이블(disabled)되며,
    상기 저전력 작동 모드 활성 회로(10, 12, 14)는 상기 캐시 메모리(16)를 상기 로킹 상태로 스위칭하여 상기 캐시 메모리(16) 내에서 상기 기능의 실행을 위한 상기 인스트럭션 프로그램을 로킹하도록 구성되는
    스위칭 가능 장치.
  3. 제 1 항에 있어서,
    상기 저전력 작동 모드 활성 회로(10, 12, 14)는 상기 저전력 작동 모드로 스위칭되면, 상기 기능의 실행을 위한 상기 인스트럭션 프로그램에 의해 메인 메모리(18) 내의 어드레스로 어드레싱될 상기 캐시 메모리(16) 내에 모든 데이터를 로딩하도록 구성되는
    스위칭 가능 장치.
  4. 제 1 항에 있어서,
    상기 저전력 작동 모드에서 기능의 실행을 위한 상기 인스트럭션 프로그램은 인터럽트 프로그램(interrupt program)이고,
    상기 장치는 상기 저전력 작동 모드의 작동 중에 선택된 시간에 상기 인터럽트 프로그램을 실행하도록 상기 인스트럭션 처리 회로를 트리거(triggering)하는 인터럽트 회로(19)를 포함하는
    스위칭 가능 장치.
  5. 인스트럭션 처리 회로(14)와, 상기 인스트럭션 처리 회로(14)에 의해 어드레싱될 수 있는 메인 메모리(18)와, 캐시 메모리(16)를 포함하는 장치의 작동 방법으로서,
    정규 작동 모드에서 상기 캐시 메모리(16) 및 상기 메인 메모리(18)를 이용하여, 상기 인스트럭션 처리 회로(14)가 실행 중에 상기 메인 메모리(18) 내에 어드레싱한 데이터 및/또는 인스트럭션의 일부를 캐시 메모리(16) 내에서 캐싱하고, 상기 인스트럭션 처리 회로(14)가 상기 메인 메모리(18) 내에서 상기 데이터 및/또는 인스트럭션을 어드레싱할 때 캐싱된 데이터 및/또는 인스트럭션으로 대체하는 단계와,
    상기 저전력 작동 모드의 작동 중에 기능의 실행을 위한 인스트럭션 프로그램을 상기 캐시 메모리 내에 로딩하고, 상기 메인 메모리(18)를 비활성화하여 전력 소모를 감소시키면서도, 상기 기능의 실행을 위한 상기 인스트럭션 프로그램의 검 색을 위해 필요한 상기 캐시 메모리(16)의 적어도 일부분을 활성 상태로 유지하는 것에 의해서 저전력 작동 모드로 스위칭하는 단계와,
    상기 캐시 메모리(16)의 적어도 일부분으로부터 상기 인스트럭션 프로그램을 상기 저전력 작동 모드로 실행하는 단계
    를 포함하는 작동 방법.
KR1020067005191A 2003-09-16 2004-08-30 스위칭 가능 장치 및 그 작동 방법 KR20060081413A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03103397 2003-09-16
EP03103397.0 2003-09-16

Publications (1)

Publication Number Publication Date
KR20060081413A true KR20060081413A (ko) 2006-07-12

Family

ID=34306941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067005191A KR20060081413A (ko) 2003-09-16 2004-08-30 스위칭 가능 장치 및 그 작동 방법

Country Status (6)

Country Link
US (1) US7523331B2 (ko)
EP (1) EP1665007A2 (ko)
JP (1) JP2007506171A (ko)
KR (1) KR20060081413A (ko)
CN (1) CN1853151A (ko)
WO (1) WO2005026928A2 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101185614B1 (ko) * 2005-01-31 2012-09-28 삼성전자주식회사 절전모드가 아닌 동작상태저장과 전원차단으로 구현하는시스템의 소비전력 감소 방법 및 장치
US7523327B2 (en) * 2005-03-05 2009-04-21 Intel Corporation System and method of coherent data transfer during processor idle states
US20070094454A1 (en) * 2005-10-20 2007-04-26 Microchip Technology Incorporated Program memory source switching for high speed and/or low power program execution in a digital processor
KR100850209B1 (ko) * 2007-02-08 2008-08-04 삼성전자주식회사 전력을 효율적으로 관리할 수 있는 시스템 인 패키지반도체 장치 및 그에 따른 전력 관리 방법
US9110685B2 (en) * 2008-03-25 2015-08-18 Qualcomm, Incorporated Apparatus and methods for managing widgets in a wireless communication environment
US9269059B2 (en) * 2008-03-25 2016-02-23 Qualcomm Incorporated Apparatus and methods for transport optimization for widget content delivery
US9600261B2 (en) * 2008-03-25 2017-03-21 Qualcomm Incorporated Apparatus and methods for widget update scheduling
US9747141B2 (en) * 2008-03-25 2017-08-29 Qualcomm Incorporated Apparatus and methods for widget intercommunication in a wireless communication environment
US9069575B2 (en) 2008-03-25 2015-06-30 Qualcomm Incorporated Apparatus and methods for widget-related memory management
JP5581577B2 (ja) * 2008-08-29 2014-09-03 富士通株式会社 データ処理装置
US9569349B2 (en) * 2008-12-19 2017-02-14 Ati Technologies Ulc Method and apparatus for reallocating memory content
US8103894B2 (en) * 2009-04-24 2012-01-24 International Business Machines Corporation Power conservation in vertically-striped NUCA caches
US9804647B2 (en) * 2012-01-06 2017-10-31 Fisher Controls International Llc Continuously powered field device
JP5906866B2 (ja) * 2012-03-22 2016-04-20 株式会社リコー 画像処理装置及び通信制御方法
KR20140067184A (ko) * 2012-10-29 2014-06-05 삼성전자주식회사 극 절전 모드에서 인쇄 작업 데이터를 처리하는 화상 형성 장치 및 그 처리 방법.
CN105335305B (zh) * 2015-10-30 2018-05-15 深圳盛思科教文化有限公司 一种交互式可编程硬件的缓冲机制实现方法及装置
US10133341B2 (en) * 2016-06-06 2018-11-20 Arm Limited Delegating component power control
JP6756177B2 (ja) * 2016-07-20 2020-09-16 コニカミノルタ株式会社 画像形成装置
US10515671B2 (en) 2016-09-22 2019-12-24 Advanced Micro Devices, Inc. Method and apparatus for reducing memory access latency
US10572388B2 (en) 2017-08-30 2020-02-25 Micron Technology, Inc. Managed NVM adaptive cache management
CN108446009A (zh) * 2018-03-10 2018-08-24 北京联想核芯科技有限公司 掉电控制方法、装置、设备及介质
CN116745768B (zh) * 2022-01-10 2024-05-07 华为技术有限公司 一种数据处理方法及电子设备

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5253352A (en) * 1989-11-13 1993-10-12 Zenith Data Systems Corporation Method and apparatus for pipelining cache accesses using anticipatory initiation of cache read
JPH03231320A (ja) * 1990-02-06 1991-10-15 Mitsubishi Electric Corp マイクロコンピュータシステム
US5928365A (en) * 1995-11-30 1999-07-27 Kabushiki Kaisha Toshiba Computer system using software controlled power management method with respect to the main memory according to a program's main memory utilization states
JP2659007B2 (ja) * 1996-06-17 1997-09-30 株式会社日立製作所 情報処理方法及び装置
US5893142A (en) * 1996-11-14 1999-04-06 Motorola Inc. Data processing system having a cache and method therefor
JPH10254587A (ja) * 1997-03-14 1998-09-25 Toshiba Corp コンピュータシステム
US6044478A (en) * 1997-05-30 2000-03-28 National Semiconductor Corporation Cache with finely granular locked-down regions
US6105141A (en) * 1998-06-04 2000-08-15 Apple Computer, Inc. Method and apparatus for power management of an external cache of a computer system
US6347370B1 (en) * 1998-12-30 2002-02-12 Intel Corporation Method and system for pre-loading system resume operation data on suspend operation
JP2000207277A (ja) * 1999-01-14 2000-07-28 Sony Corp 情報処理装置および方法、並びに提供媒体
AU2002255568B8 (en) * 2001-02-20 2014-01-09 Adidas Ag Modular personal network systems and methods
US6792551B2 (en) * 2001-11-26 2004-09-14 Intel Corporation Method and apparatus for enabling a self suspend mode for a processor
US7058829B2 (en) * 2002-08-14 2006-06-06 Intel Corporation Method and apparatus for a computing system having an active sleep mode CPU that uses the cache of a normal active mode CPU
GB2403561A (en) * 2003-07-02 2005-01-05 Advanced Risc Mach Ltd Power control within a coherent multi-processor system

Also Published As

Publication number Publication date
JP2007506171A (ja) 2007-03-15
CN1853151A (zh) 2006-10-25
WO2005026928A3 (en) 2005-04-28
US20070055901A1 (en) 2007-03-08
US7523331B2 (en) 2009-04-21
WO2005026928A2 (en) 2005-03-24
EP1665007A2 (en) 2006-06-07

Similar Documents

Publication Publication Date Title
KR20060081413A (ko) 스위칭 가능 장치 및 그 작동 방법
US8725953B2 (en) Local cache power control within a multiprocessor system
KR101844206B1 (ko) 자가-리프레시 절전 모드를 갖는 솔리드 스테이트 드라이브
EP1228413B1 (en) Sleep state transitioning
US20180120927A1 (en) Devices and methods for switching and communication among multiple operating systems and application management methods thereof
KR100471056B1 (ko) 컴퓨터시스템 및 컴퓨터시스템의 대기모드제어방법
KR101429674B1 (ko) 시스템 온 칩에서 전력 소모를 감소시키기 위한 장치 및방법
JP2009151789A (ja) 低電力モードに入る前にハードウェアで駆動されるプロセッサのステートを記憶する装置
KR970066826A (ko) 하드 디스크 드라이브의 전원 절약 장치 및 그 제어 방법
JP2004046324A (ja) 待機モード付情報処理装置およびその待機モード開始方法と待機モード解除方法
WO2005069148A2 (en) Memory management method and related system
KR101034909B1 (ko) 회로 어레이에서 누설 전류를 줄이기 위한 집적 회로 전력관리 및 방법
KR100630702B1 (ko) 명령어 캐쉬와 명령어 변환 참조 버퍼의 제어기, 및 그제어방법
US7219248B2 (en) Semiconductor integrated circuit operable to control power supply voltage
CN101727160B (zh) 协处理器***工作模式的切换方法和装置及处理器***
JP2005038405A (ja) コールドリセットの発生を低減する方法及びコンピュータシステム
US9971535B2 (en) Conversion method for reducing power consumption and computing apparatus using the same
KR20190073273A (ko) 집적회로에 있어서 전력 도메인을 관리하는 기술
US20050044437A1 (en) Power conservation in the absence of AC power
KR950009649A (ko) 스탠바이 모드에서 플로피 디스크 드라이버의 상태 변화를 검출할 수 있는 플로피 디스크 콘트롤러
US10042650B2 (en) Computer startup method, startup apparatus, state transition method and state transition apparatus
JPH08272496A (ja) 省電力制御用入力装置
WO2019104479A1 (zh) 判断加载程序的方法以及电子***
KR0167643B1 (ko) 퍼스널 컴퓨터의 인체 감지에 따른 전원 공급 제어 장치 및 그 방법
US20040044916A1 (en) Microcontroller

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid