KR20060079977A - 로드 공급 와이어드 오어 구조를 가지는 불휘발성 반도체메모리 장치와, 이에 대한 구동방법 - Google Patents

로드 공급 와이어드 오어 구조를 가지는 불휘발성 반도체메모리 장치와, 이에 대한 구동방법 Download PDF

Info

Publication number
KR20060079977A
KR20060079977A KR1020050000404A KR20050000404A KR20060079977A KR 20060079977 A KR20060079977 A KR 20060079977A KR 1020050000404 A KR1020050000404 A KR 1020050000404A KR 20050000404 A KR20050000404 A KR 20050000404A KR 20060079977 A KR20060079977 A KR 20060079977A
Authority
KR
South Korea
Prior art keywords
data
output line
line
charge
main latch
Prior art date
Application number
KR1020050000404A
Other languages
English (en)
Other versions
KR100666172B1 (ko
Inventor
김종화
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050000404A priority Critical patent/KR100666172B1/ko
Priority to JP2005370454A priority patent/JP4901210B2/ja
Priority to US11/319,307 priority patent/US7554850B2/en
Publication of KR20060079977A publication Critical patent/KR20060079977A/ko
Application granted granted Critical
Publication of KR100666172B1 publication Critical patent/KR100666172B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
    • B62B—HAND-PROPELLED VEHICLES, e.g. HAND CARTS OR PERAMBULATORS; SLEDGES
    • B62B3/00—Hand carts having more than one axis carrying transport wheels; Steering devices therefor; Equipment therefor
    • B62B3/14—Hand carts having more than one axis carrying transport wheels; Steering devices therefor; Equipment therefor characterised by provisions for nesting or stacking, e.g. shopping trolleys
    • B62B3/1408—Display devices mounted on it, e.g. advertisement displays
    • B62B3/1416—Display devices mounted on it, e.g. advertisement displays mounted on the handle
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Transportation (AREA)
  • Mechanical Engineering (AREA)
  • Read Only Memory (AREA)

Abstract

로드 공급 와이어드 오어 구조를 가지는 불휘발성 반도체 메모리 장치와, 이에 대한 구동방법이 게시된다. 본 발명의 불휘발성 반도체 메모리 장치는 내부출력선과 데이터선 제어회로를 구비한다. 상기 내부출력선은, 페이지 버퍼들 각가의 출력 드라이버에 의하여, 구동될 수 있다. 이때, 상기 내부출력선은 상기 페이지 버퍼들의 메인래치 데이터들 중의 어느하나가 논리 "H"이면, 나머지 상기 페이지 버퍼들의 메인래치 데이터의 논리상태에 관계없이 접지전압으로 구동된다. 그리고, 상기 데이터선 제어회로는 와이어드 오어 동작구간에서, 상기 글로발 출력선을 디스차아지시킨 후, 상기 글로발 출력선에 소정의 차아지 전류를 일정시간동안 계속적으로 차아지되도록 제어된다. 상기와 같은 본 발명의 불휘발성 반도체 메모리 장치에 의하면, '와이어드 오어(wired 'or') 방식으로 프로그램 확인독출이 가능한다. 그러므로, 본 발명의 불휘발성 반도체 메모리 장치 및 이에 대한 구동방법에 의하면, 프로그램 확인독출에 소요되는 시간이 현저히 감소된다. 특히, 로드 공급 방식이 적용되는 본 발명의 불휘발성 반도체 메모리 장치 및 이의 구동방법에 의하면, '와이어드 오어 동작'에서 피크전류(peak current)가 감소된다.
페이지 버퍼, 메모리, 불휘발성, 와이어드 오어, 확인독출, 로드공급

Description

로드 공급 와이어드 오어 구조를 가지는 불휘발성 반도체 메모리 장치와, 이에 대한 구동방법{NONVOLATILE SEMICONDUCTOR MEMORY DEVICE OF LOAD SUPPLY TYPE WIRED OR SHEME AND OPERATING METHOD FOR THE SAME}
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1은 종래의 불휘발성 반도체 메모리 장치를 나타내는 도면이다.
도 2는 도 1의 페이지 버퍼들 중의 하나와 대응하는 열게이트를 대표적으로 나타내는 도면이다.
도 3은 본 발명의 일실시예에 따른 불휘발성 반도체 메모리 장치를 나타내는 도면이다.
도 4는 도 3의 메모리셀 어레이를 나타내는 도면이다.
도 5는 도 3의 페이지 버퍼를 구체적으로 나타내는 회로도이다.
도 6은 도 3의 출력스위치를 구체적으로 나타내는 도면이다.
도 7은 도 3의 데이터선 제어회로를 구체적으로 나타내는 도면이다.
도 8은 도7의 주요노드 및 주요신호의 타이밍도로서, '와이어드 오어 동작' 중의 타이밍도이다.
도 9는 도 3의 데이터 래치회로를 자세히 나타내는 회로도이다.
도 10은 본 발명의 불휘발성 반도체 메모리 장치에서의 확인독출 동작에서의 주요신호 및 주요노드의 타이밍도로서, 프로그램이 "패스(pass)"인 경우의 타이밍도이다. 도 11은 도 10의 확인독출 동작에 따른 데이터의 흐름을 설명하기 위한 도면이다.
도 12는 본 발명의 불휘발성 반도체 메모리 장치에서의 확인독출 동작에서의 주요신호 및 주요노드의 타이밍도로서, 프로그램이 "불량(fail)"인 경우의 타이밍도이다. 도 13은 도 12의 확인독출 동작에 따른 데이터의 흐름을 설명하기 위한 도면이다.
* 도면의 주요부분에 대한 부호의 설명 *
PBN: 페이지 버퍼 200: 페이지 버퍼 세트
BLe, BLo: 비트라인
/BLDEC: 블락디코딩 신호 /WOREN: 와이어드 오어링 신호
GDOUT: 글로발 출력선 IDOUT: 내부출력선
CDOUT: 공통 출력선
NLAM: 메인래치노드 MLD: 메인래치 데이터
VODR:출력 드라이빙 전압 VCADR:캐쉬구동전압
NSEN: 센싱노드
본 발명은 불휘발성 반도체 메모리 장치에 관한 것으로서, 특히 와이어드 오아(Wired Or) 구조를 가지는 불휘발성 반도체 메모리 장치의 구동방법에 관한 것이다.
일반적으로, 불휘발성 반도체 메모리 장치의 메모리셀들에 대한 프로그램 및 독출은 선택되는 메모리셀에 대응하는 비트라인의 전압을 제어함으로써 수행된다. 이와 같은 비트라인의 구동을 위하여, 불휘발성 반도체 메모리 장치는, 메모리셀에 프로그램되거나 메모리셀로부터 독출되는 데이터를 일시적으로 저장하는 페이지 버퍼를 내장한다.
도 1은 종래의 불휘발성 반도체 메모리 장치를 나타내는 도면이며, 도 2는 도 1의 페이지 버퍼(PBP)들 중의 하나와 대응하는 열게이트(YG)를 대표적으로 나타내는 도면이다. 종래의 페이지 버퍼(PBP)에서는, 메모리셀에 기입되는 데이터에 대응하는 데이터가 감지래치블락(150)에 로딩되어 래치된다. 그리고, 상기 감지래치블락(150)에 저장된 데이터는 바트라인(BLe, BLo)에 반영되고, 이후 메모리셀의 프로그램이 진행된다. 또한, 메모리셀로부터 독출되는 데이터에 대응하는 데이터도 상기 감지래치블락(150)에 일시저장된다. 그리고, 열게이트 신호(Ya<n:1>)에 응답하여, 상기 감지래치블락(150)에 저장된 데이터가 글로발 데이터선(GDL)로 전송된다.
그런데, 종래의 불휘발성 반도체 메모리 장치에서는, 도1 및 도 2에 나타나는 바와 같이, 각 페이지 버퍼(PBP)들의 내부 데이터선(IDL)은 열게이트(YG)들을 통하여 글로발 데이터선(GDL)에 공통적으로 연결된다. 그리고, 상기 글로발 데이터선(GDL)과 상기 페이지 버퍼(PBP)의 감지래치노드(NLATP)까지의 데이터 전송경로는, 데이터의 프로그램 및 독출시에 함께 이용된다. 그러므로, 종래의 불휘발성 반도체 메모리 장치에서는, 글로발 데이터선(GDL)과 각 내부 데이터선(IDL)의 전하공유(charge sharing) 현상에 의하여, 상기 페이지 버퍼(PBP)의 감지래치노드(NLATP)에 저장되는 데이터가 플립(flip)될 수 있다.
따라서, 종래의 불휘발성 반도체 메모리 장치에서의 프로그램 확인독출은, 다수개의 프로그램된 메모리셀의 데이터를 한꺼번에 확인하는 와이어드 오어(Wired OR) 방식이 아니라, 각 메모리셀의 데이터를 하나씩 확인하는 Y-스캔방식으로 수행된다. 이에 따라, 종래의 불휘발성 반도체 메모리 장치에서는, 프로그램 확인독출 시간이 길어진다는 문제점이 발생한다.
따라서, 본 발명의 목적은 종래기술의 문제점을 해결하기 위한 것으로서, 와이어도 오어 방식으로 프로그램 확인독출이 가능한 불휘발성 반도체 메모리 장치 및 이의 구동방법을 제공하는 데 있다.
상기와 같은 기술적 과제를 달성하기 위한 본 발명의 일면은 불휘발성 반도체 메모리 장치에 관한 것이다. 본 발명의 불휘발성 반도체 메모리 장치는 다수개의 비트라인들을 포함하는 메모리셀 어레이로서, 대응하는 비트라인의 데이터를 프로그램하여 저장하는 다수개의 메모리셀을 포함하는 상기 메모리셀 어레이; 대응하는 각자의 비트라인과 송수신되는 데이터에 대응하는 데이터를 메인래치 데이터로 저장하는 다수개의 페이지 버퍼들; 상기 페이지 버퍼들의 메인래치 데이터들 각각에 대응하여 구동될 수 있는 내부출력선으로서, 상기 페이지 버퍼들의 메인래치 데이터들 중의 어느하나가 소정의 논리상태이면, 나머지 상기 페이지 버퍼들의 메인래치 데이터의 논리상태에 관계없이 소정의 출력 드라이빙 전압으로 구동되는 상기 내부출력선; 소정의 글로발 출력선; 소정의 와이어드 오어 동작구간에서, 상기 글로발 출력선과 상기 내부출력선을 전기적으로 연결하는 출력스위치; 및 상기 와이어드 오어 동작구간에서, 상기 글로발 출력선을 디스차아지시킨 후, 상기 글로발 출력선에 소정의 차아지 전류를 일정시간동안 계속적으로 차아지되도록 제어되는 데이터선 제어회로를 구비한다.
상기와 같은 다른 기술적 과제를 달성하기 위한 본 발명의 다른 일면은 불휘발성 반도체 메모리 장치의 구동방법에 관한 것이다. 본 발명의 구동방법이 적용되는 불휘발성 반도체 메모리 장치는 대응하는 비트라인의 데이터를 프로그램하여 저장하는 다수개의 메모리셀을 포함하는 메모리셀 어레이와, 각자의 메인래치 데이터를 저장하는 다수개의 페이지 버퍼들과, 상기 페이지 버퍼들의 메인래치 데이터들 각각에 대응하여 일방향으로 구동될 수 있는 내부출력선과, 궁극적으로 상기 내부 출력선의 구동에 따른 데이터를 전송하는 글로발 출력선을 포함한다. 이와 같은 본 발명의 불휘발성 반도체 메모리 장치의 구동방법은 각각의 대응하는 비트라인의 전압을 상기 페이지 버퍼들의 메인래치 데이터에 반영하는 데이터 플립단계; 및 상기 데이터 플립단계에 의한 상기 페이지 버퍼들의 상기 메인래치 데이터를 이용하여, 상기 궁극적으로 상기 글로발 출력선을 구동하는 와이어드 오어 단계를 구비한다. 상기 와이어드 오어 단계는 상기 글로발 출력선을 디스차아지 한 후에, 소정의 차아지 전류를 일정시간동안 계속적으로 차아지한다.
본 발명과 본 발명의 동작상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 각 도면을 이해함에 있어서, 동일한 부재는 가능한 한 동일한 참조부호로 도시하고자 함에 유의해야 한다.
본 명세서에서는, 인접한 2개의 비트라인이 하나의 비트라인쌍을 이루는 구조의 실시예가 도시되고 기술된다. 그러나, 본 발명의 기술적 사상은 2개의 비트라인이 하나의 비트라인쌍을 이루는 구조의 실시예뿐만 아니라, 각 비트라인마다 별개의 칼럼 어드레스(column address)에 의하여 선택되는 구조로도 실현될 수 있음은 당업자에게는 자명하다. 그러므로, 본 명세서에서는, 쌍을 이루는 2개의 비트라인 즉, 이븐 비트라인과 오드 비트라인은 별도로 구별되지 않고, 그냥, '비트라인'으로 통칭될 수도 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다.
도 3은 본 발명의 일실시예에 따른 불휘발성 반도체 메모리 장치를 나타내는 도면이다. 도 3에 도시되는 바와 같이, 본 발명의 불휘발성 반도체 메모리 장치는 메모리셀 어레이(10), 페이지 버퍼 세트(200), 출력스위치(400), 데이터선 프리차아지 회로(500) 및 데이터선 래치회로(600)를 가진다.
상기 메모리셀 어레이(10)는 다수개의 비트라인들(BLe<n:1>, BLo<n:1>)을 포함하며, 대응하는 비트라인(BLe<n:1>, BLo<n:1>)의 데이터를 프로그램하여 저장하는 다수개의 메모리셀을 포함한다. 이와 같은, 상기 메모리셀 어레이(10)는 도 4에 구체적으로 도시된다.
도 4를 참조하면, 상기 메모리셀 어레이(10)는 대응하는 비트라인(BLe, BLo)에 각각 연결되는 복수개의 셀 스트링들(cell strings, STe<n:1>, STo<n:1>)로 이루어진다. 각 셀 스트링(STe<n:1>, STo<n:1>)은, 도 4에 도시되는 바와 같이, 대응하는 비트라인(BLe<n:1>, BLo<n:1>)에 연결되는 스트링 선택 트랜지스터(string selecting transistor, SST), 공통 소오스 라인(common source line, CSL)에 연결되는 그라운드 선택 트랜지스터(ground selecting transistor, GST), 그리고, 상기 스트링 선택 트랜지스터(SST)와 상기 그라운드 선택 트랜지스터(GST) 사이에 직렬로 연결되는 메모리셀(MC)들로 구성된다. 그리고, 상기 비트라인(BLe<n:1>, BLo<n:1>)들은 페이지 버퍼 세트(200)에 전기적으로 연결된다.
상기 메모리셀들(MC)은 소오스, 드레인, 플로팅 게이트(floating gate) 및 제어 게이트(control gate)를 갖는 플로팅 게이트 트랜지스터로 구현된다. 상기 메모리셀(MC)들은, 잘 알려진 바와 같이, 채널핫일렉트론(Channel Hot Electron, 이 하, 'CHE'라 함) 또는 파울러-노드하임(Fowler-Nordheim, 이하, 'F-N'이라 함) 터널링 현상을 이용하여, 프로그램이 수행된다. 이때, 상기 메모리셀(MC)들은, 각자의 비트라인(BLe<n:1>, BLo<n:1>)의 전압레벨에 대응하는 데이터를 프로그램한다.
다시 도 3을 참조하면, 상기 페이지 버퍼 세트(200)는 대응하는 비트라인쌍(BLe<n:1>, BLo<n:1>)마다 배치되는 다수개의 페이지 버퍼(PBN<n:1>)들을 포함한다. 상기 페이지 버퍼(PBN<n:1>)들은 연결관계에서만 차이가 있을 뿐이며, 모두 동일한 구조로 구현될 수 있다. 따라서, 본 명세서에서는, 상기 페이지 버퍼(PBN<n:1>)들을 구별하지 않고, 첨자를 생략한 하나의 페이지 버퍼(PBN)에 대해서만 기술한다. 또한, 상기 비트라인쌍(BLe<n:1>, BLo<n:1>)에 대해서도 첨자가 생략된다.
도 5는 도 3의 페이지 버퍼(PBN)를 구체적으로 나타내는 회로도이다. 상기 페이지 버퍼(PBN)는 대응하는 각자의 비트라인(BLe, BLo)과 송수신되는 데이터를 소정의 메인래치노드(MLAM)에 저장한다. 본 명세서에서, 상기 메인래치노드(NLAM)의 데이터는 '메인래치 데이터(MLD)'로 불린다. 도 5를 참조하면, 상기 페이지 버퍼(PBN)는 비트라인 바이어스 블락(210), 비트라인 차단블락(220), 프리차아지 블락(230), 메인래치블락(250) 및 출력 드라이버(260)를 포함한다.
상기 비트라인 바이어스 블락(210)은 쌍을 이루는 2개의 비트라인(BLe, BLo) 중의 어느하나를 선택하며, 바이어스 전압을 제어한다. 상기 비트라인 차단블락(220)은 상기 비트라인(BLe, BLo)과 상기 센싱노드(NSEN)의 연결을 제어한다. 상기 프리차아지 블락(240)은, 소정의 센싱 프리차아지 신호(/PRSEN)에 응답하여, 상기 메인래치블락(250)의 상기 센싱노드(NSEN)을 전원전압(VCC)로 프리차아지한다.
상기 비트라인 바이어스 블락(210), 비트라인 차단블락(220), 프리차아지 블락(230)의 구성 및 작용은, 도 5를 참조하여, 당업자에게 용이하게 이해될 수 있으므로, 본 명세서에서는, 그에 대한 구체적인 기술은 생략된다.
상기 메인래치블락(250)은 소정의 메인래치노드(NLAM)를 포함한다. 상기 메인래치노드(NLAM)에 저장되는 상기 '메인래치 데이터(MLD)'는 다양한 방법으로 제공될 수 있다. 본 실시예에서는, 상기 '메인래치 데이터(MLD)'의 논리상태는, 데이터 프로그램시에, 응답전송노드(NCPA)의 전압상태에 의하여, 제어된다. 이때, 상기 '응답전송노드(NCPA)'의 전압상태는 '입력데이터'에 대응하는 논리상태를 가지는 '캐쉬래치데이터(CLD)'에 의하여 결정된다. 결국, 상기 '메인래치 데이터(MLD)'의 논리상태는, 데이터 프로그램시에, 상기 입력데이터를 반영하여 결정되게 된다.
정리하면, 대응하는 상기 비트라인(BLe, BLo)이 프로그램 가능상태 즉, 접지전압(VSS)로 제어하고자 하는 경우에는, 상기 '메인래치데이터(MLD)'는 논리"H"로 된다. 그리고, 대응하는 상기 비트라인(BLe, BLo)이 프로그램 금지상태로 제어하고자 하는 경우에는, 상기 '메인래치데이터(MLD)'는 논리"L"로 된다.
상기 출력 드라이버(260)는 상기 '메인래치 데이터(MLD)'에 대응하여, 내부출력선(IDOUT)을 일방향으로 드라이빙한다. 즉, 상기 내부출력선(IDOUT)은 논리 "H"의 상기 '메인래치 데이터(MLD)'에 의하여 출력 드라이빙 전압(VODR)(본 실시예에서는, 접지전압(VSS)임)으로 드라이빙된다.
그리고, 상기 내부출력선(IDOUT)의 데이터는, 상기 출력스위치(400, 도 3 참 조)를 통하여, 궁극적으로 외부에 제공된다. 이때, 상기 내부출력선(IDOUT)은, 외부로부터 상기 메인래치노드(NLAM)까지의 입력데이터의 전송경로와는, 전기적으로 분리된다. 따라서, 상기 '메인래치 데이터(MLD)'의 논리상태는 상기 내부출력선(IDOUT)의 전압레벨에 의한 영향이 배제된다.
좀더 자세히 기술하면, 상기 내부출력선(IDOUT)은 자신과 연결되는 다수개의 페이지 버퍼들(PBN<n:1>, 도 3 참조)의 상기 '메인래치 데이터(MLD)'들 각각에 의하여 구동된다. 그러므로, 상기 페이지 버퍼들(PBN<n:1>)의 상기 '메인래치 데이터(MLD)'들 중의 어느하나가 소정의 논리상태(본 실시예에서는, 논리"H")인 경우에는, 나머지 상기 페이지 버퍼들(PBN<n:1>)의 상기 '메인래치 데이터(MLD)'의 논리상태가 모두 "L"라 하더라도, 상기 내부출력선(IDOUT) 궁극적으로는 상기 글로발 출력선(GDOUT)이 상기 출력 드라이빙 전압(VODR)으로 구동된다.
따라서, 본 발명의 페이지 버퍼(PBN)를 포함하는 불휘발성 반도체 메모리 장치는, 상기 출력 드라이버(260)에 의하여, 와이어드 오어(wired 'or') 구조로 구현될 수 있다. 즉, 선택되는 메모리셀(MC)의 프로그램을 확인하는 프로그램 확인독출에서, 상기 다수개의 페이지 버퍼들(PBN<n:1>)의 상기 '메인래치 데이터(MLD)'를 동시에 이용하여, 한번의 확인독출을 수행함으로써, 상기 다수개의 페이지 버퍼들(PBN<n:1>)과 연결되는 메모리셀의 프로그램 불량여부가 확인될 수 있다.
그러므로, 본 발명의 불휘발성 반도체 메모리 장치는 와이어드 오어(wired 'or') 구조로 구현될 수 있으므로, 프로그램 확인독출에 소요되는 시간이 현저히 감소된다.
계속 도 5를 참조하여, 상기 메인래치블락(250) 및 상기 출력 드라이버(260)가 자세히 기술된다.
상기 메인래치블락(250)에는, 상기 센싱노드(NSEN), 메인래치부(251), 캐쉬덤핑부(256), 센싱응답부(257) 및 버퍼선택부(259)가 포함된다. 상기 센싱노드(NSEN)는 상기 비트라인(BLe, BLo)으로부터 제공되는 데이터를 수신하기 위한 것으로서, 비트라인 차단블락(220)을 통하여 비트라인(BLe, BLo)과 전기적으로 연결된다.
상기 메인래치부(251)는 상기 메인래치노드(NLAM)를 포함하며, 상기 응답전송노드(NCPA)의 상태에 대응하는 데이터를 상기 '메인래치 데이터(MLD)'로 저장한다.
그리고, 상기 캐쉬덤핑부(256)는 소정의 덤핑제어신호(DUM)에 응답하며, 상기 '캐쉬래치데이터(CLD)'에 따라 소정의 캐쉬구동전압(VCADR)을 상기 응답전송노드(NCPA)로 제공한다.
상기 센싱응답부(257)는 상기 센싱노드(NSEN) 및 소정의 독출래치신호(RLAT)에 응답하여, 상기 응답전송노드(NCPA)에 센싱응답전압(본 실시예에서는, 접지전압(VSS)임)을 제공한다. 상기 버퍼선택부(259)은, 상기 '메인래치 데이터(MLD)'에 대응하는 데이터를 상기 센싱노드(NSEN)를 거쳐 궁극적으로 상기 비트라인(BLe, BLo)으로 제공한다.
한편, 상기 출력 드라이버(260)는 데이터 독출시에 상기' 메인래치 데이터(MLD)'에 대응하여, 상기 내부출력선(IDOUT)을 구동한다. 바람직하기로는, 상기 출 력 드라이버(260)는 제1 출력 드라이빙 트랜지스터(261)와 제2 출력 드라이빙 트랜지스터(263)를 포함한다. 상기 제1 출력 드라이빙 트랜지스터(261)는 상기 '메인래치 데이터(MLD)'에 의하여 게이팅된다. 즉, 제1 출력 드라이빙 트랜지스터(261)는, 상기 '메인래치 데이터(MLD)'가 논리"H"일 때, 턴온(turn-on)된다. 상기 제2 출력 드라이빙 트랜지스터(263)는, 상기 메인래치 선택 어드레스(YMr)에 게이팅되어, 상기 내부출력선(IDOUT)을 상기 접지전압(VSS)으로 드라이빙한다.
그러므로, 본 실시예에 의하면, 상기 '메인래치 데이터(MLD)'가 논리"H"일 때, 상기 메인래치 선택 어드레스(YMr)의 논리"H"로의 천이에 응답하여, 상기 내부출력선(IDOUT)은 접지전압(VSS)으로 드라이빙된다.
다시 도 3을 참조하면, 본 발명의 불휘발성 반도체 메모리 장치에는, 출력스위치(400)가 포함된다. 상기 출력 스위치(400)는, 소정의 와이어드 오아링 신호(/WOREN) 및 소정의 블락디코딩 신호(/BLDEC)에 응답하여, 상기 내부출력선(IDOUT)과 상기 글로발 출력선(GDOUT)을 전기적으로 연결한다. 여기서, 와이어드 오아링 신호(/WOREN)는, 본 발명의 불휘발성 반도체 메모리 장치에서, 하나의 내부출력선(IDOUT)에 연결되는 페이지 버퍼들로부터 제공되는 데이터를 한꺼번에 확인하는 와이어드 오어(Wired OR) 동작시에 "L"로 활성화되는 신호이다. 그리고, 상기 블락 디코딩 신호(/BLDEC)는 내부출력선(IDOUT)을 특정하는 신호이다. 즉, 상기 블락 디코딩 신호(/BLDEC)는 하나의 내부출력선(IDOUT)에 연결되는 페이지 버퍼(PBN)들(도 3에서는, 페이지 버퍼 세트(200))을 특정하는 어드레스 신호이다.
그러므로, 상기 출력 스위치(400)는, 상기 와이어드 오어 구간이거나, 상기 블락디코딩 신호(/BLDEC)에 의하여 상기 페이지 버퍼 세트(200)가 선택될 때, 상기 내부출력선(IDOUT)과 상기 글로발 출력선(GDOUT)을 전기적으로 연결한다.
도 6은 도 3의 출력스위치(400)를 구체적으로 나타내는 도면이다. 도 6을 참조하면, 상기 출력스위치(400)는 스위치 논리게이트(410)와 스위치 트랜지스터(420)를 포함한다. 상기 스위치 논리게이트(410)는 상기 블락디코딩 신호(/BLDEC)와 상기 와이어드 오아링 신호(/WOREN)를 논리곱하여, 상기 스위치 트랜지스터(420)를 제어하는 스위치 제어신호(SW)를 발생한다.
상기 스위치 트랜지스터(420)는, 상기 블락디코딩 신호(BLDEC) 또는 상기 와이어드 오아링 신호(/WOREN)가 "L"로 활성화할 때, 상기 내부출력선(IDOUT)의 데이터를 상기 글로발 출력선(GDOUT)으로 제공한다.
다시 도 3을 참조하면, 본 발명의 불휘발성 반도체 메모리 장치에는, 데이터선 제어회로(500)가 포함된다. 상기 데이터선 제어회로(500)는, 상기 와이어드 오어 동작구간에서, 상기 글로발 출력선(GDOUT)을 디스차아지시킨 후, 상기 글로발 출력선(GDOUT)에 소정의 '차아지 전류'를 일정시간동안 계속적으로 차아지되도록 제어된다.
도 7은 도 3의 데이터선 제어회로(500)를 구체적으로 나타내는 도면이다. 도 8은 도7의 주요노드 및 주요신호의 타이밍도로서, '와이어드 오어 동작' 중의 타이밍도이다. 도 7을 참조하면, 상기 데이터선 제어회로(500)는 데이터선 디스차아지 블락(510) 및 데이터선 차아지 블락(550)을 구비한다.
상기 데이터선 디스차아지 블락(510)은 상기 '와이어드 오어 동작'을 위하 여, 상기 글로발 출력선(GDOUT)을 디스차아지시키도록 제어된다. 본 실시예에서, 상기 디스차아지되는 상기 글로발 출력선(GDOUT)는 접지전압(VSS)으로 제어된다. 바람직하기로는, 상기 데이터선 디스차아지 블락(510)은 소정의 데이터선 디스차아지 신호(DLDS)에 응답하여, 상기 글로발 출력선(GDOUT)을 디스차아지시키는 앤모스 트랜지스터(510a)를 포함한다.
한편, 상기 데이터선 디스차아지 신호(DLDS)은 '데이터선 디스차아지 구간(T1, 도 8 참조)'에서 "H"로 제어된다. 그리고, 상기 '데이터선 디스차아지 구간(T1)'에서, 상기 글로발 출력선(GDOUT)이 접지전압(VSS)으로 디스차아지된다.
다시 도 7을 참조하면, 상기 데이터선 차아지 블락(550)은, 상기 데이터선 디스차아지 블락(510)에 의하여 디스차아지되는 상기 글로발 출력선(GDOUT)을 차아지하여, 상기 '와이어드 오어 동작'을 수행한다.
상기 데이터선 차아지 블락(550)은 구체적으로 데이터선 차아지부(551)와 차아지 제어부(553)를 포함한다. 상기 데이터선 차아지부(551)는, 소정의 데이터선 차아지 신호(DLLD)에 제어된다.
한편, 상기 데이터선 차아지 신호(DLLD)은 '데이터선 차아지 구간(T2, 도 8 참조)'에서 "L"로 제어되어, 상기 글로발 출력선(GDOUT)에 상기 '차아지 전류(ICC)'를 제공한다.
바람직하기로는, 상기 데이터선 차아지부(551)는 상기 데이터선 차아지 신호(DLLD)에 의하여 게이팅되는 제1 피모스 트랜지스터(MP1)를 포함한다. 상기 '차아지 전류(ICC)'는, 상기 제1 피모스 트랜지스터(MP1)를 통하여, 상기 글로발 출력선 (GDOUT)으로 제공된다.
상기 차아지 제어부(553)는 상기 데이터선 차아지 신호(LDDL)를 제공한다. 상기 차아지 제어부(553)는 구체적으로 제2 피모스 트랜지스터(MP2)와 제1 앤모스 트랜지스터(MN1)를 포함한다, 상기 제2 피모스 트랜지스터(MP2)는 전원전압(VDD)과 상기 데이터선 차아지 신호(DLLD) 사이에 형성되며, 상기 데이터선 차아지 신호(DLLD)에 의하여 게이팅되는 다이오드 형태의 트랜지스터이다.
상기 제1 앤모스 트랜지스터(MN1)은 상기 데이터선 차아지 신호(DLLD)와 상기 접지전압(VSS) 사이에 형성되며, 소정의 데이터선 기준전압(VREFDL)에 의하여 게이팅된다. 그리고, 상기 제1 앤모스 트랜지스터(MN1)은 일정량을 전류가 흐르게 하는 전류소스로 작용한다.
이와 같이, 다이오드의 형태로 구현되는 상기 제2 피모스 트랜지스터(MP2)와 전류소스로 작용하는 상기 제1 앤모스 트랜지스터(MN1)으로 인하여, 상기 글로발 출력선(GDOUT)에 제공되는 상기 '차아지 전류(ICC)'가 공정조건의 변화에 관계없이 비교적 일정하게 된다. 이에 대한 구체적인 기술은, 다음과 같다.
먼저, 공정조건 변화에 의하여, 상기 데이터선 차아지부(551)의 제1 피모스 트랜지스터(MP1)의 전기 전도성이 저하되는 경우를 가정하자. 이 경우, 상기 차아지 제어부(553)의 제2 피모스 트랜지스터(MP2)의 전기 전도성도 저하된다. 그러므로, 상기 데이터선 차아지 신호(LDDL)의 전압레벨은 하강하여, 상기 '차아지 전류(ICC)'의 공급이 보충되는 방향으로 작용한다.
만찬가지로, 공정조건 변화에 의하여, 상기 데이터선 차아지부(551)의 제1 피모스 트랜지스터(551a)의 전기 전도성이 강화되는 경우를 가정하자. 이 경우, 상기 차아지 제어부(553)의 제2 피모스 트랜지스터(MP2)의 전기 전도성도 강화된다. 그러므로, 상기 데이터선 차아지 신호(LDDL)의 전압레벨은 상승하여, 상기 '차아지 전류(ICC)'의 공급이 감소시키는 방향으로 작용한다.
따라서, 상기 데이터선 차아지부(551)의 제1 피모스 트랜지스터(551a)에 의하여 공급되는 상기 '차아지 전류(ICC)'는, 공정조건의 변화에 둔감하게 된다.
상기 차아지 제어부(553)는 소정의 차아지 제어신호(LDCON)에 의하여 게이팅되는 제2 앤모스 트랜지스터(MN2)와 제3 피모스 트랜지스터(MP3)를 더 구비한다.
상기 제2 앤모스 트랜지스터(MN2)는, 상기 데이터선 차아지 신호(DLLD)와 상기 접지전압(VSS) 사이에서, 상기 제1 앤모스 트랜지스터(MN1)와 직렬적으로 형성된다. 따라서, 상기 제2 앤모스 트랜지스터(MN2)는, 상기 차아지 제어신호(LDCON)가 "L"로 되는 구간(즉, 도 8을 참조하면, '와이오드 오어 동작'을 수행하지 않는 구간)에서, 상기 차아지 제어부(513)의 전류경로를 차단한다.
그리고, 상기 제3 피모스 트랜지스터(MP3)는, 상기 차아지 제어신호(LDCON)가 "L"로 되는 구간에서, 상기 데이터선 차아지 신호(DLLD)의 전압레벨을 상기 전원전압(VCC)으로 제어한다. 그러므로, 상기 차아지 전류(ICC)의 상기 글로발 출력선(GDOUT)으로의 공급은 차단된다.
정리하면, 본 발명의 불휘발성 반도체 메모리 장치의 '와이어드 오어 동작'은, 도 8에 도시되는 바와 같이, 상기 글로발 출력선(GDOUT)을 접지전압(VSS)으로 디스차아지하는 데이터선 디스차아지 구간(T1)이 먼저 진행된다. 이어서, 상기 디 스차아지되는 상기 글로발 출력선(GDOUT)에 상기 '차아지 전류(ICC)'를 일정시간동안 계속적으로 차아지하는 데이터선 차아지 구간(T2)이 진행된다.
즉, 본 발명의 불휘발성 반도체 메모리 장치의 '와이어드 오어 동작'은, 상기 글로발 데이터선(GDOUT)'을 먼저 디스차아지한 후, 상기 메인래치블락(250, 도 5 참조)의 상기 '메인래치데이터(MLD)'에 대응하여 다시 상기 '글로발 출력선(GDOUT)'을 차아지하는 방식(본 명세서에서는, '로드 공급 방식'이라 함)으로 수행된다.
이와 같이, '로드 공급 방식'으로 수행되는 본 발명의 불휘발성 반도체 메모리 장치의 '와이어드 오어 동작'은, 피크전류(peak current)를 감소시킬 수 있다는 장점을 지닌다.
다시 도 3을 참조하면, 본 발명의 불휘발성 반도체 메모리 장치에는, 데이터선 래치회로(600)가 포함된다. 상기 데이터선 래치회로(600)는, 상기 글로발 출력선(GDOUT)의 데이터를 래치하며, 상기 글로발 출력선(GDOUT)의 데이터를 소정의 공통 출력선(CDOUT)으로 제공한다.
도 9는 도 3의 데이터 래치회로(600)를 자세히 나타내는 회로도이다. 도 9를 참조하면, 상기 데이터 래치회로(600)는 글로발선 래치블락(610) 및 공통 래치블락(620)을 구비한다.
상기 글로발선 래치블락(610)은 소정의 데이터 래치신호(DLLAT)에 응답하여, 상기 글로발 출력선(GDOUT)의 데이터를 래치한다. 상기 데이터 래치신호(DLLAT)는, 상기 와이어드 오어 구간에서 논리 "L"가 된다. 이때, 인버터(611)가 디스에이블되 므로, 상기 글로발 출력선(GDOUT)의 래치는 해제된다. 또한, 상기 글로발선 래치블락(610)은, 상기 와이어드 오어링 신호(/WOREN)에 응답하여, 상기 글로발 출력선(GDOUT)의 데이터를 소정의 공통 출력선(CDOUT)으로 제공한다. 상기 와이어드 오어링 신호(/WOREN)는, 상기 와이어드 오어 구간에서 논리 "L"가 된다. 이때, 인버터(613)가 디스에이블되므로, 상기 글로발 출력선(GDOUT)의 데이터의 상기 공통 출력선(CDOUT)로의 전송은 차단된다.
상기 공통 래치블락(620)은, 상기 와이어드 오어링 신호(/WOREN)에 응답하여, 상기 공통 출력선(CDOUT)의 데이터를 래치한다. 상기 와이어드 오어 구간에서 전송게이트(621)가 턴온된다. 이때, 상기 공통 래치블락(620)은 인에이블되어서, 상기 공통 출력선(CDOUT)의 데이터를 래치한다.
계속하여, 본 발명의 불휘발성 반도체 메모리 장치에서의 프로그램 확인독출 동작이 기술된다.
도 10은 본 발명의 불휘발성 반도체 메모리 장치에서의 확인독출 동작에서의 주요신호 및 주요노드의 타이밍도로서, 프로그램이 "패스(pass)"인 경우의 타이밍도이다. 그리고, 도 11은 도 10의 확인독출 동작에 따른 데이터의 흐름을 설명하기 위한 도면이다.
도 10을 참조하면, 데이터 인출구간(P1A)에서, 센싱 프리차아지 신호(/PRSEN)가 "L"로 되면, 상기 센싱노드(NSEN)는 전원전압(VCC)으로 프리차아지된다. 이때, 상기 '메인래치 데이터(MLD)'는 논리"H"이다. 그리고, 선택되는 메모리셀에 대한 프로그램이 '패스' 상태이므로, 상기 비트라인(BLe, BLo)은 거의 유지한 다.
이후, 데이터플립 구간(P1B)에서, 상기 비트라인 차단신호(BLSHF)가 "H"로되더라도, 상기 센싱노드(NSEN)는 거의 전원전압(VCC)를 유지한다. 이때, 독출래치신호(RLAT) 및 메인래치 셋팅신호(MLSET)가 "H"로 되면, 상기 메인래치노드(NLAM)가 "H"에서 "L"로 플립된다(도 11의 ① 참조). 이후, 상기 노드(N302)가 "L"로 되더라도, 상기 내부출력선(IDOUT)은 접지전압(VSS)로 구동되지 않는다(도 11의 ② 참조).
계속하여, 와이어드 오어 구간(P1C)에서, 상기 와이어드 오아링 신호(/WOREN)가 "L"로 된다. 이때, 상기 글로발출력선(GDOUT)이 상기 내부출력선(IDOUT)과 연결되더라도, 상기 글로발출력선(GDOUT)은 논리 "L"의 디스차아지된 상태에서 논리"H"의 차아지상태로 전환된다. 이와 같이, 상기 글로발 출력선(GDOUT)의 논리"H"가 확인됨으로써, 프로그램하고자 하는 모든 메모리셀(MC)에 대한 프로그램 수행이 "패스"임이 확인된다.
이어서, 프로그램이 불량(fail)인 경우의 확인독출이 기술된다. 도 12는 본 발명의 불휘발성 반도체 메모리 장치에서의 확인독출 동작에서의 주요신호 및 주요노드의 타이밍도로서, 프로그램이 "불량(fail)"인 경우의 타이밍도이다. 그리고, 도 13은 도 12의 확인독출 동작에 따른 데이터의 흐름을 설명하기 위한 도면이다.
도 12를 참조하면, 데이터 인출구간(P2A)에서, 상기 센싱노드(NSEN)는 전원전압(VCC)으로 프리차아지되며, 이때, 상기 '메인래치 데이터(MLD)'는 논리"H"이다. 그리고, 선택되는 메모리셀에 대한 프로그램이 '불량' 상태이므로, 상기 비트 라인(BLe, BLo)은 접지전압(VSS)과 전류패스(path)를 형성한다.
이후, 데이터플립 구간(P2B)에서, 상기 비트라인 차단신호(BLSHF)가 "H"로되면, 상기 센싱노드(NSEN)는 접지전압(VSS)으로 된다. 이때, 상기 독출래치신호(RLAT) 및 상기 메인래치 셋팅신호(MLSET)가 "H"로 되더라도, 상기 메인래치노드(NLAM)는 플립되지 않고, "H"를 유지한다(도 13의 ① 참조). 이후, 상기 노드(N302)가 "L"로 되면, 상기 내부출력선(IDOUT)은 접지전압(VSS)로 구동된다.
계속하여, 와이어드 오어 구간(P1C)에서, 상기 와이어드 오아링 신호(/WOREN)가 "L"로 되면, 상기 글로발출력선(GDOUT)은 논리"L"의 디스차아지 상태를 계속유지하게 된다.이와 같이, 상기 글로발 출력선(GDOUT)의 논리"L"가 확인됨으로써, 프로그램하고자 하는 모든 메모리셀(MC)들 적어도 어느하나에 대한 프로그램 수행이 "불량"임이 확인된다.
이와 같이, 본 발명의 불휘발성 반도체 메모리 장치에서의 프로그램 확인독출은 다수개의 프로그램된 메모리셀의 데이터를 한꺼번에 확인하는 와이어드 오어 방식으로 구현될 수 있다. 그러므로, 본 발명의 불휘발성 반도체 메모리 장치에서는, 프로그램 확인독출에 소요되는 시간이 현저히 감소될 수 있다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 예를 들면, 본 명세서에서는, 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상기와 같은 본 발명의 불휘발성 반도체 메모리 장치는 내부출력선과 데이터선 제어회로를 구비한다. 상기 내부출력선은, 페이지 버퍼들 각가의 출력 드라이버에 의하여, 구동될 수 있다. 이때, 상기 내부출력선은 상기 페이지 버퍼들의 메인래치 데이터들 중의 어느하나가 논리 "H"이면, 나머지 상기 페이지 버퍼들의 메인래치 데이터의 논리상태에 관계없이 접지전압으로 구동된다. 그리고, 상기 데이터선 제어회로는 와이어드 오어 동작구간에서, 상기 글로발 출력선을 디스차아지시킨 후, 상기 글로발 출력선에 소정의 차아지 전류를 일정시간동안 계속적으로 차아지되도록 제어된다. 상기와 같은 본 발명의 불휘발성 반도체 메모리 장치에 의하면, '와이어드 오어(wired 'or') 방식으로 프로그램 확인독출이 가능한다. 그러므로, 본 발명의 불휘발성 반도체 메모리 장치 및 이에 대한 구동방법에 의하면, 프로그램 확인독출에 소요되는 시간이 현저히 감소된다. 특히, 로드 공급 방식이 적용되는 본 발명의 불휘발성 반도체 메모리 장치 및 이의 구동방법에 의하면, '와이어드 오어 동작'에서 피크전류(peak current)가 감소된다.

Claims (12)

  1. 불휘발성 반도체 메모리 장치에 있어서,
    다수개의 비트라인들을 포함하는 메모리셀 어레이로서, 대응하는 비트라인의 데이터를 프로그램하여 저장하는 다수개의 메모리셀을 포함하는 상기 메모리셀 어레이;
    대응하는 각자의 비트라인과 송수신되는 데이터에 대응하는 데이터를 메인래치 데이터로 저장하는 다수개의 페이지 버퍼들;
    상기 페이지 버퍼들의 메인래치 데이터들 각각에 대응하여 구동될 수 있는 내부출력선으로서, 상기 페이지 버퍼들의 메인래치 데이터들 중의 어느하나가 소정의 논리상태이면, 나머지 상기 페이지 버퍼들의 메인래치 데이터의 논리상태에 관계없이 소정의 출력 드라이빙 전압으로 구동되는 상기 내부출력선;
    소정의 글로발 출력선;
    소정의 와이어드 오어 동작구간에서, 상기 글로발 출력선과 상기 내부출력선을 전기적으로 연결하는 출력스위치; 및
    상기 와이어드 오어 동작구간에서, 상기 글로발 출력선을 디스차아지시킨 후, 상기 글로발 출력선에 소정의 차아지 전류를 일정시간동안 계속적으로 차아지되도록 제어되는 데이터선 제어회로를 구비하는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
  2. 제1 항에 있어서, 상기 데이터선 제어회로는
    상기 와이어드 오어 동작을 위하여, 상기 글로발 출력선을 디스차아지시키는 데이터선 디스차아지 블락; 및
    상기 오아어드 오어 동작을 위하여, 상기 데이터선 디스차아지 블락에 의하여 디스차아지되는 상기 글로발 출력선을 차아지시키는 데이터선 차아지 블락을 구비하는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
  3. 제2 항에 있어서, 상기 출력 드라이빙 전압은 접지전압이며,
    상기 데이터선 디스차아지 블락은
    상기 글로발 출력선을 접지전압으로 디스차아지시키기 위하여 구동되며,
    상기 데이터선 차아지 블락은
    상기 글로발 출력선에 상기 차아지 전류를 제공하기 위하여, 소정의 데이터선 차아지 신호에 제어되는 데이터선 차아지부; 및
    상기 데이터선 차아지 신호를 제공하는 차아지 제어부로서, 상기 차아지 전류가 공정조건의 변화에 둔감하도록 하기 위하여, 상기 데이터선 차아지 신호의 전압레벨을 제어하는 상기 차아지 제어부를 구비하는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
  4. 제3 항에 있어서,
    상기 데이터선 차아지부는
    상기 데이터선 차아지 신호에 의하여 게이팅되는 제1 피모스 트랜지스터를 포함하며,
    상기 차아지 제어부는
    전원전압과 상기 데이터선 차아지 신호 사이에 형성되며, 상기 데이터선 차아지 신호에 의하여 게이팅되는 제2 피모스 트랜지스터; 및
    상기 데이터선 차아지 신호와 상기 접지전압 사이에 형성되며, 소정의 데이터선 기준전압에 의하여 게이팅되는 제1 앤모스 트랜지스터를 구비하는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
  5. 제4 항에 있어서, 상기 차아지 제어부는
    소정의 차아지 제어신호에 응답하여 게이팅되는 제2 앤모스 트랜지스터로서, 상기 데이터선 차아지 신호와 상기 접지전압 사이에 상기 제1 앤모스 트랜지스터와 직렬적으로 형성되는 상기 제2 앤모스 트랜지스터; 및
    상기 차아지 제어신호에 응답하여 게이팅되는 제3 피모스 트랜지스터로서, 상기 데이터선 차아지 신호의 전압레벨을 상기 전원전압으로 제어하기 위한 상기 제3 피모스 트랜지스터를 더 구비하는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
  6. 제1 항에 있어서, 상기 불휘발성 반도체 메모리 장치는
    상기 글로발 출력선의 데이터를 래치하는 데이터선 래치회로를 더 구비하는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
  7. 제6 항에 있어서, 상기 데이터선 래치회로는
    상기 글로발 출력선의 데이터를 래치하고, 상기 글로발 출력선의 데이터를 소정의 공통 출력선으로 제공하는 글로발선 래치블락으로서, 상기 와이어드 오어 구간에서, 상기 글로발 출력선의 래치를 해제하고, 상기 글로발 출력선의 데이터의 상기 공통 출력선으로의 제공을 차단하는 상기 글로발선 래치블락; 및
    상기 와이어드 오어 구간에서 인에이블되어, 상기 공통 출력선을 래치하는 공통 래치블락을 구비하는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
  8. 제1 항에 있어서, 상기 불휘발성 반도체 메모리 장치는
    상기 와이어드 오어 동작 구간에서, 상기 내부출력선과 상기 글로발 출력선을 전기적으로 연결하기 위한 출력 스위치를 더 구비하는 것을 특징으로 하는 불휘 발성 반도체 메모리 장치.
  9. 제1 항에 있어서, 상기 페이지 버퍼들 각각은
    상기 메인래치 데이터를 래치하여 저장하는 메인래치블락으로서, 상기 메인래치 데이터는 데이터 프로그램시에는 외부에서 제공되는 입력 데이터에 대응하는 논리상태를 가지며, 데이터 독출시에는 상기 비트라인의 전압레벨에 대응하는 논리상태를 가지는 상기 메인래치블락; 및
    상기 메인래치 데이터에 대응하여, 상기 내부출력선을 일방향으로 드라이빙하는 출력드라이버를 구비하며,
    상기 내부출력선은
    궁극적으로 외부에 제공되는 데이터를 전송하되, 상기 입력데이터의 전송경로와는 전기적으로 분리되는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
  10. 불휘발성 반도체 메모리 장치에 있어서,
    다수개의 비트라인들을 포함하는 메모리셀 어레이로서, 대응하는 비트라인의 데이터를 프로그램하여 저장하는 다수개의 메모리셀을 포함하는 상기 메모리셀 어레이;
    대응하는 각자의 비트라인과 송수신되는 데이터에 대응하는 데이터를 메인래 치 데이터로 저장하는 다수개의 페이지 버퍼들;
    상기 페이지 버퍼들의 메인래치 데이터들 각각에 대응하여 구동될 수 있는 내부출력선으로서, 상기 페이지 버퍼들의 메인래치 데이터들 중의 어느하나가 소정의 논리상태이면, 나머지 상기 페이지 버퍼들의 메인래치 데이터의 논리상태에 관계없이 소정의 출력 드라이빙 전압으로 구동되는 상기 내부출력선;
    궁극적으로 상기 내부출력선의 구동에 따른 데이터를 전송하는 글로발 출력선; 및
    소정의 와이어드 오어 동작구간에서, 상기 글로발 출력선을 디스차아지 한 후에, 소정의 차아지 전류를 일정시간동안 계속적으로 차아지하는 데이터선 제어회로를 구비하는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
  11. 대응하는 비트라인의 데이터를 프로그램하여 저장하는 다수개의 메모리셀을 포함하는 메모리셀 어레이와, 각자의 메인래치 데이터를 저장하는 다수개의 페이지 버퍼들과, 상기 페이지 버퍼들의 메인래치 데이터들 각각에 대응하여 일방향으로 구동될 수 있는 내부출력선과, 궁극적으로 상기 내부출력선의 구동에 따른 데이터를 전송하는 글로발 출력선을 포함하는 상기 불휘발성 반도체 메모리 장치의 구동방법에 있어서,
    각각의 대응하는 비트라인의 전압을 상기 페이지 버퍼들의 메인래치 데이터에 반영하는 데이터 플립단계; 및
    상기 데이터 플립단계에 의한 상기 페이지 버퍼들의 상기 메인래치 데이터를 이용하여, 상기 궁극적으로 상기 글로발 출력선을 구동하는 와이어드 오어 단계를 구비하며,
    상기 와이어드 오어 단계는
    상기 글로발 출력선을 디스차아지 한 후에, 소정의 차아지 전류를 일정시간동안 계속적으로 차아지하는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
  12. 제11 항에 있어서, 상기 와이어드 오어 단계는
    상기 글로발 출력선을 접지전압으로 디스차아지하는 데이터선 디스차아지 단계; 및
    상기 디스차아지되는 상기 글로발 출력선에 상기 차아지 전류를 일정시간동안 계속적으로 차아지하는 데이터선 차아지 단계를 구비하는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
KR1020050000404A 2005-01-04 2005-01-04 로드 공급 와이어드 오어 구조를 가지는 불휘발성 반도체메모리 장치와, 이에 대한 구동방법 KR100666172B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050000404A KR100666172B1 (ko) 2005-01-04 2005-01-04 로드 공급 와이어드 오어 구조를 가지는 불휘발성 반도체메모리 장치와, 이에 대한 구동방법
JP2005370454A JP4901210B2 (ja) 2005-01-04 2005-12-22 ロード供給型ワイアードオア仕組みを有する不揮発性半導体メモリ装置およびその駆動方法
US11/319,307 US7554850B2 (en) 2005-01-04 2005-12-27 Nonvolatile memory device with load-supplying wired-or structure and an associated driving method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050000404A KR100666172B1 (ko) 2005-01-04 2005-01-04 로드 공급 와이어드 오어 구조를 가지는 불휘발성 반도체메모리 장치와, 이에 대한 구동방법

Publications (2)

Publication Number Publication Date
KR20060079977A true KR20060079977A (ko) 2006-07-07
KR100666172B1 KR100666172B1 (ko) 2007-01-09

Family

ID=36756366

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050000404A KR100666172B1 (ko) 2005-01-04 2005-01-04 로드 공급 와이어드 오어 구조를 가지는 불휘발성 반도체메모리 장치와, 이에 대한 구동방법

Country Status (3)

Country Link
US (1) US7554850B2 (ko)
JP (1) JP4901210B2 (ko)
KR (1) KR100666172B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010176761A (ja) * 2009-01-30 2010-08-12 Toshiba Corp 半導体記憶装置
US10832763B2 (en) * 2018-12-18 2020-11-10 International Business Machines Corporation Global bit line latch performance and power optimization

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5361227A (en) * 1991-12-19 1994-11-01 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and memory system using the same
JP3749891B2 (ja) * 1991-12-19 2006-03-01 株式会社東芝 記憶システム
JP3417937B2 (ja) * 1991-12-19 2003-06-16 株式会社東芝 不揮発性半導体メモリおよび不揮発性メモリセルのアクセス方法
KR950000273B1 (ko) * 1992-02-21 1995-01-12 삼성전자 주식회사 불휘발성 반도체 메모리장치 및 그 최적화 기입방법
JPH07226097A (ja) * 1994-02-15 1995-08-22 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JPH1153887A (ja) 1997-08-06 1999-02-26 Toshiba Corp デコード信号比較回路
JPH11203879A (ja) 1998-01-19 1999-07-30 Oki Electric Ind Co Ltd 不揮発性半導体記憶装置
JP4250325B2 (ja) 2000-11-01 2009-04-08 株式会社東芝 半導体記憶装置
KR100391154B1 (ko) 2001-05-14 2003-07-12 삼성전자주식회사 불휘발성 반도체 메모리 장치의 프로그램 방법 및 장치
KR100466980B1 (ko) * 2002-01-15 2005-01-24 삼성전자주식회사 낸드 플래시 메모리 장치
JP4004811B2 (ja) * 2002-02-06 2007-11-07 株式会社東芝 不揮発性半導体記憶装置
KR100528483B1 (ko) * 2004-01-02 2005-11-15 삼성전자주식회사 패스/페일 점검이 가능한 불휘발성 반도체 메모리장치
US7379333B2 (en) * 2004-10-28 2008-05-27 Samsung Electronics Co., Ltd. Page-buffer and non-volatile semiconductor memory including page buffer

Also Published As

Publication number Publication date
US7554850B2 (en) 2009-06-30
JP2006190450A (ja) 2006-07-20
KR100666172B1 (ko) 2007-01-09
JP4901210B2 (ja) 2012-03-21
US20060171212A1 (en) 2006-08-03

Similar Documents

Publication Publication Date Title
KR100567158B1 (ko) 캐쉬기능을 가지는 와이어드 오어 타입의 페이지 버퍼 및이를 포함하는 불휘발성 반도체 메모리 장치, 그리고,이를 이용한 프로그램 방법
US8503246B2 (en) Semiconductor memory device and method of operating the same
US7411820B2 (en) Three-level nonvolatile semiconductor memory device and associated method of operation
JP4948795B2 (ja) プログラム動作速度を改善する不揮発性半導体メモリ装置のページバッファおよびその駆動方法
KR100666171B1 (ko) 로드 프리 타입의 와이어드 오어 구조를 가지는 불휘발성반도체 메모리 장치와, 이에 대한 구동방법
US20060120150A1 (en) Thin-film magnetic memory device with memory cells having magnetic tunnel junction
EP1039388B1 (en) Block erasable semiconductor memory device with defective block replacement
JP2004054966A (ja) 不揮発性半導体メモリ及びその動作方法
JP2006031906A (ja) 不揮発性メモリ装置のページバッファ及びこれを用いたプログラム方法と読み出し方法
US7372767B2 (en) Nonvolatile semiconductor memory device having multi-level memory cells and page buffer used therefor
EP2823486A1 (en) Voltage mode sensing for low power flash memory
KR100733952B1 (ko) 플래그 셀들 사이의 커플링을 최소화시킬 수 있는멀티-비트 플래시 메모리 장치 및 그것의 프로그램 방법
US7623383B2 (en) Three-level non-volatile semiconductor memory devices with lower and upper bit lines sharing a voltage control block
US8300460B2 (en) Nonvolatile memory device
US7190618B2 (en) Semiconductor device for reducing coupling noise
US7692967B2 (en) Method of programming a nonvolatile memory device using hybrid local boosting
KR100666172B1 (ko) 로드 공급 와이어드 오어 구조를 가지는 불휘발성 반도체메모리 장치와, 이에 대한 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 14