KR20060060770A

KR20060060770A - 전자 방출 소자

Info

Publication number: KR20060060770A
Application number: KR1020040099266A
Authority: KR
Inventors: 이병곤; 이상조; 전상호; 안상혁; 홍수봉; 이천규
Original assignee: 삼성에스디아이 주식회사
Priority date: 2004-11-30
Filing date: 2004-11-30
Publication date: 2006-06-05
Also published as: US7545091B2; CN1801424A; CN1801424B; US20060113889A1; JP4264080B2; JP2006156373A

Abstract

본 발명은 절연층을 사이에 두고 2개의 전극이 직교하도록 배치되는 구조에 있어서 절연층 위에 배치되는 전극의 크랙 발생을 억제할 수 있는 전자 방출 소자에 관한 것으로서,

본 발명에 따른 전자 방출 소자는 기판 위에 형성되는 제1 전극들과, 절연층을 사이에 두고 제1 전극들 상부에 배치되며 제1 전극과 직교하는 방향을 따라 형성되는 제2 전극들과, 제1 전극들과 제2 전극들 중 적어도 한 전극들에 전기적으로 연결되는 전자 방출부들을 포함한다. 이 때, 제1 전극들과 제2 전극들 중 어느 한 전극들이 다른 한 전극들과 교차하는 적어도 하나의 교차 영역에서 양 측면에 확장부를 구비하여 선폭이 확대되는 구조로 이루어진다.

전자방출부, 캐소드전극, 게이트전극, 절연층, 크랙, 형광층, 애노드전극

Description

전자 방출 소자 {ELECTRON EMISSION DEVICE}

도 1은 본 발명의 제1 실시예에 따른 전자 방출 소자의 부분 분해 사시도이다.

도 2는 도 1의 조립 상태를 나타내는 부분 단면도이다.

도 3은 도 1에 도시한 제1 기판의 부분 평면도이다.

도 4는 본 발명의 제2 실시예에 따른 전자 방출 소자의 부분 평면도이다.

도 5는 본 발명의 제3 실시예에 따른 전자 방출 소자의 부분 분해 사시도이다.

도 6은 본 발명의 제4 실시예에 따른 전자 방출 소자의 부분 평면도이다.

본 발명은 전자 방출 소자에 관한 것으로서, 보다 상세하게는 박막 절연층을 사이에 두고 캐소드 전극과 게이트 전극이 직교하도록 배치되는 전자 방출 소자에 관한 것이다.

일반적으로 전자 방출 소자는 전자원의 종류에 따라 열음극을 이용하는 방식과 냉음극을 이용하는 방식으로 분류할 수 있다.

여기서, 냉음극을 이용하는 방식의 전자 방출 소자로는 전계 방출 어레이(field emitter array; FEA)형, 표면 전도 에미터(surface conduction emitter; SCE)형, 금속-유전체-금속(metal-insulator-metal; MIM)형, 금속-유전체-반도체(metal-insulator-semiconductor; MIS)형 및 밸리스틱 전자 표면 방출(Baallistic electron Surface Emitting; BSE)형 등이 알려져 있다.

이 가운데 FEA형은 일 함수(work function)가 낮거나 종횡비(aspect ratio)가 큰 물질을 전자원으로 사용할 경우 진공 중에서 전계에 의해 쉽게 전자가 방출되는 원리를 이용하며, 몰리브덴(Mo) 또는 실리콘(Si) 등을 주 재질로 하는 선단이 뾰족한 팁 구조물이나 카본 나노튜브, 흑연 및 다이아몬드상 카본과 같은 카본계 물질을 전자원으로 적용한 예가 개발되고 있다.

공지된 FEA형 전자 방출 소자의 일 구조에 따르면, 제1 기판 위에는 캐소드 전극과 절연층 및 게이트 전극이 순차적으로 형성되고, 캐소드 전극과 게이트 전극의 교차 영역마다 게이트 전극과 절연층에 적어도 하나의 개구부가 형성되어 캐소드 전극의 일부 표면을 노출시키며, 개구부 내측으로 캐소드 전극 위에 전자 방출부가 형성된다.

또한, 제1 기판에 대향하는 제2 기판의 일면에는 형광층과, 제1 기판 측에서 방출된 전자들이 제2 기판을 향해 양호하게 가속되도록 하는 애노드 전극이 형성된다.

이 때, 캐소드 전극과 게이트 전극은 서로 직교하는 스트라이프 패턴으로 형성되어 두 전극의 교차 영역이 단위 화소를 이루도록 하며, 상기한 전자 방출 소자 는 단위 화소별로 전자 방출량을 제어하여 소정의 표시를 행한다.

상기 구조에서 캐소드 전극과 게이트 전극을 절연시키는 절연층은 미세 화소 제작을 위해 대략 10㎛ 이하의 작은 두께를 갖는 이른바 박막 절연층으로 이루어질 수 있다.

그런데 박막 절연층을 구비한 전자 방출 소자에서는 캐소드 전극의 외형을 따라 절연층 표면이 임의의 경사를 갖게 되고, 이러한 경사를 갖는 절연층 표면에 금속을 증착하여 게이트 전극을 형성하면, 게이트 전극 또한 절연층의 외형을 따라 임의의 경사를 갖게 된다.

이와 같이 게이트 전극이 평평하게 형성되지 못하고 임의의 경사를 갖게 되면, 캐소드 전극과 게이트 전극의 교차 영역에서 게이트 전극의 양쪽 끝단에 크랙이 발생할 수 있다. 이 크랙은 게이트 전극의 중심부로 전파되어 게이트 전극의 저항을 국부적으로 증가시키고, 심지어는 게이트 전극의 단선을 초래하게 된다.

이러한 문제는 절연층이 작은 두께로 형성될수록 더욱 심각하게 나타난다.

따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 절연층을 사이에 두고 2개의 전극이 직교하도록 배치되는 구조에 있어서 절연층 위에 배치되는 전극의 크랙 발생을 억제할 수 있는 전자 방출 소자를 제공하는데 있다.

상기의 목적을 달성하기 위하여 본 발명은,

기판 위에 형성되는 제1 전극들과, 절연층을 사이에 두고 제1 전극들 상부에 배치되며 제1 전극과 직교하는 방향을 따라 형성되는 제2 전극들과, 제1 전극들과 제2 전극들 중 적어도 한 전극들에 전기적으로 연결되는 전자 방출부들을 포함하며, 제1 전극들과 제2 전극들 중 어느 한 전극들이 다른 한 전극들과 교차하는 적어도 하나의 교차 영역에서 양 측면에 확장부를 구비하여 선폭이 확대되는 전자 방출 소자를 제공한다.

상기 절연층의 두께는 제1 전극 두께의 2배 이상이며, 절연층은 10㎛보다 작은 두께로 형성될 수 있다.

상기 제1 전극들과 제2 전극들 중 어느 한 전극들은 일정한 폭을 갖는 라인부와, 다른 한 전극들과의 교차 영역에서 라인부의 양 측면에 구비된 확장부로 이루어지며, 라인부와 확장부의 사이각은 90°보다 크고 180°보다 작은 값을 갖는다.

상기 확장부는 사다리꼴 모양으로 형성될 수 있다.

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.

도 1은 본 발명의 제1 실시예에 따른 전자 방출 소자의 부분 분해 사시도이고, 도 2는 도 1의 조립 상태를 나타내는 부분 단면도이며, 도 3은 도 1에 도시한 제1 기판의 부분 평면도이다.

도면을 참고하면, 전자 방출 소자는 내부 공간부를 사이에 두고 서로 대향 배치되는 제1 기판(2)과 제2 기판(4)을 포함한다. 이 기판들 중 제1 기판(2)에는 전자 방출을 위한 구조물이 제공되고, 제2 기판(4)에는 전자에 의해 가시광을 방출하여 소정의 발광 또는 표시를 행하는 구조가 제공된다.

보다 구체적으로, 제1 기판(2) 위에는 제1 전극(6, 이하'캐소드 전극'이라 한다)이 제1 기판(2)의 일 방향(도면의 y축 방향)을 따라 스트라이프 패턴으로 형성되고, 캐소드 전극(6)을 덮으면서 제1 기판(2) 전체에 절연층(8)이 형성된다. 절연층(8) 위에는 제2 전극(10, 이하'게이트 전극'이라 한다)이 캐소드 전극(6)과 직교하는 방향(도면의 x축 방향)을 따라 스트라이프 패턴으로 형성된다.

절연층(8)은 SiO₂를 화학기상증착(CVD) 방식으로 증착하여 형성될 수 있으며, 그 두께는 캐소드 전극(6) 두께의 2배 이상이 바람직하고, 대략 10㎛ 미만의 두께로 형성된다. 절연층(8) 두께가 캐소드 전극(6) 두께의 2배 미만이면, 캐소드 전극(6)과 게이트 전극(10)의 절연성을 충분히 확보할 수 없고, 절연층(8) 표면에 심한 굴곡이 생기게 된다.

이 때, 절연층(8)을 형성하기 위한 방법이나 절연층(8)의 두께 등은 전술한 예에 한정되지 않는다.

상기 구성에서 캐소드 전극(6)과 게이트 전극(10)의 교차 영역을 화소 영역으로 정의하면, 각 화소 영역마다 절연층(8)과 게이트 전극(10)에 적어도 하나의 개구부(12)가 형성되어 캐소드 전극(6)의 일부 표면을 노출시키고, 이 개구부(12) 내측으로 캐소드 전극(6) 위에 전자 방출부(14)가 형성된다. 전자 방출부(14)의 상부 표면은 절연층(8) 표면보다 낮은 높이로 형성된다.

도면에서는 각 화소 영역마다 4개의 전자 방출부(14)가 캐소드 전극(6) 방향을 따라 배열하고, 전자 방출부(14)와 개구부(12)의 평면 형상이 원형인 경우를 도시하였으나, 전자 방출부(14)의 배열 구조와 평면 형상 등은 전술한 예에 한정되지 않는다.

본 실시예에서 전자 방출부(14)는 전계가 가해지면 전자를 방출하는 물질들, 가령 카본계 물질 또는 나노미터(nm) 사이즈 물질로 이루어진다. 전자 방출부(14)로 사용 바람직한 물질로는 카본 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀, 실리콘 나노와이어 및 이들의 조합 물질이 있으며, 전자 방출부(14)의 제조법으로는 직접 성장, 스크린 인쇄, 화학기상증착 또는 스퍼터링 등을 적용할 수 있다.

한편, 도시는 생략하였으나 전자 방출부는 몰리브덴(Mo) 또는 실리콘(Si) 등을 주 재질로 하는 선단이 뾰족한 팁 구조물로도 이루어질 수 있다.

본 실시예에서 게이트 전극(10)은 일정한 폭을 갖는 라인부(10a)와, 캐소드 전극(6)과의 교차 영역에서 라인부(10a)의 측면이 확장되어 게이트 전극(10)의 선폭을 확대시키는 확장부(10b)로 이루어진다.

확장부(10b)는 캐소드 전극(6)과의 교차 영역에서 게이트 전극(10)의 측면 길이를 증가시키며, 대략 사다리꼴 모양으로 이루어진다. 사다리꼴 모양의 확장부(10b)는 게이트 전극(10)의 길이 방향을 따라 게이트 전극(10)의 선폭 변화가 완만하게 이루어지도록 한다. 이 때, 라인부(10a)와 확장부(10b)의 사이각을 θ라 하 면, θ는 90°보다 크고 180°보다 작은 값을 가진다.

전술한 확장부(10b)는, 캐소드 전극(6)의 외형을 따라 임의의 경사를 갖는 절연층(8) 위로 게이트 전극(10)을 형성할 때, 캐소드 전극(6)과의 교차 영역에서 게이트 전극(10)의 경사 변화를 완만하게 유도하는 역할을 하며, 그 결과 게이트 전극(10)의 크랙 발생을 효과적으로 예방한다.

다음으로, 제1 기판(2)에 대향하는 제2 기판(4)의 일면에는 형광층(16)과 흑색층(18)이 형성되고, 형광층(16)과 흑색층(18) 위로는 증착에 의한 금속막(예를 들어 알루미늄막)으로 이루어지는 애노드 전극(20)이 형성된다. 애노드 전극(20)은 외부로부터 전자빔 가속에 필요한 전압을 인가받으며, 형광층(16)으로부터 제1 기판(2)을 향해 방사된 가시광을 제2 기판(4) 측으로 반사시켜 화면의 휘도를 높이는 역할을 한다.

한편, 애노드 전극은 금속막이 아닌 인듐 틴 옥사이드(ITO)와 같은 투명 도전막으로 이루어질 수 있다. 이 경우 애노드 전극(도시하지 않음)은 제2 기판(4)에 대향하는 형광층(16)과 흑색층(18) 일면에 형성되며, 소정의 패턴으로 구분되어 복수개로 형성될 수 있다.

상기한 구성의 제1 기판(2)과 제2 기판(4)은, 게이트 전극(10)과 애노드 전극(20)이 서로 마주한 상태에서 임의의 간격을 두고 그 둘레에 도포되는 프릿(frit)과 같은 실링 물질에 의해 접합되며, 두 기판 사이의 비발광 영역에 다수의 스페이서(22)를 위치시킨 상태에서 그 사이에 형성되는 내부 공간을 배기시켜 진공 상태로 유지함으로써 전자 방출 소자를 구성한다.

이와 같이 구성되는 전자 방출 소자는, 캐소드 전극(6)과 게이트 전극(10)에 소정의 구동 전압을 인가하면, 두 전극간 전압 차에 의해 전자 방출부(14) 주위에 전계가 형성되어 이로부터 전자가 방출되고, 방출된 전자들은 애노드 전극(20)에 인가된 고전압에 이끌려 제2 기판(4)으로 향하면서 해당 화소의 형광층(16)에 충돌하여 이를 발광시킨다.

여기서, 본 실시예의 전자 방출 소자는 게이트 전극(10)이 캐소드 전극(6)과의 교차 부위에 확장부(10b)를 형성하고 있으므로, 게이트 전극(10)의 크랙 발생을 억제하여 게이트 전극(10)의 저항 증가와 단선의 위험을 효과적으로 예방할 수 있다.

한편, 도 4에 도시한 바와 같이 본 발명의 제2 실시예에 따르면, 게이트 전극(10')이 일정한 폭을 가지며 형성되는 대신, 캐소드 전극(6')이 게이트 전극(10')과의 교차 영역에서 선폭이 확대된 확장부(6b)를 구비한다.

즉, 제2 실시예에서는 캐소드 전극(6')이 일정한 폭을 갖는 라인부(6a)와, 게이트 전극(10')과의 교차 영역에서 라인부(6a)의 측면이 확장되어 캐소드 전극(6')의 선폭을 확대시키는 확장부(6b)로 이루어진다. 확장부(6b)는 게이트 전극(10')과의 교차 영역에서 캐소드 전극(6')의 측면 길이를 증가시키며, 대략 사다리꼴 모양으로 이루어진다.

캐소드 전극(6')의 확장부(6b)는 게이트 전극(10')과의 교차 영역에서 절연층(8)과 게이트 전극(10')의 경사 변화를 완만하게 유도하여 게이트 전극(10')의 크랙 발생을 억제하는 역할을 한다. 이 때, 라인부(6a)와 확장부(6b)의 사이각을 θ라 하면, θ는 90°보다 크고 180°보다 작은 값을 가진다.

이와 같이 본 실시예의 전자 방출 소자는 절연층(8)을 사이에 두고 서로 직교하는 캐소드 전극(6)과 게이트 전극(10) 중 어느 하나의 전극에 확장부를 형성하여 게이트 전극(10)의 크랙 발생을 예방하는데, 확장부가 구비되는 전극은 캐소드 전극(6)과 게이트 전극(10) 중 상대적으로 전류 수송량이 적고, 저항값이 작아 전압 강하가 적게 일어나는 전극이 바람직하다.

도 5는 본 발명의 제3 실시예에 따른 전자 방출 소자의 부분 분해 사시도이고, 도 6은 본 발명의 제4 실시예에 따른 전자 방출 소자의 부분 평면도이다.

도면을 참고하면, 제3 및 제4 실시예에서는 제1 기판(2)으로부터 제1 전극(24, 이하'게이트 전극'이라 한다)과 절연층(26) 및 제2 전극(28, 이하'캐소드 전극'이라 한다)이 순차적으로 형성되고, 게이트 전극(24)과 캐소드 전극(28)은 서로 직교하는 스트라이프 패턴으로 형성된다. 그리고 게이트 전극(24)과의 교차 영역마다 캐소드 전극(28)의 일측 가장자리에 전자 방출부(30)가 캐소드 전극(28)과 접촉하며 위치한다.

도 5에서는 캐소드 전극(28)이 게이트 전극(24)과의 교차 영역마다 선폭이 확대된 확장부(28b)를 구비한 구성을 도시하였으며, 도 6에서는 게이트 전극(24')이 캐소드 전극(28')과의 교차 영역마다 선폭이 확대된 확장부(24b)를 구비한 구성을 도시하였다. 이러한 확장부(28b, 24b) 구성은 절연층(26) 위에 배치되는 캐소드 전극(28, 28')의 경사 변화를 완만하게 유도하여 캐소드 전극(28, 28')의 크랙 발생을 예방하는 효과를 가진다.

도 5에서 28a는 캐소드 전극(28)의 라인부를 나타내고, 도 6에서 24a는 게이트 전극(24')의 라인부를 나타낸다.

전술한 전자 방출 소자 구성에서도 캐소드 전극(28)과 게이트 전극(24) 중 상대적으로 전류 수송량이 적고, 저항값이 작아 전압 강하가 적게 일어나는 전극에 확장부를 형성하는 것이 바람직하다.

상기에서는 전자 방출부가 전계가 가해지면 전자를 방출하는 물질들로 이루어지고, 캐소드 전극과 게이트 전극으로 이루어진 구동 전극들이 전자 방출을 제어하는 FEA형에 대해서만 설명하였지만, 본 발명은 이러한 FEA형에만 한정되지 않고 표면 전도 에미터(SCE)형, 금속-유전체-금속(MIM)형, 금속-유전체-반도체(MIS)형 및 밸리스틱 전자 표면 방출(BSE)형 등 다양하게 변형이 가능하다.

또한, 상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

이와 같이 본 발명에 의한 전자 방출 소자는 대략 10㎛ 미만의 절연층을 사이에 두고 2개의 전극이 직교하도록 배치될 때에, 어느 하나의 전극에 전술한 확장부를 형성함으로써 절연층 위에 배치되는 전극의 경사 변화를 완만하게 유도하여 이 전극의 크랙 발생을 예방한다. 따라서 본 발명에 의한 전자 방출 소자는 전극의 국부적인 저항 증가와 단선 발생의 위험을 줄여 소자 품질을 높일 수 있다.

Claims

기판 위에 형성되는 제1 전극들과;

절연층을 사이에 두고 상기 제1 전극들 상부에 배치되며, 제1 전극과 직교하는 방향을 따라 형성되는 제2 전극들; 및

상기 제1 전극들과 제2 전극들 중 적어도 한 전극들에 전기적으로 연결되는 전자 방출부들을 포함하며,

상기 제1 전극들과 제2 전극들 중 어느 한 전극들이 다른 한 전극들과 교차하는 적어도 하나의 교차 영역에서 양 측면에 확장부를 구비하여 선폭이 확대되는 전자 방출 소자.
제1항에 있어서,

상기 절연층이 상기 제1 전극 두께의 2배보다 크거나 이와 같은 두께를 가지는 전자 방출 소자.
제1항 또는 제2항에 있어서,

상기 절연층이 10㎛보다 작은 두께를 가지는 전자 방출 소자.
제1항에 있어서,

상기 제1 전극들과 제2 전극들 중 어느 한 전극들이 일정한 폭을 갖는 라인 부와, 다른 한 전극들과의 교차 영역에서 라인부의 양 측면에 구비된 확장부로 이루어지며, 라인부와 확장부의 사이각이 90°보다 크고 180°보다 작은 전자 방출 소자.
제4항에 있어서,

상기 확장부가 사다리꼴 모양으로 형성되는 전자 방출 소자.
제1항에 있어서,

상기 제2 전극들과 절연층이 상기 제1 전극들의 일부 표면을 노출시키기 위한 개구부들을 형성하고, 이 개구부 내측으로 제1 전극 위에 상기 전자 방출부가 위치하는 전자 방출 소자.
제6항에 있어서,

상기 절연층이 상기 전자 방출부의 상부 표면보다 높은 상부 표면을 가지며 형성되는 전자 방출 소자.
제1항에 있어서,

상기 전자 방출부들이 상기 제2 전극들의 일측 가장자리에서 제2 전극들과 접촉하며 형성되는 전자 방출 소자.
제1항에 있어서,

상기 전자 방출부가 카본계 물질로 이루어지는 전자 방출 소자.
제1항에 있어서,

상기 전자 방출부가 카본 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀ 및 실리콘 나노와이어로 이루어진 군으로부터 선택된 적어도 하나의 물질을 포함하는 전자 방출 소자.
제1항에 있어서,

상기 기판에 대향 배치되는 타측 기판과, 이 타측 기판에 형성되는 적어도 하나의 애노드 전극과, 애노드 전극의 어느 일면에 형성되는 형광층을 더욱 포함하는 전자 방출 소자.