KR20060027134A - Light emitting diode and method for manufacturing led - Google Patents

Light emitting diode and method for manufacturing led Download PDF

Info

Publication number
KR20060027134A
KR20060027134A KR20040075980A KR20040075980A KR20060027134A KR 20060027134 A KR20060027134 A KR 20060027134A KR 20040075980 A KR20040075980 A KR 20040075980A KR 20040075980 A KR20040075980 A KR 20040075980A KR 20060027134 A KR20060027134 A KR 20060027134A
Authority
KR
South Korea
Prior art keywords
layer
nitride semiconductor
semiconductor layer
light emitting
uneven structure
Prior art date
Application number
KR20040075980A
Other languages
Korean (ko)
Other versions
KR101241533B1 (en
Inventor
최성철
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020040075980A priority Critical patent/KR101241533B1/en
Publication of KR20060027134A publication Critical patent/KR20060027134A/en
Application granted granted Critical
Publication of KR101241533B1 publication Critical patent/KR101241533B1/en

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

본 발명은 활성층의 면적을 넓힘으로써, 수직 전류 밀도를 낮추어 광효율을 향상시키는 발광 다이오드 및 그 제조방법을 개시한다. 개시된 본 발명은 질화물 반도체층을 형성하는 단계; 상기 질화물 반도체층 상에 포토 공정으로 형성된 식각 패턴에 따라 요철 구조의 표면을 갖는 제 1 질화물 반도체층을 형성하는 단계; 상기 요철 구조를 갖는 제 1 질화물 반도체층 상에 요철 구조를 갖는 활성층을 형성하는 단계; 및 상기 요철 구조를 갖는 활성층 상에 제 2 질화물 반도체층을 형성하는 단계를 포함하는 것을 특징으로 한다.The present invention discloses a light emitting diode and a method of manufacturing the same, which increase the light efficiency by lowering the vertical current density by increasing the area of the active layer. The disclosed invention comprises the steps of forming a nitride semiconductor layer; Forming a first nitride semiconductor layer having a surface of an uneven structure on the nitride semiconductor layer according to an etching pattern formed by a photo process; Forming an active layer having an uneven structure on the first nitride semiconductor layer having the uneven structure; And forming a second nitride semiconductor layer on the active layer having the uneven structure.

발광 다이오드, 활성층, 갈륨층, 면적, 전류밀도, 광효율Light emitting diode, active layer, gallium layer, area, current density, light efficiency

Description

발광 다이오드 및 그 제조방법{LIGHT EMITTING DIODE AND METHOD FOR MANUFACTURING LED}LIGHT EMITTING DIODE AND METHOD FOR MANUFACTURING LED}

도 1은 종래 기술에 따른 반도체 발광소자의 구조 및 제조 공정을 설명하기 위한 도면.1 is a view for explaining the structure and manufacturing process of a semiconductor light emitting device according to the prior art.

도 2는 본 발명에 따른 반도체 발광 소자의 구조를 도시한 도면.2 is a view showing the structure of a semiconductor light emitting device according to the present invention.

도 3은 본 발명의 다른 실시 예에 따른 반도체 발광 소자의 구조를 도시한 도면.3 is a diagram illustrating the structure of a semiconductor light emitting device according to another embodiment of the present invention;

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

100: 사파이어 기판 111: 버퍼층100: sapphire substrate 111: buffer layer

113: Undoped GaN 층 114: N형 GaN 층113: Undoped GaN layer 114: N-type GaN layer

115: 활성층 116: P형 AlGaN(Mg)층115: active layer 116: P-type AlGaN (Mg) layer

117: P형 GaN층117: P-type GaN layer

본 발명은 발광 다이오드에 관한 것으로, 보다 구체적으로는 수직 전류 밀도를 낮추어 광효율을 향상시키는 발광 다이오드 및 그 제조방법에 관한 것이다. The present invention relates to a light emitting diode, and more particularly, to a light emitting diode and a method for manufacturing the same, which lower the vertical current density to improve light efficiency.                         

일반적으로, 발광다이오드(Light Emitting Diode: 이하 LED라고 함)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜 신호를 보내고 받는데 사용되는 반도체의 일종으로 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기 등에 사용된다.In general, a light emitting diode (LED) is a type of semiconductor used to send and receive signals by converting electricity into infrared rays or light using characteristics of a compound semiconductor. It is used for various automation equipment.

상기 LED의 동작원리는 특정 원소의 반도체에 순방향 전압을 가하면 양극과 음극(Positive-negative)의 접합(junction) 부분을 통해 전자와 정공이 이동하면서 서로 재결합하는데, 전자와 정공의 결합에 의하여 에너지 준위가 떨어지게 되는데 이 에너지 준위가 빛으로 방출되는 것이다.The operation principle of the LED is that when a forward voltage is applied to a semiconductor of a specific element, electrons and holes move and recombine with each other through a junction portion of a positive-negative and a positive-negative, and energy levels are caused by the combination of electrons and holes. Will fall and this energy level is emitted as light.

또한, LED는 보편적으로 작은 크기로 제작되며, 엑폭시 몰드와 리드 프레임 및 PCB에 실장된 구조를 하고 있다. 현재 가장 보편적으로 사용하는 LED는 5㎜(T 1 3/4) 플라스틱 패키지(Package)나 특정 응용 분야에 따라 새로운 형태의 패키지를 개발하고 있다. LED에서 방출하는 빛의 색깔은 반도체 칩 구성원소의 배합에 따라 파장을 만들며 이러한 파장이 빛의 색깔을 결정 짓는다.In addition, LEDs are generally manufactured in small sizes and have structures mounted on epoxy molds, lead frames, and PCBs. Currently, the most commonly used LEDs are 5mm (T 1 3/4) plastic packages or new types of packages depending on the specific application. The color of the light emitted by the LED creates a wavelength depending on the composition of the semiconductor chip components, and the wavelength determines the color of the light.

특히, LED는 정보 통신 기기의 소형화, 슬림화(slim) 추세에 따라 기기의 각종 부품인 저항, 콘덴서, 노이즈 필터 등은 더욱 소형화되고 있으며 PCB(Printed Circuit Board: 이하 PCB라고 함) 기판에 직접 장착하기 위하여 표면실장소자(Surface Mount Device)형으로 만들어지고 있다.In particular, LEDs are becoming smaller and smaller, such as resistors, capacitors, and noise filters, due to the trend toward miniaturization and slimming of information and communication devices, and directly mounting them on a PCB (Printed Circuit Board) board. In order to make the surface mount device (Surface Mount Device) type.

이에 따라 표시소자로 사용되고 있는 LED 램프도 SMD 형으로 개발되고 있다. 이러한 SMD는 기존의 단순한 점등 램프를 대체할 수 있으며, 이것은 다양한 칼라를 내는 점등표시기용, 문자표시기 및 영상표시기 등으로 사용된다. Accordingly, LED lamps, which are used as display elements, are also being developed in SMD type. Such SMD can replace the existing simple lighting lamp, which is used for lighting indicators of various colors, character display and image display.                         

도 1은 종래 기술에 따른 반도체 발광소자의 구조 및 제조 공정을 설명하기 위한 도면.1 is a view for explaining the structure and manufacturing process of a semiconductor light emitting device according to the prior art.

도 1에 도시된 바와 같이, Al2O3 계열의 성분으로 되어있는 사파이어 기판(10) 상에 질화갈륨(GaN)으로된 버퍼층(GaN buffer layer: 1)을 형성한다. 그런 다음, 상기 버퍼층(1) 상에 도핑되지 않은(Undoped) GaN 층(3)을 연속적으로 성장시켜 형성한다.As shown in FIG. 1, a buffer layer made of gallium nitride (GaN) is formed on a sapphire substrate 10 composed of an Al 2 O 3 series component. Then, an undoped GaN layer 3 is successively grown on the buffer layer 1.

상기에서와 같이, 상기 사파이어 기판(10) 상에 3족 계열의 원소를 박막 성장하기 위해서는 일반적으로 금속유기화학기상증착법(Metal Organic Chemical Vapor Deposition: MOCVD)을 사용하고, 성장 압력은 200 토르(torr)~ 650 토르(torr)를 유지하면서 레이어(layer)를 형성한다.As described above, in order to grow a thin film of the Group 3 series element on the sapphire substrate 10, a metal organic chemical vapor deposition (MOCVD) is generally used, and the growth pressure is 200 torr (torr). Form a layer while maintaining 650 torr.

상기 도핑되지 않은(Undoped) GaN층(3) 상에는 N형 GaN 층(5)을 형성하는데, 이를 형성하기 위해서는 사수소화 실리콘(Si:H4) 또는 이수소화 실리콘(Si2H6)가스를 이용한 실리콘이 사용된다.An N-type GaN layer 5 is formed on the undoped GaN layer 3, in order to form the silicon using silicon tetrahydride (Si: H4) or silicon dihydride (Si 2 H 6 ) gas. This is used.

상기 N형 질화갈륨층(GaN: 5)이 성장되면 상기 N형 질화갈륨층(5) 상에 활성층(7)을 성장시킨다. 상기 활성층(7)은 발광 영역으로서 질화인듐갈륨(InGaN)으로된 발광체 물질을 첨가한 반도체 층이다. 상기 활성층(7)이 성장되면 계속해서 P형 AlGaN(Mg)층(9)을 형성한다. 여기서 상기 P형 AlGaN(Mg)층(7)에는 Mg 계열의 2족 원소를 사용한다.When the N-type gallium nitride layer (GaN: 5) is grown, an active layer 7 is grown on the N-type gallium nitride layer 5. The active layer 7 is a semiconductor layer to which a light emitting material made of indium gallium nitride (InGaN) is added as a light emitting region. As the active layer 7 is grown, a P-type AlGaN (Mg) layer 9 is subsequently formed. In the P-type AlGaN (Mg) layer 7, Mg-based Group 2 elements are used.

상기 P형 AlGaN(Mg)층(7)은 상기 N형 질화갈륨층(5)과 대조되는 것으로 상기 N형 질화갈륨층(5)은 외부로부터 인가되는 전압에 의하여 전자들을 상기 활성층(7)에 공급한다.The P-type AlGaN (Mg) layer 7 is contrasted with the N-type gallium nitride layer 5, and the N-type gallium nitride layer 5 transfers electrons to the active layer 7 by a voltage applied from the outside. Supply.

그리고 상대적으로 상기 P형 AlGaN(Mg)층(9)은 외부에 인가되는 전압에 의하여 정공(hole)들을 상기 활성층(7)에 공급함으로써, 상기 활성층(7)에서 정공(hole)과 전자가 서로 결합하여 광을 발생시키도록 한다.In addition, the P-type AlGaN (Mg) layer 9 supplies holes to the active layer 7 by a voltage applied to the outside, whereby holes and electrons in the active layer 7 To generate light.

그리고 상기 P형 AlGaN(Mg)층(9) 상에 이후 형성될 P형 전극(미도시)과의 전기적 콘택을 위하여 P형 GaN으로된 콘택층(미도시)을 성장시킨다.Then, a contact layer (not shown) made of P-type GaN is grown on the P-type AlGaN (Mg) layer 9 for electrical contact with a P-type electrode (not shown).

그리고 N형 전극(미도시)과 Un-GaN층(3)과의 전기적 콘택을 위하여 상기 콘택층, P형 AlGaN(Mg)층(9), 활성층(7), N형 GaN층(5)의 가장자리 영역을 식각하여 상기 Un-GaN층(3)이 노출되도록 한다.And the contact layer, the P-type AlGaN (Mg) layer 9, the active layer 7, and the N-type GaN layer 5 for electrical contact between the N-type electrode (not shown) and the Un-GaN layer 3. An edge region is etched to expose the Un-GaN layer 3.

그런 다음 노출된 상기 Un-GaN층(3) 상에 N형 전극을 형성하고, 상기 콘택층 상에 P형 전극을 형성한다. Then, an N-type electrode is formed on the exposed Un-GaN layer 3, and a P-type electrode is formed on the contact layer.

그러나, 상기와 같은 구조를 갖는 반도체 발광 소자의 생산성을 향상 시키기 위해서는 하나의 웨이퍼 상에 더 많은 수의 반도체 발광 소자를 형성하여야 하는데, 반도체 발광 소자의 수가 많아지면서 필연적으로 발광 소자의 칩 면적은 작아지게 된다.However, in order to improve the productivity of the semiconductor light emitting device having the above structure, a larger number of semiconductor light emitting devices should be formed on a single wafer. As the number of semiconductor light emitting devices increases, the chip area of the light emitting devices is inevitably small. You lose.

이와 같이 발광 소자의 칩 면적이 작아지면, 수직 전류 밀도가 증가하게 되고, 수직 전류 밀도의 증가는 열화 및 신뢰성 저하를 발생시키는 원인이 된다.As described above, when the chip area of the light emitting device is reduced, the vertical current density increases, and the increase in the vertical current density causes a deterioration and a decrease in reliability.

특히, 반도체 발광 소자의 열화 및 신뢰성 저하는 광휘도를 감소시키고 누설 전류(leakage)를 증가시키게 된다.In particular, deterioration and reliability deterioration of the semiconductor light emitting device reduce light brightness and increase leakage current.

본 발명은, 반도체 발광 소자의 활성층을 요철 구조로 형성하여 수직 전류 밀도를 낮추어 광효율을 향상시킨 발광 다이오드 및 그 제조방법을 제공함에 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a light emitting diode and a method of manufacturing the light emitting diode having improved light efficiency by lowering the vertical current density by forming an active layer of a semiconductor light emitting device in an uneven structure.

상기한 목적을 달성하기 위한, 본 발명에 따른 발광 다이오드 제조방법은,A light emitting diode manufacturing method according to the present invention for achieving the above object,

질화물 반도체층을 형성하는 단계;Forming a nitride semiconductor layer;

상기 질화물 반도체층 상에 포토 공정으로 형성된 식각 패턴에 따라 요철 구조의 표면을 갖는 제 1 질화물 반도체층을 형성하는 단계;Forming a first nitride semiconductor layer having a surface of an uneven structure on the nitride semiconductor layer according to an etching pattern formed by a photo process;

상기 요철 구조를 갖는 제 1 질화물 반도체층 상에 요철 구조를 갖는 활성층을 형성하는 단계; 및Forming an active layer having an uneven structure on the first nitride semiconductor layer having the uneven structure; And

상기 요철 구조를 갖는 활성층 상에 제 2 질화물 반도체층을 형성하는 단계를 포함하는 것을 특징으로 한다.And forming a second nitride semiconductor layer on the active layer having the uneven structure.

또한, 본 발명에 따른 발광 다이오드 제조방법은,In addition, the light emitting diode manufacturing method according to the present invention,

질화물 반도체층을 형성하는 단계;Forming a nitride semiconductor layer;

상기 질화갈륨층 상에 포토 공정으로 형성된 식각 패턴에 따라 요철 구조의 표면을 갖는 제 1 질화물 반도체층을 형성하는 단계;Forming a first nitride semiconductor layer having a surface of an uneven structure according to an etching pattern formed by a photo process on the gallium nitride layer;

상기 요철 구조를 갖는 제 1 질화물 반도체층 상에 요철 구조를 갖는 제 1 활성층을 형성하는 단계;Forming a first active layer having an uneven structure on the first nitride semiconductor layer having the uneven structure;

상기의 공정을 반복하여 다수개의 요철 구조를 갖는 질화물 반도체층과 활성 층을 교대로 형성하는 단계; 및Repeating the above steps to alternately form a nitride semiconductor layer and an active layer having a plurality of uneven structures; And

상기 교대로 형성된 최상부 활성층 상에 제 2 질화물 반도체층을 형성하는 단계를 포함하는 것을 특징으로 한다.And forming a second nitride semiconductor layer on the alternately formed top active layer.

여기서, 상기 요철 구조를 갖는 질화물 반도체층과 활성층은 각각 3개 이상인 것을 특징으로 한다.Here, the nitride semiconductor layer and the active layer having the uneven structure are each characterized by three or more.

본 발명에 따른 발광 다이오드는,The light emitting diode according to the present invention,

기판;Board;

상기 기판 상에 표면이 요철구조를 갖는 제 1 질화물 반도체층;A first nitride semiconductor layer having a concave-convex structure on the substrate;

상기 제 1 질화물 반도체층 상에 형성된 요철구조를 갖는 활성층; 및An active layer having an uneven structure formed on the first nitride semiconductor layer; And

상기 활성층 상에 형성된 제 2 질화물 반도체층을 포함하는 것을 특징으로 한다.And a second nitride semiconductor layer formed on the active layer.

또한, 본 발명에 따른 발광 다이오드는,In addition, the light emitting diode according to the present invention,

기판;Board;

상기 기판 상에 표면이 요철구조를 갖는 제 1 질화물 반도체층;A first nitride semiconductor layer having a concave-convex structure on the substrate;

상기 제 1 질화물 반도체층 상에 요철구조를 갖는 다수개의 활성층; 및A plurality of active layers having an uneven structure on the first nitride semiconductor layer; And

상기 다수개의 활성층 상에 형성된 제 2 질화물 반도체층을 포함하는 것을 특징으로 한다.And a second nitride semiconductor layer formed on the plurality of active layers.

여기서, 상기 요철 구조를 갖는 질화물 반도체층과 활성층은 각각 3개 이상이고, 상기 제 2 질화물 반도체층 위에는 상기 제 3 질화물 반도체층을 더 형성하는 것을 특징으로 한다. Here, the nitride semiconductor layer and the active layer having the concave-convex structure are three or more, respectively, and the third nitride semiconductor layer is further formed on the second nitride semiconductor layer.                     

본 발명에 의하면, 반도체 발광 소자의 활성층을 요철 구조로 형성하여 수직 전류 밀도를 낮추어 광효율을 향상 시켰다.According to the present invention, the active layer of the semiconductor light emitting device has a concave-convex structure to lower the vertical current density to improve the light efficiency.

이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 자세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 따른 반도체 발광 소자의 구조를 도시한 도면이다.2 is a view showing the structure of a semiconductor light emitting device according to the present invention.

도 2에 도시된 바와 같이, Al2O3 계열의 성분으로 되어있는 사파이어 기판(100) 상에 질화갈륨(GaN)으로된 버퍼층(GaN buffer layer: 111)을 형성한다. As shown in FIG. 2, a GaN buffer layer 111 formed of gallium nitride (GaN) is formed on the sapphire substrate 100 having Al 2 O 3 based components.

그런 다음, 상기 버퍼층(111) 상에 도핑되지 않은(Undoped) GaN 층(113)을 연속적으로 성장시켜 형성한다.Thereafter, an undoped GaN layer 113 is grown on the buffer layer 111.

상기 도핑되지 않은(Undoped) GaN층(113) 상에는 N형 GaN 층(114)을 형성하는데, 이를 형성하기 위해서는 사수소화 실리콘(Si:H4) 또는 이수소화 실리콘(Si2H6)가스를 이용한 실리콘이 사용된다.An N-type GaN layer 114 is formed on the undoped GaN layer 113. To form the same, silicon using silicon tetrahydride (Si: H4) or silicon dihydrogen (Si 2 H 6 ) gas is formed. This is used.

상기 N형 질화갈륨층(GaN: 114)이 성장되면 상기 N형 질화갈륨층(114) 상에 포토레지스트를 코팅한 다음, 마스크를 사용하여 노광 공정을 진행한다.When the N-type gallium nitride layer (GaN) 114 is grown, a photoresist is coated on the N-type gallium nitride layer 114, and then an exposure process is performed using a mask.

상기 노광 공정이 진행되면, 이를 현상하여 식각 패턴을 형성한다.When the exposure process is performed, it is developed to form an etching pattern.

이와 같은 포토 공정에 따라 식각 패턴이 상기 N형 질화갈륨층(114) 상에 형성되면, 식각 공정을 진행하여 상기 N형 질화갈륨층(114) 표면에 요철 구조를 형성한다.When the etching pattern is formed on the N-type gallium nitride layer 114 according to the photo process as described above, an etching process is performed to form an uneven structure on the surface of the N-type gallium nitride layer 114.

상기 요철 구조는 상기 N형 질화갈륨층(114)의 표면적을 최대로 하기 위한 것이므로 산과 골의 개수는 많을수록 좋다.The uneven structure is for maximizing the surface area of the N-type gallium nitride layer 114, so the number of peaks and valleys is better.

상기와 같이 식각 공정에 따라 요철 구조를 갖는 N형 질화갈륨층(114)이 형성되면, 상기 N형 질화갈륨층 상에 InGaN 성분으로된 활성층(115)을 성장시킨다.As described above, when the N-type gallium nitride layer 114 having an uneven structure is formed by the etching process, the active layer 115 including the InGaN component is grown on the N-type gallium nitride layer.

상기 활성층(115)은 상기 N형 질화갈륨층(114)의 요철 구조를 따라 성장되기 때문에 상기 N형 질화갈륨층(114) 상에 형성된 요철 구조와 동일한 형태로 형성된다.Since the active layer 115 is grown along the uneven structure of the N-type gallium nitride layer 114, the active layer 115 is formed in the same shape as the uneven structure formed on the N-type gallium nitride layer 114.

따라서, 상기 활성층(115)의 표면적도 넓어지게 된다.Therefore, the surface area of the active layer 115 also increases.

상기 활성층(115)이 형성되면, 계속해서 P형 AlGaN(Mg)층(116)을 형성한다. When the active layer 115 is formed, a P-type AlGaN (Mg) layer 116 is subsequently formed.

여기서 상기 P형 AlGaN(Mg)층(116)에는 Mg 계열의 2족 원소를 사용한다.Mg-based Group 2 elements are used for the P-type AlGaN (Mg) layer 116.

그리고 상기 P형 AlGaN(Mg)층(116) 상에 이후 형성될 제 2 전극과의 전기적 콘택을 위하여 P형 GaN층(117)을 성장시키고, 제 1 전극과 Un-GaN층(113)과의 전기적 콘택을 위하여 상기 P형 GaN층(117), P형 AlGaN(Mg)층(116), 활성층(115), N형 GaN층(114)의 가장자리 영역을 식각하여 상기 Un-GaN층(113)이 노출되도록 한다.The P-type GaN layer 117 is grown on the P-type AlGaN (Mg) layer 116 for electrical contact with the second electrode to be formed later, and the first electrode and the Un-GaN layer 113 The un-GaN layer 113 is etched by etching edge regions of the P-type GaN layer 117, the P-type AlGaN (Mg) layer 116, the active layer 115, and the N-type GaN layer 114 for electrical contact. To be exposed.

여기서, 상기 P형 GaN층 위로 제 2의 N형 GaN층을 더 성장시킬 수 있다.Here, the second N-type GaN layer may be further grown on the P-type GaN layer.

그런 다음, 노출된 상기 Un-GaN층(113) 상에 제 1 전극을 형성하고, 상기 P형 GaN층(117) 상에 제 2 전극을 형성한다.Then, a first electrode is formed on the exposed Un-GaN layer 113, and a second electrode is formed on the P-type GaN layer 117.

따라서, 발광 소자의 칩 면적을 줄임으로써, 높아진 수직 전류 밀도는 요철 구조를 갖는 활성층(115)에 의해서 수직 전류 밀도가 낮아져 광효율이 증대된다.Therefore, by reducing the chip area of the light emitting device, the increased vertical current density is lowered by the active layer 115 having the uneven structure, thereby increasing the light efficiency.

또한, 상기 활성층(115)의 면적 증가로 수직 전류 밀도가 낮아지면, 그에 따라 열화 현상이 줄어들게 된다. In addition, when the vertical current density decreases due to an increase in the area of the active layer 115, the degradation phenomenon is reduced accordingly.                     

도 3은 본 발명의 다른 실시예에 따른 반도체 발광 소자의 구조를 도시한 도면이다.3 is a diagram illustrating a structure of a semiconductor light emitting device according to another exemplary embodiment of the present invention.

도 3에 도시된 바와 같이, Al2O3 계열의 성분으로 되어있는 사파이어 기판(100) 상에 버퍼층(GaN buffer layer: 111), 도핑되지 않은(Undoped) GaN 층(113)을 연속적으로 형성한다.As shown in FIG. 3, a buffer layer (GaN buffer layer) 111 and an undoped GaN layer 113 are successively formed on the sapphire substrate 100 composed of Al 2 O 3 series components. .

그런 다음, 상기 도핑되지 않은 GaN층(113) 상에 제 1 N형 GaN 층(114a)을 형성한다.Then, a first N-type GaN layer 114a is formed on the undoped GaN layer 113.

그런 다음, 도 2에서 설명한 식각 공정에 따라 상기 제 1 N형 GaN층(114a)을 요철 구조로 형성한다. 그리고 나서, 상기 제 1 N형 GaN층(114a) 상에 InGaN 성분으로된 제 1 활성층(115a)을 성장시킨다.Then, the first N-type GaN layer 114a is formed in an uneven structure according to the etching process described with reference to FIG. 2. Then, a first active layer 115a made of InGaN component is grown on the first N-type GaN layer 114a.

상기 제 1 활성층(115a)은 상기 제 1 N형 GaN층(114a)의 요철 구조에 따라 요철 구조로 형성된다.The first active layer 115a has a concave-convex structure according to the concave-convex structure of the first N-type GaN layer 114a.

상기와 같은 공정을 반복하여 상기 제 1 활성층(115a) 상에 제 2 N형 GaN층(114b)층을 형성하고, 계속해서 제 2 N형 GaN층(114a) 상에 제 2 활성층(115b)을 형성한다.The above process is repeated to form a second N-type GaN layer 114b on the first active layer 115a, and then the second active layer 115b is formed on the second N-type GaN layer 114a. Form.

그리고 상기 제 2 활성층(115b) 상에 제 3 N형 GaN층(114c)을 형성하고, 상기 제 3 N형 GaN층(114c) 상에 제 3 활성층(115c)을 형성한다.A third N-type GaN layer 114c is formed on the second active layer 115b, and a third active layer 115c is formed on the third N-type GaN layer 114c.

따라서, 상기 제 1 활성층(115a), 제 2 활성층(115b) 및 제 3 활성층(115c)은 모두 요철 구조를 가지게 된다. Therefore, the first active layer 115a, the second active layer 115b, and the third active layer 115c all have an uneven structure.                     

이와 같이 상기 N형 GaN층(114) 사이에 다수개의 활성층(115:115a, 115b, 115c)을 형성함으로써 활성층(115)의 면적을 확장시켰다.As such, a plurality of active layers 115: 115a, 115b, and 115c are formed between the N-type GaN layers 114 to enlarge the area of the active layer 115.

도면에서는 3개의 활성층(115)이 형성되었지만, 경우에 따라서는 3개 이상 다수개의 활성층을 형성할 수 있을 것이다.In the drawing, three active layers 115 are formed, but in some cases, three or more active layers may be formed.

상기 활성층(115)이 형성되면, 계속해서 P형 AlGaN(Mg)층(116)을 형성한다. When the active layer 115 is formed, a P-type AlGaN (Mg) layer 116 is subsequently formed.

여기서 상기 P형 AlGaN(Mg)층(116)에는 Mg 계열의 2족 원소를 사용한다.Mg-based Group 2 elements are used for the P-type AlGaN (Mg) layer 116.

그리고 상기 P형 AlGaN(Mg)층(116) 상에 이후 형성될 제 2 전극(120)과의 전기적 콘택을 위하여 P형 GaN층(117)을 성장시키고, 제 1 전극(130)과 Un-GaN층(113)과의 전기적 콘택을 위하여 상기 P형 GaN층(117), P형 AlGaN(Mg)층(116), 활성층(115), N형 GaN층(114)의 영역을 일부 식각하여 상기 Un-GaN층(113)이 노출되도록 한다.The P-type GaN layer 117 is grown on the P-type AlGaN (Mg) layer 116 for electrical contact with the second electrode 120 to be formed later, and the first electrode 130 and the Un-GaN In order to make electrical contact with the layer 113, the regions of the P-type GaN layer 117, the P-type AlGaN (Mg) layer 116, the active layer 115, and the N-type GaN layer 114 are partially etched. The GaN layer 113 is exposed.

여기서, 상기 P형 GaN층 상에는 제 4의 N형 GaN형 더 성장시킬 수 있다.Here, the fourth N-type GaN type may be further grown on the P-type GaN layer.

그런 다음, 노출된 상기 Un-GaN층(113) 위에 제 1 전극을 형성하고, 상기 P형 GaN층(117) 위에 제 2 전극을 형성한다.Then, a first electrode is formed on the exposed Un-GaN layer 113, and a second electrode is formed on the P-type GaN layer 117.

따라서, 발광 소자의 칩 면적을 줄임으로써, 높아진 수직 전류 밀도는 요철 구조를 갖는 활성층(115)에 의해서 수직 전류 밀도가 낮아져 광효율이 증대된다.Therefore, by reducing the chip area of the light emitting device, the increased vertical current density is lowered by the active layer 115 having the uneven structure, thereby increasing the light efficiency.

또한, 상기 활성층(115)의 면적 증가로 수직 전류 밀도가 낮아지면, 그에 따라 열화 현상이 줄어들게 된다.In addition, when the vertical current density decreases due to an increase in the area of the active layer 115, the degradation phenomenon is reduced accordingly.

이상에서 자세히 설명된 바와 같이, 본 발명은 반도체 발광 소자의 활성층을 요철 구조로 형성하여 수직 전류 밀도를 낮추어 광효율을 향상시켰다.As described in detail above, the present invention improves the light efficiency by forming the active layer of the semiconductor light emitting device having an uneven structure to lower the vertical current density.

본 발명은 상기한 실시 예에 한정되지 않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.The present invention is not limited to the above-described embodiments, and various changes can be made by those skilled in the art without departing from the gist of the present invention as claimed in the following claims.

Claims (7)

질화물 반도체층을 형성하는 단계;Forming a nitride semiconductor layer; 상기 질화물 반도체층 상에 포토 공정으로 형성된 식각 패턴에 따라 요철 구조의 표면을 갖는 제 1 질화물 반도체층을 형성하는 단계;Forming a first nitride semiconductor layer having a surface of an uneven structure on the nitride semiconductor layer according to an etching pattern formed by a photo process; 상기 요철 구조를 갖는 제 1 질화물 반도체층 상에 요철 구조를 갖는 활성층을 형성하는 단계; 및Forming an active layer having an uneven structure on the first nitride semiconductor layer having the uneven structure; And 상기 요철 구조를 갖는 활성층 상에 제 2 질화물 반도체층을 형성하는 단계를 포함하는 것을 특징으로 하는 발광 다이오드 제조방법.Forming a second nitride semiconductor layer on the active layer having the uneven structure. 질화물 반도체층을 형성하는 단계;Forming a nitride semiconductor layer; 상기 질화갈륨층 상에 포토 공정으로 형성된 식각 패턴에 따라 요철 구조의 표면을 갖는 제 1 질화물 반도체층을 형성하는 단계;Forming a first nitride semiconductor layer having a surface of an uneven structure according to an etching pattern formed by a photo process on the gallium nitride layer; 상기 요철 구조를 갖는 제 1 질화물 반도체층 상에 요철 구조를 갖는 제 1 활성층을 형성하는 단계;Forming a first active layer having an uneven structure on the first nitride semiconductor layer having the uneven structure; 상기의 공정을 반복하여 다수개의 요철 구조를 갖는 질화물 반도체층과 활성층을 교대로 형성하는 단계; 및Repeating the above steps to alternately form a nitride semiconductor layer and an active layer having a plurality of uneven structures; And 상기 교대로 형성된 최상부 활성층 상에 제 2 질화물 반도체층을 형성하는 단계를 포함하는 것을 특징으로 하는 발광 다이오드 제조방법.And forming a second nitride semiconductor layer on the alternately formed top active layer. 제 2 항에 있어서,The method of claim 2, 상기 요철 구조를 갖는 질화물 반도체층과 활성층은 각각 3개 이상인 것을 특징으로 하는 발광 다이오드 제조방법.The nitride semiconductor layer and the active layer having the concave-convex structure are each three or more light emitting diode manufacturing method. 기판;Board; 상기 기판 상에 표면이 요철구조를 갖는 제 1 질화물 반도체층;A first nitride semiconductor layer having a concave-convex structure on the substrate; 상기 제 1 질화물 반도체층 상에 형성된 요철구조를 갖는 활성층; 및An active layer having an uneven structure formed on the first nitride semiconductor layer; And 상기 활성층 상에 형성된 제 2 질화물 반도체층을 포함하는 것을 특징으로 하는 발광 다이오드.A light emitting diode comprising a second nitride semiconductor layer formed on the active layer. 기판;Board; 상기 기판 상에 표면이 요철구조를 갖는 제 1 질화물 반도체층;A first nitride semiconductor layer having a concave-convex structure on the substrate; 상기 제 1 질화물 반도체층 상에 요철구조를 갖는 다수개의 활성층; 및A plurality of active layers having an uneven structure on the first nitride semiconductor layer; And 상기 다수개의 활성층 상에 형성된 제 2 질화물 반도체층을 포함하는 것을 특징으로 하는 발광 다이오드.A light emitting diode comprising a second nitride semiconductor layer formed on the plurality of active layers. 제 5 항에 있어서,The method of claim 5, wherein 상기 요철 구조를 갖는 질화물 반도체층과 활성층은 각각 3개 이상인 것을 특징으로 하는 발광 다이오드.The light emitting diode, characterized in that the nitride semiconductor layer and the active layer having a concave-convex structure each of three or more. 제 4항 또는 제 5 항에 있어서,The method according to claim 4 or 5, 상기 제 2 질화물 반도체층 위에는 상기 제 3 질화물 반도체층을 더 형성하는 것을 특징으로 하는 발광 다이오드.And the third nitride semiconductor layer is further formed on the second nitride semiconductor layer.
KR1020040075980A 2004-09-22 2004-09-22 Light emitting diode and method for manufacturing led KR101241533B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040075980A KR101241533B1 (en) 2004-09-22 2004-09-22 Light emitting diode and method for manufacturing led

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040075980A KR101241533B1 (en) 2004-09-22 2004-09-22 Light emitting diode and method for manufacturing led

Publications (2)

Publication Number Publication Date
KR20060027134A true KR20060027134A (en) 2006-03-27
KR101241533B1 KR101241533B1 (en) 2013-03-08

Family

ID=37138278

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040075980A KR101241533B1 (en) 2004-09-22 2004-09-22 Light emitting diode and method for manufacturing led

Country Status (1)

Country Link
KR (1) KR101241533B1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8179938B2 (en) 2008-09-16 2012-05-15 Samsung Electronics Co., Ltd. Light-emitting element capable of increasing amount of light emitted, light-emitting device including the same, and method of manufacturing light-emitting element and light-emitting device
KR101154321B1 (en) * 2007-12-14 2012-06-13 엘지이노텍 주식회사 Light emitting diode and method of fabricating the same
KR101349604B1 (en) * 2007-12-10 2014-01-16 삼성전자주식회사 Gallium nitride based light emitting diode
KR20140137226A (en) * 2013-05-22 2014-12-02 엘지디스플레이 주식회사 Light emitting diode and manufacturing method thereof
KR20170044403A (en) * 2015-10-15 2017-04-25 엘지이노텍 주식회사 Light emitting diode, light emitting package having the same and light system having the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102419593B1 (en) 2017-10-23 2022-07-12 삼성전자주식회사 Light emitting diode apparatus and manufacturing method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6853663B2 (en) 2000-06-02 2005-02-08 Agilent Technologies, Inc. Efficiency GaN-based light emitting devices
JP2003092426A (en) 2001-09-18 2003-03-28 Nichia Chem Ind Ltd Nitride compound semiconductor light emitting element and its manufacturing method
KR20060027133A (en) * 2004-09-22 2006-03-27 엘지이노텍 주식회사 Light emitting diode and method for manufacturing led

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101349604B1 (en) * 2007-12-10 2014-01-16 삼성전자주식회사 Gallium nitride based light emitting diode
KR101154321B1 (en) * 2007-12-14 2012-06-13 엘지이노텍 주식회사 Light emitting diode and method of fabricating the same
US8179938B2 (en) 2008-09-16 2012-05-15 Samsung Electronics Co., Ltd. Light-emitting element capable of increasing amount of light emitted, light-emitting device including the same, and method of manufacturing light-emitting element and light-emitting device
US8268653B2 (en) 2008-09-16 2012-09-18 Samsung Electronics Co., Ltd. Light-emitting element capable of increasing amount of light emitted, light-emitting device including the same, and method of manufacturing light-emitting element and light-emitting device
KR20140137226A (en) * 2013-05-22 2014-12-02 엘지디스플레이 주식회사 Light emitting diode and manufacturing method thereof
KR20170044403A (en) * 2015-10-15 2017-04-25 엘지이노텍 주식회사 Light emitting diode, light emitting package having the same and light system having the same

Also Published As

Publication number Publication date
KR101241533B1 (en) 2013-03-08

Similar Documents

Publication Publication Date Title
JP2005183909A (en) High output flip chip light emitting diode
KR20080102497A (en) Semiconductor light emitting device and manufacturing method thereof
KR100691497B1 (en) Light-emitting device and Method of manufacturing the same
KR101241533B1 (en) Light emitting diode and method for manufacturing led
KR20050049066A (en) Light emitting diode and method for manufacturing light emitting diode
WO2006011740A1 (en) Semiconductor emitting light and method for manufacturing semiconductor emitting light
US8134172B2 (en) LED and fabrication method thereof
KR101072099B1 (en) Light emitting diode and method for manufacturing led
KR100813197B1 (en) Luminous module and luminous package having the same
KR101034055B1 (en) Light emitting diode and method for manufacturing light emitting diode
KR20060027133A (en) Light emitting diode and method for manufacturing led
KR100678854B1 (en) Light emitting diode and method for manufacturing led
KR20060038756A (en) Light emitting diode and method for manufacturing led
KR101047680B1 (en) Light emitting diodes and manufacturing method
KR20070027290A (en) Light emitting diode and method of manufacturing the same
KR20070019069A (en) light emitting diodde having mesh-type insulating layer and method for fabricating the same
JP2023507445A (en) Light-emitting diode precursor and manufacturing method thereof
KR100707100B1 (en) Light emitting diode and method for manufacturing there of
KR101026216B1 (en) Light emitting diode and method for fabricating the same
KR20060009683A (en) Light emitting diode and method for manufacturing led
KR20050045042A (en) Led and method for manufacturing led
KR20100059776A (en) Light emitting diode and method for manufacturing light emitting diode
KR101047677B1 (en) Light emitting diodes and manufacturing method
KR100986464B1 (en) Light emitting diode and method for manufacturing light emitting diode
KR100525551B1 (en) Luminescent diode

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160205

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170207

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180205

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee